JP3060486B2 - Ｓｏｉ基板の形成方法 - Google Patents
Ｓｏｉ基板の形成方法Info
- Publication number
- JP3060486B2 JP3060486B2 JP2131796A JP13179690A JP3060486B2 JP 3060486 B2 JP3060486 B2 JP 3060486B2 JP 2131796 A JP2131796 A JP 2131796A JP 13179690 A JP13179690 A JP 13179690A JP 3060486 B2 JP3060486 B2 JP 3060486B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- film
- growth
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 title claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 25
- 238000000407 epitaxy Methods 0.000 claims description 7
- 239000012808 vapor phase Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 8
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の形成に必要なSi基板の一種で
あるSOI基板の形成方法に関するものである。
あるSOI基板の形成方法に関するものである。
（従来の技術） 従来、結晶性に優れた気相成長法を利用したSOI基板
の形成方法としては、例えばジャーナル・オブ・エレク
トロケミカル・ソサイエティー（J.of Electrochem.So
c.）、130巻1571ページにあるエピタキシャル・ラテラ
ル・オーバーグロウス（Epitaxial Lateral Overgrowt
h）と呼ばれる方法や、第50回応用物理学会学術講演会
・講演予稿集・第２分冊、588ページ（28a−Ｃ−８）に
ある様なトンネルエピタキシーと呼ばれる方法がある。
の形成方法としては、例えばジャーナル・オブ・エレク
トロケミカル・ソサイエティー（J.of Electrochem.So
c.）、130巻1571ページにあるエピタキシャル・ラテラ
ル・オーバーグロウス（Epitaxial Lateral Overgrowt
h）と呼ばれる方法や、第50回応用物理学会学術講演会
・講演予稿集・第２分冊、588ページ（28a−Ｃ−８）に
ある様なトンネルエピタキシーと呼ばれる方法がある。
（発明が解決しようとする課題） 従来技術のうちエピタキシャル・ラテラル・オーバー
グロウスでは、シード領域からSiO2上に横方向にエピタ
キシャル成長が進行する際に、膜厚方向の成長速度と横
方向への成長速度に大きな差を与える事が難しいため
に、横方向への成長が進むにつれて膜厚が厚くなり、大
きな面積で薄いSOI（SiO2上の単結晶Si）領域を得る事
が困難であった。
グロウスでは、シード領域からSiO2上に横方向にエピタ
キシャル成長が進行する際に、膜厚方向の成長速度と横
方向への成長速度に大きな差を与える事が難しいため
に、横方向への成長が進むにつれて膜厚が厚くなり、大
きな面積で薄いSOI（SiO2上の単結晶Si）領域を得る事
が困難であった。
トンネルエピタキシーではエピタキシャル・ラテラル
・オーバーグロウスのこの様な欠点を克服できる。トン
ネルエピタキシーでは上下をSiO2で挟まれたトンネル領
域内を結晶成長が横方向に進行する。この方法ではSOI
膜厚がトンネルの高さで正確に制御されるため、大きな
面積で薄いSOIを形成する事が可能であるが、SOI膜中に
双晶欠陥や積層欠陥が存在するという欠点がある。
・オーバーグロウスのこの様な欠点を克服できる。トン
ネルエピタキシーでは上下をSiO2で挟まれたトンネル領
域内を結晶成長が横方向に進行する。この方法ではSOI
膜厚がトンネルの高さで正確に制御されるため、大きな
面積で薄いSOIを形成する事が可能であるが、SOI膜中に
双晶欠陥や積層欠陥が存在するという欠点がある。
（課題を解決するための手段） 本発明のSOI基板の形成方法は、（100）Si基板をシー
ドとして上下をSiO2膜あるいは上部をSi3N4膜、下部をS
iO2膜で挟まれた空洞領域の下部SiO2膜上にSiを気相エ
ピタキシャル成長するトンネルエピタキシーであって、
成長方向を＜100＞方向とすることを特徴とする。
ドとして上下をSiO2膜あるいは上部をSi3N4膜、下部をS
iO2膜で挟まれた空洞領域の下部SiO2膜上にSiを気相エ
ピタキシャル成長するトンネルエピタキシーであって、
成長方向を＜100＞方向とすることを特徴とする。
（作用） 以下本発明によって、従来技術で見られた双晶欠陥や
積層欠陥等の結晶欠陥のない良好なSOIを形成する事が
可能となる理由について述べる。
積層欠陥等の結晶欠陥のない良好なSOIを形成する事が
可能となる理由について述べる。
従来のトンネルエピタキシーでは横方向の成長は＜10
0＞方向に行われていたのに対して、本発明では＜100＞
方向への横方向成長を行う。本発明者がこの様な上下を
制限されたギャップ内での横方向のエピタキシャル成長
を詳細に調べたところ、＜100＞方向の成長では横方向
成長の極めて初期の段階で双晶欠陥が発生し、それが引
金となって次々に双晶欠陥や積層欠陥等の面欠陥が発生
する事が明らかになった。双晶欠陥発生の原因について
は厳密には明らかではないが、それらの欠陥がすべてエ
ピタキシャル成長層とSiO2やSi3N4の界面から導入され
ている事から、Si/SiO2あるいはSi/Si3N4界面の安定性
にその原因がある事が予想される。（100）基板をシー
ドとして用いる限り、これらの界面は横方向の成長方向
にかかわらず（100）面で一定であるが、シードの極く
近傍で縦方向の成長から横方向の成長に移行する領域
で、その結晶学的な方位関係が横方向の成長方向によっ
て変化する。そこで、この領域での界面安定性を考慮す
ると横方向の成長方向を変化させる事によって得られる
SOIの結晶性を制御する事ができる可能性がある。
0＞方向に行われていたのに対して、本発明では＜100＞
方向への横方向成長を行う。本発明者がこの様な上下を
制限されたギャップ内での横方向のエピタキシャル成長
を詳細に調べたところ、＜100＞方向の成長では横方向
成長の極めて初期の段階で双晶欠陥が発生し、それが引
金となって次々に双晶欠陥や積層欠陥等の面欠陥が発生
する事が明らかになった。双晶欠陥発生の原因について
は厳密には明らかではないが、それらの欠陥がすべてエ
ピタキシャル成長層とSiO2やSi3N4の界面から導入され
ている事から、Si/SiO2あるいはSi/Si3N4界面の安定性
にその原因がある事が予想される。（100）基板をシー
ドとして用いる限り、これらの界面は横方向の成長方向
にかかわらず（100）面で一定であるが、シードの極く
近傍で縦方向の成長から横方向の成長に移行する領域
で、その結晶学的な方位関係が横方向の成長方向によっ
て変化する。そこで、この領域での界面安定性を考慮す
ると横方向の成長方向を変化させる事によって得られる
SOIの結晶性を制御する事ができる可能性がある。
（実施例） 以下本発明の実施例について図面を用いて詳細に説明
する。
する。
第１図は本発明の実施例を説明するためのプロセス概
略図である。図方位（100）のSi基板10上に、基板温度9
00〜1100℃のドライまたはウエット酸化法および基板温
度500〜900℃のLPCVD法でSiO2膜20を膜厚0.2〜0.8μｍ
形成し、そのSiO2膜の一部領域を通常のフォトリソグラ
フィーとドライエッチング法で開孔しシード30を形成し
た（第１図（ａ））。シードは横方向の成長方向が＜10
0＞になるよう配置した。比較のため＜110＞およびその
中間の＜210＞になる様に配置したものも形成した。次
にシードの領域にのみ選択にエピタキシャルSi130をエ
ピタキシャル成長の表面とSiO2膜の表面がほぼ同じ高さ
になるまで成長した。（第１図（ｂ））成長は、SiH2Cl
2（SiH4またはSIH6でも良い）/HCl/H2混合ガスを用い
て、基板温度800〜1050℃で行った。次に多結晶Siまた
は非晶質Si240をLPCVD法または超高真空堆積法で0.05〜
0.6μｍ堆積してパターンニングする次いで、全面にSiO
2またはSi3N4膜250を0.1〜0.5μｍ堆積しガス導入窓260
をシードから５〜50μｍ離れた位置に通常のドライエッ
チング技術で形成した（第１図（ｃ））。次にHClを使
ったガスエッチングで、多結晶Siまたは非晶質Siを除去
して下部をSiO2、上部をSiO2またはSi3N4で挟まれたト
ンネル370を得た（第１図（ｄ））。最後に第１図
（ｂ）と同じ選択成長の条件で、トンネル内でエピタキ
シャル成長を行ってSOI領域480を得た（第１図
（ｅ））。得られたSOIは断面および表面のTEMを使って
観察し、その結晶性を評価した。
略図である。図方位（100）のSi基板10上に、基板温度9
00〜1100℃のドライまたはウエット酸化法および基板温
度500〜900℃のLPCVD法でSiO2膜20を膜厚0.2〜0.8μｍ
形成し、そのSiO2膜の一部領域を通常のフォトリソグラ
フィーとドライエッチング法で開孔しシード30を形成し
た（第１図（ａ））。シードは横方向の成長方向が＜10
0＞になるよう配置した。比較のため＜110＞およびその
中間の＜210＞になる様に配置したものも形成した。次
にシードの領域にのみ選択にエピタキシャルSi130をエ
ピタキシャル成長の表面とSiO2膜の表面がほぼ同じ高さ
になるまで成長した。（第１図（ｂ））成長は、SiH2Cl
2（SiH4またはSIH6でも良い）/HCl/H2混合ガスを用い
て、基板温度800〜1050℃で行った。次に多結晶Siまた
は非晶質Si240をLPCVD法または超高真空堆積法で0.05〜
0.6μｍ堆積してパターンニングする次いで、全面にSiO
2またはSi3N4膜250を0.1〜0.5μｍ堆積しガス導入窓260
をシードから５〜50μｍ離れた位置に通常のドライエッ
チング技術で形成した（第１図（ｃ））。次にHClを使
ったガスエッチングで、多結晶Siまたは非晶質Siを除去
して下部をSiO2、上部をSiO2またはSi3N4で挟まれたト
ンネル370を得た（第１図（ｄ））。最後に第１図
（ｂ）と同じ選択成長の条件で、トンネル内でエピタキ
シャル成長を行ってSOI領域480を得た（第１図
（ｅ））。得られたSOIは断面および表面のTEMを使って
観察し、その結晶性を評価した。
その結果、上下がSiO2で挟まれたトンネルの場合に
は、＜110＞横方向成長では多数の結晶欠陥（双晶欠陥
や積層欠陥）が観察されたのに対して、＜100＞横方向
成長ではTEMによる観察の範囲では一切結晶欠陥が見ら
れなかった。また＜210＞成長の場合も＜110＞成長より
は数が少ないものの結晶欠陥が観察された。上部がSi3N
4、下部がSiO2の場合にはいずれの試料にも結晶欠陥が
見られたものの、やはり＜100＞横方向成長の場合が最
も結晶欠陥の発生が抑制されていた。この場合、＜100
＞横方向成長で見られた結晶欠陥はいずれもSi3N4/Si界
面から導入されたと予想される形状をしていた。
は、＜110＞横方向成長では多数の結晶欠陥（双晶欠陥
や積層欠陥）が観察されたのに対して、＜100＞横方向
成長ではTEMによる観察の範囲では一切結晶欠陥が見ら
れなかった。また＜210＞成長の場合も＜110＞成長より
は数が少ないものの結晶欠陥が観察された。上部がSi3N
4、下部がSiO2の場合にはいずれの試料にも結晶欠陥が
見られたものの、やはり＜100＞横方向成長の場合が最
も結晶欠陥の発生が抑制されていた。この場合、＜100
＞横方向成長で見られた結晶欠陥はいずれもSi3N4/Si界
面から導入されたと予想される形状をしていた。
（発明の効果） 以上本発明によって、従来技術に比較してより結晶性
の良好なSOI形成が可能なトンネルエピタキシー技術を
得る事が可能となり、高性能なSiLSI形成の為の基板の
供給が可能となった。
の良好なSOI形成が可能なトンネルエピタキシー技術を
得る事が可能となり、高性能なSiLSI形成の為の基板の
供給が可能となった。
第１図は、本発明の実施例を説明するための概略断面図
である。 10……Si基板、20……SiO2膜、30……シード、 130……エピタキシャルSi、 240……多結晶Siまたは非晶質Si、 250……SiO2またはSi3N4膜、260……ガス導入窓、 370……トンネル、480……SOI領域
である。 10……Si基板、20……SiO2膜、30……シード、 130……エピタキシャルSi、 240……多結晶Siまたは非晶質Si、 250……SiO2またはSi3N4膜、260……ガス導入窓、 370……トンネル、480……SOI領域
Claims (2)
- 【請求項１】（100）Si基板をシードとして上下をSiO2
膜あるいは上部をSi3N4膜、下部をSiO2膜で挟まれた空
洞領域の下部SiO2膜上にSiを気相エピタキシャル成長す
るトンネルエピタキシーであって、成長方向を＜100＞
方向とすることを特徴とするSOI基板の形成方法。 - 【請求項２】（100）Si基板表面に第1SiO2膜を形成する
工程と、第1SiO2膜の一部領域を除去してSi基板を露出
した領域にのみSiを気相エピタキシャル成長して成長表
面と第1SiO2膜表面の高さがほぼ同一になるようにシー
ドを形成する工程と、下部の第1SiO2膜と上部のSi3N4
膜または第2SiO2膜とで挟まれた空洞領域を形成する工
程と、前記シードから空洞領域の第1SiO2膜上に＜100＞
方向にSiを気相エピタキシャル成長する工程とを含むこ
とを特徴とするSOI基板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131796A JP3060486B2 (ja) | 1990-05-22 | 1990-05-22 | Ｓｏｉ基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131796A JP3060486B2 (ja) | 1990-05-22 | 1990-05-22 | Ｓｏｉ基板の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426111A JPH0426111A (ja) | 1992-01-29 |
| JP3060486B2 true JP3060486B2 (ja) | 2000-07-10 |
Family
ID=15066327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131796A Expired - Fee Related JP3060486B2 (ja) | 1990-05-22 | 1990-05-22 | Ｓｏｉ基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3060486B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4830418B2 (ja) * | 2005-09-16 | 2011-12-07 | 株式会社デンソー | 半導体装置 |
| WO2012015877A2 (en) * | 2010-07-28 | 2012-02-02 | Massachusetts Institute Of Technology | Confined lateral growth of crystalline material |
-
1990
- 1990-05-22 JP JP2131796A patent/JP3060486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426111A (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210825A (ja) | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 | |
| JPH0449251B2 (ja) | ||
| JPH05251339A (ja) | 半導体基板およびその製造方法 | |
| JP2000164929A5 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP2008542183A5 (ja) | ||
| JP2002505519A (ja) | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 | |
| JP3060486B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2964547B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2964546B2 (ja) | Ｓｏｉ基板の形成方法 | |
| JP2527016B2 (ja) | 半導体膜の製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JPH0626181B2 (ja) | 半導体基板の製造方法 | |
| JPS5945996A (ja) | 半導体の気相成長方法 | |
| JPH0654763B2 (ja) | 半導体薄膜の成長方法 | |
| JPS60234312A (ja) | Ｓｏｉ膜形成方法 | |
| JPH07193007A (ja) | エピタキシャル成長方法 | |
| JPH0263115A (ja) | 薄膜の選択成長方法 | |
| JPS5945997A (ja) | 半導体の気相成長方法 | |
| JP3150719B2 (ja) | 薄膜半導体基板およびその製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2804959B2 (ja) | Ш−ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JPS636834A (ja) | 選択エピタキシヤル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |