JP3070088B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3070088B2 JP3070088B2 JP2286685A JP28668590A JP3070088B2 JP 3070088 B2 JP3070088 B2 JP 3070088B2 JP 2286685 A JP2286685 A JP 2286685A JP 28668590 A JP28668590 A JP 28668590A JP 3070088 B2 JP3070088 B2 JP 3070088B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- semiconductor layer
- ion implantation
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 16
- 239000005361 soda-lime glass Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- -1 phosphorus ions Chemical class 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁体上での半導体装置の製造方法に関
し、特に低抵抗の半導体層を有する半導体装置の製造方
法に関する。
し、特に低抵抗の半導体層を有する半導体装置の製造方
法に関する。
［従来の技術］ 従来から、絶縁体上に半導体装置、例えば、MOSトラ
ンジスタを形成する際には第２図に示すような製造方法
が知られている。まず、（ａ）に示すように絶縁体１上
に半導体膜となる多結晶シリコン膜２とゲ−ト絶縁膜と
なる二酸化シリコン（SiO2）膜３を形成し、将来ゲ−ト
領域４となるｎ型多結晶シリコン膜のパタ−ンを形成す
る。（ｂ）に示すように、多結晶シリコン膜２にｎ型シ
リコン層を形成するために、リン（Ｐ）イオン５などを
全面にイオン注入する。（ｃ）に示すように600℃以上
の温度で電気炉でアニ−ルしてイオン注入したリンを活
性化し、低抵抗のｎ型シリコン層であるソ−ス領域６、
ドレイン領域７を形成する。さらに、（ｄ）に示すよう
に全面に二酸化シリコン膜８を堆積し、ソ−ス領域６お
よびドレイン領域７上にコンタクトホ−ルを形成した
後、アルミニウム（Al）などで引出し電極９を形成す
る。そして400℃程度の熱処理を施して、絶縁体上でのM
OSトランジスタ製造の基本的なプロセスを完了する。な
お、ｐ型シリコン層を形成するためには、リンイオンな
どの代わりにホウ素（Ｂ）イオンのイオン注入を行って
いる。
ンジスタを形成する際には第２図に示すような製造方法
が知られている。まず、（ａ）に示すように絶縁体１上
に半導体膜となる多結晶シリコン膜２とゲ−ト絶縁膜と
なる二酸化シリコン（SiO2）膜３を形成し、将来ゲ−ト
領域４となるｎ型多結晶シリコン膜のパタ−ンを形成す
る。（ｂ）に示すように、多結晶シリコン膜２にｎ型シ
リコン層を形成するために、リン（Ｐ）イオン５などを
全面にイオン注入する。（ｃ）に示すように600℃以上
の温度で電気炉でアニ−ルしてイオン注入したリンを活
性化し、低抵抗のｎ型シリコン層であるソ−ス領域６、
ドレイン領域７を形成する。さらに、（ｄ）に示すよう
に全面に二酸化シリコン膜８を堆積し、ソ−ス領域６お
よびドレイン領域７上にコンタクトホ−ルを形成した
後、アルミニウム（Al）などで引出し電極９を形成す
る。そして400℃程度の熱処理を施して、絶縁体上でのM
OSトランジスタ製造の基本的なプロセスを完了する。な
お、ｐ型シリコン層を形成するためには、リンイオンな
どの代わりにホウ素（Ｂ）イオンのイオン注入を行って
いる。
［発明が解決しようとする課題］ しかしながら、上記従来の製造方法では、低抵抗のシ
リコン層を形成するためには、リンなどのｎ型不純物元
素あるいはホウ素などのｐ型不純物元素をイオン注入し
た後、注入した不純物元素を活性化するために600℃以
上の電気炉アニ−ルが必要である。このため、使用でき
る絶縁体は単結晶シリコンの表面を熱酸化して形成した
二酸化シリコン膜あるいは石英ガラスなどの高軟化点の
絶縁材料などに限定され、安価な絶縁体であるソ−ダラ
イムガラス等は使用できなかった。
リコン層を形成するためには、リンなどのｎ型不純物元
素あるいはホウ素などのｐ型不純物元素をイオン注入し
た後、注入した不純物元素を活性化するために600℃以
上の電気炉アニ−ルが必要である。このため、使用でき
る絶縁体は単結晶シリコンの表面を熱酸化して形成した
二酸化シリコン膜あるいは石英ガラスなどの高軟化点の
絶縁材料などに限定され、安価な絶縁体であるソ−ダラ
イムガラス等は使用できなかった。
本発明は、上記問題点を解決するためになされたもの
であって、高温でのアニ−ルを必要としない半導体装置
の製造方法を提供することを目的とする。
であって、高温でのアニ−ルを必要としない半導体装置
の製造方法を提供することを目的とする。
［課題を解決するための手段］ 請求項（１）の半導体装置の製造方法は、イオン注入
によって添加した不純物元素を含む半導体層を有する半
導体装置を絶縁体上に製造する方法において、イオン注
入して半導体層を低抵抗化する際、イオン注入深さを半
導体層よりも深い位置に行うことを特徴とする。
によって添加した不純物元素を含む半導体層を有する半
導体装置を絶縁体上に製造する方法において、イオン注
入して半導体層を低抵抗化する際、イオン注入深さを半
導体層よりも深い位置に行うことを特徴とする。
請求項（２）の半導体装置の製造方法は、絶縁体がソ
ーダライムガラスであることを特徴とする。
ーダライムガラスであることを特徴とする。
本発明においては、半導体膜中の不純物元素を従来よ
りも低温で活性化して低抵抗の半導体層を得るために、
イオン注入法を用いている。
りも低温で活性化して低抵抗の半導体層を得るために、
イオン注入法を用いている。
注入するイオン種としては、半導体層（膜）の構成元
素あるいは半導体層（膜）に悪影響を及ぼさない元素が
好ましく、シリコン半導体層（膜）ではシリコンの他に
希ガスが例示でき、化合物半導体では構成元素（例え
ば、GaAs半導体ではGaおよびAs）の他に希ガスが例示で
きる。なお、例えばシリコン半導体層（膜）では、酸素
および窒素のようにシリコンと反応して化合物を形成す
るような元素および、重金属元素のようにシリコン半導
体層（膜）の特性を悪化させる元素は好ましくない。
素あるいは半導体層（膜）に悪影響を及ぼさない元素が
好ましく、シリコン半導体層（膜）ではシリコンの他に
希ガスが例示でき、化合物半導体では構成元素（例え
ば、GaAs半導体ではGaおよびAs）の他に希ガスが例示で
きる。なお、例えばシリコン半導体層（膜）では、酸素
および窒素のようにシリコンと反応して化合物を形成す
るような元素および、重金属元素のようにシリコン半導
体層（膜）の特性を悪化させる元素は好ましくない。
また、イオンの加速エネルギ−および注入量は、所望
の注入深さおよび半導体層（膜）の膜種等により必要に
応じて調整できるが、通常各々、加速エネルギ−1keV〜
5MeV、注入量１×1014〜１×1018個/cm2が好ましい。こ
こで、イオン注入の深さは、半導体層（膜）よりも深い
位置にイオンが注入されるようにすることが好ましい
が、イオン注入の深さを浅くして半導体層（膜）の表層
だけにイオン注入を行っても、イオンが注入される深さ
までは本発明の効果が現れる。また、イオンの注入量は
不純物元素の活性化が起こり半導体層（膜）が所望の抵
抗値まで低抵抗化されるまでの量であることが好まし
く、これよりも少ないと不純物元素の活性化が不十分で
あるため本発明の効果が現れにくい。
の注入深さおよび半導体層（膜）の膜種等により必要に
応じて調整できるが、通常各々、加速エネルギ−1keV〜
5MeV、注入量１×1014〜１×1018個/cm2が好ましい。こ
こで、イオン注入の深さは、半導体層（膜）よりも深い
位置にイオンが注入されるようにすることが好ましい
が、イオン注入の深さを浅くして半導体層（膜）の表層
だけにイオン注入を行っても、イオンが注入される深さ
までは本発明の効果が現れる。また、イオンの注入量は
不純物元素の活性化が起こり半導体層（膜）が所望の抵
抗値まで低抵抗化されるまでの量であることが好まし
く、これよりも少ないと不純物元素の活性化が不十分で
あるため本発明の効果が現れにくい。
以上では、予め半導体層（膜）に含まれている不純物
元素をイオン注入法で活性化して低抵抗の半導体層
（膜）を形成することについて説明したが、真性半導体
層（膜）にｎ型あるいはｐ型の不純物元素をイオン注入
し、イオン注入だけで不純物元素の添加と該不純物元素
の活性化を行っても良い。例えば、ノンド−プのシリコ
ン半導体層（膜）にリンイオンあるいはホウ素イオンを
イオン注入して、イオン注入だけで低抵抗のｎ型シリコ
ン層あるいはｐ型シリコン層を形成しても良い。
元素をイオン注入法で活性化して低抵抗の半導体層
（膜）を形成することについて説明したが、真性半導体
層（膜）にｎ型あるいはｐ型の不純物元素をイオン注入
し、イオン注入だけで不純物元素の添加と該不純物元素
の活性化を行っても良い。例えば、ノンド−プのシリコ
ン半導体層（膜）にリンイオンあるいはホウ素イオンを
イオン注入して、イオン注入だけで低抵抗のｎ型シリコ
ン層あるいはｐ型シリコン層を形成しても良い。
また、イオン注入の際に、基板となる絶縁体の軟化点
以下の温度で基板の加熱を行っても良い。
以下の温度で基板の加熱を行っても良い。
本発明に用いる絶縁体としては、従来から用いられて
いる単結晶シリコンの表面を熱酸化して形成した二酸化
シリコン膜および石英ガラスなどの他にも、何れの絶縁
体も使用でき、特に、ソ−ダライムガラスは安価である
ことから工業的にも好ましい。
いる単結晶シリコンの表面を熱酸化して形成した二酸化
シリコン膜および石英ガラスなどの他にも、何れの絶縁
体も使用でき、特に、ソ−ダライムガラスは安価である
ことから工業的にも好ましい。
［作用］ 本発明は、従来の製造方法で絶縁体上に半導体装置を
作製する場合に、高軟化点の絶縁体が用いられ、ソ−ダ
ライムガラス等の低軟化点の絶縁体が用いられない理由
が、ｎ型およびｐ型不純物元素を活性化する際の温度が
600℃以上と高いことに鑑みなされたものであって、本
発明によればｎ型およびｐ型不純物元素の活性化をイオ
ン注入法で行っているため、熱処理を用いることなくｎ
型およびｐ型半導体層を形成することができる。
作製する場合に、高軟化点の絶縁体が用いられ、ソ−ダ
ライムガラス等の低軟化点の絶縁体が用いられない理由
が、ｎ型およびｐ型不純物元素を活性化する際の温度が
600℃以上と高いことに鑑みなされたものであって、本
発明によればｎ型およびｐ型不純物元素の活性化をイオ
ン注入法で行っているため、熱処理を用いることなくｎ
型およびｐ型半導体層を形成することができる。
［実施例］ 以下に実施例を挙げて、本発明をより具体的に説明す
る。
る。
第１図は本発明の一実施例によるMOSトランジスタの
製造方法を示す断面図である。
製造方法を示す断面図である。
（ａ）に示すように、Na2Oを13％含むソ−ダライムガ
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
10の上に、半導体膜となる非晶質シリコン膜をスパッタ
法などで100nm堆積した後、シリコンイオンを全面に100
keVの加速エネルギ−で10μA/cm2のビ−ム電流密度で１
×1017個/cm2イオン注入して該非晶質シリコン膜を多結
晶化し、写真製版技術を用いて多結晶シリコン膜２のパ
タ−ンを形成し、ゲ−ト絶縁膜となる二酸化シリコン膜
３を基板加熱温度400℃でCVD法などで100nm堆積し、さ
らに、リンを１％含むｎ型非晶質シリコン膜をスパッタ
法などで300nm堆積した後、写真製版技術を用いて、将
来ゲ−ト領域となるリンを含むｎ型非晶質シリコン膜11
のパタ−ンを形成した。（ｂ）に示すように、ｎ型の不
純物層を形成するために、リンイオン５を全面に130keV
の加速エネルギ−で５×1015個/cm2イオン注入した。こ
の加速エネルギ−では、リンイオン５は二酸化シリコン
膜３を介して多結晶シリコン膜２にイオン注入される。
同時に、ｎ型非晶質シリコン膜11にもイオン注入される
が、ｎ型非晶質シリコン膜11の直下の二酸化シリコン膜
３および多結晶シリコン膜２にはイオン注入されない。
（ｃ）に示すように多結晶シリコン膜２およびｎ型非晶
質シリコン膜11に含まれるリンを活性化するために、シ
リコンイオン12を全面に180keVの加速エネルギ−で５μ
A/cm2のビ−ム電流密度で１×1017個/cm2イオン注入し
た。このシリコンイオン12のイオン注入により、リンイ
オン５をイオン注入された多結晶シリコン膜２のシ−ト
抵抗は107Ω／□から102Ω／□に低下し、また、ｎ型非
晶質シリコン膜11のシ−ト抵抗も107Ω／□から50Ω／
□に低下し、低抵抗のｎ型シリコン層であるソ−ス領域
６、ドレイン領域７、ゲ−ト領域４が形成できた。さら
に、（ｄ）に示すように全面に二酸化シリコン膜８を基
板加熱温度400℃でCVD法などで300nm堆積し、ソ−ス領
域６およびドレイン領域７上にコンタクトホ−ルを形成
した後、アルミニウムで引出し電極９を形成した。そし
て400℃程度の熱処理を施して、絶縁体10上でのMOSトラ
ンジスタの製造を完了した。本発明の実施例では、イオ
ン注入による基板の加熱温度は400℃以下であり、全工
程を400℃以下で行えている。
ラスの表面に二酸化シリコン膜を１μｍ堆積した絶縁体
10の上に、半導体膜となる非晶質シリコン膜をスパッタ
法などで100nm堆積した後、シリコンイオンを全面に100
keVの加速エネルギ−で10μA/cm2のビ−ム電流密度で１
×1017個/cm2イオン注入して該非晶質シリコン膜を多結
晶化し、写真製版技術を用いて多結晶シリコン膜２のパ
タ−ンを形成し、ゲ−ト絶縁膜となる二酸化シリコン膜
３を基板加熱温度400℃でCVD法などで100nm堆積し、さ
らに、リンを１％含むｎ型非晶質シリコン膜をスパッタ
法などで300nm堆積した後、写真製版技術を用いて、将
来ゲ−ト領域となるリンを含むｎ型非晶質シリコン膜11
のパタ−ンを形成した。（ｂ）に示すように、ｎ型の不
純物層を形成するために、リンイオン５を全面に130keV
の加速エネルギ−で５×1015個/cm2イオン注入した。こ
の加速エネルギ−では、リンイオン５は二酸化シリコン
膜３を介して多結晶シリコン膜２にイオン注入される。
同時に、ｎ型非晶質シリコン膜11にもイオン注入される
が、ｎ型非晶質シリコン膜11の直下の二酸化シリコン膜
３および多結晶シリコン膜２にはイオン注入されない。
（ｃ）に示すように多結晶シリコン膜２およびｎ型非晶
質シリコン膜11に含まれるリンを活性化するために、シ
リコンイオン12を全面に180keVの加速エネルギ−で５μ
A/cm2のビ−ム電流密度で１×1017個/cm2イオン注入し
た。このシリコンイオン12のイオン注入により、リンイ
オン５をイオン注入された多結晶シリコン膜２のシ−ト
抵抗は107Ω／□から102Ω／□に低下し、また、ｎ型非
晶質シリコン膜11のシ−ト抵抗も107Ω／□から50Ω／
□に低下し、低抵抗のｎ型シリコン層であるソ−ス領域
６、ドレイン領域７、ゲ−ト領域４が形成できた。さら
に、（ｄ）に示すように全面に二酸化シリコン膜８を基
板加熱温度400℃でCVD法などで300nm堆積し、ソ−ス領
域６およびドレイン領域７上にコンタクトホ−ルを形成
した後、アルミニウムで引出し電極９を形成した。そし
て400℃程度の熱処理を施して、絶縁体10上でのMOSトラ
ンジスタの製造を完了した。本発明の実施例では、イオ
ン注入による基板の加熱温度は400℃以下であり、全工
程を400℃以下で行えている。
この後、MOSトランジスタの電気特性を測定したとこ
ろ、本実施例で説明したソ−ダライムガラス上のMOSト
ランジスタは、石英ガラス上で800℃の熱処理により従
来法で製造したMOSトランジスタと同等の特性が得られ
ていた。
ろ、本実施例で説明したソ−ダライムガラス上のMOSト
ランジスタは、石英ガラス上で800℃の熱処理により従
来法で製造したMOSトランジスタと同等の特性が得られ
ていた。
なお、本実施例ではMOSトランジスタを例にしてトラ
ンジスタの製造方法について説明したが、低抵抗のシリ
コン層であるソ−ス領域６、ドレイン領域７およびゲ−
ト領域４の形成と同時あるいは別々に配線および／また
は抵抗となるシリコン層を形成することもできる。ま
た、本実施例では第１伝導型の半導体層を用いたMOSト
ランジスタについて説明したが、MOSトランジスタ以外
にも例えば第１伝導型の半導体層および第２伝導型の半
導体層を用いたCMOS（相補形MOS）トランジスタおよび
バイポ−ラトランジスタにも本発明が使用できるのは明
かである。また、本実施例では半導体膜としてシリコン
半導体を用いた場合について説明したが、GaAs等の化合
物系半導体にも本発明が使用できるのは明かである。
ンジスタの製造方法について説明したが、低抵抗のシリ
コン層であるソ−ス領域６、ドレイン領域７およびゲ−
ト領域４の形成と同時あるいは別々に配線および／また
は抵抗となるシリコン層を形成することもできる。ま
た、本実施例では第１伝導型の半導体層を用いたMOSト
ランジスタについて説明したが、MOSトランジスタ以外
にも例えば第１伝導型の半導体層および第２伝導型の半
導体層を用いたCMOS（相補形MOS）トランジスタおよび
バイポ−ラトランジスタにも本発明が使用できるのは明
かである。また、本実施例では半導体膜としてシリコン
半導体を用いた場合について説明したが、GaAs等の化合
物系半導体にも本発明が使用できるのは明かである。
［発明の効果］ 本発明によれば、イオン注入法を用いて半導体膜中の
不純物元素を従来よりも低温で活性化して絶縁体上に低
抵抗のｎ型およびｐ型半導体層を形成できる。したがっ
て、ソ−ダライムガラス等のように安価で低軟化点の絶
縁体上に半導体装置を製造することができる。
不純物元素を従来よりも低温で活性化して絶縁体上に低
抵抗のｎ型およびｐ型半導体層を形成できる。したがっ
て、ソ−ダライムガラス等のように安価で低軟化点の絶
縁体上に半導体装置を製造することができる。
第１図は本発明の一実施例によるMOSトランジスタの製
造方法を示す断面図、第２図は従来のMOSトランジスタ
の製造方法を示す断面図である。 図中、１および10は絶縁体、２は多結晶シリコン膜、３
および８は二酸化シリコン膜、４はゲ−ト領域、５はリ
ンのイオン、５はソ−ス領域、７はドレイン領域、９は
引出し電極、11はｎ型非晶質シリコン膜、12はシリコン
のイオンを示す。
造方法を示す断面図、第２図は従来のMOSトランジスタ
の製造方法を示す断面図である。 図中、１および10は絶縁体、２は多結晶シリコン膜、３
および８は二酸化シリコン膜、４はゲ−ト領域、５はリ
ンのイオン、５はソ−ス領域、７はドレイン領域、９は
引出し電極、11はｎ型非晶質シリコン膜、12はシリコン
のイオンを示す。
フロントページの続き (72)発明者 有馬 靖智 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (72)発明者 田中 修平 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (56)参考文献 特開 昭53−109475（ＪＰ，Ａ) 特開 昭56−115527（ＪＰ，Ａ) 特開 昭60−263439（ＪＰ，Ａ) 特開 昭60−263438（ＪＰ，Ａ) 特開 昭57−199236（ＪＰ，Ａ) 特開 平３−296273（ＪＰ，Ａ) 特開 昭63−283068（ＪＰ，Ａ) 特開 昭59−75669（ＪＰ，Ａ) Ｇ．Ｈｏｌｍｅｎ，ｅｔ．ａｌ．，" Ｉｎｆｌｕｅｎｃｅ ｏｆ ｅｎｅｒｇ ｙ ｔｒａｎｓｆｅｒ ｉｎ ｎｕｃｌ ｅａｒ ｃｏｌｌｉｓｉｏｎｓ ｏｎ ｔｈｅ ｉｏｎ ｂｅａｍ ａｎｎｅａ ｌｉｎｇ ｏｆ ａｍｏｒｐｈｏｕｓ ｌａｙｅｒｓ ｉｎ ｓｉｌｉｃｏ ｎ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．45，Ｎｏ. 10，1984，ｐ1116−1118 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/18 - 21/20 H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 27/12 H01L 21/336 H01L 29/786
Claims (2)
- 【請求項１】イオン注入によって添加した不純物元素を
含む半導体層を有する半導体装置を絶縁体上に製造する
方法において、イオン注入して半導体層を低抵抗化する
際、イオン注入深さを半導体層よりも深い位置に行うこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】前記絶縁体がソーダライムガラスである請
求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286685A JP3070088B2 (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
| DE4135147A DE4135147A1 (de) | 1990-10-24 | 1991-10-24 | Halbleitereinrichtung und verfahren zu ihrer herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286685A JP3070088B2 (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162432A JPH04162432A (ja) | 1992-06-05 |
| JP3070088B2 true JP3070088B2 (ja) | 2000-07-24 |
Family
ID=17707649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286685A Expired - Fee Related JP3070088B2 (ja) | 1990-10-24 | 1990-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070088B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548132A (en) * | 1994-10-24 | 1996-08-20 | Micron Technology, Inc. | Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions |
-
1990
- 1990-10-24 JP JP2286685A patent/JP3070088B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｇ．Ｈｏｌｍｅｎ，ｅｔ．ａｌ．，"Ｉｎｆｌｕｅｎｃｅ ｏｆ ｅｎｅｒｇｙ ｔｒａｎｓｆｅｒ ｉｎ ｎｕｃｌｅａｒ ｃｏｌｌｉｓｉｏｎｓ ｏｎ ｔｈｅ ｉｏｎ ｂｅａｍ ａｎｎｅａｌｉｎｇ ｏｆ ａｍｏｒｐｈｏｕｓ ｌａｙｅｒｓ ｉｎ ｓｉｌｉｃｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，ｖｏｌ．４５，Ｎｏ．１０，１９８４，ｐ１１１６−１１１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162432A (ja) | 1992-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309224A (en) | Method for manufacturing a semiconductor device | |
| US4925807A (en) | Method of manufacturing a semiconductor device | |
| EP0689237B1 (en) | Method of forming metal silicide films on source and drain regions | |
| US4575920A (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| IE52791B1 (en) | Semiconductor devices | |
| JPH04290224A (ja) | 半導体装置の製造方法 | |
| JPH04170067A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPS63200572A (ja) | 薄膜半導体装置の製造方法 | |
| JP3070088B2 (ja) | 半導体装置の製造方法 | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JP3057253B2 (ja) | ホウ素含有半導体層の形成方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPS5834938B2 (ja) | 半導体装置の製造方法 | |
| JP2993080B2 (ja) | 相補型薄膜トランジスタの製造方法 | |
| JPH01220438A (ja) | 半導体装置の製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JP3173126B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JPS60127755A (ja) | 半導体装置の製法 | |
| JP2554055B2 (ja) | 低抵抗多結晶シリコン薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |