JP3126565B2 - Ａｃ／ｄｃ変換器 - Google Patents
Ａｃ／ｄｃ変換器Info
- Publication number
- JP3126565B2 JP3126565B2 JP05273612A JP27361293A JP3126565B2 JP 3126565 B2 JP3126565 B2 JP 3126565B2 JP 05273612 A JP05273612 A JP 05273612A JP 27361293 A JP27361293 A JP 27361293A JP 3126565 B2 JP3126565 B2 JP 3126565B2
- Authority
- JP
- Japan
- Prior art keywords
- current path
- transistor
- diode
- anode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2176—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Rectifiers (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、商用交流電源を整流
し、安定した直流電圧に変換するＡＣ／ＤＣ変換器に関
し、特に民生機器のトランスレス電源に使用されるもの
である。
し、安定した直流電圧に変換するＡＣ／ＤＣ変換器に関
し、特に民生機器のトランスレス電源に使用されるもの
である。
【０００２】
【従来の技術】従来、この種のＡＣ／ＤＣ変換器は、例
えば図９に示すように構成されている。図９は、ＨＡＲ
ＲＩＳ社、ＨＶ−２０４５の等価回路を示している。こ
のＡＣ／ＤＣ変換器は、ＮＰＮ型のバイポーラトランジ
スタＱ１，Ｑ２，Ｑ４，Ｑ５，Ｑ８、ＰＮＰ型のバイポ
ーラトランジスタＱ３，Ｑ６，Ｑ７、ダイオードＤ１，
Ｄ２、ツェナーダイオードＤＺ１、抵抗Ｒ２〜Ｒ５、及
びシリーズ電源回路１１等から構成されている。
えば図９に示すように構成されている。図９は、ＨＡＲ
ＲＩＳ社、ＨＶ−２０４５の等価回路を示している。こ
のＡＣ／ＤＣ変換器は、ＮＰＮ型のバイポーラトランジ
スタＱ１，Ｑ２，Ｑ４，Ｑ５，Ｑ８、ＰＮＰ型のバイポ
ーラトランジスタＱ３，Ｑ６，Ｑ７、ダイオードＤ１，
Ｄ２、ツェナーダイオードＤＺ１、抵抗Ｒ２〜Ｒ５、及
びシリーズ電源回路１１等から構成されている。
【０００３】ＡＣ電圧を半波整流するためのダイオード
Ｄ１のアノードは電源端子１２に接続され、カソードは
抵抗Ｒ２，Ｒ５の一端、及びトランジスタＱ６，Ｑ７の
エミッタに接続されている。上記抵抗Ｒ２の他端は、抵
抗Ｒ３の一端、トランジスタＱ３のエミッタ、トランジ
スタＱ７のコレクタ及びトランジスタＱ８のベースにそ
れぞれ接続される。上記抵抗Ｒ３の他端は、トランジス
タＱ３のベース及びトランジスタＱ１のコレクタに接続
され、さらにトランジスタＱ１のコレクタはインヒビッ
ト端子１４及びトランジスタＱ２のベース及びエミッタ
に接続される。上記トランジスタＱ１のエミッタは、電
源端子１３に接続されている。トランジスタＱ２のエミ
ッタは、ツェナーダイオードＤＺ１のカソードに接続さ
れる。このツェナーダイオードＤＺ１のアノードは、出
力端子１５に接続されている。
Ｄ１のアノードは電源端子１２に接続され、カソードは
抵抗Ｒ２，Ｒ５の一端、及びトランジスタＱ６，Ｑ７の
エミッタに接続されている。上記抵抗Ｒ２の他端は、抵
抗Ｒ３の一端、トランジスタＱ３のエミッタ、トランジ
スタＱ７のコレクタ及びトランジスタＱ８のベースにそ
れぞれ接続される。上記抵抗Ｒ３の他端は、トランジス
タＱ３のベース及びトランジスタＱ１のコレクタに接続
され、さらにトランジスタＱ１のコレクタはインヒビッ
ト端子１４及びトランジスタＱ２のベース及びエミッタ
に接続される。上記トランジスタＱ１のエミッタは、電
源端子１３に接続されている。トランジスタＱ２のエミ
ッタは、ツェナーダイオードＤＺ１のカソードに接続さ
れる。このツェナーダイオードＤＺ１のアノードは、出
力端子１５に接続されている。
【０００４】上記トランジスタＱ６のコレクタは、上記
トランジスタＱ７のベース、上記抵抗Ｒ５の他端及びト
ランジスタＱ８のコレクタにそれぞれ接続され、ベース
はトランジスタＱ４のコレクタ及びベースに接続され
る。このトランジスタＱ４のエミッタはトランジスタＱ
５のコレクタに接続され、トランジスタＱ５のエミッタ
は電源端子１３に接続される。上記トランジスタＱ５の
ベースと電源端子１３間には、抵抗Ｒ４が接続されてい
る。
トランジスタＱ７のベース、上記抵抗Ｒ５の他端及びト
ランジスタＱ８のコレクタにそれぞれ接続され、ベース
はトランジスタＱ４のコレクタ及びベースに接続され
る。このトランジスタＱ４のエミッタはトランジスタＱ
５のコレクタに接続され、トランジスタＱ５のエミッタ
は電源端子１３に接続される。上記トランジスタＱ５の
ベースと電源端子１３間には、抵抗Ｒ４が接続されてい
る。
【０００５】上記トランジスタＱ８のエミッタは、逆流
防止用ダイオードＤ２のアノードに接続され、このダイ
オードＤ２のカソードは、シリーズ電源回路１１の入力
端及びキャパシタ接続端子１６に接続される。上記シリ
ーズ電源回路１１は、上記電源端子１３及び出力端子１
５に接続され、この出力端子１５から直流電圧ＶOUTを
出力するようになっている。
防止用ダイオードＤ２のアノードに接続され、このダイ
オードＤ２のカソードは、シリーズ電源回路１１の入力
端及びキャパシタ接続端子１６に接続される。上記シリ
ーズ電源回路１１は、上記電源端子１３及び出力端子１
５に接続され、この出力端子１５から直流電圧ＶOUTを
出力するようになっている。
【０００６】なお、上記トランジスタＱ７，Ｑ８は、Ａ
Ｃ／ＤＣ変換器の主スイッチ素子として働くダブルゲー
トサイリスタＳＲ１を構成している。トランジスタＱ７
のエミッタはサイリスタＳＲ１のアノード、ベースはＮ
ゲートとして働き、トランジスタＱ８のエミッタはサイ
リスタＳＲ１のカソード、ベースはＰゲートとして働
く。同様に、上記トランジスタＱ３，Ｑ１は、ダブルゲ
ートサイリスタＳＲ２を構成している。トランジスタＱ
３のエミッタはサイリスタＳＲ２のアノード、ベースは
Ｎゲートとして働き、トランジスタＱ１のエミッタはサ
イリスタＳＲ２のカソード、ベースはＰゲートとして働
く。
Ｃ／ＤＣ変換器の主スイッチ素子として働くダブルゲー
トサイリスタＳＲ１を構成している。トランジスタＱ７
のエミッタはサイリスタＳＲ１のアノード、ベースはＮ
ゲートとして働き、トランジスタＱ８のエミッタはサイ
リスタＳＲ１のカソード、ベースはＰゲートとして働
く。同様に、上記トランジスタＱ３，Ｑ１は、ダブルゲ
ートサイリスタＳＲ２を構成している。トランジスタＱ
３のエミッタはサイリスタＳＲ２のアノード、ベースは
Ｎゲートとして働き、トランジスタＱ１のエミッタはサ
イリスタＳＲ２のカソード、ベースはＰゲートとして働
く。
【０００７】上記電源端子１２，１３間には、交流電源
ＡＣIN及び主電流のピーク電流を制限するための抵抗Ｒ
１が直列に外付けされる。上記電源端子１２と接地点間
にはキャパシタＣ１が、上記電源端子１３とインヒビッ
ト端子１４間には、キャパシタＣ２がそれぞれ外付けさ
れる。上記端子１６と電源端子１３間には、平滑化用キ
ャパシタＣ３が外付けされる。上記出力端子１５と電源
端子１３間には、負荷ＲL （ここでは抵抗ＲL で等価的
に示しているが種々の装置や回路）が接続される。
ＡＣIN及び主電流のピーク電流を制限するための抵抗Ｒ
１が直列に外付けされる。上記電源端子１２と接地点間
にはキャパシタＣ１が、上記電源端子１３とインヒビッ
ト端子１４間には、キャパシタＣ２がそれぞれ外付けさ
れる。上記端子１６と電源端子１３間には、平滑化用キ
ャパシタＣ３が外付けされる。上記出力端子１５と電源
端子１３間には、負荷ＲL （ここでは抵抗ＲL で等価的
に示しているが種々の装置や回路）が接続される。
【０００８】上記のような構成において、まず、商用交
流電源（以後ＡＣ電源と呼ぶ）投入から数十サイクルの
過渡現象について述べる。ＡＣ電源が約３ＶF （ダイオ
ードＤ１の順方向電圧ＶF1＋トランジスタＱ８のベース
・エミッタ間電圧ＶBE8 ＋ダイオードＤ２の順方向電圧
ＶF2）以上になると、交流電源ＡＣINから抵抗Ｒ１、ダ
イオードＤ１及び抵抗Ｒ２を介してトランジスタＱ８に
電流が流れ、トランジスタＱ７，Ｑ８からなるサイリス
タＳＲ１を点弧する。主電流は、交流電源ＡＣINから抵
抗Ｒ１、ダイオードＤ１、サイリスタＳＲ１及びダイオ
ードＤ２を介してシリーズ電源回路１１に供給されると
ともに、キャパシタＣ３を充電する。このキャパシタＣ
３は、電極間電圧が一定値ＶC3-2になるまで、正の正弦
半波の全域でサイリスタＳＲ１を点弧している。この電
圧ＶC3-2は、抵抗Ｒ２，Ｒ３の抵抗値をそれぞれｒ2 ，
ｒ3 、トランジスタＱ１のベース・エミッタ間電圧をＶ
BE1 、トランジスタＱ２のベース・エミッタ間電圧をＶ
BE2 、ツェナーダイオードＤＺ１のツェナー電圧をＶ
DZ1 、出力電圧をＶOUT とすると、 ＶC3-2＝（１＋ｒ2 ／ｒ3 ）＊ＶBE1 ＋ＶBE2 ＋ＶDZ1 ＋ＶOUT で表される。負の正弦半波では、サイリスタＳＲ１が保
持電流以下になり、消弧される。
流電源（以後ＡＣ電源と呼ぶ）投入から数十サイクルの
過渡現象について述べる。ＡＣ電源が約３ＶF （ダイオ
ードＤ１の順方向電圧ＶF1＋トランジスタＱ８のベース
・エミッタ間電圧ＶBE8 ＋ダイオードＤ２の順方向電圧
ＶF2）以上になると、交流電源ＡＣINから抵抗Ｒ１、ダ
イオードＤ１及び抵抗Ｒ２を介してトランジスタＱ８に
電流が流れ、トランジスタＱ７，Ｑ８からなるサイリス
タＳＲ１を点弧する。主電流は、交流電源ＡＣINから抵
抗Ｒ１、ダイオードＤ１、サイリスタＳＲ１及びダイオ
ードＤ２を介してシリーズ電源回路１１に供給されると
ともに、キャパシタＣ３を充電する。このキャパシタＣ
３は、電極間電圧が一定値ＶC3-2になるまで、正の正弦
半波の全域でサイリスタＳＲ１を点弧している。この電
圧ＶC3-2は、抵抗Ｒ２，Ｒ３の抵抗値をそれぞれｒ2 ，
ｒ3 、トランジスタＱ１のベース・エミッタ間電圧をＶ
BE1 、トランジスタＱ２のベース・エミッタ間電圧をＶ
BE2 、ツェナーダイオードＤＺ１のツェナー電圧をＶ
DZ1 、出力電圧をＶOUT とすると、 ＶC3-2＝（１＋ｒ2 ／ｒ3 ）＊ＶBE1 ＋ＶBE2 ＋ＶDZ1 ＋ＶOUT で表される。負の正弦半波では、サイリスタＳＲ１が保
持電流以下になり、消弧される。
【０００９】図１０は、上記図９に示した回路における
定常状態の波形図であり、交流電源ＡＣIN、ダイオード
Ｄ１のカソード電圧ＶD1K 、ダイオードＤ１のアノード
・カソード間電圧ＶD1AK及びキャパシタＣ３の電極間電
圧ＶC3をそれぞれ示している。０≦ｔ≦ｔ１の期間は、
ＡＣIN≦ＶC3-1（ＶC3-1はキャパシタＣ３の電極間電
圧）であるのでサイリスタＳＲ１はオフしている。交流
電源ＡＣINの電圧が上昇し、ＡＣIN＞ＶC3-1になると、
先に述べた経路で電流が流れ、サイリスタＳＲ１が点弧
される。ダイオードＤ１のカソード電圧ＶD1K がＶC3-2
以上になると、トランジスタＱ１，Ｑ３からなるサイリ
スタＳＲ２が点弧される。サイリスタＳＲ２のＰゲート
から出力された電流でトランジスタＱ５がオフし、トラ
ンジスタＱ６もオフするので、サイリスタＳＲ１が消弧
される。同時にサイリスタＳＲ２がラッチ状態となり、
負の正弦半波ではオフ状態を維持する。
定常状態の波形図であり、交流電源ＡＣIN、ダイオード
Ｄ１のカソード電圧ＶD1K 、ダイオードＤ１のアノード
・カソード間電圧ＶD1AK及びキャパシタＣ３の電極間電
圧ＶC3をそれぞれ示している。０≦ｔ≦ｔ１の期間は、
ＡＣIN≦ＶC3-1（ＶC3-1はキャパシタＣ３の電極間電
圧）であるのでサイリスタＳＲ１はオフしている。交流
電源ＡＣINの電圧が上昇し、ＡＣIN＞ＶC3-1になると、
先に述べた経路で電流が流れ、サイリスタＳＲ１が点弧
される。ダイオードＤ１のカソード電圧ＶD1K がＶC3-2
以上になると、トランジスタＱ１，Ｑ３からなるサイリ
スタＳＲ２が点弧される。サイリスタＳＲ２のＰゲート
から出力された電流でトランジスタＱ５がオフし、トラ
ンジスタＱ６もオフするので、サイリスタＳＲ１が消弧
される。同時にサイリスタＳＲ２がラッチ状態となり、
負の正弦半波ではオフ状態を維持する。
【００１０】しかしながら、上記のような回路構成で
は、負荷ＲL を流れる電流が商用周波数に比べて高い周
波数で急激に増加すると次のような問題が発生する。す
なわち、従来のＡＣ／ＤＣ変換器では、主スイッチ素子
としてラッチ型の素子であるサイリスタＳＲ１を使用し
ているため、このサイリスタＳＲ１は正の正弦半波の期
間にただ一度しかオンできない。このため、サイリスタ
ＳＲ１がオフした直後の正弦半波の期間に負荷ＲL が変
動する（重くなる）と、キャパシタＣ３の充電電荷でバ
ックアップするだけでは出力電圧ＶOUT が低下してしま
い、レギュレーション不能に陥る。
は、負荷ＲL を流れる電流が商用周波数に比べて高い周
波数で急激に増加すると次のような問題が発生する。す
なわち、従来のＡＣ／ＤＣ変換器では、主スイッチ素子
としてラッチ型の素子であるサイリスタＳＲ１を使用し
ているため、このサイリスタＳＲ１は正の正弦半波の期
間にただ一度しかオンできない。このため、サイリスタ
ＳＲ１がオフした直後の正弦半波の期間に負荷ＲL が変
動する（重くなる）と、キャパシタＣ３の充電電荷でバ
ックアップするだけでは出力電圧ＶOUT が低下してしま
い、レギュレーション不能に陥る。
【００１１】
【発明が解決しようとする課題】上述したように、従来
のＡＣ／ＤＣ変換器は、駆動される負荷に流れる電流が
商用周波数に比べ高い周波数で急激に増加した場合にレ
ギュレーション不能に陥るという問題があった。
のＡＣ／ＤＣ変換器は、駆動される負荷に流れる電流が
商用周波数に比べ高い周波数で急激に増加した場合にレ
ギュレーション不能に陥るという問題があった。
【００１２】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、駆動される負荷
に流れる電流の急増に耐え得るＡＣ／ＤＣ変換器を提供
することにある。
れたもので、その目的とするところは、駆動される負荷
に流れる電流の急増に耐え得るＡＣ／ＤＣ変換器を提供
することにある。
【００１３】
【課題を解決するための手段】この発明のＡＣ／ＤＣ変
換器は、入力された交流電圧を半波整流する整流手段
と、電流通路の一端に上記整流手段による半波整流出力
が供給されるＮチャネル型ＦＥＴまたはＩＧＢＴからな
るスイッチ手段と、このスイッチ手段の制御端と電流通
路の他端との間の電圧が第１のレベルを越えた時にオン
させ、制御端と電流通路の他端との間の電圧が上記第１
のレベルよりも高い第２のレベルを越えた時にオフさせ
る制御手段と、上記スイッチ手段の制御端と電流通路の
他端との間の電圧が上記第１のレベルを越えた時に、上
記スイッチ手段の制御端と電流通路の他端との間の電圧
を上記第２のレベルより高い電圧に昇圧する昇圧手段
と、上記スイッチ手段における電流通路の他端の出力が
供給され、直流電圧を出力するシリーズ電源回路とを具
備することを特徴とする。
換器は、入力された交流電圧を半波整流する整流手段
と、電流通路の一端に上記整流手段による半波整流出力
が供給されるＮチャネル型ＦＥＴまたはＩＧＢＴからな
るスイッチ手段と、このスイッチ手段の制御端と電流通
路の他端との間の電圧が第１のレベルを越えた時にオン
させ、制御端と電流通路の他端との間の電圧が上記第１
のレベルよりも高い第２のレベルを越えた時にオフさせ
る制御手段と、上記スイッチ手段の制御端と電流通路の
他端との間の電圧が上記第１のレベルを越えた時に、上
記スイッチ手段の制御端と電流通路の他端との間の電圧
を上記第２のレベルより高い電圧に昇圧する昇圧手段
と、上記スイッチ手段における電流通路の他端の出力が
供給され、直流電圧を出力するシリーズ電源回路とを具
備することを特徴とする。
【００１４】また、前記シリーズ電源回路から出力され
た直流電圧を、前記整流手段の制御端に帰還することに
より、出力する直流電圧のレベルに応じて前記第２のレ
ベルを変えることを特徴とする。
た直流電圧を、前記整流手段の制御端に帰還することに
より、出力する直流電圧のレベルに応じて前記第２のレ
ベルを変えることを特徴とする。
【００１５】
【作用】上記のような構成では、主スイッチ素子として
非ラッチ素子であるＮチャネル型ＦＥＴまたはＩＧＢＴ
を用いているので、制御手段と昇圧手段を用いて交流電
圧の正弦半波の立上がり時と立ち下がり時に主スイッチ
素子をオンさせることができ、駆動される負荷に流れる
電流が急増しても出力電圧の低下を抑制できる。よっ
て、駆動される負荷に流れる電流の急増に十分耐え得る
ＡＣ／ＤＣ変換器が得られる。
非ラッチ素子であるＮチャネル型ＦＥＴまたはＩＧＢＴ
を用いているので、制御手段と昇圧手段を用いて交流電
圧の正弦半波の立上がり時と立ち下がり時に主スイッチ
素子をオンさせることができ、駆動される負荷に流れる
電流が急増しても出力電圧の低下を抑制できる。よっ
て、駆動される負荷に流れる電流の急増に十分耐え得る
ＡＣ／ＤＣ変換器が得られる。
【００１６】また、直流電圧を整流手段の制御端に帰還
すれば、出力電圧ＶOUT を変える時に上記第２のレベル
を調整する必要がなく、制御手段の回路構成を変更しな
くても済む。
すれば、出力電圧ＶOUT を変える時に上記第２のレベル
を調整する必要がなく、制御手段の回路構成を変更しな
くても済む。
【００１７】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の第１の実施例に係
るＡＣ／ＤＣ変換器を示している。このＡＣ／ＤＣ変換
器は、抵抗Ｒ６〜Ｒ１１、ダイオードＤ１〜Ｄ４、ＮＰ
Ｎ型のバイポーラトランジスタＱ９，Ｑ１０、ツェナー
ダイオードＤＺ２〜ＤＺ５、主スイッチ素子として働く
ＩＧＢＴ ＱＭ１、キャパシタＣＢ、及びシリーズ電源
回路１１等を含んで構成されている。
照して説明する。図１は、この発明の第１の実施例に係
るＡＣ／ＤＣ変換器を示している。このＡＣ／ＤＣ変換
器は、抵抗Ｒ６〜Ｒ１１、ダイオードＤ１〜Ｄ４、ＮＰ
Ｎ型のバイポーラトランジスタＱ９，Ｑ１０、ツェナー
ダイオードＤＺ２〜ＤＺ５、主スイッチ素子として働く
ＩＧＢＴ ＱＭ１、キャパシタＣＢ、及びシリーズ電源
回路１１等を含んで構成されている。
【００１８】ＡＣ電圧を半波整流するダイオードＤ１の
アノードは電源端子１２に接続され、カソードは抵抗Ｒ
６，Ｒ７の一端、及びＩＧＢＴ ＱＭ１のコレクタに接
続される。上記抵抗Ｒ６の他端と電源端子１３間には、
ツェナーダイオードＤＺ２，ＤＺ３のカソード・アノー
ド間、及び抵抗Ｒ８が直列接続される。上記抵抗Ｒ７の
他端とＩＧＢＴ ＱＭ１のゲートとの間には、ダイオー
ドＤ３のアノード・カソード間が接続される。上記ＩＧ
ＢＴ ＱＭ１のゲートとインヒビット端子１４間にはゲ
ート保護用の抵抗Ｒ９が接続されている。また、上記Ｉ
ＧＢＴ ＱＭ１のゲートと電源端子１３間には、ツェナ
ーダイオードＤＺ４，ＤＺ５のカソード・アノード間、
トランジスタＱ９のコレクタ・エミッタ間、及び抵抗Ｒ
１０が直列接続される。上記トランジスタＱ９のベース
は、上記ツェナーダイオードＤＺ３と抵抗Ｒ３との接続
点に接続され、エミッタはトランジスタＱ１０のベース
に接続されている。上記抵抗Ｒ６〜Ｒ８，Ｒ１０、ダイ
オードＤ３、ツェナーダイオードＤＺ２〜ＤＺ５、及び
トランジスタＱ９は、上記ＩＧＢＴ ＱＭ１をオン／オ
フ制御する制御回路１７として働く。
アノードは電源端子１２に接続され、カソードは抵抗Ｒ
６，Ｒ７の一端、及びＩＧＢＴ ＱＭ１のコレクタに接
続される。上記抵抗Ｒ６の他端と電源端子１３間には、
ツェナーダイオードＤＺ２，ＤＺ３のカソード・アノー
ド間、及び抵抗Ｒ８が直列接続される。上記抵抗Ｒ７の
他端とＩＧＢＴ ＱＭ１のゲートとの間には、ダイオー
ドＤ３のアノード・カソード間が接続される。上記ＩＧ
ＢＴ ＱＭ１のゲートとインヒビット端子１４間にはゲ
ート保護用の抵抗Ｒ９が接続されている。また、上記Ｉ
ＧＢＴ ＱＭ１のゲートと電源端子１３間には、ツェナ
ーダイオードＤＺ４，ＤＺ５のカソード・アノード間、
トランジスタＱ９のコレクタ・エミッタ間、及び抵抗Ｒ
１０が直列接続される。上記トランジスタＱ９のベース
は、上記ツェナーダイオードＤＺ３と抵抗Ｒ３との接続
点に接続され、エミッタはトランジスタＱ１０のベース
に接続されている。上記抵抗Ｒ６〜Ｒ８，Ｒ１０、ダイ
オードＤ３、ツェナーダイオードＤＺ２〜ＤＺ５、及び
トランジスタＱ９は、上記ＩＧＢＴ ＱＭ１をオン／オ
フ制御する制御回路１７として働く。
【００１９】上記トランジスタＱ１０のコレクタは上記
トランジスタＱ９のコレクタに、エミッタは電源端子１
３にそれぞれ接続されている。このトランジスタＱ１０
のコレクタとＩＧＢＴ ＱＭ１のゲート間にはキャパシ
タＣＢが接続される。また、このトランジスタＱ１０の
コレクタとキャパシタ接続端子１６間には、抵抗Ｒ１１
とダイオードＤ４のアノード・カソード間が並列接続さ
れている。上記トランジスタＱ１０、キャパシタＣＢ、
抵抗Ｒ１１及びダイオードＤ４は、ＩＧＢＴＱＭ１のゲ
ート・エミッタ間電圧を昇圧する昇圧回路１８として働
く。
トランジスタＱ９のコレクタに、エミッタは電源端子１
３にそれぞれ接続されている。このトランジスタＱ１０
のコレクタとＩＧＢＴ ＱＭ１のゲート間にはキャパシ
タＣＢが接続される。また、このトランジスタＱ１０の
コレクタとキャパシタ接続端子１６間には、抵抗Ｒ１１
とダイオードＤ４のアノード・カソード間が並列接続さ
れている。上記トランジスタＱ１０、キャパシタＣＢ、
抵抗Ｒ１１及びダイオードＤ４は、ＩＧＢＴＱＭ１のゲ
ート・エミッタ間電圧を昇圧する昇圧回路１８として働
く。
【００２０】上記ダイオードＤ２のアノードはＩＧＢＴ
ＱＭ１のエミッタに接続され、カソードは端子１６に
接続される。この端子１６には、シリーズ電源回路１１
の入力端が接続され、この回路１１には電源端子１３及
び出力端子１５が接続されている。
ＱＭ１のエミッタに接続され、カソードは端子１６に
接続される。この端子１６には、シリーズ電源回路１１
の入力端が接続され、この回路１１には電源端子１３及
び出力端子１５が接続されている。
【００２１】上記電源端子１２，１３間には、交流電源
ＡＣIN及び抵抗Ｒ１が直列に外付けされる。上記抵抗Ｒ
１は、主電流のピーク電流を制限するためのものであ
る。また、これら電源端子１２，１３間には、キャパシ
タＣ１が外付けされる。上記インヒビット端子１４と電
源端子１３間にはキャパシタＣ２が外付けされる。上記
キャパシタ接続端子１６と電源端子１３間には、キャパ
シタＣ３が接続される。このキャパシタＣ３は、シリー
ズ電源回路１１の入力電圧を平滑化するためのもので、
ＩＧＢＴ ＱＭ１がオンしている時に充電され、キャパ
シタＣＢを介してゲートをブートストラップする。ま
た、上記ダイオードＤ２は、キャパシタＣ３から回路内
部への電流の逆流を防ぐためのものである。上記出力端
子１５と電源端子１３間には、負荷ＲL （ここでは抵抗
ＲL で等価的に示す）が接続される。
ＡＣIN及び抵抗Ｒ１が直列に外付けされる。上記抵抗Ｒ
１は、主電流のピーク電流を制限するためのものであ
る。また、これら電源端子１２，１３間には、キャパシ
タＣ１が外付けされる。上記インヒビット端子１４と電
源端子１３間にはキャパシタＣ２が外付けされる。上記
キャパシタ接続端子１６と電源端子１３間には、キャパ
シタＣ３が接続される。このキャパシタＣ３は、シリー
ズ電源回路１１の入力電圧を平滑化するためのもので、
ＩＧＢＴ ＱＭ１がオンしている時に充電され、キャパ
シタＣＢを介してゲートをブートストラップする。ま
た、上記ダイオードＤ２は、キャパシタＣ３から回路内
部への電流の逆流を防ぐためのものである。上記出力端
子１５と電源端子１３間には、負荷ＲL （ここでは抵抗
ＲL で等価的に示す）が接続される。
【００２２】次に、上記のような構成において動作を説
明する。ＡＣ電源投入時の初期状態においては、キャパ
シタＣＢ，Ｃ３の電極間電圧が共に０Ｖとすると、電流
は抵抗Ｒ１からダイオードＤ１、抵抗Ｒ７、ダイオード
Ｄ３、キャパシタＣＢ及び抵抗Ｒ１１を流れキャパシタ
Ｃ３を充電する。キャパシタＣＢの容量をＣB 、キャパ
シタＣ３の容量をＣ3 とすると、ＣB ＜＜Ｃ3 の条件で
は、キャパシタＣＢの電圧上昇が大きく、ＩＧＢＴ Ｑ
Ｍ１のゲート・エミッタ間電圧がしきい値電圧（Ｖth）
以上になるとこのＩＧＢＴ ＱＭ１がオンしてキャパシ
タＣ３を急速に充電する。但し、キャパシタＣＢの電極
間電圧は、ツェナーダイオードＤＺ４，ＤＺ５のツェナ
ー電圧の和でクランプされ、この値が最大充電電圧とな
る。
明する。ＡＣ電源投入時の初期状態においては、キャパ
シタＣＢ，Ｃ３の電極間電圧が共に０Ｖとすると、電流
は抵抗Ｒ１からダイオードＤ１、抵抗Ｒ７、ダイオード
Ｄ３、キャパシタＣＢ及び抵抗Ｒ１１を流れキャパシタ
Ｃ３を充電する。キャパシタＣＢの容量をＣB 、キャパ
シタＣ３の容量をＣ3 とすると、ＣB ＜＜Ｃ3 の条件で
は、キャパシタＣＢの電圧上昇が大きく、ＩＧＢＴ Ｑ
Ｍ１のゲート・エミッタ間電圧がしきい値電圧（Ｖth）
以上になるとこのＩＧＢＴ ＱＭ１がオンしてキャパシ
タＣ３を急速に充電する。但し、キャパシタＣＢの電極
間電圧は、ツェナーダイオードＤＺ４，ＤＺ５のツェナ
ー電圧の和でクランプされ、この値が最大充電電圧とな
る。
【００２３】次に、定常状態について説明する。ブート
ストラップの動作を分かりやすくするために、図１０に
示した波形図における区間ｔ２≦ｔ≦Ｔから始める。ダ
イオードＤ１のカソード電圧ＶD1K が下式（１）を越え
るとＩＧＢＴ ＱＭ１はオフする。式（１）では、抵抗
Ｒ６，Ｒ８の抵抗値をｒ6 ，ｒ8 、トランジスタＱ９の
ベース・エミッタ間電圧をＶBE9 、ツェナーダイオード
ＤＺ２，ＤＺ３のツェナー電圧をそれぞれＶDZ2 ，Ｖ
DZ3 としている。
ストラップの動作を分かりやすくするために、図１０に
示した波形図における区間ｔ２≦ｔ≦Ｔから始める。ダ
イオードＤ１のカソード電圧ＶD1K が下式（１）を越え
るとＩＧＢＴ ＱＭ１はオフする。式（１）では、抵抗
Ｒ６，Ｒ８の抵抗値をｒ6 ，ｒ8 、トランジスタＱ９の
ベース・エミッタ間電圧をＶBE9 、ツェナーダイオード
ＤＺ２，ＤＺ３のツェナー電圧をそれぞれＶDZ2 ，Ｖ
DZ3 としている。
【００２４】 ＶD1K ＝２＊（ｒ6 ／ｒ8 ＋１）＊ＶBE9 ＋ＶDZ2 ＋ＶDZ3 …（１） この時、トランジスタＱ９，Ｑ１０はオンし、ＩＧＢＴ
ＱＭ１のゲート電圧を下げ、エミッタ電圧はキャパシ
タＣ３の低電圧で固定され、ゲート・エミッタ間電圧が
低下するため、このＩＧＢＴ ＱＭ１は完全にオフす
る。 ＶDZ4 ＋ＶDZ5 ＜＜２＊（ｒ6 ／ｒ8 ＋１）＊ＶBE9 ＋ＶDZ2 ＋ＶDZ3 …（２） 但し、ＶDZ4 ，ＶDZ5 はツェナーダイオードＤＺ４，Ｄ
Ｚ５のツェナー電圧である。
ＱＭ１のゲート電圧を下げ、エミッタ電圧はキャパシ
タＣ３の低電圧で固定され、ゲート・エミッタ間電圧が
低下するため、このＩＧＢＴ ＱＭ１は完全にオフす
る。 ＶDZ4 ＋ＶDZ5 ＜＜２＊（ｒ6 ／ｒ8 ＋１）＊ＶBE9 ＋ＶDZ2 ＋ＶDZ3 …（２） 但し、ＶDZ4 ，ＶDZ5 はツェナーダイオードＤＺ４，Ｄ
Ｚ５のツェナー電圧である。
【００２５】トランジスタＱ１０のコレクタが図１のよ
うに接続されているので、上式（２）の関係が成り立つ
時、ＩＧＢＴ ＱＭ１は完全にオフすることはできな
い。これは、ＩＧＢＴ ＱＭ１をオフする時、ゲート電
位を低下させるので、このＩＧＢＴ ＱＭ１がエミッタ
接地として動作することから理解できる。しかしなが
ら、抵抗Ｒ１１の抵抗値を適正値に設定すればほとんど
問題はない。この時のドレイン電流ＩＤは、抵抗Ｒ１１
の抵抗値をｒ11とすると、下式（３）に示すようにな
る。
うに接続されているので、上式（２）の関係が成り立つ
時、ＩＧＢＴ ＱＭ１は完全にオフすることはできな
い。これは、ＩＧＢＴ ＱＭ１をオフする時、ゲート電
位を低下させるので、このＩＧＢＴ ＱＭ１がエミッタ
接地として動作することから理解できる。しかしなが
ら、抵抗Ｒ１１の抵抗値を適正値に設定すればほとんど
問題はない。この時のドレイン電流ＩＤは、抵抗Ｒ１１
の抵抗値をｒ11とすると、下式（３）に示すようにな
る。
【００２６】 ＩＤ＝（ＶDZ4 ＋ＶDZ5 −Ｖth−ＶD2）／ｒ11…（３） よって、ＶDZ4 ＝ＶDZ5 ＝６Ｖ、ｒ11＝１０ＫΩ、Ｖth
＝２Ｖ程度であれば、ドレイン電流ＩＤはｍＡオーダに
なり、電力損失はほとんど無視できる。
＝２Ｖ程度であれば、ドレイン電流ＩＤはｍＡオーダに
なり、電力損失はほとんど無視できる。
【００２７】ＩＧＢＴ ＱＭ１がオフされている正の正
弦半波の期間にはキャパシタＣＢの電極間はＶDZ4 ＋Ｖ
DZ5 の電圧を維持し、次の期間のＩＧＢＴ ＱＭ１のオ
ンの準備をしている。次の正の正弦半波の始めにＩＧＢ
Ｔ ＱＭ１のゲートがブートストラップされ、ダイオー
ドＤ１のカソード電圧ＶD1K がある一定値（ダイオード
Ｄ２が順バイアスされる条件）ＶC3-1を越えるとＩＧＢ
Ｔ ＱＭ１のコレクタ電流が流れ始める。
弦半波の期間にはキャパシタＣＢの電極間はＶDZ4 ＋Ｖ
DZ5 の電圧を維持し、次の期間のＩＧＢＴ ＱＭ１のオ
ンの準備をしている。次の正の正弦半波の始めにＩＧＢ
Ｔ ＱＭ１のゲートがブートストラップされ、ダイオー
ドＤ１のカソード電圧ＶD1K がある一定値（ダイオード
Ｄ２が順バイアスされる条件）ＶC3-1を越えるとＩＧＢ
Ｔ ＱＭ１のコレクタ電流が流れ始める。
【００２８】図２は、上記図１に示した第１の実施例に
よるＡＣ／ＤＣ変換器と、図９に示した従来のＡＣ／Ｄ
Ｃ変換器におけるＡＣ電圧の利用部分について示してい
る。図２（ａ）は図１に示したＡＣ／ＤＣ変換器、図２
（ｂ）は従来のＡＣ／ＤＣ変換器であり、それぞれ斜線
を付した領域で主スイッチ素子がオンする。上記第１の
実施例では主スイッチ素子として非ラッチ型の素子であ
るＩＧＢＴ ＱＭ１を用いているので、図示するように
正の正弦半波の２箇所でＩＧＢＴ ＱＭ１をオンさせる
ことができ、この期間の負荷電流容量を増やすことがで
きる。従って、この発明によれば、駆動される負荷ＲL
に流れる電流が急増しても出力電圧ＶOUT のレベルの低
下を防止できる。また、同じ電流を得るために必要なキ
ャパシタＣ３の容量も小さくて済む。
よるＡＣ／ＤＣ変換器と、図９に示した従来のＡＣ／Ｄ
Ｃ変換器におけるＡＣ電圧の利用部分について示してい
る。図２（ａ）は図１に示したＡＣ／ＤＣ変換器、図２
（ｂ）は従来のＡＣ／ＤＣ変換器であり、それぞれ斜線
を付した領域で主スイッチ素子がオンする。上記第１の
実施例では主スイッチ素子として非ラッチ型の素子であ
るＩＧＢＴ ＱＭ１を用いているので、図示するように
正の正弦半波の２箇所でＩＧＢＴ ＱＭ１をオンさせる
ことができ、この期間の負荷電流容量を増やすことがで
きる。従って、この発明によれば、駆動される負荷ＲL
に流れる電流が急増しても出力電圧ＶOUT のレベルの低
下を防止できる。また、同じ電流を得るために必要なキ
ャパシタＣ３の容量も小さくて済む。
【００２９】図３及び図４はそれぞれ、この発明の第
２，第３の実施例に係るＡＣ／ＤＣ変換器について説明
するためのもので、図１に示した回路におけるＩＧＢＴ
ＱＭ１を完全にオフするように構成したものである。
図３に示す回路では、トランジスタＱ１０のコレクタを
ＩＧＢＴ ＱＭ１のゲートに接続している。他の回路構
成は図１に示した回路と同様である。また、図４に示し
た回路では、図１に示した回路に抵抗Ｒ１４とＰＮＰ型
のバイポーラトランジスタＱ１２を設けている。そし
て、抵抗Ｒ１４の一端をトランジスタＱ１０のベースに
接続し、トランジスタＱ１２のエミッタをＩＧＢＴ Ｑ
Ｍ１のゲートに、コレクタをダイオードＤ２のカソード
に、ベースを上記抵抗Ｒ１４の他端にそれぞれ接続して
いる。
２，第３の実施例に係るＡＣ／ＤＣ変換器について説明
するためのもので、図１に示した回路におけるＩＧＢＴ
ＱＭ１を完全にオフするように構成したものである。
図３に示す回路では、トランジスタＱ１０のコレクタを
ＩＧＢＴ ＱＭ１のゲートに接続している。他の回路構
成は図１に示した回路と同様である。また、図４に示し
た回路では、図１に示した回路に抵抗Ｒ１４とＰＮＰ型
のバイポーラトランジスタＱ１２を設けている。そし
て、抵抗Ｒ１４の一端をトランジスタＱ１０のベースに
接続し、トランジスタＱ１２のエミッタをＩＧＢＴ Ｑ
Ｍ１のゲートに、コレクタをダイオードＤ２のカソード
に、ベースを上記抵抗Ｒ１４の他端にそれぞれ接続して
いる。
【００３０】このような構成によれば、ＩＧＢＴ ＱＭ
１を完全にオフさせることができ、上記図１に示した回
路で説明したドレイン電流ＩＤをリーク電流程度の低い
値にできる。
１を完全にオフさせることができ、上記図１に示した回
路で説明したドレイン電流ＩＤをリーク電流程度の低い
値にできる。
【００３１】図５は、この発明の第４の実施例に係るＡ
Ｃ／ＤＣ変換器について説明するためのもので、出力電
圧ＶOUT をダイオードＤ１のカソード側に帰還したもの
である。すなわち、出力端子１５にＰＮＰ型バイポーラ
トランジスタＱ１１のベースを接続し、このトランジス
タＱ１１のコレクタをトランジスタＱ１０のベース及び
抵抗Ｒ１０の一端に接続している。また、ツェナーダイ
オードＤＺ２のアノードにダイオードＤ５のアノードを
接続し、このダイオードＤ５のカソードとトランジスタ
Ｑ１１のベース間に抵抗Ｒ１２を接続している。そし
て、上記トランジスタＱ１１のエミッタをダイオードＤ
５と抵抗Ｒ１２との接続点に接続したものである。
Ｃ／ＤＣ変換器について説明するためのもので、出力電
圧ＶOUT をダイオードＤ１のカソード側に帰還したもの
である。すなわち、出力端子１５にＰＮＰ型バイポーラ
トランジスタＱ１１のベースを接続し、このトランジス
タＱ１１のコレクタをトランジスタＱ１０のベース及び
抵抗Ｒ１０の一端に接続している。また、ツェナーダイ
オードＤＺ２のアノードにダイオードＤ５のアノードを
接続し、このダイオードＤ５のカソードとトランジスタ
Ｑ１１のベース間に抵抗Ｒ１２を接続している。そし
て、上記トランジスタＱ１１のエミッタをダイオードＤ
５と抵抗Ｒ１２との接続点に接続したものである。
【００３２】他の回路構成は、図１に示した回路と同様
であるので、対応する部分に同一符号を付してその詳細
な説明は省略する。図５に示すような回路構成では、下
式（４）の条件を満足するとＩＧＢＴ ＱＭ１がオンす
る。
であるので、対応する部分に同一符号を付してその詳細
な説明は省略する。図５に示すような回路構成では、下
式（４）の条件を満足するとＩＧＢＴ ＱＭ１がオンす
る。
【００３３】 ＶD1K ＝ＶOUT ＋２＊（１＋ｒ6 ／ｒ12）＊ＶBE11＋ＶDZ2 ＋ＶD5…（４） 但し、上式（４）では、抵抗Ｒ１２の抵抗値をｒ12、ト
ランジスタＱ１１のベース・エミッタ間電圧をＶBE11、
ダイオードＤ５の順方向電圧をＶD5としている。
ランジスタＱ１１のベース・エミッタ間電圧をＶBE11、
ダイオードＤ５の順方向電圧をＶD5としている。
【００３４】このような構成では、出力電圧ＶOUT を変
更する際、（４）式のようにＩＧＢＴ ＱＭ１がオフす
る電圧ＶC3-2が出力電圧ＶOUT に応じて変化するので、
電圧ＶC3-2を設定する必要がない。すなわち、図１、図
３及び図５に示した回路構成では、出力電圧ＶOUT のラ
インナップ（出力電圧のレベル）に応じて、ツェナーダ
イオードＤＺ２，ＤＺ３の直列段数や抵抗Ｒ６とＲ８の
抵抗値比をＡＬマスタースライス等を用いてＩＧＢＴ
ＱＭ１がオフする電圧ＶC3-2を設定する必要があるが、
図５に示したような回路構成ではこのような調整は不要
となる。
更する際、（４）式のようにＩＧＢＴ ＱＭ１がオフす
る電圧ＶC3-2が出力電圧ＶOUT に応じて変化するので、
電圧ＶC3-2を設定する必要がない。すなわち、図１、図
３及び図５に示した回路構成では、出力電圧ＶOUT のラ
インナップ（出力電圧のレベル）に応じて、ツェナーダ
イオードＤＺ２，ＤＺ３の直列段数や抵抗Ｒ６とＲ８の
抵抗値比をＡＬマスタースライス等を用いてＩＧＢＴ
ＱＭ１がオフする電圧ＶC3-2を設定する必要があるが、
図５に示したような回路構成ではこのような調整は不要
となる。
【００３５】図６は、この発明の第５の実施例に係るＡ
Ｃ／ＤＣ変換器について説明するためのもので、上記図
５に示した回路におけるＩＧＢＴ ＱＭ１を完全にオフ
するように構成したものである。図６に示す回路では、
図５に示した回路におけるトランジスタＱ１０のコレク
タをＩＧＢＴ ＱＭ１のゲートに接続している。他の回
路構成は図５に示した回路と同様である。
Ｃ／ＤＣ変換器について説明するためのもので、上記図
５に示した回路におけるＩＧＢＴ ＱＭ１を完全にオフ
するように構成したものである。図６に示す回路では、
図５に示した回路におけるトランジスタＱ１０のコレク
タをＩＧＢＴ ＱＭ１のゲートに接続している。他の回
路構成は図５に示した回路と同様である。
【００３６】このような構成によれば、上記第２，第３
の実施例と同様に、ＩＧＢＴ ＱＭ１を完全にオフさせ
ることができ、ドレイン電流ＩＤをリーク電流程度の低
い値にできる。
の実施例と同様に、ＩＧＢＴ ＱＭ１を完全にオフさせ
ることができ、ドレイン電流ＩＤをリーク電流程度の低
い値にできる。
【００３７】図７は、この発明の第６の実施例に係るＡ
Ｃ／ＤＣ変換器について説明するためのもので、この回
路では、主スイッチ素子としてＩＧＢＴに代えてＭＯＳ
ＦＥＴ ＱＭ２を用いるとともに、この主スイッチ素子
の変更に合わせて制御回路１７と昇圧回路１８の構成を
上述した各実施例とは変えている。
Ｃ／ＤＣ変換器について説明するためのもので、この回
路では、主スイッチ素子としてＩＧＢＴに代えてＭＯＳ
ＦＥＴ ＱＭ２を用いるとともに、この主スイッチ素子
の変更に合わせて制御回路１７と昇圧回路１８の構成を
上述した各実施例とは変えている。
【００３８】すなわち、ＡＣ電圧を半波整流するダイオ
ードＤ１のアノードは電源端子１２に接続され、カソー
ドは抵抗Ｒ６，Ｒ７の一端、及びＭＯＳＦＥＴ ＱＭ２
のドレインに接続される。このダイオードＤ１のアノー
ド・カソード間には、抵抗Ｒ１３が並列接続される。上
記抵抗Ｒ６の他端と電源端子１３間には、ダイオードＤ
６のアノード・カソード間、ツェナーダイオードＤＺ
２，ＤＺ３のカソード・アノード間、及び抵抗Ｒ８が直
列接続される。上記抵抗Ｒ７の他端とＭＯＳＦＥＴ Ｑ
Ｍ２のゲートとの間には、ダイオードＤ３のアノード・
カソード間が接続される。上記ＭＯＳＦＥＴ ＱＭ２の
ゲートとインヒビット端子１４間にはゲート保護用の抵
抗Ｒ９が接続されている。また、上記ＭＯＳＦＥＴ Ｑ
Ｍ２のゲートと電源端子１３間には、トランジスタＱ９
のコレクタ・エミッタ間が接続され、このトランジスタ
Ｑ９のベースは上記ツェナーダイオードＤＺ３と抵抗Ｒ
８との接続点に接続される。上記抵抗Ｒ６〜Ｒ８、ダイ
オードＤ３，Ｄ６、ツェナーダイオードＤＺ２，ＤＺ
３、及びトランジスタＱ９は、上記ＭＯＳＦＥＴ ＱＭ
２をオン／オフ制御する制御回路１７として働く。
ードＤ１のアノードは電源端子１２に接続され、カソー
ドは抵抗Ｒ６，Ｒ７の一端、及びＭＯＳＦＥＴ ＱＭ２
のドレインに接続される。このダイオードＤ１のアノー
ド・カソード間には、抵抗Ｒ１３が並列接続される。上
記抵抗Ｒ６の他端と電源端子１３間には、ダイオードＤ
６のアノード・カソード間、ツェナーダイオードＤＺ
２，ＤＺ３のカソード・アノード間、及び抵抗Ｒ８が直
列接続される。上記抵抗Ｒ７の他端とＭＯＳＦＥＴ Ｑ
Ｍ２のゲートとの間には、ダイオードＤ３のアノード・
カソード間が接続される。上記ＭＯＳＦＥＴ ＱＭ２の
ゲートとインヒビット端子１４間にはゲート保護用の抵
抗Ｒ９が接続されている。また、上記ＭＯＳＦＥＴ Ｑ
Ｍ２のゲートと電源端子１３間には、トランジスタＱ９
のコレクタ・エミッタ間が接続され、このトランジスタ
Ｑ９のベースは上記ツェナーダイオードＤＺ３と抵抗Ｒ
８との接続点に接続される。上記抵抗Ｒ６〜Ｒ８、ダイ
オードＤ３，Ｄ６、ツェナーダイオードＤＺ２，ＤＺ
３、及びトランジスタＱ９は、上記ＭＯＳＦＥＴ ＱＭ
２をオン／オフ制御する制御回路１７として働く。
【００３９】上記トランジスタＱ９のエミッタ・コレク
タ間には、ダイオードＤ７のアノード・カソード間が接
続される。また、上記ＭＯＳＦＥＴ ＱＭ２のソースと
ゲート間には、ツェナーダイオードＤＺ５，ＤＺ４のア
ノード・カソード間がそれぞれ接続される。
タ間には、ダイオードＤ７のアノード・カソード間が接
続される。また、上記ＭＯＳＦＥＴ ＱＭ２のソースと
ゲート間には、ツェナーダイオードＤＺ５，ＤＺ４のア
ノード・カソード間がそれぞれ接続される。
【００４０】なお、ＤＳＤはＭＯＳＦＥＴ ＱＭ２の寄
生ダイオード、ＣｇｄはＭＯＳＦＥＴ ＱＭ２のゲート
・ドレイン間の寄生容量である。上記ダイオードＤ７、
ツェナーダイオードＤＺ４，ＤＺ５、寄生ダイオードＤ
ＳＤ及び寄生容量Ｃｇｄは、昇圧回路１８として働く。
生ダイオード、ＣｇｄはＭＯＳＦＥＴ ＱＭ２のゲート
・ドレイン間の寄生容量である。上記ダイオードＤ７、
ツェナーダイオードＤＺ４，ＤＺ５、寄生ダイオードＤ
ＳＤ及び寄生容量Ｃｇｄは、昇圧回路１８として働く。
【００４１】ダイオードＤ２のアノードは上記ＭＯＳＦ
ＥＴ ＱＭ２のソースに接続され、カソードはキャパシ
タ接続端子１６に接続される。この端子１６には、シリ
ーズ電源回路１１の入力端が接続され、回路１１には電
源端子１３及び出力端子１５が接続されている。
ＥＴ ＱＭ２のソースに接続され、カソードはキャパシ
タ接続端子１６に接続される。この端子１６には、シリ
ーズ電源回路１１の入力端が接続され、回路１１には電
源端子１３及び出力端子１５が接続されている。
【００４２】上述した第１ないし第５の実施例と同様
に、電源端子１２，１３間には、交流電源ＡＣIN及び抵
抗Ｒ１が直列に外付けされる。上記インヒビット端子１
４と電源端子１３間にはキャパシタＣ２が外付けされ、
上記キャパシタ接続端子１６と電源端子１３間にはキャ
パシタＣ３が外付けされる。また、上記出力端子１５と
電源端子１３間には、負荷ＲL が接続される。
に、電源端子１２，１３間には、交流電源ＡＣIN及び抵
抗Ｒ１が直列に外付けされる。上記インヒビット端子１
４と電源端子１３間にはキャパシタＣ２が外付けされ、
上記キャパシタ接続端子１６と電源端子１３間にはキャ
パシタＣ３が外付けされる。また、上記出力端子１５と
電源端子１３間には、負荷ＲL が接続される。
【００４３】上記のような構成において、図１０に示し
たｔ１≦ｔ≦ｔ２の期間にＡＣ電圧ＶINが次式（５）に
なると、ダイオードＤ１、抵抗Ｒ６、ダイオードＤ６、
ツェナーダイオードＤＺ２，ＤＺ３、抵抗Ｒ８に電流が
流れ、トランジスタＱ９がオンする。これによって、Ｍ
ＯＳＦＥＴ ＱＭ２のゲート電位がＧＮＤレベルに低下
してオフする。
たｔ１≦ｔ≦ｔ２の期間にＡＣ電圧ＶINが次式（５）に
なると、ダイオードＤ１、抵抗Ｒ６、ダイオードＤ６、
ツェナーダイオードＤＺ２，ＤＺ３、抵抗Ｒ８に電流が
流れ、トランジスタＱ９がオンする。これによって、Ｍ
ＯＳＦＥＴ ＱＭ２のゲート電位がＧＮＤレベルに低下
してオフする。
【００４４】 ＶIN＝（１＋ｒ6 ／ｒ8 ）＊ＶBE9 ＋ＶD6＋ＶDZ2 ＋ＶDZ3 ＋ＶD1…（５） 次に、入力電圧ＶINが負電圧になると、ダイオードＤ７
から、ツェナーダイオードＤＺ４，ＤＺ５、寄生ダイオ
ードＤＳＤ、及び抵抗Ｒ１３に電流が流れ、同時に寄生
容量Ｃｇｄにはゲートを正、ドレインを負にする電荷が
蓄積し、その電圧はＶDZ3 ＋ＶDZ4 となる。この電圧値
は、ＭＯＳＦＥＴ ＱＭ２をオンするのに十分な電圧で
ある。この電圧を入力が負の期間保持している。次い
で、ＡＣ電圧が０Ｖから徐々に上昇し、ダイオードＤ２
が順バイアスされる時点からキャパシタＣ３を充電し始
める。更に、ＡＣ電圧が上昇し、上式（５）のレベルを
越えるとＭＯＳＦＥＴ ＱＭ２をオフし、これを繰り返
す。
から、ツェナーダイオードＤＺ４，ＤＺ５、寄生ダイオ
ードＤＳＤ、及び抵抗Ｒ１３に電流が流れ、同時に寄生
容量Ｃｇｄにはゲートを正、ドレインを負にする電荷が
蓄積し、その電圧はＶDZ3 ＋ＶDZ4 となる。この電圧値
は、ＭＯＳＦＥＴ ＱＭ２をオンするのに十分な電圧で
ある。この電圧を入力が負の期間保持している。次い
で、ＡＣ電圧が０Ｖから徐々に上昇し、ダイオードＤ２
が順バイアスされる時点からキャパシタＣ３を充電し始
める。更に、ＡＣ電圧が上昇し、上式（５）のレベルを
越えるとＭＯＳＦＥＴ ＱＭ２をオフし、これを繰り返
す。
【００４５】なお、上記抵抗Ｒ７及びダイオードＤ３は
ＭＯＳＦＥＴ ＱＭ２に初期トリガを与え、ダイオード
Ｄ６はトランジスタＱ９のベース・エミッタ間が逆バイ
アスされるのを防止している。上記ダイオードＤ３は、
ＭＯＳＦＥＴ ＱＭ２のゲート容量に蓄積された電荷が
抵抗Ｒ７を通じてドレインあるいは抵抗Ｒ１３に流れる
のを防止するものである。このように、図７に示した回
路は、ＭＯＳＦＥＴＱＭ２の寄生容量Ｃｇｄを積極的に
利用している。
ＭＯＳＦＥＴ ＱＭ２に初期トリガを与え、ダイオード
Ｄ６はトランジスタＱ９のベース・エミッタ間が逆バイ
アスされるのを防止している。上記ダイオードＤ３は、
ＭＯＳＦＥＴ ＱＭ２のゲート容量に蓄積された電荷が
抵抗Ｒ７を通じてドレインあるいは抵抗Ｒ１３に流れる
のを防止するものである。このように、図７に示した回
路は、ＭＯＳＦＥＴＱＭ２の寄生容量Ｃｇｄを積極的に
利用している。
【００４６】図８は、この発明の第７の実施例に係るＡ
Ｃ／ＤＣ変換器について説明するためのもので、この回
路では図７に示した回路における出力電圧ＶOUT をダイ
オードＤ１のカソード側に帰還している点が異なる。
Ｃ／ＤＣ変換器について説明するためのもので、この回
路では図７に示した回路における出力電圧ＶOUT をダイ
オードＤ１のカソード側に帰還している点が異なる。
【００４７】すなわち、上記図７に示した回路における
ツェナーダイオードＤＺ３に代えて、ＰＮＰ型バイポー
ラトランジスタＱ１１と抵抗Ｒ１２を設けている。上記
トランジスタＱ１１のエミッタはツェナーダイオードＤ
Ｚ２のアノードに、コレクタは抵抗Ｒ８の一端及びトラ
ンジスタＱ９のベースに、ベースは出力端子１５にそれ
ぞれ接続している。そして、このトランジスタＱ１１の
ベース・エミッタ間に上記抵抗Ｒ１２を接続している。
ツェナーダイオードＤＺ３に代えて、ＰＮＰ型バイポー
ラトランジスタＱ１１と抵抗Ｒ１２を設けている。上記
トランジスタＱ１１のエミッタはツェナーダイオードＤ
Ｚ２のアノードに、コレクタは抵抗Ｒ８の一端及びトラ
ンジスタＱ９のベースに、ベースは出力端子１５にそれ
ぞれ接続している。そして、このトランジスタＱ１１の
ベース・エミッタ間に上記抵抗Ｒ１２を接続している。
【００４８】図８に示した回路構成において、ＭＯＳＦ
ＥＴ ＱＭ２がオフする入力電圧ＶINは次式（６）で表
せる。 ＶIN＝ＶOUT ＋２＊（１＋ｒ6 ／ｒ12）＊ＶBE11＋ＶD6＋ＶDZ2 …（６） 従って、このような構成によれば、出力電圧を変更する
際、ＭＯＳＦＥＴ ＱＭ２がオフする電圧が出力電圧に
応じて変化するので、この電圧を設定する必要がない。
他の基本的な動作は上記第６の実施例と同様であり、同
じ作用効果が得られる。
ＥＴ ＱＭ２がオフする入力電圧ＶINは次式（６）で表
せる。 ＶIN＝ＶOUT ＋２＊（１＋ｒ6 ／ｒ12）＊ＶBE11＋ＶD6＋ＶDZ2 …（６） 従って、このような構成によれば、出力電圧を変更する
際、ＭＯＳＦＥＴ ＱＭ２がオフする電圧が出力電圧に
応じて変化するので、この電圧を設定する必要がない。
他の基本的な動作は上記第６の実施例と同様であり、同
じ作用効果が得られる。
【００４９】
【発明の効果】以上説明したようにこの発明によれば、
駆動される負荷に流れる電流の急増に耐え得るＡＣ／Ｄ
Ｃ変換器が得られる。
駆動される負荷に流れる電流の急増に耐え得るＡＣ／Ｄ
Ｃ変換器が得られる。
【図１】この発明の第１の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図２】この発明によるＡＣ／ＤＣ変換器と従来のＡＣ
／ＤＣ変換器におけるＡＣ電圧の利用部分について説明
するための波形図。
／ＤＣ変換器におけるＡＣ電圧の利用部分について説明
するための波形図。
【図３】この発明の第２の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図４】この発明の第３の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図５】この発明の第４の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図６】この発明の第５の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図７】この発明の第６の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図８】この発明の第７の実施例に係るＡＣ／ＤＣ変換
器を示す回路図。
器を示す回路図。
【図９】従来のＡＣ／ＤＣ変換器について説明するもの
で、ＨＡＲＲＩＳ社、ＨＶ−２０４５で用いられている
ＡＣ／ＤＣ変換器の等価回路を示す図。
で、ＨＡＲＲＩＳ社、ＨＶ−２０４５で用いられている
ＡＣ／ＤＣ変換器の等価回路を示す図。
【図１０】上記図９に示した回路の動作を説明するため
の波形図。
の波形図。
Ｄ１…ダイオード（整流手段）、ＱＭ１…ＩＧＢＴ、Ｑ
Ｍ２…ＭＯＳＦＥＴ、１１…シリーズ電源回路、１７…
制御回路（制御手段）、１８…昇圧回路（昇圧手段）。
Ｍ２…ＭＯＳＦＥＴ、１１…シリーズ電源回路、１７…
制御回路（制御手段）、１８…昇圧回路（昇圧手段）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−91747（ＪＰ，Ａ) 特開 平５−227748（ＪＰ，Ａ) 特開 平３−218264（ＪＰ，Ａ) 特開 平４−42779（ＪＰ，Ａ) 特開 平４−372588（ＪＰ，Ａ) 特開 平２−211058（ＪＰ，Ａ) 特開 平２−133066（ＪＰ，Ａ) 特開 平２−252311（ＪＰ，Ａ) 特開 平４−265663（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H02M 7/00 - 7/40
Claims (16)
- 【請求項１】 入力された交流電圧を半波整流する整流
手段と、電流通路の一端に上記整流手段による半波整流
出力が供給されるＮチャネル型ＦＥＴまたはＩＧＢＴか
らなるスイッチ手段と、このスイッチ手段の制御端と電
流通路の他端との間の電圧が第１のレベルを越えた時に
オンさせ、制御端と電流通路の他端との間の電圧が上記
第１のレベルよりも高い第２のレベルを越えた時にオフ
させる制御手段と、上記スイッチ手段の制御端と電流通
路の他端との間の電圧が上記第１のレベルを越えた時
に、上記スイッチ手段の制御端と電流通路の他端との間
の電圧を上記第２のレベルより高い電圧に昇圧する昇圧
手段と、上記スイッチ手段における電流通路の他端の出
力が供給され、直流電圧を出力するシリーズ電源回路と
を具備することを特徴とするＡＣ／ＤＣ変換器。 - 【請求項２】 前記シリーズ電源回路から出力された直
流電圧を、前記整流手段の制御端に帰還することによ
り、出力する直流電圧のレベルに応じて前記第２のレベ
ルを変えることを特徴とする請求項１に記載のＡＣ／Ｄ
Ｃ変換器。 - 【請求項３】 入力された交流電圧を半波整流する整流
手段と、電流通路の一端に前記整流手段による半波整流
出力が供給され、主スイッチ素子として働くＮチャネル
型ＩＧＢＴと、前記Ｎチャネル型ＩＧＢＴのゲートと電
流通路の他端との間の電圧が第１のレベルを越えた時に
オンさせ、ゲートと電流通路の他端との間の電圧が前記
第１のレベルよりも高い第２のレベルを越えた時にオフ
させる制御手段と、前記Ｎチャネル型ＩＧＢＴのゲート
と電流通路の他端間に設けられたキャパシタ手段、及び
前記Ｎチャネル型ＩＧＢＴがオフしたときに前記キャパ
シタ手段を充電し、前記Ｎチャネル型ＩＧＢＴがオンし
たときに前記キャパシタ手段により前記Ｎチャネル型Ｉ
ＧＢＴのゲート電位をブートストラップさせるスイッチ
手段を備え、前記Ｎチャネル型ＩＧＢＴのゲートと電流
通路の他端との間の電圧が前記第１のレベルを越えた時
に、前記Ｎチャネル型ＩＧＢＴのゲートと電流通路の他
端との間の電圧を前記第２のレベルより高い電圧に昇圧
する昇圧手段と、前記Ｎチャネル型ＩＧＢＴにおける電
流通路の他端の出力が供給され、直流電圧を出力するシ
リーズ電源回路とを具備することを特徴とするＡＣ／Ｄ
Ｃ変換器。 - 【請求項４】 前記シリーズ電源回路から出力された直
流電圧を、前記整流手段の制御端に帰還し、出力する直
流電圧のレベルに応じて前記第２のレベルを変える帰還
手段を更に具備することを特徴とする請求項３に記載の
ＡＣ／ＤＣ変換器。 - 【請求項５】 前記整流手段は、アノードが第１の電源
端子に接続され、カソードが前記Ｎチャネル型ＩＧＢＴ
の電流通路の一端に接続されたダイオードを含むことを
特徴とする請求項３または４に記載のＡＣ／ＤＣ変換
器。 - 【請求項６】 アノードが前記Ｎチャネル型ＩＧＢＴの
電流通路の他端に接続され、カソードが前記シリーズ電
源回路の入力端に接続されたダイオードを更に具備する
ことを特徴とする請求項３乃至５いずれか１つの項に記
載のＡＣ／ＤＣ変換器。 - 【請求項７】 前記制御手段は、一端が前記整流手段の
出力端に接続された第１の抵抗と、カソードが前記第１
の抵抗の他端に接続された第１のツェナーダイオード
と、カソードが前記第１のツェナーダイオードのアノー
ドに接続された第２のツェナーダイオードと、前記第２
のツェナーダイオードのアノードと第２の電源端子との
間に接続された第２の抵抗と、一端が前記整流手段の出
力端に接続された第３の抵抗と、アノードが前記第３の
抵抗の他端に接続され、カソードが前記Ｎチャネル型Ｉ
ＧＢＴのゲートに接続された第１のダイオードと、カソ
ードが前記Ｎチャネル型ＩＧＢＴのゲートに接続された
第３のツェナーダイオードと、カソードが前記第３ツェ
ナーダイオードのアノードに接続された第４のツェナー
ダイオードと、電流通路の一端が前記第４ツェナーダイ
オードのアノードに接続され、制御端が前記第２のツェ
ナーダイオードのアノードに接続された第１のトランジ
スタと、前記第１トランジスタの電流通路の他端と前記
第２の電源端子間に接続された第４の抵抗とを備えるこ
とを特徴とする請求項３乃至６いずれか１つの項に記載
のＡＣ／ＤＣ変換器。 - 【請求項８】 前記昇圧手段は、一方の電極が前記Ｎチ
ャネル型ＩＧＢＴのゲートに接続され、他方の電極が前
記第４のツェナーダイオードのアノードに接続されたキ
ャパシタと、電流通路の一端が前記第４のツェナーダイ
オードのアノードに接続され、電流通路の他端が前記第
２の電源端子に接続され、制御端が前 記第１のトランジ
スタの電流通路の他端に接続された第２のトランジスタ
と、一端が前記第２のトランジスタの電流通路の一端に
接続され、他端が前記シリーズ電源回路の入力端に接続
された第５の抵抗と、アノードが前記第２のトランジス
タの電流通路の一端に接続され、カソードが前記シリー
ズ電源回路の入力端に接続された第２のダイオードとを
備えることを特徴とする請求項７に記載のＡＣ／ＤＣ変
換器。 - 【請求項９】 前記昇圧手段は、一方の電極が前記Ｎチ
ャネル型ＩＧＢＴのゲートに接続され、他方の電極が前
記第４のツェナーダイオードのアノードに接続されたキ
ャパシタと、電流通路の一端が前記Ｎチャネル型ＩＧＢ
Ｔのゲートに接続され、電流通路の他端が前記シリーズ
電源回路の入力端に接続され、前記第１トランジスタと
逆極性の第２のトランジスタと、一端が前記第２トラン
ジスタの制御端に接続された第５の抵抗と、電流通路の
一端が前記第５抵抗の他端に接続され、電流通路の他端
が前記第２の電源端子に接続され、制御端が前記第１の
トランジスタの電流通路の他端に接続され、前記第１ト
ランジスタと同一極性の第３のトランジスタと、一端が
前記キャパシタの他方の電極に接続され、他端が前記シ
リーズ電源回路の入力端に接続された第６の抵抗と、ア
ノードが前記キャパシタの他方の電極に接続され、カソ
ードが前記シリーズ電源回路の入力端に接続された第２
のダイオードとを備えることを特徴とする請求項７に記
載のＡＣ／ＤＣ変換器。 - 【請求項１０】 前記制御手段は、一端が前記整流手段
の出力端に接続された第１の抵抗と、カソードが前記第
１の抵抗の他端に接続された第１のツェナーダイオード
と、アノードが前記第１のツェナーダイオードのアノー
ドに接続された第１のダイオードと、電流通路の一端が
前記第１のダイオードのカソードに接続され、制御端が
出力端子に接続された第１極性の第１トランジスタと、
前記第１トランジスタの電流通路の一端と制御端との間
に接続された第２の抵抗と、前記第１トランジスタの電
流通路の他端と第２の電源端子との間に接続された第３
の抵抗と、一端が前記整流手段の出力端に接続された第
４の抵抗と、アノードが前記第４の抵抗の他端に接続さ
れ、カソードが前記Ｎチャネル型ＩＧＢＴのゲートに接
続された第２のダイオードと、カソードが前記Ｎチャネ
ル型ＩＧＢＴのゲ ートに接続された第２のツェナーダイ
オードと、カソードが前記第２ツェナーダイオードのア
ノードに接続された第３のツェナーダイオードと、電流
通路の一端が前記第３ツェナーダイオードのアノードに
接続され、電流通路の他端が前記第２の電源端子に接続
され、制御端が前記第１トランジスタの電流通路の他端
に接続された第２極性の第２トランジスタとを備え、前
記昇圧手段は、一方の電極が前記Ｎチャネル型ＩＧＢＴ
のゲートに接続され、他方の電極が前記第３ツェナーダ
イオードのアノードに接続されたキャパシタと、一端が
前記第２のトランジスタの電流通路の一端に接続され、
他端が前記シリーズ電源回路の入力端に接続された第５
の抵抗と、アノードが前記第２トランジスタの電流通路
の一端に接続され、カソードが前記シリーズ電源回路の
入力端に接続された第３のダイオードとを備えることを
特徴とする請求項１に記載のＡＣ／ＤＣ変換器。 - 【請求項１１】 入力された交流電圧を半波整流する整
流手段と、電流通路の一端に前記整流手段による半波整
流出力が供給され、主スイッチ素子として働くＮチャネ
ル型ＦＥＴと、前記Ｎチャネル型ＦＥＴのゲートと電流
通路の他端との間の電圧が第１のレベルを越えた時にオ
ンさせ、ゲートと電流通路の他端との間の電圧が前記第
１のレベルよりも高い第２のレベルを越えた時にオフさ
せる制御手段と、前記Ｎチャネル型ＦＥＴのゲートと電
流通路の一端間に形成された寄生容量、前記Ｎチャネル
型ＦＥＴの電流通路の一端と他端間に形成された寄生ダ
イオード、及び前記Ｎチャネル型ＦＥＴがオフしたとき
に前記寄生容量を充電し、前記Ｎチャネル型ＦＥＴがオ
ンしたときに前記寄生容量により前記Ｎチャネル型ＦＥ
Ｔのゲート電位をブートストラップさせるスイッチ手段
を備え、前記Ｎチャネル型ＦＥＴのゲートと電流通路の
他端との間の電圧が前記第１のレベルを越えた時に、前
記Ｎチャネル型ＦＥＴのゲートと電流通路の他端との間
の電圧を前記第２のレベルより高い電圧に昇圧する昇圧
手段と、前記Ｎチャネル型ＦＥＴにおける電流通路の他
端の出力が供給され、直流電圧を出力するシリーズ電源
回路とを具備することを特徴とするＡＣ／ＤＣ変換器。 - 【請求項１２】 前記シリーズ電源回路から出力された
直流電圧を、前記整流手段の制御端に帰還し、出力する
直流電圧のレベルに応じて前記第２のレベル を変える帰
還手段を更に具備することを特徴とする請求項１１に記
載のＡＣ／ＤＣ変換器。 - 【請求項１３】 前記整流手段は、アノードが第１の電
源端子に接続され、カソードが前記Ｎチャネル型ＦＥＴ
の電流通路の一端に接続されたダイオードと、前記ダイ
オードのアノードとカソードとの間に接続された抵抗を
含むことを特徴とする請求項１１または１２に記載のＡ
Ｃ／ＤＣ変換器。 - 【請求項１４】 アノードが前記Ｎチャネル型ＦＥＴの
電流通路の他端に接続され、カソードが前記シリーズ電
源回路の入力端に接続されたダイオードを更に具備する
ことを特徴とする請求項１１乃至１３いずれか１つの項
に記載のＡＣ／ＤＣ変換器。 - 【請求項１５】 前記制御手段は、一端が前記整流手段
の出力端に接続された第１の抵抗と、アノードが前記第
１の抵抗の他端に接続された第１のダイオードと、カソ
ードが前記第１のダイオードのカソードに接続された第
１のツェナーダイオードと、カソードが前記第１のツェ
ナーダイオードのアノードに接続された第２のツェナー
ダイオードと、前記第２のツェナーダイオードのアノー
ドと第２の電源端子との間に接続された第２の抵抗と、
一端が前記整流手段の出力端に接続された第３の抵抗
と、アノードが前記第３の抵抗の他端に接続され、カソ
ードが前記Ｎチャネル型ＦＥＴのゲートに接続された第
２のダイオードと、電流通路の一端が前記Ｎチャネル型
ＦＥＴのゲートに接続され、電流通路の他端が前記第２
の電源端子に接続され、制御端が前記第２のツェナーダ
イオードのアノードに接続されたトランジスタとを備
え、 前記昇圧手段は、カソードが前記トランジスタの電流通
路の一端に接続され、アノードが前記トランジスタの電
流通路の他端に接続された第３のダイオードと、カソー
ドが前記トランジスタの電流通路の一端に接続された第
３のツェナーダイオードと、カソードが前記第３のツェ
ナーダイオードのアノードに接続され、アノードが前記
Ｎチャネル型ＦＥＴの電流通路の他端に接続された第４
のツェナーダイオードと、前記Ｎチャネル型ＦＥＴの寄
生ダイオードと、前記Ｎチャネル型ＦＥＴのゲートと電
流通路の一端との間に形成された寄生容量とを含むこと
を特徴とする請求項１１乃至１４いずれか１つの項に記
載のＡＣ／ＤＣ変換器。 - 【請求項１６】 前記制御手段は、一端が前記整流手段
の出力端に接続された第１の抵抗と、アノードが前記第
１の抵抗の他端に接続された第１のダイオードと、カソ
ードが前記第１のダイオードのカソードに接続された第
１のツェナーダイオードと、電流通路の一端が前記第１
ツェナーダイオードのアノードに接続され、制御端が前
記出力端子に接続された第１極性の第１トランジスタ
と、前記第１トランジスタの電流通路の一端と制御端と
の間に接続された第２の抵抗と、前記第１トランジスタ
の電流通路の他端と第２の電源端子との間に接続された
第３の抵抗と、一端が前記整流手段の出力端に接続され
た第４の抵抗と、アノードが前記第４の抵抗の他端に接
続され、カソードが前記Ｎチャネル型ＦＥＴのゲートに
接続された第２のダイオードと、電流通路の一端が前記
Ｎチャネル型ＦＥＴのゲートに接続され、電流通路の他
端が前記第２の電源端子に接続され、制御端が前記第１
のトランジスタの電流通路の他端に接続された第２極性
の第２トランジスタとを備え、 前記昇圧手段は、カソードが前記第２トランジスタの電
流通路の一端に接続され、アノードが前記第２トランジ
スタの電流通路の他端に接続された第３のダイオード
と、カソードが前記第２トランジスタの電流通路の一端
に接続された第３のツェナーダイオードと、カソードが
前記第３のツェナーダイオードのアノードに接続され、
アノードが前記Ｎチャネル型ＦＥＴの電流通路の他端に
接続された第４のツェナーダイオードと、前記Ｎチャネ
ル型ＦＥＴの寄生ダイオードと、前記Ｎチャネル型ＦＥ
Ｔのゲートと電流通路の一端との間に形成された寄生容
量とを含むことを特徴とする請求項１１乃至１４いずれ
か１つの項に記載のＡＣ／ＤＣ変換器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05273612A JP3126565B2 (ja) | 1993-11-01 | 1993-11-01 | Ａｃ／ｄｃ変換器 |
| DE69425714T DE69425714T2 (de) | 1993-11-01 | 1994-10-10 | Wechsel- zu Gleichspannungswandler einen nichtverriegelnden Schalter verwendend |
| EP94115965A EP0651499B1 (en) | 1993-11-01 | 1994-10-10 | AC/DC converter using a non-latch type switching device |
| US08/322,349 US5646514A (en) | 1993-11-01 | 1994-10-13 | AC/DC converter using a non-latch type switching device |
| KR1019940028175A KR0175341B1 (ko) | 1993-11-01 | 1994-10-31 | Ac/dc 변환기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05273612A JP3126565B2 (ja) | 1993-11-01 | 1993-11-01 | Ａｃ／ｄｃ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131318A JPH07131318A (ja) | 1995-05-19 |
| JP3126565B2 true JP3126565B2 (ja) | 2001-01-22 |
Family
ID=17530176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05273612A Expired - Fee Related JP3126565B2 (ja) | 1993-11-01 | 1993-11-01 | Ａｃ／ｄｃ変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5646514A (ja) |
| EP (1) | EP0651499B1 (ja) |
| JP (1) | JP3126565B2 (ja) |
| KR (1) | KR0175341B1 (ja) |
| DE (1) | DE69425714T2 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW332369B (en) * | 1995-09-18 | 1998-05-21 | Thomson Consumer Electronics | Off-line phase control low-power power supply |
| US6014325A (en) * | 1996-04-15 | 2000-01-11 | Paragon Electric Company, Inc. | Controlled DC power supply for a refrigeration appliance |
| JP3067687B2 (ja) * | 1997-05-08 | 2000-07-17 | 富士電機株式会社 | Ｉｇｂｔ駆動回路 |
| FR2771865B1 (fr) * | 1997-12-02 | 2000-02-04 | Somfy | Dispositif de conversion d'une tension alternative en une tension continue |
| FI105509B (fi) * | 1998-08-12 | 2000-08-31 | Abb Industry Oy | Ohjainpiiri |
| FR2785735A1 (fr) * | 1998-11-05 | 2000-05-12 | St Microelectronics Sa | Alimentation faible puissance sans inductance |
| US7259479B1 (en) * | 1999-02-18 | 2007-08-21 | Robertshaw Controls Company | Transformerless power supply, dual positive or dual negative supplies |
| US6624533B1 (en) | 1999-08-04 | 2003-09-23 | Westerbeke Corporation | Controlling generator power |
| JP3842061B2 (ja) * | 2001-03-26 | 2006-11-08 | 矢崎総業株式会社 | 負荷駆動装置 |
| FR2828598B1 (fr) * | 2001-08-10 | 2003-12-05 | Somfy | Convertisseur electrique non regule |
| US6597591B2 (en) * | 2001-12-03 | 2003-07-22 | Adda Corporation | Transformerless AC/DC converter |
| US7091672B2 (en) * | 2003-06-10 | 2006-08-15 | Lutron Electronics Co., Inc. | High efficiency off-line linear power supply |
| US20050162139A1 (en) * | 2004-01-23 | 2005-07-28 | Mark Hirst | Alternating current switching circuit |
| US8253394B2 (en) * | 2004-02-17 | 2012-08-28 | Hewlett-Packard Development Company, L.P. | Snubber circuit |
| US20050162870A1 (en) * | 2004-01-23 | 2005-07-28 | Hirst B. M. | Power converter |
| US7340907B2 (en) * | 2004-05-10 | 2008-03-11 | Computer Process Controls, Inc. | Anti-condensation control system |
| DE102005007377A1 (de) * | 2005-02-17 | 2006-08-24 | Siemens Ag | Netzteil zur Erzeugung einer niedrigen Gleichspannung |
| JP2010148240A (ja) * | 2008-12-18 | 2010-07-01 | Sanyo Electric Co Ltd | スイッチング制御回路 |
| US8233301B1 (en) | 2008-12-20 | 2012-07-31 | Sensorlink Corporation | Impedance dropping dc power supply having an impedance controlled converter |
| JP5148537B2 (ja) * | 2009-03-24 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 電源電圧検出回路 |
| DK177225B1 (da) | 2010-12-01 | 2012-07-23 | Hydria Elektronik Aps | AC/DC Strømforsyning med fasesnitkredsløb |
| FR2973966B1 (fr) * | 2011-04-05 | 2014-01-17 | Atlantic Industrie Sas | Convertisseur ca/cc |
| TWI576689B (zh) * | 2012-07-18 | 2017-04-01 | 全漢企業股份有限公司 | 電源供應裝置與電源供應方法 |
| US9054587B2 (en) * | 2012-08-08 | 2015-06-09 | Ixys Corporation | Non-isolated AC-to-DC converter having a low charging current initial power up mode |
| US9225260B2 (en) * | 2012-08-08 | 2015-12-29 | Ixys Corporation | High-efficiency, low-power power supply circuit |
| US9571003B2 (en) | 2012-08-08 | 2017-02-14 | Ixys Corporation | Non-isolated AC-to-DC converter with fast dep-FET turn on and turn off |
| US9307592B2 (en) * | 2014-06-20 | 2016-04-05 | Optromax Electronics Co., Ltd | Constant current driving device |
| WO2017196571A1 (en) * | 2016-05-07 | 2017-11-16 | Mark Telefus | High efficiency ac to dc converter and methods |
| CN110870192B (zh) * | 2016-10-28 | 2021-11-12 | 因特莱索有限责任公司 | 具有控制的负载识别ac电源及方法 |
| DE102017130443A1 (de) * | 2017-12-19 | 2019-06-19 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Flexibles Bootstrapping für Leistungselektronikschaltungen |
| US11671029B2 (en) * | 2018-07-07 | 2023-06-06 | Intelesol, Llc | AC to DC converters |
| US11581725B2 (en) | 2018-07-07 | 2023-02-14 | Intelesol, Llc | Solid-state power interrupters |
| US11056981B2 (en) | 2018-07-07 | 2021-07-06 | Intelesol, Llc | Method and apparatus for signal extraction with sample and hold and release |
| US11334388B2 (en) | 2018-09-27 | 2022-05-17 | Amber Solutions, Inc. | Infrastructure support to enhance resource-constrained device capabilities |
| US11205011B2 (en) | 2018-09-27 | 2021-12-21 | Amber Solutions, Inc. | Privacy and the management of permissions |
| US10985548B2 (en) | 2018-10-01 | 2021-04-20 | Intelesol, Llc | Circuit interrupter with optical connection |
| US11349296B2 (en) | 2018-10-01 | 2022-05-31 | Intelesol, Llc | Solid-state circuit interrupters |
| CA3123586A1 (en) | 2018-12-17 | 2020-06-25 | Intelesol, Llc | Ac-driven light-emitting diode systems |
| US11373831B2 (en) | 2019-05-18 | 2022-06-28 | Amber Solutions, Inc. | Intelligent circuit breakers |
| FR3101492A1 (fr) * | 2019-10-01 | 2021-04-02 | Schneider Electric Industries Sas | circuit de régulation en tension et module d’alimentation régulée |
| EP4088125A4 (en) | 2020-01-21 | 2024-03-06 | Amber Semiconductor, Inc. | INTELLIGENT CIRCUIT INTERRUPTION |
| EP4197086A4 (en) | 2020-08-11 | 2024-09-04 | Amber Semiconductor, Inc. | INTELLIGENT POWER SOURCE SELECTION AND MONITORING CONTROL SYSTEM |
| US12113525B2 (en) | 2021-09-30 | 2024-10-08 | Amber Semiconductor, Inc. | Intelligent electrical switches |
| US12348028B2 (en) | 2021-10-22 | 2025-07-01 | Amber Semiconductor, Inc. | Multi-output programmable power manager |
| US12362646B2 (en) | 2022-01-26 | 2025-07-15 | Amber Semiconductor, Inc. | Controlling AC power to inductive loads |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3265956A (en) * | 1962-11-20 | 1966-08-09 | Westinghouse Electric Corp | Electrical apparatus |
| DE3361228D1 (en) * | 1982-09-23 | 1985-12-19 | Bosch Gmbh Robert | Power supply |
| NL8800275A (nl) * | 1988-02-05 | 1989-09-01 | Philips Nv | Schakeling voor het afleiden van een gelijkspanning uit de netwisselspanning. |
| US4806844A (en) * | 1988-06-17 | 1989-02-21 | General Electric Company | Circuit for providing on-chip DC power supply in an integrated circuit |
| FR2672448B1 (fr) * | 1991-02-06 | 1996-01-19 | Sextant Avionique | Circuit d'alimentation d'une charge en tension a partir d'une tension de source alternative et redressee. |
| DE69223530T2 (de) * | 1991-02-22 | 1998-04-09 | Matsushita Electric Ind Co Ltd | Stromversorgungseinheit |
| US5126652A (en) * | 1991-04-15 | 1992-06-30 | Square D Company | Universal input voltage power supply |
| US5430637A (en) * | 1994-02-09 | 1995-07-04 | Hewlett-Packard Company | Method and apparatus for power supply with gated charge filter |
-
1993
- 1993-11-01 JP JP05273612A patent/JP3126565B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-10 DE DE69425714T patent/DE69425714T2/de not_active Expired - Fee Related
- 1994-10-10 EP EP94115965A patent/EP0651499B1/en not_active Expired - Lifetime
- 1994-10-13 US US08/322,349 patent/US5646514A/en not_active Expired - Fee Related
- 1994-10-31 KR KR1019940028175A patent/KR0175341B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131318A (ja) | 1995-05-19 |
| DE69425714D1 (de) | 2000-10-05 |
| EP0651499A3 (en) | 1997-01-22 |
| KR950015937A (ko) | 1995-06-17 |
| DE69425714T2 (de) | 2001-04-12 |
| KR0175341B1 (ko) | 1999-05-01 |
| EP0651499A2 (en) | 1995-05-03 |
| US5646514A (en) | 1997-07-08 |
| EP0651499B1 (en) | 2000-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175341B1 (ko) | Ac/dc 변환기 | |
| US6437549B1 (en) | Battery charger | |
| US5717581A (en) | Charge pump circuit with feedback control | |
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| US6185082B1 (en) | Protection circuit for a boost power converter | |
| US8964343B2 (en) | Semiconductor device and switching regulator using the device | |
| US7199636B2 (en) | Active diode | |
| US7126314B2 (en) | Non-synchronous boost converter including switched schottky diode for true disconnect | |
| US4560918A (en) | High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage | |
| JP7236293B2 (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ | |
| CN217739800U (zh) | 电路和电源系统 | |
| JPH0318276A (ja) | 交流対直流変換器 | |
| US6348818B1 (en) | Voltage-adder LED driver | |
| JPH09198150A (ja) | オフライン位相制御低電力電源 | |
| MXPA96004162A (en) | Low power power supply, with phase control out of li | |
| US20240235363A1 (en) | Control circuit and voltage regulating unit for switching power converter | |
| US11955880B2 (en) | Overcurrent protection circuit, power supply control device, inverting type switching power supply | |
| CN217063571U (zh) | 一种开关电源驱动芯片的直流稳压电源电路 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP6896203B2 (ja) | 整流回路、直流電源合成回路、及び全波整流回路 | |
| US7233472B2 (en) | Highly efficient line transient protection circuit for high power loads | |
| CN217087757U (zh) | 一种控制芯片及电源变换器 | |
| WO2002065225A2 (en) | Switching power supply | |
| JP3240773B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |