JP3134723B2 - フォトダイオードアレイの信号読出回路 - Google Patents
フォトダイオードアレイの信号読出回路Info
- Publication number
- JP3134723B2 JP3134723B2 JP07206934A JP20693495A JP3134723B2 JP 3134723 B2 JP3134723 B2 JP 3134723B2 JP 07206934 A JP07206934 A JP 07206934A JP 20693495 A JP20693495 A JP 20693495A JP 3134723 B2 JP3134723 B2 JP 3134723B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- circuit
- switch circuit
- photodiode array
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フォトダイオードアレ
イの信号読出回路において、特にダイナミックレンジの
広いフォトダイオードアレイの信号読出回路に関する。
イの信号読出回路において、特にダイナミックレンジの
広いフォトダイオードアレイの信号読出回路に関する。
【０００２】
【従来の技術】図４は従来のフォトダイオードアレイの
信号読出回路の一例を示す回路図である。但し、図４で
は説明を簡単にする為１つのフォトダイオードに係わる
回路構成のみを示している。
信号読出回路の一例を示す回路図である。但し、図４で
は説明を簡単にする為１つのフォトダイオードに係わる
回路構成のみを示している。
【０００３】図４において１はフォトダイオード、２及
び７は容量、３はＦＥＴ等を用いたスイッチ回路、４及
び５は定電圧源、６は演算増幅器、１００は読出信号、
１０１は出力信号である。
び７は容量、３はＦＥＴ等を用いたスイッチ回路、４及
び５は定電圧源、６は演算増幅器、１００は読出信号、
１０１は出力信号である。
【０００４】フォトダイオード１のカソードは容量２の
一端及び定電圧源４の一端に接続され、フォトダイオー
ド１のアノードは容量２の他端及びスイッチ回路３の一
端に接続される。また、スイッチ回路３の制御端子には
読出信号１００が入力される。
一端及び定電圧源４の一端に接続され、フォトダイオー
ド１のアノードは容量２の他端及びスイッチ回路３の一
端に接続される。また、スイッチ回路３の制御端子には
読出信号１００が入力される。
【０００５】スイッチ回路３の他端は演算増幅器６の反
転入力端子及び容量７の一端に接続され、演算増幅器６
の非反転入力端子には定電圧源５の一端が接続される。
また、演算増幅器６の出力端子は出力信号１０１を出力
すると共に容量７の他端に接続される。さらに、定電圧
源４及び５の他端は接地される。
転入力端子及び容量７の一端に接続され、演算増幅器６
の非反転入力端子には定電圧源５の一端が接続される。
また、演算増幅器６の出力端子は出力信号１０１を出力
すると共に容量７の他端に接続される。さらに、定電圧
源４及び５の他端は接地される。
【０００６】ここで、図４に示す従来例の動作を説明す
る。第１に、蓄積時間が開始すると読出信号１００によ
りスイッチ回路３を”ＯＮ”にして、フォトダイオード
１に逆バイアスを印加する。この時点で容量２に電荷が
充電され、容量７にも同量の電荷が充電される。
る。第１に、蓄積時間が開始すると読出信号１００によ
りスイッチ回路３を”ＯＮ”にして、フォトダイオード
１に逆バイアスを印加する。この時点で容量２に電荷が
充電され、容量７にも同量の電荷が充電される。
【０００７】例えば、容量２の容量値を”Ｃ”、定電圧
源４及び５の出力電圧値をそれぞれ”ＶD ”及び”
ＶL ”とすれば、 Ｑ＝Ｃ・(ＶD−ＶL ) (1) のような電荷が容量２及び７に充電されることになる。
源４及び５の出力電圧値をそれぞれ”ＶD ”及び”
ＶL ”とすれば、 Ｑ＝Ｃ・(ＶD−ＶL ) (1) のような電荷が容量２及び７に充電されることになる。
【０００８】第２に、スイッチ回路３を”ＯＦＦ”にす
ると共に図示しない手段により容量７に充電されている
電荷をリセットする。この時点で、フォトダイオード１
に入射した光で生成された電荷により容量２に充電され
ていた電荷が放電される。
ると共に図示しない手段により容量７に充電されている
電荷をリセットする。この時点で、フォトダイオード１
に入射した光で生成された電荷により容量２に充電され
ていた電荷が放電される。
【０００９】第３に、スイッチ回路３を”ＯＮ”にして
フォトダイオード１に再び逆バイアスを印加すると、光
入射により放電した電荷と同量の電荷が充電され、一
方、積分回路を構成している容量７にも同量の電荷が充
電される。
フォトダイオード１に再び逆バイアスを印加すると、光
入射により放電した電荷と同量の電荷が充電され、一
方、積分回路を構成している容量７にも同量の電荷が充
電される。
【００１０】第４に、スイッチ回路３を”ＯＦＦ”にす
ると前述と同様にフォトダイオード１に入射した光で生
成された電荷により容量２に充電されていた電荷が放電
される。
ると前述と同様にフォトダイオード１に入射した光で生
成された電荷により容量２に充電されていた電荷が放電
される。
【００１１】従って、これ以降蓄積時間内において上記
第３及び第４の手順を繰り返すことにより、フォトダイ
オード１に入射した光で生成された電荷と同量の電荷が
順次容量７に蓄積されて行くことになる。
第３及び第４の手順を繰り返すことにより、フォトダイ
オード１に入射した光で生成された電荷と同量の電荷が
順次容量７に蓄積されて行くことになる。
【００１２】この結果、蓄積時間を長くとることによ
り、微弱光であっても大きな出力信号として取り出すこ
とができるので、微弱光の測定に適している。
り、微弱光であっても大きな出力信号として取り出すこ
とができるので、微弱光の測定に適している。
【００１３】
【発明が解決しようとする課題】しかし、レーザ光と自
然放出光とが混在するような光を測定する場合は”４５
ｄＢ”以上の広いダイナミックレンジが必要であり、図
４に示す従来例ではフォトダイオード１の容量や前記蓄
積時間等の影響により電荷の飽和が生じてしまいこのよ
うな広いダイナミックレンジを実現することが困難であ
ると言った問題点がある。従って本発明の目的は、ダイ
ナミックレンジが広いフォトダイオードアレイの信号読
出回路を実現することにある。
然放出光とが混在するような光を測定する場合は”４５
ｄＢ”以上の広いダイナミックレンジが必要であり、図
４に示す従来例ではフォトダイオード１の容量や前記蓄
積時間等の影響により電荷の飽和が生じてしまいこのよ
うな広いダイナミックレンジを実現することが困難であ
ると言った問題点がある。従って本発明の目的は、ダイ
ナミックレンジが広いフォトダイオードアレイの信号読
出回路を実現することにある。
【００１４】
【課題を解決するための手段】フォトダイオードアレイ
を構成する各フォトダイオードから信号を読出すフォト
ダイオードアレイの信号読出回路において、フォトダイ
オードアレイと、このフォトダイオードアレイを構成す
る各フォトダイオードをスイッチ回路により順次選択し
て選択されたフォトダイオードの出力電流を出力し、前
記選択されたフォトダイオード以外のフォトダイオード
の出力電流を短絡してスイッチ回路からの漏れ電流を低
減する走査回路と、この走査回路の出力電流を電圧に変
換する電流電圧変換器と、前記走査回路の動作を制御す
る制御回路とを備えたことを特徴とするものである。
を構成する各フォトダイオードから信号を読出すフォト
ダイオードアレイの信号読出回路において、フォトダイ
オードアレイと、このフォトダイオードアレイを構成す
る各フォトダイオードをスイッチ回路により順次選択し
て選択されたフォトダイオードの出力電流を出力し、前
記選択されたフォトダイオード以外のフォトダイオード
の出力電流を短絡してスイッチ回路からの漏れ電流を低
減する走査回路と、この走査回路の出力電流を電圧に変
換する電流電圧変換器と、前記走査回路の動作を制御す
る制御回路とを備えたことを特徴とするものである。
【００１５】
【作用】読出時にフォトダイオードを選択するスイッチ
回路と、読出時以外にフォトダイオードを短絡するスイ
ッチ回路とを設けることにより、ダイナミックレンジが
広くなる。
回路と、読出時以外にフォトダイオードを短絡するスイ
ッチ回路とを設けることにより、ダイナミックレンジが
広くなる。
【００１６】
【実施例】以下本発明を図面を用いて詳細に説明する。
図１は本発明に係るフォトダイオードアレイの信号読出
回路の一実施例を示す構成ブロック図である。図１にお
いて１ａ，１ｂ，１ｃ及び１ｄはフォトダイオード、６
ａ及び６ｂは演算増幅器、８ａ，８ｂ，８ｃ，８ｄ，９
ａ，９ｂ，９ｃ及び９ｄはスイッチ回路、１０，１１，
１２，１３及び１４は抵抗、１５は制御回路である。
図１は本発明に係るフォトダイオードアレイの信号読出
回路の一実施例を示す構成ブロック図である。図１にお
いて１ａ，１ｂ，１ｃ及び１ｄはフォトダイオード、６
ａ及び６ｂは演算増幅器、８ａ，８ｂ，８ｃ，８ｄ，９
ａ，９ｂ，９ｃ及び９ｄはスイッチ回路、１０，１１，
１２，１３及び１４は抵抗、１５は制御回路である。
【００１７】また、１ａ〜１ｄはフォトダイオードアレ
イ５０を、８ａ〜８ｄ及び９ａ〜９ｄは走査回路５１
を、６ａ，６ｂ及び１０〜１４は電流電圧変換器５２を
それぞれ構成している。
イ５０を、８ａ〜８ｄ及び９ａ〜９ｄは走査回路５１
を、６ａ，６ｂ及び１０〜１４は電流電圧変換器５２を
それぞれ構成している。
【００１８】フォトダイオード１ａのアノードはスイッ
チ回路８ａ及び９ａの一端に接続され、スイッチ回路８
ａ及び９ａの制御端子には制御回路１５からの制御信号
がそれぞれ接続される。
チ回路８ａ及び９ａの一端に接続され、スイッチ回路８
ａ及び９ａの制御端子には制御回路１５からの制御信号
がそれぞれ接続される。
【００１９】フォトダイオード１ｂのアノードはスイッ
チ回路８ｂ及び９ｂの一端に接続され、スイッチ回路８
ｂ及び９ｂの制御端子には制御回路１５からの制御信号
がそれぞれ接続される。
チ回路８ｂ及び９ｂの一端に接続され、スイッチ回路８
ｂ及び９ｂの制御端子には制御回路１５からの制御信号
がそれぞれ接続される。
【００２０】また、フォトダイオード１ｃのアノードは
スイッチ回路８ｃ及び９ｃの一端に接続され、スイッチ
回路８ｃ及び９ｃの制御端子には制御回路１５からの制
御信号がそれぞれ接続される。
スイッチ回路８ｃ及び９ｃの一端に接続され、スイッチ
回路８ｃ及び９ｃの制御端子には制御回路１５からの制
御信号がそれぞれ接続される。
【００２１】さらに、フォトダイオード１ｄのアノード
はスイッチ回路８ｄ及び９ｄの一端に接続され、スイッ
チ回路８ｄ及び９ｄの制御端子には制御回路１５からの
制御信号がそれぞれ接続される。
はスイッチ回路８ｄ及び９ｄの一端に接続され、スイッ
チ回路８ｄ及び９ｄの制御端子には制御回路１５からの
制御信号がそれぞれ接続される。
【００２２】但し、図１においては簡単の為に１本の制
御線で表記しているが、勿論各スイッチ回路に接続され
る制御信号は互いに独立したものである。
御線で表記しているが、勿論各スイッチ回路に接続され
る制御信号は互いに独立したものである。
【００２３】スイッチ回路８ａ，８ｂ，８ｃ及び８ｄの
他端はそれぞれ演算増幅器６ａの反転入力端子及び抵抗
１０の一端に接続され、演算増幅器６ａの非反転入力端
子には抵抗１１の一端が接続される。
他端はそれぞれ演算増幅器６ａの反転入力端子及び抵抗
１０の一端に接続され、演算増幅器６ａの非反転入力端
子には抵抗１１の一端が接続される。
【００２４】演算増幅器６ａの出力端子は抵抗１０の他
端及び抵抗１２の一端に接続され、抵抗１２の他端は演
算増幅器６ｂの反転入力端子及び抵抗１４の一端に接続
される。また、演算増幅器６ｂの非反転入力端子には抵
抗１３の一端が接続され、演算増幅器６ｂの出力端子は
出力信号を出力すると共に抵抗１４の他端に接続され
る。
端及び抵抗１２の一端に接続され、抵抗１２の他端は演
算増幅器６ｂの反転入力端子及び抵抗１４の一端に接続
される。また、演算増幅器６ｂの非反転入力端子には抵
抗１３の一端が接続され、演算増幅器６ｂの出力端子は
出力信号を出力すると共に抵抗１４の他端に接続され
る。
【００２５】また、フォトダイオード１ａ，１ｂ，１ｃ
及び１ｄのカソードは定電圧源”＋Ｖ”に接続され、ス
イッチ回路９ａ，９ｂ，９ｃ及び９ｄの他端と抵抗１１
及び１３の他端は接地される。
及び１ｄのカソードは定電圧源”＋Ｖ”に接続され、ス
イッチ回路９ａ，９ｂ，９ｃ及び９ｄの他端と抵抗１１
及び１３の他端は接地される。
【００２６】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２は図１実施例の動作を説明するタ
イミング図であり、（ａ）はスイッチ回路８ａに入力さ
れる制御信号、（ｂ）はスイッチ回路９ａに入力される
制御信号、（ｃ）はスイッチ回路８ｂに入力される制御
信号、（ｄ）はスイッチ回路９ｂに入力される制御信
号、（ｅ）はスイッチ回路８ｄに入力される制御信号、
（ｆ）はスイッチ回路９ｄに入力される制御信号であ
る。
用いて説明する。図２は図１実施例の動作を説明するタ
イミング図であり、（ａ）はスイッチ回路８ａに入力さ
れる制御信号、（ｂ）はスイッチ回路９ａに入力される
制御信号、（ｃ）はスイッチ回路８ｂに入力される制御
信号、（ｄ）はスイッチ回路９ｂに入力される制御信
号、（ｅ）はスイッチ回路８ｄに入力される制御信号、
（ｆ）はスイッチ回路９ｄに入力される制御信号であ
る。
【００２７】また、各スイッチ回路は（ａ）〜（ｆ）の
制御信号が”ハイレベル”の時に”ＯＮ”、”ローレベ
ル”の時に”ＯＦＦ”となる。また、簡単の為にスイッ
チ回路８ｃ及び９ｃの記載は省略した。
制御信号が”ハイレベル”の時に”ＯＮ”、”ローレベ
ル”の時に”ＯＦＦ”となる。また、簡単の為にスイッ
チ回路８ｃ及び９ｃの記載は省略した。
【００２８】先ず、初期状態としてスイッチ回路８ａ，
８ｂ，８ｃ及び８ｄは制御回路１５により”ＯＦＦ”に
され、スイッチ回路９ａ，９ｂ，９ｃ及び９ｄは制御回
路１５により”ＯＮ”にされている。
８ｂ，８ｃ及び８ｄは制御回路１５により”ＯＦＦ”に
され、スイッチ回路９ａ，９ｂ，９ｃ及び９ｄは制御回
路１５により”ＯＮ”にされている。
【００２９】フォトダイオードアレイ５０の信号読出し
においては、第１に制御回路１５は図２中（ａ）に示す
ようにスイッチ回路８ａを”ＯＮ”にして、その後図２
中（ｂ）に示すようにスイッチ回路９ａを”ＯＦＦ”に
する。この時点でフォトダイオード１ａで生じた電荷は
電流電圧変換器５２に流れ込み電圧に変換されて出力さ
れる。
においては、第１に制御回路１５は図２中（ａ）に示す
ようにスイッチ回路８ａを”ＯＮ”にして、その後図２
中（ｂ）に示すようにスイッチ回路９ａを”ＯＦＦ”に
する。この時点でフォトダイオード１ａで生じた電荷は
電流電圧変換器５２に流れ込み電圧に変換されて出力さ
れる。
【００３０】次に、出力が終了すると制御回路１５は図
２中（ｂ）に示すようにスイッチ回路９ａを”ＯＮ”に
して、その後図２中（ａ）に示すようにスイッチ回路８
ａを”ＯＦＦ”にする。
２中（ｂ）に示すようにスイッチ回路９ａを”ＯＮ”に
して、その後図２中（ａ）に示すようにスイッチ回路８
ａを”ＯＦＦ”にする。
【００３１】第２に制御回路１５は図２中（ｃ）に示す
ようにスイッチ回路８ｂを”ＯＮ”にして、その後図２
中（ｄ）に示すようにスイッチ回路９ｂを”ＯＦＦ”に
する。この時点でフォトダイオード１ｂで生じた電荷は
電流電圧変換器５２に流れ込み電圧に変換されて出力さ
れる。
ようにスイッチ回路８ｂを”ＯＮ”にして、その後図２
中（ｄ）に示すようにスイッチ回路９ｂを”ＯＦＦ”に
する。この時点でフォトダイオード１ｂで生じた電荷は
電流電圧変換器５２に流れ込み電圧に変換されて出力さ
れる。
【００３２】次に、出力が終了すると制御回路１５は図
２中（ｄ）に示すようにスイッチ回路９ｂを”ＯＮ”に
して、その後図２中（ｃ）に示すようにスイッチ回路８
ｂを”ＯＦＦ”にする。
２中（ｄ）に示すようにスイッチ回路９ｂを”ＯＮ”に
して、その後図２中（ｃ）に示すようにスイッチ回路８
ｂを”ＯＦＦ”にする。
【００３３】同様にして制御回路１５はスイッチ回路８
ｃ，９ｃ，８ｄ及び９ｄを制御してフォトダイオード１
ｃ及び１ｄで生じた電荷を順次読出して行く。
ｃ，９ｃ，８ｄ及び９ｄを制御してフォトダイオード１
ｃ及び１ｄで生じた電荷を順次読出して行く。
【００３４】ここで、演算増幅器６ａの非反転入力端子
の電位は接地電位であり、スイッチ回路９ａ，９ｂ，９
ｃ及び９ｄの他端も接地されていることから、それぞれ
２組のスイッチ回路の他端の電位は接地電位となり、ス
イッチ回路８ａ，８ｂ，８ｃ及び８ｄが”ＯＦＦ”でス
イッチ回路９ａ，９ｂ，９ｃ及び９ｄが”ＯＮ”の場合
には、スイッチ回路８ａ，８ｂ，８ｃ及び８ｄの絶縁抵
抗が高くなる。
の電位は接地電位であり、スイッチ回路９ａ，９ｂ，９
ｃ及び９ｄの他端も接地されていることから、それぞれ
２組のスイッチ回路の他端の電位は接地電位となり、ス
イッチ回路８ａ，８ｂ，８ｃ及び８ｄが”ＯＦＦ”でス
イッチ回路９ａ，９ｂ，９ｃ及び９ｄが”ＯＮ”の場合
には、スイッチ回路８ａ，８ｂ，８ｃ及び８ｄの絶縁抵
抗が高くなる。
【００３５】この結果、読出時にフォトダイオードを選
択するスイッチ回路と、読出時以外にフォトダイオード
の出力電流を短絡するスイッチ回路とを設けることによ
り、読出中のスイッチ回路以外からの漏れ電流を殆どゼ
ロにすることができてダイナミックレンジが広くなる。
択するスイッチ回路と、読出時以外にフォトダイオード
の出力電流を短絡するスイッチ回路とを設けることによ
り、読出中のスイッチ回路以外からの漏れ電流を殆どゼ
ロにすることができてダイナミックレンジが広くなる。
【００３６】例えば、フォトダイオードの数を２５６素
子、各フォトダイオードの感度及び暗電流を”１Ａ／
Ｗ”及び”３ｎＡ”とし、読出中の素子と同時に他の２
５素子のフォトダイオードへ”０．５ｍＷ”の光が入射
するものとしてダイナミックレンジを計算してみる。こ
こで、図３は１素子分の回路を示す回路図である。
子、各フォトダイオードの感度及び暗電流を”１Ａ／
Ｗ”及び”３ｎＡ”とし、読出中の素子と同時に他の２
５素子のフォトダイオードへ”０．５ｍＷ”の光が入射
するものとしてダイナミックレンジを計算してみる。こ
こで、図３は１素子分の回路を示す回路図である。
【００３７】図３において１ｅはフォトダイオード、８
ｅ及び９ｅはスイッチ回路、１６は演算増幅器、１７は
抵抗である。フォトダイオード１ｅのアノードはスイッ
チ回路８ｅ及び９ｅの一端に接続され、スイッチ回路８
ｅの他端は演算増幅器１６の反転入力端子及び抵抗１７
の一端に接続される。
ｅ及び９ｅはスイッチ回路、１６は演算増幅器、１７は
抵抗である。フォトダイオード１ｅのアノードはスイッ
チ回路８ｅ及び９ｅの一端に接続され、スイッチ回路８
ｅの他端は演算増幅器１６の反転入力端子及び抵抗１７
の一端に接続される。
【００３８】演算増幅器１６の出力端子は抵抗１７の他
端に接続され、演算増幅器１６の非反転入力端子は接地
され、フォトダイオード１ｅのカソード及びスイッチ回
路９ｅの他端はそれぞれ定電位”ＶP ”及び”−Ｖ1 ”
に接続される。
端に接続され、演算増幅器１６の非反転入力端子は接地
され、フォトダイオード１ｅのカソード及びスイッチ回
路９ｅの他端はそれぞれ定電位”ＶP ”及び”−Ｖ1 ”
に接続される。
【００３９】図３においてフォトダイオード１ｅを流れ
る電流を”Ｉn "、スイッチ回路８ｅ及び９ｅを流れる
電流を”Ｉ2n"及び”Ｉ1n"、演算増幅器１６の反転入力
端子の電位を”−Ｖ2 "、スイッチ回路９ｅのオン抵抗
及びスイッチ回路８ｅのオフ抵抗を”Ｒ１＝５９０Ω”
及び”Ｒ２＝２５ＧΩ”とすれば、漏れ電流”Ｉ2n"
は、 Ｉ2n＝((Ｖ2−Ｖ1)＋Ｒ１・Ｉn)／(Ｒ１＋Ｒ２) (2) となる。
る電流を”Ｉn "、スイッチ回路８ｅ及び９ｅを流れる
電流を”Ｉ2n"及び”Ｉ1n"、演算増幅器１６の反転入力
端子の電位を”−Ｖ2 "、スイッチ回路９ｅのオン抵抗
及びスイッチ回路８ｅのオフ抵抗を”Ｒ１＝５９０Ω”
及び”Ｒ２＝２５ＧΩ”とすれば、漏れ電流”Ｉ2n"
は、 Ｉ2n＝((Ｖ2−Ｖ1)＋Ｒ１・Ｉn)／(Ｒ１＋Ｒ２) (2) となる。
【００４０】実際にはスイッチ回路９ｅの他端は接地さ
れ、演算増幅器１６の反転入力端子は仮想接地となって
おり、”Ｖ1＝Ｖ2＝０”であるから式（２）の第１項は
ゼロになる。
れ、演算増幅器１６の反転入力端子は仮想接地となって
おり、”Ｖ1＝Ｖ2＝０”であるから式（２）の第１項は
ゼロになる。
【００４１】また、２５６素子中２５５素子はスイッチ
回路８ｅが”ＯＦＦ”、スイッチ回路９ｅが”ＯＮ”の
状態であると共に、２５素子には”Ｉn ＝０．５ｍＡ”
が流れ、残りの２３０素子には”Ｉn ＝３ｎＡ”が流れ
るので漏れ電流の合計”Ｉle ak”は、 Ｉleak＝25×(Ｒ１・0.5×10-3／(Ｒ１＋Ｒ２)) ＋230×(Ｒ１・3×10-9／(Ｒ１＋Ｒ２)) ≒0.3×10-9 ［Ａ］ (3) となる。
回路８ｅが”ＯＦＦ”、スイッチ回路９ｅが”ＯＮ”の
状態であると共に、２５素子には”Ｉn ＝０．５ｍＡ”
が流れ、残りの２３０素子には”Ｉn ＝３ｎＡ”が流れ
るので漏れ電流の合計”Ｉle ak”は、 Ｉleak＝25×(Ｒ１・0.5×10-3／(Ｒ１＋Ｒ２)) ＋230×(Ｒ１・3×10-9／(Ｒ１＋Ｒ２)) ≒0.3×10-9 ［Ａ］ (3) となる。
【００４２】従ってノイズ成分”Ｉnoise ”は式（３）
の漏れ電流と現在読出中のフォトダイオードからの暗電
流の和であるから、 Ｉnoise＝0.3×10-9＋3×10-9 ＝3.3×10-9 ［Ａ］ (4) となる。
の漏れ電流と現在読出中のフォトダイオードからの暗電
流の和であるから、 Ｉnoise＝0.3×10-9＋3×10-9 ＝3.3×10-9 ［Ａ］ (4) となる。
【００４３】一方、信号成分”Ｉsignal”は感度が”１
Ａ／Ｗ”であるので、 Ｉsignal＝0.5×10-3×１ ＝0.5×10-3 ［Ａ］ (5) となる。
Ａ／Ｗ”であるので、 Ｉsignal＝0.5×10-3×１ ＝0.5×10-3 ［Ａ］ (5) となる。
【００４４】以上の計算からダイナミックレンジ”Ｄ”
は、 Ｄ＝10×log(0.5×10-3／3.3×10-9) ≒５２ ［ｄＢ］ (6) となり、広いダイナミックレンジを実現できたことが分
かる。
は、 Ｄ＝10×log(0.5×10-3／3.3×10-9) ≒５２ ［ｄＢ］ (6) となり、広いダイナミックレンジを実現できたことが分
かる。
【００４５】また、フォトダイオード１ａ〜１ｄへの光
の入射により生じる電荷を蓄積するのではなく電流電圧
変換して読出ているため電荷の飽和も生じない。
の入射により生じる電荷を蓄積するのではなく電流電圧
変換して読出ているため電荷の飽和も生じない。
【００４６】さらに、開放状態のフォトダイオードに光
が入射すると暗電流が増加してフォトダイオードが破損
する恐れがあるが、本願発明では、例えば、フォトダイ
オード１ａからの読出終了後に先ずスイッチ回路９ａ
を”ＯＮ”にしてからスイッチ回路８ａ”ＯＦＦ”する
ことにより、フォトダイオード１ａが開放状態になるこ
とを防止してフォトダイオード１ａの保護を図ってい
る。勿論、フォトダイオード１ｂ〜１ｄに関しても同様
の保護がなされている。
が入射すると暗電流が増加してフォトダイオードが破損
する恐れがあるが、本願発明では、例えば、フォトダイ
オード１ａからの読出終了後に先ずスイッチ回路９ａ
を”ＯＮ”にしてからスイッチ回路８ａ”ＯＦＦ”する
ことにより、フォトダイオード１ａが開放状態になるこ
とを防止してフォトダイオード１ａの保護を図ってい
る。勿論、フォトダイオード１ｂ〜１ｄに関しても同様
の保護がなされている。
【００４７】なお、図１の説明においては簡単の為に４
素子のフォトダイオードを用いて説明し、ダイナミック
レンジの計算に際しては２５６素子を用いて説明してい
るが、勿論これに限る訳ではなくフォトダイオードの数
は幾つであっても構わない。
素子のフォトダイオードを用いて説明し、ダイナミック
レンジの計算に際しては２５６素子を用いて説明してい
るが、勿論これに限る訳ではなくフォトダイオードの数
は幾つであっても構わない。
【００４８】また、実施例においてスイッチ回路に関し
てはＦＥＴを用いているが特にこれに限る訳ではない。
てはＦＥＴを用いているが特にこれに限る訳ではない。
【００４９】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。 読出時にフォ
トダイオードを選択するスイッチ回路と、読出時以外に
フォトダイオードの出力電流を短絡するスイッチ回路と
を設けることにより、ダイナミックレンジが広いフォト
ダイオードアレイの信号読出回路が実現できる。
本発明によれば次のような効果がある。 読出時にフォ
トダイオードを選択するスイッチ回路と、読出時以外に
フォトダイオードの出力電流を短絡するスイッチ回路と
を設けることにより、ダイナミックレンジが広いフォト
ダイオードアレイの信号読出回路が実現できる。
【図１】本発明に係るフォトダイオードアレイの信号読
出回路の一実施例を示す構成ブロック図である。
出回路の一実施例を示す構成ブロック図である。
【図２】図１に示す実施例の動作を説明するタイミング
図である。
図である。
【図３】１素子分の回路を示す回路図である。
【図４】従来のフォトダイオードアレイの信号読出回路
の一例を示す回路図である。
の一例を示す回路図である。
１，１ａ，１ｂ，１ｃ，１ｄ フォトダイオード ２，７ 容量 ３，８ａ，８ｂ，８ｃ，８ｄ，９ａ，９ｂ，９ｃ，９ｄ
スイッチ回路 ４，５ 定電圧源 ６，６ａ，６ｂ 演算増幅器 １０，１１，１２，１３，１４ 抵抗 １５ 制御回路 ５０ フォトダイオードアレイ ５１ 走査回路 ５２ 電流電圧変換器 １００ 読出信号 １０１ 出力信号
スイッチ回路 ４，５ 定電圧源 ６，６ａ，６ｂ 演算増幅器 １０，１１，１２，１３，１４ 抵抗 １５ 制御回路 ５０ フォトダイオードアレイ ５１ 走査回路 ５２ 電流電圧変換器 １００ 読出信号 １０１ 出力信号
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−164924（ＪＰ，Ａ) 特開 平６−294832（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/78 H04N 1/40
Claims (1)
- 【請求項１】フォトダイオードアレイを構成する各フォ
トダイオードから信号を読出すフォトダイオードアレイ
の信号読出回路において、 フォトダイオードアレイと、 このフォトダイオードアレイを構成する各フォトダイオ
ードをスイッチ回路により順次選択して選択されたフォ
トダイオードの出力電流を出力し、前記選択されたフォ
トダイオード以外のフォトダイオードの出力電流を短絡
してスイッチ回路からの漏れ電流を低減する走査回路
と、 この走査回路の出力電流を電圧に変換する電流電圧変換
器と、 前記走査回路の動作を制御する制御回路とを備えたこと
を特徴とするフォトダイオードアレイの信号読出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07206934A JP3134723B2 (ja) | 1995-08-14 | 1995-08-14 | フォトダイオードアレイの信号読出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07206934A JP3134723B2 (ja) | 1995-08-14 | 1995-08-14 | フォトダイオードアレイの信号読出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955650A JPH0955650A (ja) | 1997-02-25 |
| JP3134723B2 true JP3134723B2 (ja) | 2001-02-13 |
Family
ID=16531467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07206934A Expired - Fee Related JP3134723B2 (ja) | 1995-08-14 | 1995-08-14 | フォトダイオードアレイの信号読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3134723B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7470885B2 (en) | 2004-09-13 | 2008-12-30 | Panasonic Corporation | Photodetector-amplifier circuit and optical pickup device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5326394B2 (ja) * | 2008-07-15 | 2013-10-30 | カシオ計算機株式会社 | 薄膜センサ装置 |
| JP5318548B2 (ja) * | 2008-12-08 | 2013-10-16 | ラピスセミコンダクタ株式会社 | 光量測定装置 |
| JP2012147393A (ja) * | 2011-01-14 | 2012-08-02 | Fujifilm Corp | 放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法 |
| US9647152B2 (en) * | 2013-03-01 | 2017-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Sensor circuit and semiconductor device including sensor circuit |
-
1995
- 1995-08-14 JP JP07206934A patent/JP3134723B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7470885B2 (en) | 2004-09-13 | 2008-12-30 | Panasonic Corporation | Photodetector-amplifier circuit and optical pickup device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0955650A (ja) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333111A (en) | Signal processing circuit for solid-state camera | |
| US7075050B2 (en) | Photodetector including integration capacitance section and A/D converter circuit | |
| US4889985A (en) | Combined optical power meter and receiver | |
| US4100407A (en) | Photoelectric conversion circuit | |
| US4639134A (en) | Process and circuit arrangement for amplifying an input current | |
| JPH0955650A (ja) | フォトダイオードアレイの信号読出回路 | |
| US6157021A (en) | Active regulator for image intensifier power supply | |
| US4975566A (en) | First stage circuit for an optical receiver | |
| JPH05126864A (ja) | 電流／電圧変換回路 | |
| JP3277049B2 (ja) | 微粒子検出回路 | |
| JPS61228319A (ja) | 光電流増幅回路 | |
| US4352982A (en) | Photodiode circuit using a low noise artificial load resistor | |
| US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
| US5212378A (en) | Optical receiver with critical damping resistor | |
| JP3214196B2 (ja) | Ａｖ光空間伝送の受光回路 | |
| CN112738430B (zh) | 可切换像素结构 | |
| JP3439622B2 (ja) | 受光回路 | |
| SU851548A1 (ru) | Устройство дл измерени коэффициентауСилЕНи фОТОэлЕКТРОННОгО уМНОжиТЕл | |
| JPH0576209B2 (ja) | ||
| SU1190273A1 (ru) | Электрометрический преобразователь зар да | |
| JP2918738B2 (ja) | 測距装置用光電変換回路 | |
| JPS58205312A (ja) | 光受信回路 | |
| JPH0245829B2 (ja) | ||
| JPH06140843A (ja) | 光受信回路 | |
| JPS60259917A (ja) | 受光回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |