JP3140591B2 - バンプ外観検査装置 - Google Patents
バンプ外観検査装置Info
- Publication number
- JP3140591B2 JP3140591B2 JP05000617A JP61793A JP3140591B2 JP 3140591 B2 JP3140591 B2 JP 3140591B2 JP 05000617 A JP05000617 A JP 05000617A JP 61793 A JP61793 A JP 61793A JP 3140591 B2 JP3140591 B2 JP 3140591B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- bump
- height
- sampling
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバンプ外観検査装置に係
り、特に、半導体レーザからの走査光を半導体チップ上
のバンプに照射してバンプ高さを検査するバンプ外観検
査装置に関する。
り、特に、半導体レーザからの走査光を半導体チップ上
のバンプに照射してバンプ高さを検査するバンプ外観検
査装置に関する。
【０００２】近年、電子機器等の小型化の要求に伴い半
導体装置の高集積化、高密度化が進み、そのリード数は
増加している。したがって、限られた寸法の半導体チッ
プに多くのバンプを形成する技術が開発されており、た
とえば、フリップチップ（ＦＣ）方式により半導体チッ
プの全面に数千個のバンプを形成するエリアバンプが知
られている。
導体装置の高集積化、高密度化が進み、そのリード数は
増加している。したがって、限られた寸法の半導体チッ
プに多くのバンプを形成する技術が開発されており、た
とえば、フリップチップ（ＦＣ）方式により半導体チッ
プの全面に数千個のバンプを形成するエリアバンプが知
られている。
【０００３】そこで、これらのバンプが基板との接合を
確実に行えるよう、バンプの形状寸法を精密に検査する
ことが要望されている。
確実に行えるよう、バンプの形状寸法を精密に検査する
ことが要望されている。
【０００４】
【従来の技術】図５はエリアバンプが形成された従来の
半導体チップの一例を示す図であり、１はＬＳＩチッ
プ、２はＬＳＩチップ１の全面に複数形成されたバンプ
である。ＬＳＩチップ１は一辺が１０mm以上であり、Ｌ
ＳＩチップ１上のアルミ電極には、ＦＣ方式により、Pb
−Sn等からなるバンプ２がクロム等の金属薄膜を介して
たとえばドーム状に形成されている。
半導体チップの一例を示す図であり、１はＬＳＩチッ
プ、２はＬＳＩチップ１の全面に複数形成されたバンプ
である。ＬＳＩチップ１は一辺が１０mm以上であり、Ｌ
ＳＩチップ１上のアルミ電極には、ＦＣ方式により、Pb
−Sn等からなるバンプ２がクロム等の金属薄膜を介して
たとえばドーム状に形成されている。
【０００５】図６は従来の半導体基板の一例を示す図で
あり、図５の如く形成されたＬＳＩチップ１が基板３上
に複数配設されたようすを示している。
あり、図５の如く形成されたＬＳＩチップ１が基板３上
に複数配設されたようすを示している。
【０００６】各ＬＳＩチップ１は、基板３上のアルミ電
極にバンプ２を位置合わせされ、リフローはんだ付けに
より基板３と接合される。このように１枚の基板に複数
のＬＳＩチップ１を実装する方式をマルチチップモジュ
ール（ＭＣＭ）方式といい、高性能計算機用の半導体装
置などに広く用いられている。
極にバンプ２を位置合わせされ、リフローはんだ付けに
より基板３と接合される。このように１枚の基板に複数
のＬＳＩチップ１を実装する方式をマルチチップモジュ
ール（ＭＣＭ）方式といい、高性能計算機用の半導体装
置などに広く用いられている。
【０００７】エリアバンプの全部を基板３上のアルミ電
極に確実に接合するためには、各バンプ２の寸法形状を
なるべく均一に形成する必要があり、特にその高さを揃
えなければならない。
極に確実に接合するためには、各バンプ２の寸法形状を
なるべく均一に形成する必要があり、特にその高さを揃
えなければならない。
【０００８】図７は、エリアバンプが形成された従来の
半導体チップの代表的なバンプ不良例を示す図である。
同図（Ａ）ではバンプ２ａは異常に大きく、バンプ２ｂ
は異常に小さく形成されている。また同図（Ｂ）は、バ
ンプを形成する際のウエットバック工程において、隣接
するバンプ同志がつながって（電気的に短絡される）ブ
リッジ２ｃが発生した例を示している。これらの形状不
良の場合、各バンプの高さが不揃いとなって接合不良を
引き起こす。
半導体チップの代表的なバンプ不良例を示す図である。
同図（Ａ）ではバンプ２ａは異常に大きく、バンプ２ｂ
は異常に小さく形成されている。また同図（Ｂ）は、バ
ンプを形成する際のウエットバック工程において、隣接
するバンプ同志がつながって（電気的に短絡される）ブ
リッジ２ｃが発生した例を示している。これらの形状不
良の場合、各バンプの高さが不揃いとなって接合不良を
引き起こす。
【０００９】そこで、以下に説明するような検査装置に
よってバンプの寸法形状を検査し、不良品を除去して基
板との接合不良を防ぐことが、従来から行われている。
よってバンプの寸法形状を検査し、不良品を除去して基
板との接合不良を防ぐことが、従来から行われている。
【００１０】図８乃至図９は従来のバンプ外観検査装置
の一例を示す図であり、図８はその走査機構部、図９は
その回路部を示す。
の一例を示す図であり、図８はその走査機構部、図９は
その回路部を示す。
【００１１】図８において、半導体レーザ１４より一定
エネルギで出力されるレーザ光Ｌはコリメータレンズ１
５を介して平行光とされて８角柱形状のポリゴンミラー
１６の側面に入射する。ポリゴンミラー１６はその各側
面に反射鏡を配設され、図中反時計回り方向に高速で回
転駆動される。よって、ポリゴンミラー１６からの反射
光はＸ方向への高周波数の走査光Ｓ1 とされ、ｆ・θレ
ンズ１８を介して光路変更ミラー１９により反射され
る。
エネルギで出力されるレーザ光Ｌはコリメータレンズ１
５を介して平行光とされて８角柱形状のポリゴンミラー
１６の側面に入射する。ポリゴンミラー１６はその各側
面に反射鏡を配設され、図中反時計回り方向に高速で回
転駆動される。よって、ポリゴンミラー１６からの反射
光はＸ方向への高周波数の走査光Ｓ1 とされ、ｆ・θレ
ンズ１８を介して光路変更ミラー１９により反射され
る。
【００１２】一方、図中下方には一軸ステージ２２上に
載置されてＬＳＩチップ１が配設されており、光路変更
ミラー１９からの走査光Ｓ2 がＬＳＩチップ１上を走査
するよう構成されている。また、一軸ステージ２２はＹ
方向に駆動され、ＬＳＩチップ１はＸＹ両方向に走査さ
れる。
載置されてＬＳＩチップ１が配設されており、光路変更
ミラー１９からの走査光Ｓ2 がＬＳＩチップ１上を走査
するよう構成されている。また、一軸ステージ２２はＹ
方向に駆動され、ＬＳＩチップ１はＸＹ両方向に走査さ
れる。
【００１３】そして、ＬＳＩチップ１により反射された
走査光Ｓ3 は、所定の結像位置に配設されたＰＳＤ（Po
sition Sensitive Detecter)２１上に結像レンズ２０を
介して照射される。ＰＳＤ２１はｘ方向に走査される
が、その走査光Ｓ4 の照射位置はバンプ２の形状に応じ
てｘ方向に対し垂直方向に変位する。
走査光Ｓ3 は、所定の結像位置に配設されたＰＳＤ（Po
sition Sensitive Detecter)２１上に結像レンズ２０を
介して照射される。ＰＳＤ２１はｘ方向に走査される
が、その走査光Ｓ4 の照射位置はバンプ２の形状に応じ
てｘ方向に対し垂直方向に変位する。
【００１４】ところで、ＰＳＤ２１は光の入射位置に応
じた電流Ｉａ及びＩｂを端子２１ａ及び２１ｂから出力
する周知の光検出器であり、結像レンズ２０の倍率を
Ｍ、光走査幅をＷとすると、その電極長さＬは Ｌ≧Ｍ・Ｗ （１） とされている。
じた電流Ｉａ及びＩｂを端子２１ａ及び２１ｂから出力
する周知の光検出器であり、結像レンズ２０の倍率を
Ｍ、光走査幅をＷとすると、その電極長さＬは Ｌ≧Ｍ・Ｗ （１） とされている。
【００１５】図９に示す回路部で電流Ｉａ及びＩｂに所
定の処理を施すことにより、ＬＳＩチップ１表面の寸法
形状、すなわちバンプ２の高さが求められる。
定の処理を施すことにより、ＬＳＩチップ１表面の寸法
形状、すなわちバンプ２の高さが求められる。
【００１６】なお、図８において１７はＰＩＮフォトダ
イオードであり、ポリゴンミラー１６が回転してその異
なる側面にレーザ光Ｌが入射する度に、ポリゴンミラー
１６からの反射光が入射する位置に配設されている。よ
って、ＰＩＮフォトダイオード１７は、ポリゴンミラー
１６による走査周期を検出して走査周期と同一周期で電
流Ixを出力する。
イオードであり、ポリゴンミラー１６が回転してその異
なる側面にレーザ光Ｌが入射する度に、ポリゴンミラー
１６からの反射光が入射する位置に配設されている。よ
って、ＰＩＮフォトダイオード１７は、ポリゴンミラー
１６による走査周期を検出して走査周期と同一周期で電
流Ixを出力する。
【００１７】図９中のクロック発生回路２４は、電流Ix
に基づいて走査周期に同期したラインクロックＣＬを生
成するとともに、ラインクロックＣＬよりも充分高い周
波数の所定周波数のドットクロックＣＤを生成して高さ
補正回路２５へ送出する。
に基づいて走査周期に同期したラインクロックＣＬを生
成するとともに、ラインクロックＣＬよりも充分高い周
波数の所定周波数のドットクロックＣＤを生成して高さ
補正回路２５へ送出する。
【００１８】一方、高さ演算回路２３は、前述したＰＳ
Ｄ２１からの電流Ｉａ及びＩｂに基づいた電圧Ｖａ及び
Ｖｂを生成したのち ｄ＝（Ｖａ−Ｖｂ）／（Ｖａ＋Ｖｂ） （２） を算出し、高さ補正回路２５へ送出する。この値ｄはＰ
ＳＤ２１上での走査光Ｓ 4 の照射位置を表し、高さ補正
回路２５ではｄの値に基づいてバンプ２の高さなどが算
出される。
Ｄ２１からの電流Ｉａ及びＩｂに基づいた電圧Ｖａ及び
Ｖｂを生成したのち ｄ＝（Ｖａ−Ｖｂ）／（Ｖａ＋Ｖｂ） （２） を算出し、高さ補正回路２５へ送出する。この値ｄはＰ
ＳＤ２１上での走査光Ｓ 4 の照射位置を表し、高さ補正
回路２５ではｄの値に基づいてバンプ２の高さなどが算
出される。
【００１９】図１０はバンプ高さ算出原理を説明する図
である。同図において、ｙ軸はＬＳＩチップ（1)の表面
を一軸ステージ２２の走査方向に示している。また、バ
ンプ２は説明のため球形とし、直径（チップ面から垂直
な実際の高さ）をｈ、補正距離をｙ0 とする。なお、一
軸ステージ２２は、ポリゴンミラー１６による主走査一
ライン毎に１ピッチ移動して副走査する。
である。同図において、ｙ軸はＬＳＩチップ（1)の表面
を一軸ステージ２２の走査方向に示している。また、バ
ンプ２は説明のため球形とし、直径（チップ面から垂直
な実際の高さ）をｈ、補正距離をｙ0 とする。なお、一
軸ステージ２２は、ポリゴンミラー１６による主走査一
ライン毎に１ピッチ移動して副走査する。
【００２０】走査光Ｓ2 がバンプ２の頂点で反射された
走査光Ｓ3 のＰＳＤ（２1)上での照射位置と、ＬＳＩチ
ップ（1)の表面に当たって反射された照射位置との距離
はＭ・ｄとなり、走査光Ｓ2 のｙ軸に対する入射角（＝
反射角）をθ、ｙ軸上での仮想入射位置の座標をｙ1 と
すると、バンプ２の実際の高さｈ及び補正距離ｙ0 は ｈ＝ｄ・sin θ／sin α （３） ｙ0 ＝ｄ・cos θ／sin α （４） （ただし、α＝１８０°−２θ） から図９の高さ補正回路２５において求められる。これ
らの値はいったん高さデータメモリ２６に格納される。
走査光Ｓ3 のＰＳＤ（２1)上での照射位置と、ＬＳＩチ
ップ（1)の表面に当たって反射された照射位置との距離
はＭ・ｄとなり、走査光Ｓ2 のｙ軸に対する入射角（＝
反射角）をθ、ｙ軸上での仮想入射位置の座標をｙ1 と
すると、バンプ２の実際の高さｈ及び補正距離ｙ0 は ｈ＝ｄ・sin θ／sin α （３） ｙ0 ＝ｄ・cos θ／sin α （４） （ただし、α＝１８０°−２θ） から図９の高さ補正回路２５において求められる。これ
らの値はいったん高さデータメモリ２６に格納される。
【００２１】バンプ高さ検査回路２７は、予めバンプの
寸法、形状、位置などの規格値を格納された内部メモリ
を有しており、高さデータメモリ２６に格納されている
バンプ２の実際の高さｈ及び補正距離ｙ0 の算出値を規
格値と比較して良品か不良品かを検査する。
寸法、形状、位置などの規格値を格納された内部メモリ
を有しており、高さデータメモリ２６に格納されている
バンプ２の実際の高さｈ及び補正距離ｙ0 の算出値を規
格値と比較して良品か不良品かを検査する。
【００２２】従来のバンプ外観検査装置では、以上のよ
うにしてバンプ高さを求め、良・不良の検査を行なうよ
う構成されていた。
うにしてバンプ高さを求め、良・不良の検査を行なうよ
う構成されていた。
【００２３】
【発明が解決しようとする課題】しかしながら、上記の
ようにレーザ光のエネルギ強度を一定にしてＬＳＩチッ
プを走査する従来のバンプ外観検査装置では、チップ面
とバンプとの反射率が著しく異なる場合は精密な検査を
行えない問題があった。
ようにレーザ光のエネルギ強度を一定にしてＬＳＩチッ
プを走査する従来のバンプ外観検査装置では、チップ面
とバンプとの反射率が著しく異なる場合は精密な検査を
行えない問題があった。
【００２４】図１１は上記の問題を説明する図であり、
図中、横軸は走査時間、すなわちチップ上の走査位置を
表し、ほぼ時間Ｔb に対応する位置にバンプが形成され
ている。また、縦軸は算出されたバンプの高さｈを表
す。
図中、横軸は走査時間、すなわちチップ上の走査位置を
表し、ほぼ時間Ｔb に対応する位置にバンプが形成され
ている。また、縦軸は算出されたバンプの高さｈを表
す。
【００２５】同図（Ａ）はチップ面からの反射光が適当
な大きさになるようにレーザ光Ｌのエネルギ強度を一定
として検査した場合を示すが、バンプ２をはんだバンプ
により形成するとチップ面の反射率はバンプの反射率よ
りもかなり高いため、式（２）においてＰＳＤでの受光
量を表す分母（Ｖａ＋Ｖｂ）の値を小さく設定しても、
Ｔb 以外の時間はチップ面の形状に応じて高さｈが算出
される。しかし、ＰＳＤでの受光量が少ないためにバン
プからの反射光量が少なくなり、ＰＳＤや回路でのショ
ットノイズや熱雑音のために、時間Ｔb では図示のとお
りＳ／Ｎ比が低下してノイズの影響を受けてしまう。
な大きさになるようにレーザ光Ｌのエネルギ強度を一定
として検査した場合を示すが、バンプ２をはんだバンプ
により形成するとチップ面の反射率はバンプの反射率よ
りもかなり高いため、式（２）においてＰＳＤでの受光
量を表す分母（Ｖａ＋Ｖｂ）の値を小さく設定しても、
Ｔb 以外の時間はチップ面の形状に応じて高さｈが算出
される。しかし、ＰＳＤでの受光量が少ないためにバン
プからの反射光量が少なくなり、ＰＳＤや回路でのショ
ットノイズや熱雑音のために、時間Ｔb では図示のとお
りＳ／Ｎ比が低下してノイズの影響を受けてしまう。
【００２６】一方、同図（Ｂ）はバンプからの反射光が
適当な大きさになるようにレーザ光Ｌのエネルギ強度を
上記よりも強めて一定として検査した場合を示すが、時
間Ｔb ではノイズの影響を受けずにバンプの形状に応じ
て高さｈが算出される。しかし、Ｔb 以外の時間は、Ｐ
ＳＤでの受光量が多くなりすぎて出力電流Ｉａ及びＩｂ
が飽和し、図示のとおり算出値ｈがなまってしまう問題
があった。
適当な大きさになるようにレーザ光Ｌのエネルギ強度を
上記よりも強めて一定として検査した場合を示すが、時
間Ｔb ではノイズの影響を受けずにバンプの形状に応じ
て高さｈが算出される。しかし、Ｔb 以外の時間は、Ｐ
ＳＤでの受光量が多くなりすぎて出力電流Ｉａ及びＩｂ
が飽和し、図示のとおり算出値ｈがなまってしまう問題
があった。
【００２７】本発明は、反射率の異なるチップ面とバン
プの両方の形状に応じて走査面の高さを算出し、バンプ
の良・不良を精密に検査することのできるバンプ外観検
査装置を提供することを目的とする。
プの両方の形状に応じて走査面の高さを算出し、バンプ
の良・不良を精密に検査することのできるバンプ外観検
査装置を提供することを目的とする。
【００２８】
【課題を解決するための手段】本発明では、上記の問題
を解決するために以下のとおり構成した。
を解決するために以下のとおり構成した。
【００２９】すなわち、半導体レーザと、駆動信号を入
力され駆動信号のレベルに応じたエネルギ強度のレーザ
光を半導体レーザに励起させる励起手段と、第１の反射
率を有するチップ表面に第２の反射率を有するバンプが
形成された半導体チップを半導体レーザからのレーザ光
により走査する走査手段と、入射光の入射位置に応じた
光検出信号を生成する光検出手段と、半導体チップから
の反射光を上記入射光として光検出手段に結像させる結
像手段とを具備し、光検出手段からの光検出信号に基づ
いてバンプの外観を検査するバンプ外観検査装置におい
て、半導体レーザが第１の反射率に応じた第１のエネル
ギ強度のレーザ光と第２の反射率に応じた第２のエネル
ギ強度のレーザ光を交互に発射するよう励起手段への駆
動信号のレベルを変調する変調手段と、駆動信号に基づ
いて光検出手段からの光検出信号を第１のエネルギ強度
のレーザ光が発射されるタイミングでサンプリングする
第１のサンプリング手段と、駆動信号に基づいて光検出
手段からの光検出信号を第２のエネルギ強度のレーザ光
が発射されるタイミングでサンプリングする第２のサン
プリング手段と、第１及び第２のサンプリング手段のサ
ンプリング結果に基づいてバンプのチップ表面からの高
さを算出するバンプ高さ算出手段とを具備する構成とし
た。
力され駆動信号のレベルに応じたエネルギ強度のレーザ
光を半導体レーザに励起させる励起手段と、第１の反射
率を有するチップ表面に第２の反射率を有するバンプが
形成された半導体チップを半導体レーザからのレーザ光
により走査する走査手段と、入射光の入射位置に応じた
光検出信号を生成する光検出手段と、半導体チップから
の反射光を上記入射光として光検出手段に結像させる結
像手段とを具備し、光検出手段からの光検出信号に基づ
いてバンプの外観を検査するバンプ外観検査装置におい
て、半導体レーザが第１の反射率に応じた第１のエネル
ギ強度のレーザ光と第２の反射率に応じた第２のエネル
ギ強度のレーザ光を交互に発射するよう励起手段への駆
動信号のレベルを変調する変調手段と、駆動信号に基づ
いて光検出手段からの光検出信号を第１のエネルギ強度
のレーザ光が発射されるタイミングでサンプリングする
第１のサンプリング手段と、駆動信号に基づいて光検出
手段からの光検出信号を第２のエネルギ強度のレーザ光
が発射されるタイミングでサンプリングする第２のサン
プリング手段と、第１及び第２のサンプリング手段のサ
ンプリング結果に基づいてバンプのチップ表面からの高
さを算出するバンプ高さ算出手段とを具備する構成とし
た。
【００３０】
【作用】上記の構成によれば、変調手段は半導体レーザ
が第１の反射率に応じた第１のエネルギ強度のレーザ光
と第２の反射率に応じた第２のエネルギ強度のレーザ光
を交互に発射するよう励起手段への駆動信号のレベルを
変調し、第１のサンプリング手段は駆動信号に基づいて
光検出手段からの光検出信号を第１のエネルギ強度のレ
ーザ光が発射されるタイミングでサンプリングし、第２
のサンプリング手段は駆動信号に基づいて光検出手段か
らの光検出信号を第２のエネルギ強度のレーザ光が発射
されるタイミングでサンプリングし、バンプ高さ算出手
段は第１及び第２のサンプリング手段のサンプリング結
果に基づいてバンプのチップ表面からの高さを算出する
よう作用する。
が第１の反射率に応じた第１のエネルギ強度のレーザ光
と第２の反射率に応じた第２のエネルギ強度のレーザ光
を交互に発射するよう励起手段への駆動信号のレベルを
変調し、第１のサンプリング手段は駆動信号に基づいて
光検出手段からの光検出信号を第１のエネルギ強度のレ
ーザ光が発射されるタイミングでサンプリングし、第２
のサンプリング手段は駆動信号に基づいて光検出手段か
らの光検出信号を第２のエネルギ強度のレーザ光が発射
されるタイミングでサンプリングし、バンプ高さ算出手
段は第１及び第２のサンプリング手段のサンプリング結
果に基づいてバンプのチップ表面からの高さを算出する
よう作用する。
【００３１】
【実施例】図１は本発明の一実施例の全体のブロック
図、図２は本発明の一実施例の走査機構部を制御処理回
路とともに示す図であり、両図中、図５と同一構成部分
には同一符号を付し、その説明を省略する。
図、図２は本発明の一実施例の走査機構部を制御処理回
路とともに示す図であり、両図中、図５と同一構成部分
には同一符号を付し、その説明を省略する。
【００３２】図１において、バンプ高さ演算回路４９と
チップ面高さ演算回路５０と高さ検出補正回路５１とで
バンプ高さ算出手段手段を構成している。また、サンプ
ルホールド回路４７及び４８はそれぞれ第１及び第２の
サンプリング手段、結像レンズ２０は結像手段、ＰＳＤ
（Position Sensitive Detecter)２１は光検出手段、レ
ーザ変調回路４６は励起手段であり、かつ変調手段でも
ある。
チップ面高さ演算回路５０と高さ検出補正回路５１とで
バンプ高さ算出手段手段を構成している。また、サンプ
ルホールド回路４７及び４８はそれぞれ第１及び第２の
サンプリング手段、結像レンズ２０は結像手段、ＰＳＤ
（Position Sensitive Detecter)２１は光検出手段、レ
ーザ変調回路４６は励起手段であり、かつ変調手段でも
ある。
【００３３】図２中の走査手段である走査機構部は、図
１における走査光学系１３と搬送部４１とからなってお
り、走査光学系１３は、図５において説明したとおりコ
リメータレンズ１５、ポリゴンミラー１６、ｆ・θレン
ズ１８、光路変更ミラー１９により構成される。
１における走査光学系１３と搬送部４１とからなってお
り、走査光学系１３は、図５において説明したとおりコ
リメータレンズ１５、ポリゴンミラー１６、ｆ・θレン
ズ１８、光路変更ミラー１９により構成される。
【００３４】また搬送部４１は、図１では半導体チップ
１が載置されて制御処理回路５２により制御されるよう
示してあるが、実際にはウェーハ状態でバンプが形成さ
れて半導体チップ１にダイシングされる前のものを搬送
する。すなわち、図２に示すとおり、カートリッジ（図
示せず）に収納されたウェーハ４０は、キャリア３９ 1
によりプリアライメントステージ３８上に搬送され、プ
リアライメントステージ３８が回転することでオリフラ
合わせが行われる。
１が載置されて制御処理回路５２により制御されるよう
示してあるが、実際にはウェーハ状態でバンプが形成さ
れて半導体チップ１にダイシングされる前のものを搬送
する。すなわち、図２に示すとおり、カートリッジ（図
示せず）に収納されたウェーハ４０は、キャリア３９ 1
によりプリアライメントステージ３８上に搬送され、プ
リアライメントステージ３８が回転することでオリフラ
合わせが行われる。
【００３５】オリフラが所定位置とされると、ウェーハ
４０はキャリア３９2 により一軸ステージ２２上に搬送
され、走査光学系(1３）に走査されて所定の外観検査が
終了したのち、キャリア３９3 により搬送されて別のカ
ートリッジ（図示せず）に収納されるよう構成されてい
る。
４０はキャリア３９2 により一軸ステージ２２上に搬送
され、走査光学系(1３）に走査されて所定の外観検査が
終了したのち、キャリア３９3 により搬送されて別のカ
ートリッジ（図示せず）に収納されるよう構成されてい
る。
【００３６】図１に戻って説明するに、レーザ変調回路
４６は、クロック発生回路２４からのラインクロックＣ
Ｌに基づいて駆動信号ＬＤを生成し、半導体レーザ１４
の出力のエネルギ強度を駆動信号ＬＤに応じたタイミン
グで可変するよう、内部駆動回路（励起手段）によりこ
れを駆動する。
４６は、クロック発生回路２４からのラインクロックＣ
Ｌに基づいて駆動信号ＬＤを生成し、半導体レーザ１４
の出力のエネルギ強度を駆動信号ＬＤに応じたタイミン
グで可変するよう、内部駆動回路（励起手段）によりこ
れを駆動する。
【００３７】ここで、図３は図１中の要部の信号波形を
示す図であり、図３（Ａ）は駆動信号ＬＤを表す。駆動
信号ＬＤはバンプ寸法に対して充分短い所定周期ｔの矩
形波とされている。前述の如く、はんだバンプはチップ
面に比べて著しく反射率が低いので、駆動信号ＬＤの各
レベルＬmax,Ｌmin はＰＳＤ２１からの出力電流Ｉａ，
Ｉｂがはんだバンプとチップ面の両方に対して適当な値
となるように設定されている。
示す図であり、図３（Ａ）は駆動信号ＬＤを表す。駆動
信号ＬＤはバンプ寸法に対して充分短い所定周期ｔの矩
形波とされている。前述の如く、はんだバンプはチップ
面に比べて著しく反射率が低いので、駆動信号ＬＤの各
レベルＬmax,Ｌmin はＰＳＤ２１からの出力電流Ｉａ，
Ｉｂがはんだバンプとチップ面の両方に対して適当な値
となるように設定されている。
【００３８】ＰＳＤ２１からの出力電流Ｉａ，Ｉｂはそ
れぞれ図１のサンプルホールド回路４７と４８に送出さ
れ、各サンプルホールド回路４７，４８は、図３
（Ｂ）,(Ｃ）に示すサンプリングパルスＳＰ1 又はＳＰ
2 に応じたタイミングで出力電流Ｉａ，Ｉｂをサンプル
ホールドする。
れぞれ図１のサンプルホールド回路４７と４８に送出さ
れ、各サンプルホールド回路４７，４８は、図３
（Ｂ）,(Ｃ）に示すサンプリングパルスＳＰ1 又はＳＰ
2 に応じたタイミングで出力電流Ｉａ，Ｉｂをサンプル
ホールドする。
【００３９】なお、サンプリングパルスＳＰ1 及びＳＰ
2 は駆動信号ＬＤとともにレーザ変調回路４６において
生成され、たとえば駆動信号ＬＤの各エッジを検出して
所定時間後に一定期間（ただし、Ｌmax,Ｌmin の期間よ
り短い）ハイレベルとなるパルスを生成することで得ら
れる。
2 は駆動信号ＬＤとともにレーザ変調回路４６において
生成され、たとえば駆動信号ＬＤの各エッジを検出して
所定時間後に一定期間（ただし、Ｌmax,Ｌmin の期間よ
り短い）ハイレベルとなるパルスを生成することで得ら
れる。
【００４０】上記のサンプリング処理を行った結果、バ
ンプ高さ演算回路４９には、はんだバンプの反射率に対
応したエネルギ強度の走査光Ｓ3 によるＰＳＤ２１から
の出力電流のみが、またチップ面高さ演算回路５０に
は、チップ面の反射率に対応したエネルギ強度の走査光
Ｓ3 によるＰＳＤ２１からの出力電流のみが、それぞれ
送出される。そして、各演算回路４９，５０では前述と
同様にバンプ高さ又はチップ面高さに応じた値ｄｂ又は
ｄｃがそれぞれ算出され、算出された値は高さ検出補正
回路５１へと送出される。
ンプ高さ演算回路４９には、はんだバンプの反射率に対
応したエネルギ強度の走査光Ｓ3 によるＰＳＤ２１から
の出力電流のみが、またチップ面高さ演算回路５０に
は、チップ面の反射率に対応したエネルギ強度の走査光
Ｓ3 によるＰＳＤ２１からの出力電流のみが、それぞれ
送出される。そして、各演算回路４９，５０では前述と
同様にバンプ高さ又はチップ面高さに応じた値ｄｂ又は
ｄｃがそれぞれ算出され、算出された値は高さ検出補正
回路５１へと送出される。
【００４１】図４は、図１の本発明の一実施例の動作を
説明する図であり、図中、横軸は走査時間、すなわちチ
ップ上の走査位置を表し、ほぼ時間Ｔb に対応する位置
にはんだバンプが形成されている。縦軸は各演算回路４
９，５０により算出された値を表し、期間Ｔb ではバン
プ高さに応じた値ｄｂ、Ｔb 以外の期間ではチップ面高
さに応じた値ｄｃをそれぞれ示している。
説明する図であり、図中、横軸は走査時間、すなわちチ
ップ上の走査位置を表し、ほぼ時間Ｔb に対応する位置
にはんだバンプが形成されている。縦軸は各演算回路４
９，５０により算出された値を表し、期間Ｔb ではバン
プ高さに応じた値ｄｂ、Ｔb 以外の期間ではチップ面高
さに応じた値ｄｃをそれぞれ示している。
【００４２】各算出値はこのようにそれぞれの形状に応
じた値とされて、ノイズに影響されたり、また出力電流
の飽和によってなまったりすることがない。
じた値とされて、ノイズに影響されたり、また出力電流
の飽和によってなまったりすることがない。
【００４３】一方、高さ検出補正回路５１にはクロック
発生回路２４からのラインクロックＣＬとドットクロッ
クＣＤが供給されており、高さ検出補正回路５１は、各
クロックのタイミングに基づいて算出値ｄｂ、ｄｃをサ
ンプリングし、前述と同様にバンプ頂点の実際の高さと
チップ面の実際の高さとを算出したのち、これらの差を
求めてチップ面からのバンプ高さｈｂを検出する。
発生回路２４からのラインクロックＣＬとドットクロッ
クＣＤが供給されており、高さ検出補正回路５１は、各
クロックのタイミングに基づいて算出値ｄｂ、ｄｃをサ
ンプリングし、前述と同様にバンプ頂点の実際の高さと
チップ面の実際の高さとを算出したのち、これらの差を
求めてチップ面からのバンプ高さｈｂを検出する。
【００４４】また、アドレス補正のための補正距離ｙ0
も前述と同様に算出されて、バンプ高さｈｂとともにい
ったん高さデータメモリ２６に格納される。
も前述と同様に算出されて、バンプ高さｈｂとともにい
ったん高さデータメモリ２６に格納される。
【００４５】バンプ高さ検査回路２７は、予めはんだバ
ンプの寸法、形状、位置などの規格値を格納された内部
メモリを有しており、高さデータメモリ２６に格納され
ているバンプ高ｈｂ及び補正距離ｙ0 の算出値を規格値
と比較して良品か不良品かを検査して、検査結果を制御
処理回路５２へと送出する。
ンプの寸法、形状、位置などの規格値を格納された内部
メモリを有しており、高さデータメモリ２６に格納され
ているバンプ高ｈｂ及び補正距離ｙ0 の算出値を規格値
と比較して良品か不良品かを検査して、検査結果を制御
処理回路５２へと送出する。
【００４６】制御処理回路５２は、ウェーハ４０内のＬ
ＳＩチップ１上の全ての（数千個）はんだバンプの高さ
から、これらの平均値、標準偏差等を算出し、たとえば
工程能力指数やＬＳＩチップ１の良・不良を検査する。
ＳＩチップ１上の全ての（数千個）はんだバンプの高さ
から、これらの平均値、標準偏差等を算出し、たとえば
工程能力指数やＬＳＩチップ１の良・不良を検査する。
【００４７】上記したとおり本実施例によれば、半導体
チップに形成されたバンプとチップ面の反射率が著しく
異なっていても、それぞれの反射率に応じて半導体レー
ザの出力エネルギ強度を可変することにより走査面の高
さを精密に算出することができるため、バンプの良・不
良を精密に検査することのできるバンプ外観検査装置を
提供することが可能になる。
チップに形成されたバンプとチップ面の反射率が著しく
異なっていても、それぞれの反射率に応じて半導体レー
ザの出力エネルギ強度を可変することにより走査面の高
さを精密に算出することができるため、バンプの良・不
良を精密に検査することのできるバンプ外観検査装置を
提供することが可能になる。
【００４８】
【発明の効果】上述の如く本発明によれば、半導体レー
ザから第１の反射率に応じた第１のエネルギ強度のレー
ザ光と第２の反射率に応じた第２のエネルギ強度のレー
ザ光とが駆動信号に基づいて交互に発射されて半導体チ
ップが走査され、光検出手段からの光検出信号は、第１
及び第２のサンプリング手段によって第１のエネルギ強
度のレーザ光が発射されるタイミングと第２のエネルギ
強度のレーザ光が発射されるタイミングでサンプリング
され、このサンプリング結果に基づいてバンプ高さ算出
手段がバンプのチップ表面からの高さを算出するので、
半導体チップの反射率分布が一様でなく第１の反射率と
第２の反射率とを示していても、走査面の高さを精密に
算出することができてバンプの良・不良を精密に検査す
ることができる特長がある。
ザから第１の反射率に応じた第１のエネルギ強度のレー
ザ光と第２の反射率に応じた第２のエネルギ強度のレー
ザ光とが駆動信号に基づいて交互に発射されて半導体チ
ップが走査され、光検出手段からの光検出信号は、第１
及び第２のサンプリング手段によって第１のエネルギ強
度のレーザ光が発射されるタイミングと第２のエネルギ
強度のレーザ光が発射されるタイミングでサンプリング
され、このサンプリング結果に基づいてバンプ高さ算出
手段がバンプのチップ表面からの高さを算出するので、
半導体チップの反射率分布が一様でなく第１の反射率と
第２の反射率とを示していても、走査面の高さを精密に
算出することができてバンプの良・不良を精密に検査す
ることができる特長がある。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例の走査機構部を示す図であ
る。
る。
【図３】図１中の要部の信号波形を示す図である。
【図４】本発明の一実施例の動作を説明する図である。
【図５】従来の半導体チップの一例を示す図である。
【図６】従来の半導体基板の一例を示す図である。
【図７】代表的なバンプ不良例を示す図である。
【図８】従来のバンプ外観検査装置（走査機構部）の一
例を示す図である。
例を示す図である。
【図９】従来のバンプ外観検査装置（回路部）の一例を
示す図である。
示す図である。
【図１０】バンプ高さ算出原理を説明する図である。
【図１１】従来のバンプ外観検査装置の問題点説明図で
ある。
ある。
１ 半導体チップ ２ バンプ １３ 走査光学系 １４ 半導体レーザ ２０ 結像レンズ ２１ ＰＳＤ（Position Sensitive Detecter) ４１ 搬送部 ４６ レーザ変調回路 ４７，４８ サンプルホールド回路 ４９ バンプ高さ演算回路 ５０ チップ面高さ演算回路 ５１ 高さ検出補正回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 護俊 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭64−21581（ＪＰ，Ａ) 特開 昭58−171611（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 11/00 - 11/30 102 G01N 21/84 - 21/958 H01L 21/64 - 21/66
Claims (1)
- 【請求項１】 半導体レーザ（１４）と、 駆動信号（ＬＤ）を入力され、該駆動信号（ＬＤ）のレ
ベルに応じたエネルギ強度のレーザ光を該半導体レーザ
（１４）に励起させる励起手段（４６）と、 第１の反射率を有するチップ表面に第２の反射率を有す
るバンプ（２）が形成された半導体チップ（１）を、該
半導体レーザ（１４）からのレーザ光により走査する走
査手段(1３，４1)と、 入射光の入射位置に応じた光検出信号(Ia,Ib) を生成す
る光検出手段（２１）と、 該半導体チップ（１）からの反射光を上記入射光として
該光検出手段（２１）に結像させる結像手段（２０）と
を具備し、 該光検出手段（２１）からの光検出信号(Ia,Ib) に基づ
いて該バンプ（２）の外観を検査するバンプ外観検査装
置において、 前記半導体レーザ(1４）が前記第１の反射率に応じた第
１のエネルギ強度のレーザ光と前記第２の反射率に応じ
た第２のエネルギ強度のレーザ光を交互に発射するよ
う、前記励起手段（４６）への前記駆動信号（ＬＤ）の
レベルを変調する変調手段（４６）と、 前記駆動信号（ＬＤ）に基づいて、前記光検出手段（２
１）からの光検出信号(Ia,Ib) を前記第１のエネルギ強
度のレーザ光が発射されるタイミングでサンプリングす
る第１のサンプリング手段（４７）と、 前記駆動信号（ＬＤ）に基づいて、前記光検出手段（２
１）からの光検出信号(Ia,Ib) を前記第２のエネルギ強
度のレーザ光が発射されるタイミングでサンプリングす
る第２のサンプリング手段（４８）と、 該第１及び第２のサンプリング手段（４７，４８）のサ
ンプリング結果に基づいて、前記バンプ（２）の前記チ
ップ表面からの高さを算出するバンプ高さ算出手段（４
９，５０，５1)とを具備したことを特徴とするバンプ外
観検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05000617A JP3140591B2 (ja) | 1993-01-06 | 1993-01-06 | バンプ外観検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05000617A JP3140591B2 (ja) | 1993-01-06 | 1993-01-06 | バンプ外観検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06201332A JPH06201332A (ja) | 1994-07-19 |
| JP3140591B2 true JP3140591B2 (ja) | 2001-03-05 |
Family
ID=11478693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05000617A Expired - Lifetime JP3140591B2 (ja) | 1993-01-06 | 1993-01-06 | バンプ外観検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3140591B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2694814B2 (ja) * | 1995-03-29 | 1997-12-24 | 日本電気株式会社 | はんだ高さ検査装置 |
| JPH09275126A (ja) * | 1996-04-02 | 1997-10-21 | Komatsu Ltd | ウエハバンプの外観検査装置および高さ計測装置 |
-
1993
- 1993-01-06 JP JP05000617A patent/JP3140591B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06201332A (ja) | 1994-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671241B2 (ja) | ガラス板の異物検出装置 | |
| JP3143038B2 (ja) | 自動焦点合わせ方法及び装置並びに三次元形状検出方法及びその装置 | |
| US4342515A (en) | Method of inspecting the surface of an object and apparatus therefor | |
| CN109454324A (zh) | 激光光束分析仪单元和激光加工装置 | |
| JP3144661B2 (ja) | 立体電極外観検査装置 | |
| JP3140591B2 (ja) | バンプ外観検査装置 | |
| JP2000074845A (ja) | バンプ検査方法及びバンプ検査装置 | |
| JP2000088542A (ja) | はんだ付検査装置及び検査方法 | |
| JPS6131909A (ja) | 金属物体の立体形状検出装置およびその方法 | |
| JPH05235136A (ja) | バンプの接合状態検査方法及び装置 | |
| US20250116632A1 (en) | Ultrasonic detection of voids and cracks in substrates | |
| JPH10253323A (ja) | バンプ付き電子部品の実装状態検査方法 | |
| JP3070241B2 (ja) | クリーム半田の高さ計測装置 | |
| JPH06318624A (ja) | 外観検査装置 | |
| JP2011112361A (ja) | バンプ検査装置およびバンプ検査方法 | |
| JP2003185590A (ja) | ワーク検査方法および装置 | |
| JP3232811B2 (ja) | 実装済みプリント基板の検査方法 | |
| JPH0743123A (ja) | 表面検査装置 | |
| JPH07142486A (ja) | 微小物体の高さ計測方法及びその装置 | |
| CN1440852A (zh) | 测量引线接合器的毛细管自由振荡的振幅的方法和装置 | |
| JP3481704B2 (ja) | 高さ測定方法及び装置 | |
| KR102689657B1 (ko) | 레이저 절단 장치 | |
| JP2929769B2 (ja) | 半田の外観検査方法 | |
| US6410349B1 (en) | Internal anti-reflective coating for interference reduction | |
| JP2005017168A (ja) | 外観検査装置、外観検査方法、及び半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |