JP3141810B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3141810B2 JP3141810B2 JP09035797A JP3579797A JP3141810B2 JP 3141810 B2 JP3141810 B2 JP 3141810B2 JP 09035797 A JP09035797 A JP 09035797A JP 3579797 A JP3579797 A JP 3579797A JP 3141810 B2 JP3141810 B2 JP 3141810B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- voltage
- constant current
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000007423 decrease Effects 0.000 claims description 12
- 238000007600 charging Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 2
- 238000010277 constant-current charging Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Description
【０００１】
【発明の属する技術分野】本発明はＣＲ発振回路に関
し、特にＭＯＳ集積回路の中で基準電圧を利用して発振
を行うことで発振周期（周波数）の安定化を図った発振
回路に関する。
し、特にＭＯＳ集積回路の中で基準電圧を利用して発振
を行うことで発振周期（周波数）の安定化を図った発振
回路に関する。
【０００２】
【従来の技術】従来のＣＲ発振回路として、図４に示す
回路が提案されている。この発振回路は、Ｐチャネルト
ランジスタ１，２，３およびＮチャネルトランジスタ
４，５からなるカレントミラー回路と抵抗６とで構成さ
れる定電流回路１００と、発振周期を設定するためのコ
ンデンサ１０と、このコンデンサ１０の充放電を制御す
るコンパレータ１６と、抵抗１２，１３，１４とＮチャ
ネルトランジスタ１５からなる基準電圧回路１０２とで
構成されている。なお、前記定電流回路１００には、充
放電切り換え用のＰチャネルトランジスタ７およびＮチ
ャネルトランジスタ８とが含まれている。
回路が提案されている。この発振回路は、Ｐチャネルト
ランジスタ１，２，３およびＮチャネルトランジスタ
４，５からなるカレントミラー回路と抵抗６とで構成さ
れる定電流回路１００と、発振周期を設定するためのコ
ンデンサ１０と、このコンデンサ１０の充放電を制御す
るコンパレータ１６と、抵抗１２，１３，１４とＮチャ
ネルトランジスタ１５からなる基準電圧回路１０２とで
構成されている。なお、前記定電流回路１００には、充
放電切り換え用のＰチャネルトランジスタ７およびＮチ
ャネルトランジスタ８とが含まれている。
【０００３】このＣＲ発振回路では、コンパレータ１６
の出力状態に伴ってＰチャネルトランジスタ７がオンで
Ｎチャネルトランジスタ８がオフの場合には、定電流回
路１００で発生した定電流でコンデンサ１０を充電す
る。そして、Ａ点の電位ＶＡがコンパレータ１６の入力
端であるＲ点の基準電圧ＶＲを超えるとコンパレータ１
６が反転し、その出力によってＮチャネルトランジスタ
１５がオンして基準電圧ＶＲをＶＲ’に下げ、同時にＮ
チャネルトランジスタ８がオン、Ｐチャネルトランジス
タ７がオフし、コンデンサ１０の放電が始まる。この放
電によって、Ａ点の電位ＶＡが低下されている基準電圧
ＶＲ’の電位を下まわるとコンパレータ１６が反転し、
再び初期状態に戻る。この動作を繰り返すことにより、
その出力ＯＵＴに発振出力が出力される。この動作時の
電位ＶＡ，ＶＲ及びＮチャネルトランジスタ１５がオン
している時の電位ＶＲ’と、そのときのＯＵＴの波形を
図５（ａ）に示す。なお、このようなＣＲ発振回路とし
て、特開平１−１５７６１３号公報に記載のものがあ
る。
の出力状態に伴ってＰチャネルトランジスタ７がオンで
Ｎチャネルトランジスタ８がオフの場合には、定電流回
路１００で発生した定電流でコンデンサ１０を充電す
る。そして、Ａ点の電位ＶＡがコンパレータ１６の入力
端であるＲ点の基準電圧ＶＲを超えるとコンパレータ１
６が反転し、その出力によってＮチャネルトランジスタ
１５がオンして基準電圧ＶＲをＶＲ’に下げ、同時にＮ
チャネルトランジスタ８がオン、Ｐチャネルトランジス
タ７がオフし、コンデンサ１０の放電が始まる。この放
電によって、Ａ点の電位ＶＡが低下されている基準電圧
ＶＲ’の電位を下まわるとコンパレータ１６が反転し、
再び初期状態に戻る。この動作を繰り返すことにより、
その出力ＯＵＴに発振出力が出力される。この動作時の
電位ＶＡ，ＶＲ及びＮチャネルトランジスタ１５がオン
している時の電位ＶＲ’と、そのときのＯＵＴの波形を
図５（ａ）に示す。なお、このようなＣＲ発振回路とし
て、特開平１−１５７６１３号公報に記載のものがあ
る。
【０００４】
【発明が解決しようとする課題】このような従来のＣＲ
発振回路では、定電流回路１００の一部を構成する抵抗
６の値がばらつくと、発振周期がばらつくという問題が
ある。すなわち、抵抗６の値が大きくなると、定電流回
路１００に流れる電流が小さくなり、図５（ｂ）に示す
ように、電圧ＶＲ，ＶＡ，ＶＲ’に基づくコンデンサ１
０の充放電時間が遅くなり、その結果としてＯＵＴの発
振周期が長くなる。また、定電流回路を構成するＰチャ
ネルトランジスタ１，２，３のスレッショルド電圧がば
らついた場合にも同様に発振周期がばらつくことがあ
る。すなわち、Ｐチャネルトランジスタ１，２，３のス
レッショルド電圧が大きくなると、定電流回路１００に
流れる電流が小さくなり、コンデンサ１０の充放電時間
が遅くなり、発振周期が長くなる。
発振回路では、定電流回路１００の一部を構成する抵抗
６の値がばらつくと、発振周期がばらつくという問題が
ある。すなわち、抵抗６の値が大きくなると、定電流回
路１００に流れる電流が小さくなり、図５（ｂ）に示す
ように、電圧ＶＲ，ＶＡ，ＶＲ’に基づくコンデンサ１
０の充放電時間が遅くなり、その結果としてＯＵＴの発
振周期が長くなる。また、定電流回路を構成するＰチャ
ネルトランジスタ１，２，３のスレッショルド電圧がば
らついた場合にも同様に発振周期がばらつくことがあ
る。すなわち、Ｐチャネルトランジスタ１，２，３のス
レッショルド電圧が大きくなると、定電流回路１００に
流れる電流が小さくなり、コンデンサ１０の充放電時間
が遅くなり、発振周期が長くなる。
【０００５】本発明の目的は、抵抗及びトランジスタの
ばらつきによる影響を解消して、安定した発振周期が得
られるようにした発振回路を提供することにある。
ばらつきによる影響を解消して、安定した発振周期が得
られるようにした発振回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の発振回路は、定
電流制御用の抵抗を備えたカレントミラー回路よりなる
定電流回路と、前記定電流回路により充放電動作される
コンデンサと、高電位と低電位との間で変動する基準電
圧を発生させる基準電圧発生回路と、前記コンデンサの
充電電圧と前記基準電圧発生回路で発生される基準電圧
とを比較し、前記充電電圧が前記基準電圧の変動範囲内
から外れたときに前記コンデンサを充電または放電させ
る信号を出力するコンパレータとを備える発振回路にお
いて、前記基準電圧発生回路は、前記定電流回路の前記
抵抗の抵抗値の増減に基づいて前記コンデンサの充放電
電流が減増するのに対応して、前記高電位側と低電位側
の基準電圧の変動幅を減増する回路手段を備えることを
特徴とする。ここで、前記基準電圧発生回路は、その電
源電圧を分圧して前記基準電圧を発生させる分圧回路と
して構成され、前記基準電圧の変動幅を減増させる回路
手段は、前記定電流回路の前記抵抗に加わる電圧と、前
記基準電圧発生回路の電源電位とを比較し、その比較差
が一定となるように前記基準電圧発生回路の電源電位を
制御する構成とされる。また、前記基準電圧の変動幅を
減増させる回路手段は、前記定電流回路の前記抵抗に加
わる電圧と前記基準電圧発生回路の電源電位とを比較し
てその差電圧を増幅して出力する差動増幅回路と、この
差動増幅回路の出力に基づいて前記分圧回路により分圧
される電位を変化させるボルテージホロア構成のオペレ
ーショナルアンプとで構成されることが好ましい。
電流制御用の抵抗を備えたカレントミラー回路よりなる
定電流回路と、前記定電流回路により充放電動作される
コンデンサと、高電位と低電位との間で変動する基準電
圧を発生させる基準電圧発生回路と、前記コンデンサの
充電電圧と前記基準電圧発生回路で発生される基準電圧
とを比較し、前記充電電圧が前記基準電圧の変動範囲内
から外れたときに前記コンデンサを充電または放電させ
る信号を出力するコンパレータとを備える発振回路にお
いて、前記基準電圧発生回路は、前記定電流回路の前記
抵抗の抵抗値の増減に基づいて前記コンデンサの充放電
電流が減増するのに対応して、前記高電位側と低電位側
の基準電圧の変動幅を減増する回路手段を備えることを
特徴とする。ここで、前記基準電圧発生回路は、その電
源電圧を分圧して前記基準電圧を発生させる分圧回路と
して構成され、前記基準電圧の変動幅を減増させる回路
手段は、前記定電流回路の前記抵抗に加わる電圧と、前
記基準電圧発生回路の電源電位とを比較し、その比較差
が一定となるように前記基準電圧発生回路の電源電位を
制御する構成とされる。また、前記基準電圧の変動幅を
減増させる回路手段は、前記定電流回路の前記抵抗に加
わる電圧と前記基準電圧発生回路の電源電位とを比較し
てその差電圧を増幅して出力する差動増幅回路と、この
差動増幅回路の出力に基づいて前記分圧回路により分圧
される電位を変化させるボルテージホロア構成のオペレ
ーショナルアンプとで構成されることが好ましい。
【０００７】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図１は本発明の発振回路の回
路図である。発振周期を決定するための充放電可能なコ
ンデンサ１０と、電源電位ＶＤＤに基づいて定電流を発
生し、この定電流で前記コンデンサ１０を充電し、かつ
これを放電するための定電流回路１００と、前記電源電
位ＶＤＤと前記定電流回路１００で発生される電位とに
基づいて基準電圧ＶＲを発生させる基準電圧発生回路１
０１と、前記基準電圧ＶＲと前記コンデンサ１０の一端
部のＡ点の電位ＶＡとに基づいてコンデンサ１０の充放
電を制御し、かつ同時に発振出力を出力するコンパレー
タ１６とを備えている。
図面を参照して説明する。図１は本発明の発振回路の回
路図である。発振周期を決定するための充放電可能なコ
ンデンサ１０と、電源電位ＶＤＤに基づいて定電流を発
生し、この定電流で前記コンデンサ１０を充電し、かつ
これを放電するための定電流回路１００と、前記電源電
位ＶＤＤと前記定電流回路１００で発生される電位とに
基づいて基準電圧ＶＲを発生させる基準電圧発生回路１
０１と、前記基準電圧ＶＲと前記コンデンサ１０の一端
部のＡ点の電位ＶＡとに基づいてコンデンサ１０の充放
電を制御し、かつ同時に発振出力を出力するコンパレー
タ１６とを備えている。
【０００８】前記定電流回路１００及び基準電圧発生回
路１０１の詳細な構成について説明する。前記定電流回
路はＰチャネルトランジスタ１，２，３とＮチャネルト
ランジスタ４，５とでカレントミラー回路を構成し、か
つこの定電流を制御する抵抗６が設けられる。また、前
記コンデンサ１０の充放電を切り換えるためのＰチャネ
ルトランジスタ７とＮチャネルトランジスタ８が設けら
れており、これらＰチャネルトランジスタ７とＮチャネ
ルトランジスタ８の接続端であるＡ点の電位ＶＡで前記
コンデンサ１０を充電する。
路１０１の詳細な構成について説明する。前記定電流回
路はＰチャネルトランジスタ１，２，３とＮチャネルト
ランジスタ４，５とでカレントミラー回路を構成し、か
つこの定電流を制御する抵抗６が設けられる。また、前
記コンデンサ１０の充放電を切り換えるためのＰチャネ
ルトランジスタ７とＮチャネルトランジスタ８が設けら
れており、これらＰチャネルトランジスタ７とＮチャネ
ルトランジスタ８の接続端であるＡ点の電位ＶＡで前記
コンデンサ１０を充電する。
【０００９】また、前記基準電圧発生回路１０１は、Ｆ
点の電位ＶＦを分圧して基準電圧としてのＲ点の電位Ｖ
Ｒを発生するための抵抗１２，１３，１４と、前記Ｆ点
の電位ＶＦを電源電位ＶＤＤに基づいて発生させるボル
テージホロアのオペレーションアンプ９およびＰチャネ
ルトランジスタ１１と、前記抵抗１４と並列に接続され
たＮチャネルトランジスタ１５とを備えている。このＮ
チャネルトランジスタ１５は、前記基準電圧ＶＲをＶ
Ｒ’に変化させてヒステリシスをつくるためのものであ
る。また、このオペレーショナルアンプ９の入力端であ
るＥ点の電位ＶＥを発生させるために、抵抗１７〜２０
とオペレーショナルアンプ２１とで構成される差動アン
プ回路２２を備えており、この差動アンプ回路２２は、
前記定電流回路１００のＣ点の電位ＶＣと電源電位ＶＤ
Ｄを比較してその差電圧を増幅して出力端であるＥ点に
電圧ＶＥとして出力する。
点の電位ＶＦを分圧して基準電圧としてのＲ点の電位Ｖ
Ｒを発生するための抵抗１２，１３，１４と、前記Ｆ点
の電位ＶＦを電源電位ＶＤＤに基づいて発生させるボル
テージホロアのオペレーションアンプ９およびＰチャネ
ルトランジスタ１１と、前記抵抗１４と並列に接続され
たＮチャネルトランジスタ１５とを備えている。このＮ
チャネルトランジスタ１５は、前記基準電圧ＶＲをＶ
Ｒ’に変化させてヒステリシスをつくるためのものであ
る。また、このオペレーショナルアンプ９の入力端であ
るＥ点の電位ＶＥを発生させるために、抵抗１７〜２０
とオペレーショナルアンプ２１とで構成される差動アン
プ回路２２を備えており、この差動アンプ回路２２は、
前記定電流回路１００のＣ点の電位ＶＣと電源電位ＶＤ
Ｄを比較してその差電圧を増幅して出力端であるＥ点に
電圧ＶＥとして出力する。
【００１０】次に図１の発振回路の動作について説明す
る。まず、Ｐチャネルトランジスタ７がオンしている場
合から説明する。Ｐチャネルトランジスタ１，２，３の
トランジスタサイズが同じ時、Ｐチャネルトランジスタ
１で流れる電流と同じ電流がＰチャネルトランジスタ３
を流れコンデンサ１０を充電する。コンデンサ１０が充
電されていくとＡ点の電位ＶＡがコンパレータ１６の基
準電圧ＶＲを超えるまで上昇する。電位ＶＡが基準電圧
ＶＲを超えると、コンパレータ１６が反転しＮチャネル
トランジスタ１５がオンして基準電圧ＶＲをＶＲ’に下
げ、同時にＮチャネルトランジスタ８がオンし、Ｐチャ
ネルトランジスタ７がオフしてコンデンサ１０は一定電
流で放電を始める。そして、今度はＡ点の電位ＶＡが低
下され始め、この電位ＶＡがＶＲ’以下まで低下される
と、再びコンパレータ１６が反転し、Ｐチャネルトラン
ジスタ７がオンし、Ｎチャネルトランジスタ８がオフ
し、初期の状態となってコンデンサ１０の充電を開始す
る。以降は、この動作を繰り返すことで、コンパレータ
１６からＯＵＴに発振出力が出力される。この時の電位
ＶＡと基準電圧ＶＲ及びＮチャネルトランジスタ１５が
オンした時の基準電圧ＶＲ’と、そのときのＯＵＴの波
形を図２（ａ）に示す。
る。まず、Ｐチャネルトランジスタ７がオンしている場
合から説明する。Ｐチャネルトランジスタ１，２，３の
トランジスタサイズが同じ時、Ｐチャネルトランジスタ
１で流れる電流と同じ電流がＰチャネルトランジスタ３
を流れコンデンサ１０を充電する。コンデンサ１０が充
電されていくとＡ点の電位ＶＡがコンパレータ１６の基
準電圧ＶＲを超えるまで上昇する。電位ＶＡが基準電圧
ＶＲを超えると、コンパレータ１６が反転しＮチャネル
トランジスタ１５がオンして基準電圧ＶＲをＶＲ’に下
げ、同時にＮチャネルトランジスタ８がオンし、Ｐチャ
ネルトランジスタ７がオフしてコンデンサ１０は一定電
流で放電を始める。そして、今度はＡ点の電位ＶＡが低
下され始め、この電位ＶＡがＶＲ’以下まで低下される
と、再びコンパレータ１６が反転し、Ｐチャネルトラン
ジスタ７がオンし、Ｎチャネルトランジスタ８がオフ
し、初期の状態となってコンデンサ１０の充電を開始す
る。以降は、この動作を繰り返すことで、コンパレータ
１６からＯＵＴに発振出力が出力される。この時の電位
ＶＡと基準電圧ＶＲ及びＮチャネルトランジスタ１５が
オンした時の基準電圧ＶＲ’と、そのときのＯＵＴの波
形を図２（ａ）に示す。
【００１１】この発振回路において、抵抗６の値が変動
した場合を考える。抵抗６の変動に伴うＶＣの電位と電
流の変動特性を示す図３を参照すると、抵抗６の値が拡
散のばらつきで１７０ＫΩから２４０ＫΩへ変動した場
合、電位ＶＣは定電流回路を構成するＰチャネルトラン
ジスタ１，２，３のＶTPが−１．０Ｖのとき、２．８Ｖ
から３．０Ｖへ変動する。この時、Ｐチャネルトランジ
スタ１を流れる電流は１７μＡから１２μＡへ減少す
る。この電位ＶＣとＶＤＤの電位を高圧回路で構成され
た差動アンプ回路２２で差電圧を増幅し、ボルテージホ
ロアのオペレーショナルアンプ９によって出力Ｅ点の電
位ＶＥと、その出力Ｆ点の電位ＶＦを同じ値にする。こ
れにより、抵抗６の値が大きくなった場合には電位ＶＦ
が下がり、その結果として図２（ｂ）に示すように、基
準電圧ＶＲとＶＲ’の変動幅が小さくなり、また充放電
電流も減少しているため、発振周期が長くなることはな
く、一定に保たれる。
した場合を考える。抵抗６の変動に伴うＶＣの電位と電
流の変動特性を示す図３を参照すると、抵抗６の値が拡
散のばらつきで１７０ＫΩから２４０ＫΩへ変動した場
合、電位ＶＣは定電流回路を構成するＰチャネルトラン
ジスタ１，２，３のＶTPが−１．０Ｖのとき、２．８Ｖ
から３．０Ｖへ変動する。この時、Ｐチャネルトランジ
スタ１を流れる電流は１７μＡから１２μＡへ減少す
る。この電位ＶＣとＶＤＤの電位を高圧回路で構成され
た差動アンプ回路２２で差電圧を増幅し、ボルテージホ
ロアのオペレーショナルアンプ９によって出力Ｅ点の電
位ＶＥと、その出力Ｆ点の電位ＶＦを同じ値にする。こ
れにより、抵抗６の値が大きくなった場合には電位ＶＦ
が下がり、その結果として図２（ｂ）に示すように、基
準電圧ＶＲとＶＲ’の変動幅が小さくなり、また充放電
電流も減少しているため、発振周期が長くなることはな
く、一定に保たれる。
【００１２】なお、前記した発振回路では、Ｐチャネル
トランジスタ１，２，３のＶTPにばらつきが生じている
場合でも、このばらつきに伴って電位ＶＣが変動するた
め、抵抗６の変動と同じように動作し、発振周期が一定
に保たれる。
トランジスタ１，２，３のＶTPにばらつきが生じている
場合でも、このばらつきに伴って電位ＶＣが変動するた
め、抵抗６の変動と同じように動作し、発振周期が一定
に保たれる。
【００１３】なお、図１の回路におけるＰチャネルトラ
ンジスタ１１はＮチャネルトランジスタで構成すること
も可能である。
ンジスタ１１はＮチャネルトランジスタで構成すること
も可能である。
【００１４】
【発明の効果】以上説明したように本発明は、発振周期
を設定するためのコンデンサを充放電する定電流回路
と、高電位と低電位との間で変動する基準電圧を発生さ
せる基準電圧発生回路と、前記コンデンサの充電電圧と
基準電圧との比較に基づいてコンデンサの充放電動作を
切り替える信号を出力するコンパレータとを備えてお
り、前記基準電圧発生回路には、定電流回路の定電流制
御用の抵抗の抵抗値の増減により生じる電流の減増に基
づいて基準電圧の変動幅を減増させる回路手段を備えて
いるので、定電流回路を構成する抵抗の抵抗値のばらつ
きによって電流が変動された場合でも、これに追従して
基準電圧の変動幅も変化されるため、常にコンデンサの
充放電動作周期、すなわち発振周期を一定に保ち、安定
した発振出力を確保することができる。
を設定するためのコンデンサを充放電する定電流回路
と、高電位と低電位との間で変動する基準電圧を発生さ
せる基準電圧発生回路と、前記コンデンサの充電電圧と
基準電圧との比較に基づいてコンデンサの充放電動作を
切り替える信号を出力するコンパレータとを備えてお
り、前記基準電圧発生回路には、定電流回路の定電流制
御用の抵抗の抵抗値の増減により生じる電流の減増に基
づいて基準電圧の変動幅を減増させる回路手段を備えて
いるので、定電流回路を構成する抵抗の抵抗値のばらつ
きによって電流が変動された場合でも、これに追従して
基準電圧の変動幅も変化されるため、常にコンデンサの
充放電動作周期、すなわち発振周期を一定に保ち、安定
した発振出力を確保することができる。
【図１】本発明の発振回路の実施形態の回路図である。
【図２】図１の発振回路における抵抗の変動前後の各部
の電位とＯＵＴ波形を示す図である。
の電位とＯＵＴ波形を示す図である。
【図３】定電流回路を構成する抵抗、トランジスタのば
らつきによる電位変動を説明するための特性図である。
らつきによる電位変動を説明するための特性図である。
【図４】従来の発振回路の一例の回路図である。
【図５】図４の回路における抵抗の変動前後の各部の電
位とＯＵＴ波形を示す図である。
位とＯＵＴ波形を示す図である。
１，２，３，７，１１ Ｐチャネルトランジスタ ４，５，８，１５ Ｎチャネルトランジスタ ６ 抵抗 ９ オペアンプ １２，１３，１４ 抵抗 １６ コンパレータ ２２ 差動アンプ回路 １００ 定電流回路 １０１ 基準電圧発生回路
Claims (4)
- 【請求項１】 定電流制御用の抵抗を備えたカレントミ
ラー回路よりなる定電流回路と、前記定電流回路により
充放電動作されるコンデンサと、高電位と低電位との間
で変動する基準電圧を発生させる基準電圧発生回路と、
前記コンデンサの充電電圧と前記基準電圧発生回路で発
生される基準電圧とを比較し、前記充電電圧が前記基準
電圧の変動範囲内から外れたときに前記コンデンサを充
電または放電させる信号を出力するコンパレータとを備
える発振回路において、前記基準電圧発生回路は、前記
定電流回路の前記抵抗の抵抗値の増減に基づいて前記コ
ンデンサの充放電電流が減増するのに対応して、前記高
電位側と低電位側の基準電圧の変動幅を減増する回路手
段を備えることを特徴とする発振回路。 - 【請求項２】 前記基準電圧発生回路は、その電源電圧
を分圧して前記基準電圧を発生させる分圧回路として構
成され、前記基準電圧の変動幅を減増させる回路手段
は、前記定電流回路の前記抵抗に加わる電圧と、前記基
準電圧発生回路の電源電位とを比較し、その比較差が一
定となるように前記基準電圧発生回路の電源電位を制御
する構成とされる請求項１記載の発振回路。 - 【請求項３】 前記基準電圧の変動幅を減増させる回路
手段は、前記定電流回路の前記抵抗に加わる電圧と前記
基準電圧発生回路の電源電位とを比較してその差電圧を
増幅して出力する差動増幅回路と、この差動増幅回路の
出力に基づいて前記分圧回路により分圧される電位を変
化させるボルテージホロア構成のオペレーショナルアン
プとで構成される請求項２記載の発振回路。 - 【請求項４】 前記定電流回路と基準電圧発生回路の電
源は同一電源である請求項３記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09035797A JP3141810B2 (ja) | 1997-02-20 | 1997-02-20 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09035797A JP3141810B2 (ja) | 1997-02-20 | 1997-02-20 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233657A JPH10233657A (ja) | 1998-09-02 |
| JP3141810B2 true JP3141810B2 (ja) | 2001-03-07 |
Family
ID=12451918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09035797A Expired - Fee Related JP3141810B2 (ja) | 1997-02-20 | 1997-02-20 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141810B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3742230B2 (ja) | 1998-08-28 | 2006-02-01 | 株式会社東芝 | 電流発生回路 |
| US6778008B2 (en) * | 2002-08-30 | 2004-08-17 | Koninklijke Philips Electronics N.V. | Process-compensated CMOS current reference |
| JP2005117140A (ja) * | 2003-10-03 | 2005-04-28 | Nec Electronics Corp | 発振回路及びそれを備える半導体集積回路 |
| JP2006352384A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 集積回路内蔵発振器 |
| JP4932322B2 (ja) * | 2006-05-17 | 2012-05-16 | オンセミコンダクター・トレーディング・リミテッド | 発振回路 |
| JP4495695B2 (ja) * | 2006-06-09 | 2010-07-07 | ザインエレクトロニクス株式会社 | 発振回路 |
| JP7510906B2 (ja) * | 2021-05-21 | 2024-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1997
- 1997-02-20 JP JP09035797A patent/JP3141810B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10233657A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245524A (en) | DC-DC converter of charge pump type | |
| KR101136691B1 (ko) | 정전압 회로 | |
| US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JP4424546B2 (ja) | パルス幅変調回路 | |
| KR0139981B1 (ko) | 일정한 문턱전압을 갖는 히스테리시스 시스템 | |
| WO2007142301A1 (ja) | 発振回路 | |
| JPH07321608A (ja) | 時間を安定化された出力パルスを発生する回路 | |
| JPH10233657A (ja) | 発振回路 | |
| US7671642B2 (en) | Amplitude controlled sawtooth generator | |
| JP3912224B2 (ja) | 三角波発振回路 | |
| JPH0917180A (ja) | 半導体素子の基板電圧調整装置 | |
| US5939902A (en) | Integrating circuit internally included in semiconductor device | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
| JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
| KR100314165B1 (ko) | 펄스 발생 장치 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP2999781B2 (ja) | 発振回路 | |
| JP3671773B2 (ja) | 発振回路 | |
| JP7629490B1 (ja) | 発振回路 | |
| JP3408006B2 (ja) | 発振回路 | |
| JPH1032926A (ja) | 電源電圧制御回路 | |
| JPH11306778A (ja) | 電圧調整回路 | |
| JP4810132B2 (ja) | 遅延回路およびリップルコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |