JPH1032926A - 電源電圧制御回路 - Google Patents

Abstract

(57)【要約】 【課題】複数の電池の相互接続を切り換え、任意の電源
電圧を安定に供給する。 【解決手段】制御信号Ｓ，ＳＢの制御により複数の電池
の相互接続を切り換えその出力電圧を平準化し電源電圧
ＶＤＤを供給する電源電圧発生回路ＰＳと、電源電圧Ｖ
ＤＤに対応したデューティ比をもつパルス信号を発生し
制御信号Ｓ，ＳＢとして出力するパルス変換回路ＶＰＣ
と、を備え、供給対象の回路ＬＤに電源電圧ＶＤＤを供
給している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源電圧制御回路に
関し、特に電池を電源とする携帯電気機器などの電源電
圧制御回路に関する。

【０００２】

【従来の技術】従来、この種の電源電圧制御回路は、電
池を電源とし任意の定電圧を安定に供給するため、携帯
電気機器などに広く用いられている。たとえば、図１８
は、特開平４−２９５３１号公報，実開昭５８−１８３
０４３号公報に記載されている従来の電源電圧制御回路
を示す回路図である。この従来の電源電圧制御回路は、
２本の電池Ｂ３，Ｂ４の直並列接続を切り換える切換え
回路ＳＷＴと、電源電圧Ｖｏを検知する電圧検知回路Ｖ
Ｄ２と、を備え、主に、電池の使用寿命を延ばすこと，
および使用限界に来ていることを警告することを目的と
している。すなわち、最初、電池が新しい期間、電池を
並列接続で使用し、その後、電源電圧Ｖｏが低下してく
ると、電圧検知回路ＶＤ２で電圧の低下を検知し、その
結果を切換え回路ＳＷＴに入力して直列接続に切り換
え、再度電圧Ｖｏを上げることにより、電池の使用寿命
を延ばしている。

【０００３】また、図１９は、特公昭６３−６１６７８
号公報に記載されている他の従来の電源電圧制御回路を
示す回路図である。この従来の電源電圧制御回路は、単
数の電池Ｂ５の電圧から電圧変換する回路であり、容量
ＣＰ１，ＣＰ２と、ＭＯＳトランジスタによる切換え回
路ＳＷ１〜ＳＷ７と、を備え、これら切換え回路ＳＷ１
〜ＳＷ７を周期的な信号などで切り換えることにより、
電池電圧Ｖ（Ｂ５）の約２倍の昇圧電圧および電池電圧
の約１／２倍の降圧電圧を得ることができる。すなわ
ち、図２０（ａ），（ｂ）に示すように、最初、直列接
続した容量ＣＰ１，ＣＰ２を電池Ｂ５に接続し電荷を蓄
積し、その後、切換え回路で容量ＣＰ１，ＣＰ２を電池
Ｂ５から切り離し並列接続に変えることにより、電池電
圧の約１／２倍の電圧を端子Ｖｏ２から得る事ができ
る。

【０００４】また、図２０（ｃ），（ｄ）に示すよう
に、最初、容量ＣＰ２を電池Ｂ５に接続し電荷を蓄積
し、その後、切換え回路で容量ＣＰ２を電池Ｂ５に直列
接続することにより、電池電圧の約２倍の電圧を端子Ｖ
ｏ１から得ることができるようになっている。このと
き、図２０（ｃ）の状態で、容量ＣＰ１は、端子Ｖｏ１
の出力電圧を電池電圧Ｂ５の約２倍に保持する役割を担
っている。

【０００５】この電源電圧制御回路は、主に、高い電圧
を発生するリチウム電池などの電池電源を想定し、負荷
となる回路が高い電圧を必要としない場合、約１／２倍
の電池電圧で使用することにより消費電力の低減をはか
り、逆に、負荷となる回路が高い電圧または大電流を必
要とする場合、約２倍の電池電圧で使用することにより
回路の動作不良をなくすようにしている。

【０００６】

【発明が解決しようとする課題】しかし、上述した従来
の電源電圧制御回路では、供給する電源電圧を電池電圧
の１／２倍，２倍および１倍の電圧にしか変化させるこ
とができず、任意の電圧を出力できないという欠点があ
る。

【０００７】したがって、本発明の目的は、複数の電池
の相互接続を切り換え、任意の電源電圧を安定に供給す
ることにある。

【０００８】

【課題を解決するための手段】そのため、本発明は、複
数の電池の相互接続を制御信号により直列または並列接
続に切り換える直並列切換回路を有し電源電圧を制御お
よび供給する電源電圧制御回路において、前記直並列切
換回路の出力電圧を平準化し前記電源電圧を供給する電
源電圧発生回路と、前記電源電圧に対応したデューティ
比をもつパルス信号を発生し前記制御信号として出力す
るパルス変換回路と、を備えている。

【０００９】また、前記電源電圧発生回路が、前記複数
の電池と、前記直並列切換回路と、その出力電圧を平準
化するフィルタ回路と、を備えている。

【００１０】さらに、前記パルス変換回路が、前記電源
電圧に対応して発振周波数が変化する可変発振回路と、
この可変発振器の出力を入力し前記電源電圧に対応して
パルス幅を変換するパルス幅変換回路と、を備えてい
る。

【００１１】または、前記パルス変換回路が、定周波数
の発振信号を出力する定周波発振回路と、前記電源電圧
をレベル変換するレベル変換回路と、このレベル変換回
路の出力および前記発振信号を比較しこの比較結果を前
記制御信号として出力する比較回路と、を備えている。

【００１２】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明の電源電圧制御回路の実
施形態１を示すブロック図である。図１を参照すると、
本実施形態の電源電圧制御回路は、制御信号Ｓ，ＳＢの
制御により複数の電池の相互接続を切り換えその出力電
圧を平準化し電源電圧ＶＤＤを供給する電源電圧発生回
路ＰＳと、電源電圧ＶＤＤに対応したデューティ比をも
つパルス信号を発生し制御信号Ｓ，ＳＢとして出力する
パルス変換回路ＶＰＣと、を備え、供給対象の回路ＬＤ
に電源電圧ＶＤＤを供給している。図２および図３は、
これら電源電圧発生回路ＰＳおよびパルス変換回路ＶＰ
Ｃの詳細構成例をそれぞれ示すブロック図である。

【００１３】図２を参照すると、電源電圧発生回路ＰＳ
は、さらに、複数の電池Ｂ１，Ｂ２と、複数の電池Ｂ
１，Ｂ２の相互接続を制御信号Ｓ，ＳＢにより直列また
は並列接続に切り換えるスイッチ回路ＳＷと、その出力
端子９の出力電圧を平準化し電源電圧ＶＤＤを出力する
フィルタ回路ＬＰＦと、を備えている。電池Ｂ１の負の
電極は接地電位ＧＮＤに接続され、電池Ｂ１，Ｂ２の両
端はスイッチ回路ＳＷに接続されている。また、スイッ
チ回路ＳＷは、制御信号Ｓ，ＳＢを入力し電池Ｂ１，Ｂ
２の相互接続を切り換え、電池Ｂ２の正の電極を出力端
子９とし出力電圧を出力する。フィルタ回路ＬＰＦは、
スイッチ回路ＳＷの出力電圧Ｖ３を入力および平準化
し、端子１２，３から電源電圧ＶＤＤとして出力する。

【００１４】図３を参照すると、パルス変換回路ＶＰＣ
は、さらに、電源電圧に対応して発振周波数が変化する
可変発振回路ＶＦＣと、この可変発振器ＶＦＣの出力Ｖ
４を入力し電源電圧ＶＤＤに対応してパルス幅を変換す
るパルス幅変換回路ＦＰＣと、を備えている。本実施形
態のパルス幅変換回路ＦＰＣは、電源電圧ＶＤＤに対し
て、ハイレベル側のパルス幅を変化させず、ロウレベル
側のパルス幅のみを変換する。電源電圧ＶＤＤは、端子
４を通して可変発振回路ＶＦＣとパルス幅変換回路ＦＰ
Ｃとに入力され、可変発振回路ＶＦＣの出力Ｖ４は、パ
ルス幅変換回路ＦＰＣに入力されている。パルス幅変換
回路ＦＰＣの出力は、端子１６，１７および５，６を通
して、制御信号Ｓ，ＳＢとして出力されている。

【００１５】次に、図１〜図３およびその動作の説明図
を参照し、本実施形態の電源電圧制御回路の動作につい
て説明する。

【００１６】図４は、図１の電源電圧制御回路の動作を
説明する説明図である。図４の各波形は、電源電圧ＶＤ
Ｄまたは制御信号Ｓを示す。制御信号ＳＢは制御信号Ｓ
の相補信号であるので省略されている。本実施形態の電
源電圧制御回路の電源電圧ＶＤＤは、制御信号Ｓ，ＳＢ
により帰還がかかり、電源電圧ＶＤＤが予め設定された
一定電圧になるように動作する。図４の矢印（ａ）〜
（ｄ）は、その帰還ループの動作順を示す。すなわち、
電源電圧ＶＤＤが大きくなると、矢印（ｂ）のようにパ
ルス変換回路ＶＰＣによって制御信号Ｓのパルス幅比ま
たはパルス数が減少し、制御信号Ｓ，ＳＢのパルス数が
減少すると、電源電圧発生回路回路ＰＳにより、矢印
（ｃ）のように電源電圧ＶＤＤが小さくなる。また、電
源電圧ＶＤＤが小さくなると、パルス変換回路ＶＰＣに
より、矢印（ｄ）のように制御信号Ｓのパルス数が増加
し、制御信号Ｓ，ＳＢのパルス数が増加すると、矢印
（ａ）のように電源電圧ＶＤＤが大きくなる。

【００１７】また、図５は、図２の電源電圧発生回路Ｐ
Ｓの動作を説明する説明図である。図５の各波形は、図
２の電源電圧発生回路ＰＳにおける制御信号Ｓと、それ
に対するスイッチ回路ＳＷの出力電圧Ｖ３および電源電
圧ＶＤＤと、を示す。本実施形態の電源電圧制御回路に
おけるスイッチ回路ＳＷは、制御信号Ｓがハイレベルの
とき電池Ｂ１、Ｂ２を直列接続にし、制御信号Ｓがロウ
レベルのとき電池Ｂ１，Ｂ２を並列接続にするように動
作する。従って、スイッチ回路ＳＷの出力電圧Ｖ３は、
制御信号Ｓがハイレベルのときに大きくなり、制御信号
Ｓがロウレベルのときに小さくなる。積分回路またはフ
ィルタ回路ＬＰＦは、このスイッチ回路ＳＷの出力電圧
Ｖ３を平準化して出力するため、パルス幅比ＰＷ１／Ｐ
Ｗ２に比例した電源電圧ＶＤＤを出力するように動作す
る。図５（ａ）は、ＶＤＤが高電位を出力するように設
定してある場合の波形であり、パルス幅比が大きくなる
ためＶＤＤも高電位になっている。図５（ｂ）は、ＶＤ
Ｄが低電位を出力するように設定してある場合の波形で
あり、パルス幅比が小さくなるためＶＤＤが低電位にな
っている。

【００１８】さらに、図６は、図３のパルス変換回路Ｖ
ＰＣの動作を説明する説明図である。図６の各波形は、
図３のパルス変換回路ＶＰＣにおける電源電圧ＶＤＤ
と、それに対する可変発振回路ＶＦＣの発振出力Ｖ４お
よび制御信号Ｓと、を示す。本実施形態の電源電圧制御
回路におけるパルス変換回路ＶＰＣは、電源電圧ＶＤＤ
を検知し制御信号Ｓ，ＳＢに帰還をかける回路であり、
図６（ａ）に示すように電源電圧ＶＤＤが低い場合は可
変発振回路ＶＦＣにより発振出力Ｖ４の周波数を高く
し、発振出力Ｖ４がパルス幅変換回路ＦＰＣに入力され
ることにより、ハイレベル側のパルス幅比が大きくなる
ように変換される。また図６（ｂ）に示すように電源電
圧ＶＤＤが低い場合は可変発振回回路ＶＦＣによって発
振出力Ｖ４の周波数が低くなり、発振出力Ｖ４がパルス
幅変換回路ＦＰＣに入力されることにより、ハイレベル
側のパルス幅比が小さくなるように変換される。

【００１９】なお、図４から図６の説明において、図５
の（ａ），（ｂ）は、それぞれ図４の（ａ），（ｃ）の
変換に相当し、図６の（ａ），（ｂ）は、それぞれ図４
の（ｄ），（ｂ）の変換に相当する。

【００２０】本実施形態の電源電圧制御回路では、図４
に示すように、パルス幅変換回路ＦＰＣは、電源電圧Ｖ
ＤＤに対して、制御信号Ｓ，ＳＢのハイレベル側のパル
ス幅ＰＷ１を変化させず、パルスの周期が変化すること
でロウレベル側のパルス幅ＰＷ２のみを変換する。その
結果、電源電圧ＶＤＤに対してデューティ比が変化し、
電池Ｂ１，Ｂ２の直列接続と並列接続の比率を変化させ
ている。次に、本発明の電源電圧制御回路の実施形態２
として、制御信号のパルス周期を変化させずデューティ
比を変化させ、電池Ｂ１，Ｂ２の直列接続と並列接続の
比率を変化させる方法を示す。

【００２１】図７は、本発明の電源電圧制御回路の実施
形態２におけるパルス変換回路ＶＰＣを示すブロック図
である。本実施形態の電源電圧制御回路における他ブロ
ックは、図１，図２と同じであり重複説明を省略する。

【００２２】図７を参照すると、本実施形態の電源電圧
制御回路におけるパルス変換回路ＶＰＣは、定周波数の
発振信号Ｖ８を出力する定周波発振回路ＦＧと、電源電
圧ＶＤＤをレベル変換するレベル変換回路ＬＣと、この
レベル変換回路ＬＣの出力Ｖ７および発振信号Ｖ８を比
較しこの比較結果を制御信号Ｓ，ＳＢとして出力する比
較回路ＤＥＴと、を備えている。

【００２３】定周波発振回路ＦＧは、電源電圧ＶＤＤに
よらずほぼ一定の周波数の発振信号Ｖ８を発生してい
る。レベル変換回路ＬＣは、電源電圧ＶＤＤを検知し、
電源電圧ＶＤＤに比例した出力電圧Ｖ７を出力するもの
であり、ここでは電源電圧ＶＤＤをレベルシフトし増幅
するものとして説明している。これら出力電圧Ｖ７，発
振信号Ｖ８が比較回路ＤＥＴに入力されると、発振信号
Ｖ８に対して出力電圧Ｖ７が比較しきい値電圧として機
能するため、出力電圧Ｖ７のレベルが変化することで、
比較回路ＤＥＴの出力である制御信号Ｓ，ＳＢのデュー
ティ比が変化するように動作する。

【００２４】図８は、本実施形態の電源電圧制御回路の
動作を説明する説明図である。図８の各波形は、電源電
圧ＶＤＤまたは制御信号Ｓを示す。制御信号ＳＢは制御
信号Ｓの相補信号であるので省略されている。図４の実
施形態１の電源電圧制御回路の帰還動作と同じく、電源
電圧ＶＤＤは、制御信号Ｓ，ＳＢにより帰還がかかり、
電源電圧ＶＤＤが予め設定された一定電圧になるように
動作する。図８の矢印（ａ）〜（ｄ）は、その帰還ルー
プの動作順を示す。すなわち、電源電圧ＶＤＤが大きく
なると、矢印（ｂ）のようにパルス変換回路ＶＰＣによ
って制御信号Ｓのパルス幅ＰＷ１が狭くなり、制御信号
Ｓ，ＳＢのパルス幅ＰＷ１が狭くなると、電源電圧発生
回路回路ＰＳにより、矢印（ｃ）のように電源電圧ＶＤ
Ｄが小さくなる。また、電源電圧ＶＤＤが小さくなる
と、パルス変換回路ＶＰＣにより、矢印（ｄ）のように
制御信号Ｓのパルス幅ＰＷ１が広くなり、制御信号Ｓ，
ＳＢのパルス幅ＰＷ１が広くなると、矢印（ａ）のよう
に電源電圧ＶＤＤが大きくなる。

【００２５】本実施形態の電源電圧制御回路の帰還動作
は、制御信号Ｓが、ここでは、周期が一定のままデュー
ティ比が変化している。パルスデューティ比ＰＷ１／Ｐ
Ｗ２の増減は、図４の実施形態１と同じ方向に変化して
いるので、機能は同じになる。

【００２６】また、図９は、図７のパルス変換回路ＶＰ
Ｃの動作を示す波形図である。図９の各波形は、図７の
パルス変換回路ＶＰＣにおける電源電圧ＶＤＤと、それ
に対するレベル変換回路ＬＣおよび定周波発振回路ＦＧ
の出力Ｖ７およびＶ８，制御信号Ｓと、を示す。図６の
実施形態１のパルス変換回路ＶＰＣの動作と同じく、こ
のパルス変換回路ＶＰＣは、電源電圧ＶＤＤを検知し制
御信号Ｓ，ＳＢに帰還をかける回路である。図９（ａ）
に示すように、電源電圧ＶＤＤが大きい場合には、レベ
ル変換回路ＬＣの出力電圧Ｖ７がそれに比例して大きく
なり、発振信号Ｖ８と比較した出力である制御信号Ｓの
ハイレベル側のパルス幅ＰＷ１が狭くなり、ロウレベル
側のパルス幅ＰＷ２が広くなる。また図９（ｂ）に示す
ように、電源電圧ＶＤＤが小さい場合には、レベル変換
回路ＬＣの出力電圧Ｖ７がそれに比例して小さくなり、
発振信号Ｖ８と比較した出力である制御信号Ｓのパルス
幅ＰＷ１が広くなり、ＰＷ２が狭くなる。これにより、
デューティ比ＰＷ１／ＰＷ２の増減は、図６の実施形態
１と同じになり、同機能を有することが判る。

【００２７】これら実施形態の電源電圧制御回路は、複
数の電池またはそれと同等の働きをする電源がある場
合、それら電池を並列接続したときの電圧値から直列接
続したときの電圧値までの範囲内で、任意の電源電圧を
発生することができる。すなわち、図１において、電源
電圧発生回路ＰＳおよびパルス変換回路ＶＰＣの設定に
より、供給電源電圧ＶＤＤが、図２に示してある電池Ｂ
１，Ｂ２の電圧値Ｖ（Ｂ１）またはＶ（Ｂ２）の値から
Ｖ（Ｂ１）＋Ｖ（Ｂ２）までの値の範囲において、任意
の電源電圧ＶＤＤを設定できる。

【００２８】

【実施例】次に、上述の実施形態１，２の電源電圧制御
回路における各ブロックについて、さらに具体的な図面
を参照して詳細に説明する。

【００２９】図１０は、実施形態１の電源電圧制御回路
における図２の電源電圧発生回路ＰＳ内のスイッチ回路
ＳＷ，フィルタ回路ＬＰＦの実施例を示す回路図であ
る。

【００３０】スイッチ回路ＳＷは、三つのリレー素子Ｓ
１，Ｓ２，Ｓ３から構成されており、各リレー素子Ｓ
１，Ｓ２，Ｓ３は直列に接続されている。また、リレー
素子Ｓ１とＳ２の接続点が電池Ｂ１の一方の電極に接続
され、リレー素子Ｓ２とＳ３の接続点が電池Ｂ２の一方
の電極に接続されており、リレー素子Ｓ１の他端が電池
Ｂ２の他方の電極に接続され、リレー素子Ｓ３の他端が
Ｂ１の他方の電極すなわち接地電位ＧＮＤに接続されて
いる。リレー素子Ｓ１，Ｓ３は制御信号ＳＢがハイレベ
ルのときオンし、電位Ｖ１とＶ３が同電位となり、電位
Ｖ２が接地電位ＧＮＤとなる。リレー素子Ｓ２は制御信
号Ｓがハイレベルのときオンし、電位Ｖ１とＶ２が同電
位となる。電池Ｂ１の発生電圧すなわち電位Ｖ１と接地
電位ＧＮＤ間の電圧をＶ（Ｂ１）とし、電池Ｂ２の発生
電圧すなわち電位Ｖ３とＶ２間の電圧をＶ（Ｂ２）とす
ると、制御信号Ｓ，ＳＢと出力電圧Ｖ３が図５に示すよ
うな波形になることが判る。

【００３１】フィルタ回路ＬＰＦは、抵抗Ｒ１と容量Ｃ
１からなる低域通過フィルタであり、入力信号Ｖ３の平
均電圧を出力するように機能する。この場合、遮断周波
数は入力信号Ｖ３の基本周波数より十分小さくしておく
ことで電圧を平均化することが出来るため、他の構成の
低域通過フィルタを用いても何ら問題ない。また、フィ
ルタ回路ＬＰＦは、電圧平均化機能を有する回路、例え
ば積分回路などを使用することも可能であるのでフィル
タ回路に限定する必要はない。

【００３２】図１１は、実施形態１の電源電圧制御回路
における図２の電源電圧発生回路ＰＳ内のスイッチ回路
ＳＷの他の実施例を示す回路図である。図１０で示した
リレー素子の代わりにＭＯＳトランジスタを用いてスイ
ッチを実現したものである。この回路においても、制御
信号Ｓ，ＳＢがハイレベル，ロウレベルであるとき、ト
ランジスタＰ１，Ｎ２はオフになり、トランジスタＰ
２，Ｎ１はオンになる。またＳ，ＳＢがロウレベル，ハ
イレベルのとき、トランジスタＰ１，Ｎ２はオンにな
り、トランジスタＰ２，Ｎ１はオフになる。これにより
図５に示すような出力電圧Ｖ３の波形が得られる。

【００３３】図１２は、実施形態１の電源電圧制御回路
における図３のパルス変換回路ＶＰＣ内の可変発振回路
ＶＦＣの実施例を示した回路図である。この可変発振回
路ＶＦＣは、入力電圧ＶＤＤを逆の特性の電圧Ｖ５に変
換する電圧変換回路ＶＤと、この逆の特性の電圧Ｖ５を
電流源に入力する可変発振部ＶＦＣ１と、を備え、図６
に示すように、電圧ＶＤＤが大きくなると、電圧Ｖ５が
小さくなりＶ４の周波数が低くなる。また、電圧ＶＤＤ
が小さくなると、電圧Ｖ５が大きくなり、発振信号Ｖ４
の周波数が高くなるように動作する。

【００３４】電圧変換回路ＶＤは、抵抗Ｒ２，Ｒ３，Ｒ
４とＮＭＯＳトランジスタＮ３とから構成され、電源電
圧ＶＤＤと接地電位ＧＮＤ間に直列に接続された抵抗Ｒ
２，Ｒ３により、電源電圧ＶＤＤをレベルシフトしてＮ
３のゲートに入力し、また、抵抗Ｒ４とトランジスタＮ
３とによりインバータを構成し、電源電圧ＶＤＤと逆の
特性の変換電圧Ｖ５を出力している。逆の特性とは、電
源電圧ＶＤＤが大きくなると、変換電圧Ｖ５が小さくな
り、電源電圧ＶＤＤが小さくなると、変換電圧Ｖ５が大
きくなるような特性のことを意味している。従って、電
圧変換回路ＶＤはＶＤＤの値をレベルシフトしインバー
タによって逆の特性にする回路であれば機能することが
出来るものであり、ここに示した回路に限定される必要
性のあるものではない。

【００３５】可変発振部ＶＦＣ１は、電流制御付きのＣ
ＭＯＳのインバータチェーンで構成されている。すなわ
ち、奇数段のインバータ帰還回路とそのインバータに流
れる電流を制御するためのＭＯＳトランジスタにより発
振回路が構成されており、図１２に示すＮＭＯＳトラン
ジスタＮ４，Ｎ５，Ｎ６に入力されるゲート電圧が大き
い場合には、Ｖ４の周波数が高くなり、逆にゲート電圧
が小さい場合には、Ｖ４の周波数は低くなる。この可変
発振部ＶＦＣ１は、三段でインバータチェーンを構成し
ているが、これに制限する必要はなく、奇数段であれば
動作する。また、可変発振部ＶＦＣ１は、電圧によって
周波数が可変できるような発振回路であれば機能するの
で、特に図１２の回路に制限される必要性はない。ま
た、電源電圧ＶＤＤの設定値は回路定数によってあらか
じめ設定されているが、評価や微調整のために電源電圧
ＶＤＤを外部から制御したい場合は、変換電圧Ｖ５を外
部から制御電圧を加えるなどにより可能となる。

【００３６】図１３は、実施形態１の電源電圧制御回路
における図３のパルス変換回路ＶＰＣ内のパルス幅変換
回路ＦＰＣの実施例を示す回路図である。このパルス幅
変換回路ＦＰＣは、奇数段のＣＭＯＳインバータで構成
され入力信号Ｖ４を遅延し反転した信号Ｖ６を出力する
遅延回路ＤＬと、ＣＭＯＳトランジスタで構成され入力
信号Ｖ４および信号Ｖ６を入力し制御信号Ｓ，ＳＢを出
力するＡＮＤ／ＮＡＮＤ回路ＰＤと、を備えている。こ
のパルス幅変換回路ＦＰＣは、入力信号Ｖ４の周波数に
応じて制御信号Ｓ，ＳＢとしてパルス信号を発生し、そ
のパルス幅は遅延回路ＤＬの遅延量に等しくなる。遅延
回路ＤＬは、遅延と反転出力の機能を有していれば機能
するものであり、特に図１３に示した回路に限定される
必要はない。また、ＡＮＤ／ＮＡＮＤ回路ＰＤは、例え
ばＯＲ／ＮＯＲ回路，ＥＸＯＲ回路でも代替可能であ
る。

【００３７】図１４は、この図１３のパルス幅変換回路
ＦＰＣの動作を示す波形図である。図１４の各波形は、
入力信号Ｖ４，信号Ｖ６，制御信号Ｓを示す。ブロック
ＤＬの遅延量はＰＷ１に等しくなり、Ｖ４の波長からＰ
Ｗ１をひいた値がＰＷ２となる。ＰＷ１はブロックＤＬ
により変化しないので、入力信号Ｖ４の波長が長くなる
とＰＷ２が大きくなりＶ４の波長が短くなるとＰＷ２が
小さくなる。これによりＶ４の周波数に応じてＰＷ１／
ＰＷ２の値が変化するような動作をする。

【００３８】図１５は、実施形態２の電源電圧制御回路
における図７のパルス変換回路ＶＰＣ内のレベル変換回
路ＬＣの実施例を示す回路図である。このレベル変換回
路ＬＣは、抵抗Ｒ５，Ｒ６からなるＶＤＤ分圧回路とＰ
ＭＯＳトランジスタＰ１２と抵抗Ｒ７とからなるインバ
ータ回路から構成されている。図９に示すように、電源
電圧ＶＤＤが電位Ｖ（Ｂ１）＋Ｖ（Ｂ２）に近づくにつ
れて、変換電圧Ｖ７は電源電圧ＶＤＤに等しくなるよう
になり、電源電圧ＶＤＤが電位Ｖ（Ｂ１）またはＶ（Ｂ
２）に近づくにつれて、変換電圧Ｖ７は接地電位ＧＮＤ
に等しくなるように動作する。

【００３９】図１６は、実施形態２の電源電圧制御回路
における図７のパルス変換回路ＶＰＣ内の定周波発振回
路ＦＧの実施例を示す回路図である。この発振回路ＦＧ
は、ソースおよびゲート電極をダイオード接続したＰＭ
ＯＳトランジスタＰ１６〜Ｐ１８と、ＮＭＯＳトランジ
スタＮ１６〜Ｎ１８と、を電源および接地との間にそれ
ぞれ挿入した奇数段接続のＣＭＯＳインバータチェーン
回路からなる。これらダイオード接続トランジスタＰ１
６〜Ｐ１８，Ｎ１６〜Ｎ１８は、出力振幅幅を縮めるた
めのダイオードである。これは、定周波発振回路ＦＧの
発振出力Ｖ８とレベル変換回路ＬＣの変換出力Ｖ７を比
較する際に、図９に示すように、発振出力Ｖ８の振幅が
変換出力Ｖ７の可変幅に対して小さくなるため、比較感
度が高くなるという効果がある。定周波発振回路ＦＧと
しては、振幅幅をある程度制御できるような発振回路で
あれば、ここに挙げた回路に限定する必要はない。

【００４０】図１７は、実施形態２の電源電圧制御回路
における図７のパルス変換回路ＶＰＣ内の比較回路ＤＥ
Ｔの実施例を示す回路図である。この比較回路ＤＥＴ
は、ＮＭＯＳトランジスタＮ２２〜Ｎ２３，抵抗Ｒ８〜
Ｒ９，電流源ＣＳ１からなる差動増幅回路と、バッファ
回路ＢＵＦ１，ＢＵＦ２と、を備えている。差動増幅回
路に変換出力Ｖ７，発振出力Ｖ８が入力され、その比較
結果をバッファ回路ＢＵＦ１，ＢＵＦ２で十分に増幅し
て、制御信号Ｓ、ＳＢを出力している。この比較回路Ｄ
ＥＴは、図９に示すように、発振出力Ｖ８が変換出力Ｖ
７より大きい場合、制御信号Ｓはハイレベルになるよう
に動作する。

【００４１】

【発明の効果】以上説明したように、本発明による電源
電圧制御回路は、複数の電池を使用しているとき、電池
の相互接続を直列または並列に切り換える割合を制御す
ることにより、直列接続時の出力電圧から並列接続時の
出力電圧にいたるまでの電圧範囲において、任意の電源
電圧を発生し安定に供給できる。

【００４２】また、個々の電池の寿命による個々の電池
の電圧低下に依存せず、一定の電源電圧を安定に供給で
きるなどの効果がある。

【図面の簡単な説明】

【図１】本発明の電源電圧制御回路の実施形態１を示す
ブロック図である。

【図２】図１の電源電圧発生回路ＰＳの詳細構成例をそ
れぞれ示すブロック図である。

【図３】図１のパルス変換回路ＶＰＣの詳細構成例をそ
れぞれ示すブロック図である。

【図４】図１の電源電圧制御回路の動作を説明する説明
図である。

【図５】図２の電源電圧発生回路ＰＳの動作を説明する
説明図である。

【図６】図３のパルス変換回路ＶＰＣの動作を説明する
説明図である。

【図７】本発明の電源電圧制御回路の実施形態２におけ
るパルス変換回路ＶＰＣを示すブロック図である。

【図８】本発明の電源電圧制御回路の実施形態２の動作
を説明する説明図である。

【図９】図７のパルス変換回路ＶＰＣの動作を示す波形
図である。

【図１０】図２のスイッチ回路ＳＷ，フィルタ回路ＬＰ
Ｆの実施例を示す回路図である。

【図１１】図２のスイッチ回路ＳＷの他の実施例を示す
回路図である。

【図１２】図３の可変発振回路ＶＦＣの実施例を示した
回路図である。

【図１３】図３のパルス幅変換回路ＦＰＣの実施例を示
す回路図である。

【図１４】図１３のパルス幅変換回路ＦＰＣの動作を示
す波形図である。。

【図１５】図７のレベル変換回路ＬＣの実施例を示す回
路図である。

【図１６】図７の定周波発振回路ＦＧの実施例を示す回
路図である。

【図１７】図７の比較回路ＤＥＴの実施例を示す回路図
である。

【図１８】従来の一例を示す回路概略図である。

【図１９】、従来の他の例を示す回路図である。

【図２０】図１９における動作を示した回路図である。

【符号の説明】

ＰＳ 電源電圧発生回路 ＶＰＣ パルス変換回路 ＬＤ 電源電圧ＶＤＤの供給対象回路 ＳＷ，ＳＷＴ スイッチ回路 ＬＰＦ フィルタ回路 ＶＦＣ，ＶＦＣ１ 可変発振回路 ＦＰＣ パルス幅変換回路 ＶＤ 電圧変換回路 ＶＤ２ 電圧検知回路 ＤＬ 遅延回路 ＰＤ パルス発生回路 ＬＣ レベル変換回路 ＦＧ 定周波発振回路 ＤＥＴ 比較回路 ＢＵＦ１，ＢＵＦ２ バッファ回路 ＧＮＤ 接地電位 ＶＤＤ 供給電源電圧 Ｓ，ＳＢ 切換え制御信号 Ｖ１〜Ｖ８ 各ノード電圧 Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５ 電池またはそれと同
等の働きをする電源 Ｓ１〜Ｓ３ リレー素子 ＳＷ１〜ＳＷ７ スイッチ Ｐ１〜Ｐ１８ ＰＭＯＳトランジスタ Ｎ１〜Ｎ２３ ＮＭＯＳトランジスタ Ｒ１〜Ｒ９ 抵抗 Ｃ１，ＣＰ１，ＣＰ２ 容量 １〜２９ 各ブロックの入出力端子またはノード

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の電池の相互接続を制御信号により
   直列または並列接続に切り換える直並列切換回路を有し
   電源電圧を制御および供給する電源電圧制御回路におい
   て、前記直並列切換回路の出力電圧を平準化し前記電源
   電圧を供給する電源電圧発生回路と、前記電源電圧に対
   応したデューティ比をもつパルス信号を発生し前記制御
   信号として出力するパルス変換回路と、を備えることを
   特徴とする電源電圧制御回路。
2. 【請求項２】 前記電源電圧発生回路が、前記複数の電
   池と、前記直並列切換回路と、その出力電圧を平準化す
   るフィルタ回路と、を備える、請求項１記載の電源電圧
   制御回路。
3. 【請求項３】 前記パルス変換回路が、前記電源電圧に
   対応して発振周波数が変化する可変発振回路と、この可
   変発振回路の出力を入力し前記電源電圧に対応してパル
   ス幅を変換するパルス幅変換回路と、を備える、請求項
   １または２記載の電源電圧制御回路。
4. 【請求項４】 前記パルス変換回路が、定周波数の発振
   信号を出力する定周波発振回路と、前記電源電圧をレベ
   ル変換するレベル変換回路と、このレベル変換回路の出
   力および前記発振信号を比較しこの比較結果を前記制御
   信号として出力する比較回路と、を備える、請求項１ま
   たは２記載の電源電圧制御回路。