JP3142300B2 - 双方向限流回路 - Google Patents
双方向限流回路Info
- Publication number
- JP3142300B2 JP3142300B2 JP03031586A JP3158691A JP3142300B2 JP 3142300 B2 JP3142300 B2 JP 3142300B2 JP 03031586 A JP03031586 A JP 03031586A JP 3158691 A JP3158691 A JP 3158691A JP 3142300 B2 JP3142300 B2 JP 3142300B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- node
- current
- pair
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、限流回路に関し、特
に、回路を通る電流を両方向において制限する双方向限
流回路に関する。
に、回路を通る電流を両方向において制限する双方向限
流回路に関する。
【０００２】
【従来技術と問題点】非同期直列データ通信において最
も普及している電気規格はＲＳ−２３２Ｃ規格である。
多くのコンピュータおよび他の装置の背面にみられるな
じみのある２５−ピン”Ｄ”コネクタはこの規格を使用
している。ＲＳ−２３２Ｃ規格は、集積回路よりもずっ
と以前に開発されたので、５ボルトと接地論理レベルを
用いていない。その代りに、３〜１５Ｖの間の正電圧を
用いて論理０を表し、−３〜−１５Ｖの負電圧を用いて
論理１を表している。さらに、ＲＳ−２３２Ｃ受信機
は、旧ＲＳ−２３２Ｂ規格との互換性を保つために、最
大±２５Ｖまでの信号レベルに耐えることができなけれ
ばならない。
も普及している電気規格はＲＳ−２３２Ｃ規格である。
多くのコンピュータおよび他の装置の背面にみられるな
じみのある２５−ピン”Ｄ”コネクタはこの規格を使用
している。ＲＳ−２３２Ｃ規格は、集積回路よりもずっ
と以前に開発されたので、５ボルトと接地論理レベルを
用いていない。その代りに、３〜１５Ｖの間の正電圧を
用いて論理０を表し、−３〜−１５Ｖの負電圧を用いて
論理１を表している。さらに、ＲＳ−２３２Ｃ受信機
は、旧ＲＳ−２３２Ｂ規格との互換性を保つために、最
大±２５Ｖまでの信号レベルに耐えることができなけれ
ばならない。
【０００３】ＲＳ−２３２Ｃ規格下では、直列通信のた
めに一緒に接続された２つの装置は、データ・ターミナ
ル機器（ＤＴＥ）およびデータ通信機器（ＤＣＥ）と呼
ばれている。ＤＴＥおよびＤＣＥは、ピン・ピン（ｐｉ
ｎ−ｔｏ−ｐｉｎ）接続される。ＤＴＥは、ピン２でデ
ータ（伝送データ）を伝送し、ピン３でデータ（受信デ
ータ）を受信する。ＤＣＥは、ピン３でデータ（受信デ
ータ）を伝送し、ピン２でデータ（伝送データ）を受信
する。ＤＴＥまたはＤＣＥとしての装置の指定は固定で
はない。ある場合に装置はＤＴＥのことがあり、別の場
合にＤＣＥのことがある。
めに一緒に接続された２つの装置は、データ・ターミナ
ル機器（ＤＴＥ）およびデータ通信機器（ＤＣＥ）と呼
ばれている。ＤＴＥおよびＤＣＥは、ピン・ピン（ｐｉ
ｎ−ｔｏ−ｐｉｎ）接続される。ＤＴＥは、ピン２でデ
ータ（伝送データ）を伝送し、ピン３でデータ（受信デ
ータ）を受信する。ＤＣＥは、ピン３でデータ（受信デ
ータ）を伝送し、ピン２でデータ（伝送データ）を受信
する。ＤＴＥまたはＤＣＥとしての装置の指定は固定で
はない。ある場合に装置はＤＴＥのことがあり、別の場
合にＤＣＥのことがある。
【０００４】ピン指定により、直列接続した２つの装置
に問題の生じることがある。一般に、装置はＤＴＥおよ
びＤＣＥのラベルが付けてなく、ケーブルにより接続さ
れる。ユーザーが、ＤＴＥを別のＤＴＥに誤って接続し
たり、ケーブル接続を間違えた場合には、同じ回線にＤ
ＴＥおよびＤＣＥの両方が伝送を行ない、ＤＴＥには、
その送信機回路に±２５Ｖ信号が加わることになる。そ
の結果としての電圧および電流過負荷に対する保護がな
ければ、そのＤＴＥの送信機または電源が損傷するおそ
れがある。
に問題の生じることがある。一般に、装置はＤＴＥおよ
びＤＣＥのラベルが付けてなく、ケーブルにより接続さ
れる。ユーザーが、ＤＴＥを別のＤＴＥに誤って接続し
たり、ケーブル接続を間違えた場合には、同じ回線にＤ
ＴＥおよびＤＣＥの両方が伝送を行ない、ＤＴＥには、
その送信機回路に±２５Ｖ信号が加わることになる。そ
の結果としての電圧および電流過負荷に対する保護がな
ければ、そのＤＴＥの送信機または電源が損傷するおそ
れがある。
【０００５】もう１つの問題は、その出力における短絡
により引き起こされる送信機の潜在的な損傷である。ピ
ン２が偶発的に接地短絡された場合に、このような状態
の生じることがある。送信機を通る電流を制限するため
の何等かの手段がないと、短絡電流が送信機を熱焼損さ
せることがある。
により引き起こされる送信機の潜在的な損傷である。ピ
ン２が偶発的に接地短絡された場合に、このような状態
の生じることがある。送信機を通る電流を制限するため
の何等かの手段がないと、短絡電流が送信機を熱焼損さ
せることがある。
【０００６】先行技術の限流装置では、出力ドライバ回
路のインピーダンスに依存している。しかし、これは、
充分な出力電流を与えるために大きな電源を必要とす
る。リニア・テクノロジーのＬＴ１０８０などの幾つか
のＲＳ−２３２集積回路ドライバでも、前述の保護方法
を使用し大きな電源を、設けている。しかし、このよう
な電力は、計算機などのバッテリー駆動携帯装置に用い
ることはできない。というのも、該大電力消費は、メモ
リ消失ロックアップを引き起こすことがあるからであ
る。
路のインピーダンスに依存している。しかし、これは、
充分な出力電流を与えるために大きな電源を必要とす
る。リニア・テクノロジーのＬＴ１０８０などの幾つか
のＲＳ−２３２集積回路ドライバでも、前述の保護方法
を使用し大きな電源を、設けている。しかし、このよう
な電力は、計算機などのバッテリー駆動携帯装置に用い
ることはできない。というのも、該大電力消費は、メモ
リ消失ロックアップを引き起こすことがあるからであ
る。
【０００７】
【発明の目的】本発明の目的は、高インピーダンス出力
ドライバを必要とすることなく、送信機に（またはそこ
から）流れる電流を制限することにより、従来技術の問
題点を解決せんとするものである。発明の他の目的は、
電流を両方向において所定の最大値に制限するための手
段を提供することである。発明の別の目的は、そのため
の低コスト、簡単な回路をもたらすことである。発明の
別の目的は、許容される最大電流に対する正確な制御を
もたらす回路を提供することである。発明のさらに別の
目的は、バッテリー駆動装置において、Ｉ／Ｏ保護のた
めのＲＳ−２３２Ｃ仕様に適合するような回路を与える
ことである。
ドライバを必要とすることなく、送信機に（またはそこ
から）流れる電流を制限することにより、従来技術の問
題点を解決せんとするものである。発明の他の目的は、
電流を両方向において所定の最大値に制限するための手
段を提供することである。発明の別の目的は、そのため
の低コスト、簡単な回路をもたらすことである。発明の
別の目的は、許容される最大電流に対する正確な制御を
もたらす回路を提供することである。発明のさらに別の
目的は、バッテリー駆動装置において、Ｉ／Ｏ保護のた
めのＲＳ−２３２Ｃ仕様に適合するような回路を与える
ことである。
【０００８】
【発明の概要】これらの目的を達成するために、本発明
に依る双方向限流回路は、第一対のバイポーラ接合形ト
ランジスタを含み、各トランジスタのエミッタは第１ノ
ードに結合され、そのベースは第２ノードに結合されて
いる。制限すべき電流を通す抵抗器は、トランジスタ対
のトランジスタのベース・エミッタ接合と並列に、且つ
第１ノードと第２ノードとの間に接続してある。第２対
の各トランジスタは第２ノードおよび第３ノードに結合
され、一方のトランジスタは、第３ノードからトランジ
スタを通って第２ノードに電流を流すための手段が含ま
れ、他のトランジスタには、第２ノードからトランジス
タを通って第３ノードに電流を流すための手段が含まれ
る。第１対の各トランジスタは、第２対のトランジスタ
を制御して、制御中のトランジスタがオンになったとき
に、抵抗器を通る電流を制限する。抵抗器を通るいずれ
かの方向の電流が所定最大値に達すると、制御中のトラ
ンジスタがオンになる。
に依る双方向限流回路は、第一対のバイポーラ接合形ト
ランジスタを含み、各トランジスタのエミッタは第１ノ
ードに結合され、そのベースは第２ノードに結合されて
いる。制限すべき電流を通す抵抗器は、トランジスタ対
のトランジスタのベース・エミッタ接合と並列に、且つ
第１ノードと第２ノードとの間に接続してある。第２対
の各トランジスタは第２ノードおよび第３ノードに結合
され、一方のトランジスタは、第３ノードからトランジ
スタを通って第２ノードに電流を流すための手段が含ま
れ、他のトランジスタには、第２ノードからトランジス
タを通って第３ノードに電流を流すための手段が含まれ
る。第１対の各トランジスタは、第２対のトランジスタ
を制御して、制御中のトランジスタがオンになったとき
に、抵抗器を通る電流を制限する。抵抗器を通るいずれ
かの方向の電流が所定最大値に達すると、制御中のトラ
ンジスタがオンになる。
【０００９】
【実施例】第１図は、バッテリー駆動装置用直列Ｉ／Ｏ
保護のために構成されたところの、本発明による双方向
限流回路を示す。この実施例は、バイポーラ・トランジ
スタを使用している。図の左にあるＶｉは、前述装置の
送信機により伝送される直列データの電圧を表す。Ｖｉ
は第１ノード１０に印加され、このノードには、１対の
バイポーラ・トランジスタＱ１およびＱ３のエミッタが
直接結合してある。本実施例のＱ１はｐｎｐトランジス
タであり、Ｑ３はｎｐｎトランジスタである。Ｑ１およ
びＱ３のベースは、第２ノード１２に直接結合してあ
る。抵抗器Ｒ１などの抵抗手段は、Ｑ１およびＱ３のベ
ース・エミッタ接合と並列に第１および第２ノードの間
に接続してある。
保護のために構成されたところの、本発明による双方向
限流回路を示す。この実施例は、バイポーラ・トランジ
スタを使用している。図の左にあるＶｉは、前述装置の
送信機により伝送される直列データの電圧を表す。Ｖｉ
は第１ノード１０に印加され、このノードには、１対の
バイポーラ・トランジスタＱ１およびＱ３のエミッタが
直接結合してある。本実施例のＱ１はｐｎｐトランジス
タであり、Ｑ３はｎｐｎトランジスタである。Ｑ１およ
びＱ３のベースは、第２ノード１２に直接結合してあ
る。抵抗器Ｒ１などの抵抗手段は、Ｑ１およびＱ３のベ
ース・エミッタ接合と並列に第１および第２ノードの間
に接続してある。
【００１０】第２対のバイポーラ・トランジスタＱ２お
よびＱ４では、そのエミッタが第２ノード１２に直接結
合してある。Ｑ２は、ｐｎｐトランジスタであり、その
ベースはＱ１のコレクタに直接結合してある。Ｑ４は、
ｎｐｎトランジスタであり、そのベースはＱ３のコレク
タに直接結合してある。Ｑ２には、そのトランジスタの
コレクタと第３ノード１４との間に結合されたダイオー
ドＣＲ１があり、該ノードには、回路の出力電圧Ｖｏお
よび出力電流が現れる。ＣＲ１は、第１ノード１０から
Ｒ１およびＱ２を通り第３ノード１４に電流が流れるよ
うな（通常の意味で）方位で配置されている。Ｑ４に
は、そのトランジスタのコレクタと第３ノード１４との
間に結合されたダイオードＣＲ２がある。ＣＲ２は、Ｃ
Ｒ１と逆方向の方位で配置されており、第３ノード１４
からＱ４およびＲ１を通り第１ノード１０に電流が流れ
る。Ｑ２およびＱ４にバイアスをかけるために、抵抗器
Ｒ２およびＲ３などの手段が含められている。Ｒ２は、
その一端でＱ２のベースおよびＱ１のコレクタに結合さ
れ、他端で信号接地１６に接合してある。同様に、Ｒ３
は、一端でＱ４のベースおよびＱ３のコレクタに、他端
で信号接地１６に結合してある。
よびＱ４では、そのエミッタが第２ノード１２に直接結
合してある。Ｑ２は、ｐｎｐトランジスタであり、その
ベースはＱ１のコレクタに直接結合してある。Ｑ４は、
ｎｐｎトランジスタであり、そのベースはＱ３のコレク
タに直接結合してある。Ｑ２には、そのトランジスタの
コレクタと第３ノード１４との間に結合されたダイオー
ドＣＲ１があり、該ノードには、回路の出力電圧Ｖｏお
よび出力電流が現れる。ＣＲ１は、第１ノード１０から
Ｒ１およびＱ２を通り第３ノード１４に電流が流れるよ
うな（通常の意味で）方位で配置されている。Ｑ４に
は、そのトランジスタのコレクタと第３ノード１４との
間に結合されたダイオードＣＲ２がある。ＣＲ２は、Ｃ
Ｒ１と逆方向の方位で配置されており、第３ノード１４
からＱ４およびＲ１を通り第１ノード１０に電流が流れ
る。Ｑ２およびＱ４にバイアスをかけるために、抵抗器
Ｒ２およびＲ３などの手段が含められている。Ｒ２は、
その一端でＱ２のベースおよびＱ１のコレクタに結合さ
れ、他端で信号接地１６に接合してある。同様に、Ｒ３
は、一端でＱ４のベースおよびＱ３のコレクタに、他端
で信号接地１６に結合してある。
【００１１】すでに述べたように、本発明のこの実施例
での１つの応用は、ＲＳ−２３２Ｃ直列リンクにおける
電流を制御するためのものである。当該規格の出力電圧
スルー（ｓｌｅｗ）仕様を満たすために、第３ノード１
４と信号接地１６との間にコンデンサＣ１を結合して、
Ｖｏのスルー・レートを制限している。双方向限流回路
は、作動中に、一般に、装置の送信機から入力電圧Ｖｉ
を受け取る。その送信機は、＋４Ｖおよび−４Ｖの間を
変動する直列波長でＶｉを生成する。正電圧は論理０を
表し、負電圧は論理１を表す。Ｖｉが正であるときに
は、回路内の電流は、送信機から第１ノード１０、Ｒ
１、Ｑ２、および第３ノード１４を通り、接続してある
ＤＣＥに流れる。Ｖｉが負であるときには、電流の流れ
は逆方向になり、ＤＣＥから、第３ノード１４、Ｑ４、
Ｒ１、および第１ノード１０を通り送信機に流れる。こ
の２つの場合における電流の戻り経路は、信号接地１６
である。制限すべき電流はＩ1 で示してあり、Ｒ１を流
れて、その両端で電圧降下を引き起す。抵抗器のいずれ
かの方向の電圧降下がＱ１およびＱ３のベース・エミッ
タ接合のターンオン電圧Ｖｂｅ以下のままである限り、
これらのトランジスタはオフのままである。この回路状
態では、Ｉ1 は、その方向により異なるが、Ｑ２または
Ｑ４を飽和させる。飽和トランジスタの両端の電圧降下
は約０．２Ｖである。ダイオードＣＲ１およびＣＲ２
は、約０．３Ｖの低い電圧降下を伴うショットキー・ダ
イオードであることが望ましい。したがって、電流Ｉ1
が最大所望値以下のときには、第１ノード１０から第３
ノード１４までの全電圧降下は約１Ｖである。第３ノー
ド１４における結果的な出力電圧Ｖｏは約３Ｖであり、
これはＲＳ−２３２Ｃ仕様に適合する。
での１つの応用は、ＲＳ−２３２Ｃ直列リンクにおける
電流を制御するためのものである。当該規格の出力電圧
スルー（ｓｌｅｗ）仕様を満たすために、第３ノード１
４と信号接地１６との間にコンデンサＣ１を結合して、
Ｖｏのスルー・レートを制限している。双方向限流回路
は、作動中に、一般に、装置の送信機から入力電圧Ｖｉ
を受け取る。その送信機は、＋４Ｖおよび−４Ｖの間を
変動する直列波長でＶｉを生成する。正電圧は論理０を
表し、負電圧は論理１を表す。Ｖｉが正であるときに
は、回路内の電流は、送信機から第１ノード１０、Ｒ
１、Ｑ２、および第３ノード１４を通り、接続してある
ＤＣＥに流れる。Ｖｉが負であるときには、電流の流れ
は逆方向になり、ＤＣＥから、第３ノード１４、Ｑ４、
Ｒ１、および第１ノード１０を通り送信機に流れる。こ
の２つの場合における電流の戻り経路は、信号接地１６
である。制限すべき電流はＩ1 で示してあり、Ｒ１を流
れて、その両端で電圧降下を引き起す。抵抗器のいずれ
かの方向の電圧降下がＱ１およびＱ３のベース・エミッ
タ接合のターンオン電圧Ｖｂｅ以下のままである限り、
これらのトランジスタはオフのままである。この回路状
態では、Ｉ1 は、その方向により異なるが、Ｑ２または
Ｑ４を飽和させる。飽和トランジスタの両端の電圧降下
は約０．２Ｖである。ダイオードＣＲ１およびＣＲ２
は、約０．３Ｖの低い電圧降下を伴うショットキー・ダ
イオードであることが望ましい。したがって、電流Ｉ1
が最大所望値以下のときには、第１ノード１０から第３
ノード１４までの全電圧降下は約１Ｖである。第３ノー
ド１４における結果的な出力電圧Ｖｏは約３Ｖであり、
これはＲＳ−２３２Ｃ仕様に適合する。
【００１２】回路を流れることのできる最大電流Ｉ
1 は、トランジスタＱ１およびＱ３の動作により制限さ
れる。抵抗器Ｒ１を通る最大所望電流Ｉｍａｘが、ベー
ス・エミッタ接合が抵抗器に並列であるトランジスタＱ
１またはＱ３をオンにするのに充分な電圧降下をもたら
すように、抵抗器Ｒ１が選択される： Ｉ1 ＝Ｖｂｅ／Ｒ１＝Ｉｍａｘ 例えば、所望最大電流４ｍＡおよびトランジスタのター
ンオン電圧０．６Ｖでは、Ｒ１は１５０オームの抵抗に
なる。選択する抵抗は、もちろん、所望最大電流ととも
に変動する。第１対のトランジスタＱ１またはＱ３がオ
ンになると、第２トランジスタ対Ｑ２およびＱ４のうち
のそれに接続されているトランジスタを制御して、回路
を通る電流を制限する。すなわち、制御されるトランジ
スタに有効なベース電流を制限し、飽和状態から活性領
域にすることによりそれを行うのである。この変化によ
り、制御されるトランジスタの電流需要量が減る。この
フィードバック・モードでは、トランジスタＱ２および
Ｑ４のインピーダンスが劇的に増加して、これらのトラ
ンジスタの両端に大きな電圧降下をもたらす。例えば、
間違った接続により、大きな逆電流が第３ノード１４に
突然加わる場合を想定してみる。Ｑ４は迅速に飽和状態
にされ、電流はＲ１を通り第１ノード１０の方へ流れ
る。Ｒ１両端の電圧が約０．６Ｖを越えると、Ｑ３がオ
ンになる。Ｑ３はすぐに電流をそのコレクタに流して、
そのコレクタ、Ｒ３およびＱ４のベースの結合してある
ノードにおける電圧を下げる。この電圧変化はＱ４から
ベース電流を引き出して、Ｑ４は飽和状態から抜け出
す。そのインピーダンスは劇的に増加して、逆電流に付
随して増加した電圧を吸収する。次に、Ｑ３およびＱ４
の間のフィードバック接続は、Ｑ３がオンである限り充
分に高いインピーダンスを持続する。所望最大電流より
も大きな電流がこの回路から流れ出ようとしたときに、
Ｑ１およびＱ２においても同じ反応が起こる。このよう
にして、回路は、両方向の電流を制限する。本実施例で
は、トランジスタＱ１〜Ｑ４は１００以上のベータ
（β）を有し、抵抗器Ｒ２およびＲ３は各々４７キロオ
ームである。これらの素子は、もちろん、所望限流をも
たらす他の値をとることができる。
1 は、トランジスタＱ１およびＱ３の動作により制限さ
れる。抵抗器Ｒ１を通る最大所望電流Ｉｍａｘが、ベー
ス・エミッタ接合が抵抗器に並列であるトランジスタＱ
１またはＱ３をオンにするのに充分な電圧降下をもたら
すように、抵抗器Ｒ１が選択される： Ｉ1 ＝Ｖｂｅ／Ｒ１＝Ｉｍａｘ 例えば、所望最大電流４ｍＡおよびトランジスタのター
ンオン電圧０．６Ｖでは、Ｒ１は１５０オームの抵抗に
なる。選択する抵抗は、もちろん、所望最大電流ととも
に変動する。第１対のトランジスタＱ１またはＱ３がオ
ンになると、第２トランジスタ対Ｑ２およびＱ４のうち
のそれに接続されているトランジスタを制御して、回路
を通る電流を制限する。すなわち、制御されるトランジ
スタに有効なベース電流を制限し、飽和状態から活性領
域にすることによりそれを行うのである。この変化によ
り、制御されるトランジスタの電流需要量が減る。この
フィードバック・モードでは、トランジスタＱ２および
Ｑ４のインピーダンスが劇的に増加して、これらのトラ
ンジスタの両端に大きな電圧降下をもたらす。例えば、
間違った接続により、大きな逆電流が第３ノード１４に
突然加わる場合を想定してみる。Ｑ４は迅速に飽和状態
にされ、電流はＲ１を通り第１ノード１０の方へ流れ
る。Ｒ１両端の電圧が約０．６Ｖを越えると、Ｑ３がオ
ンになる。Ｑ３はすぐに電流をそのコレクタに流して、
そのコレクタ、Ｒ３およびＱ４のベースの結合してある
ノードにおける電圧を下げる。この電圧変化はＱ４から
ベース電流を引き出して、Ｑ４は飽和状態から抜け出
す。そのインピーダンスは劇的に増加して、逆電流に付
随して増加した電圧を吸収する。次に、Ｑ３およびＱ４
の間のフィードバック接続は、Ｑ３がオンである限り充
分に高いインピーダンスを持続する。所望最大電流より
も大きな電流がこの回路から流れ出ようとしたときに、
Ｑ１およびＱ２においても同じ反応が起こる。このよう
にして、回路は、両方向の電流を制限する。本実施例で
は、トランジスタＱ１〜Ｑ４は１００以上のベータ
（β）を有し、抵抗器Ｒ２およびＲ３は各々４７キロオ
ームである。これらの素子は、もちろん、所望限流をも
たらす他の値をとることができる。
【００１３】技術の熟練者に理解されるように、本発明
はバイポーラ・トランジスタの実施例に限定されない。
所望する場合には、ＭＯＳＦＥＴなどの他の種類のトラ
ンジスタで実施することもできる。本実施例と同様に、
第１対の各トランジスタには、第１ノードに結合された
ｐｎ接合の一端および第２ノードに結合されたゲートま
たはベースなどの制御手段を有する。抵抗器は、第１対
のｐｎ接合と並列に、第１および第２ノードの間に接続
される。トランジスタの第２対は、第２対を通る電流方
向を制御するためのダイオードのような手段を伴い、第
２および第３ノードに結合してある。しかし、本実施例
は、バイポーラ・トランジスタの特性による幾つかの固
有の利点をもたらす。トランジスタＱ１およびＱ３は、
トランジスタに損傷を引き起こすおそれのある、そのベ
ース・エミッタ接合両端の過度の電圧からお互いに保護
している。例えば、Ｑ１のベース・エミッタ接合両端の
逆電圧は、約０．６Ｖを越えることができない。という
のも、Ｑ３をオンにするからである。Ｑ１も同様にＱ３
のベース・エミッタ接合を保護する。同様にして、トラ
ンジスタＱ２およびＱ４はお互いに保護している。同様
に、Ｑ１およびＱ３のコレクタ・ベース接合は、各々、
Ｑ２およびＱ４のエミッタ・ベース接合を保護してい
る。
はバイポーラ・トランジスタの実施例に限定されない。
所望する場合には、ＭＯＳＦＥＴなどの他の種類のトラ
ンジスタで実施することもできる。本実施例と同様に、
第１対の各トランジスタには、第１ノードに結合された
ｐｎ接合の一端および第２ノードに結合されたゲートま
たはベースなどの制御手段を有する。抵抗器は、第１対
のｐｎ接合と並列に、第１および第２ノードの間に接続
される。トランジスタの第２対は、第２対を通る電流方
向を制御するためのダイオードのような手段を伴い、第
２および第３ノードに結合してある。しかし、本実施例
は、バイポーラ・トランジスタの特性による幾つかの固
有の利点をもたらす。トランジスタＱ１およびＱ３は、
トランジスタに損傷を引き起こすおそれのある、そのベ
ース・エミッタ接合両端の過度の電圧からお互いに保護
している。例えば、Ｑ１のベース・エミッタ接合両端の
逆電圧は、約０．６Ｖを越えることができない。という
のも、Ｑ３をオンにするからである。Ｑ１も同様にＱ３
のベース・エミッタ接合を保護する。同様にして、トラ
ンジスタＱ２およびＱ４はお互いに保護している。同様
に、Ｑ１およびＱ３のコレクタ・ベース接合は、各々、
Ｑ２およびＱ４のエミッタ・ベース接合を保護してい
る。
【００１４】本実施例の変更は、もちろん可能である。
例えば、トランジスタを、図示およびすでに述べた各種
ノードに直接結合するよりも、他の素子を介してノード
に結合することが望ましいことがある。別の例として、
第２ノードは２つの別々のノードにすることができ、１
つはＲ１、Ｑ１およびＱ２に接続し、もう１つは別の抵
抗器、Ｑ３およびＱ４に接続してもよい。機能的には、
Ｒ１は、流れる電流に比例する電圧を発生させるいずれ
かの種類の装置と置き代えることができる。Ｒ２および
Ｒ３は、Ｑ２およびＱ４にバイアス電流をもたらす同等
の素子で置き代えることができる。同様に、ダイオード
ＣＲ１およびＣＲ２を他の整流素子と置き代えることが
できることも分かる。Ｑ１およびＱ３は、オペ・アンプ
と置き代えることができる。いずれかのトランジスタ
を、ダーリントンまたはカスコード接続トランジスタな
どの複合装置と置き代えることができる。これらの変更
は、本実施例に匹敵するほんの数例である。
例えば、トランジスタを、図示およびすでに述べた各種
ノードに直接結合するよりも、他の素子を介してノード
に結合することが望ましいことがある。別の例として、
第２ノードは２つの別々のノードにすることができ、１
つはＲ１、Ｑ１およびＱ２に接続し、もう１つは別の抵
抗器、Ｑ３およびＱ４に接続してもよい。機能的には、
Ｒ１は、流れる電流に比例する電圧を発生させるいずれ
かの種類の装置と置き代えることができる。Ｒ２および
Ｒ３は、Ｑ２およびＱ４にバイアス電流をもたらす同等
の素子で置き代えることができる。同様に、ダイオード
ＣＲ１およびＣＲ２を他の整流素子と置き代えることが
できることも分かる。Ｑ１およびＱ３は、オペ・アンプ
と置き代えることができる。いずれかのトランジスタ
を、ダーリントンまたはカスコード接続トランジスタな
どの複合装置と置き代えることができる。これらの変更
は、本実施例に匹敵するほんの数例である。
【００１５】
【発明の効果】以上の説明のように、本発明は高インピ
ーダンス出力ドライバを使用することなく、両方向の電
流方向において、電流を所定の値に制限することができ
る。なお、本発明は可搬装置の電流制御に限定されるも
のではなく、装置に流れ込んだり流れ出る電流を制限す
るためにも使用できる。
ーダンス出力ドライバを使用することなく、両方向の電
流方向において、電流を所定の値に制限することができ
る。なお、本発明は可搬装置の電流制御に限定されるも
のではなく、装置に流れ込んだり流れ出る電流を制限す
るためにも使用できる。
【図１】本発明の実施例のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/22
Claims (6)
- 【請求項１】それぞれ、エミッタが第１のノードに結合
され、ベースが第２のノードに結合された、第１のバイ
ポーラ接合トランジスタ対と、 制限されるべき電流が流れるようにした抵抗手段であっ
て、前記第１と第２のノードの間に接続され、前記第１
のトランジスタ対のトランジスタのベース・エミッタ接
合に並列に接続された抵抗手段と、 前記第２のノードと第３のノードとの間に結合された第
２のバイポーラ接合トランジスタ対であって、一方のト
ランジスタは前記第３のノードからそのトランジスタを
通して前記第２のノードに電流を流すための手段を含ん
でおり、他方のトランジスタは前記第２のノードからそ
のトランジスタを通して前記第３のノードに電流を流す
ための手段を含んでいる、第２のバイポーラ接合トラン
ジスタ対と、 を備えて成り、 前記第１のトランジスタ対の各トランジスタは、前記抵
抗手段を流れる電流の絶対値が所定の最大値に達してそ
のどちらかがターンオンしたときに、前記抵抗手段を流
れる電流を制限するよう前記第２のトランジスタ対を制
御することを特徴とする、 双方向限流回路。 - 【請求項２】前記抵抗手段に流れる電流の絶対値が前記
所定の最大値よりも小さいときに前記第２のトランジス
タ対のトランジスタにバイアスをかけて飽和させるため
のバイアス手段をさらに含んでいることを特徴とする、
請求項１に記載の双方向限流回路。 - 【請求項３】前記抵抗手段に流れる電流の絶対値が前記
所定の最大値に達したときに前記第２のトランジスタ対
のトランジスタをその活性領域に移行させるため、前記
第１のトランジスタ対のトランジスタのコレクタが、関
連する前記第２のトランジスタ対のトランジスタのベー
スに結合されていることを特徴とする、請求項１に記載
の双方向限流回路。 - 【請求項４】回路を通して伝達される電圧信号のスルー
レートを制御するために前記第３のノードと信号接地と
の間に結合されたコンデンサを含むことを特徴とする、
請求項１に記載の双方向限流回路。 - 【請求項５】それぞれ、ＰＮ接合の一端が第１のノード
に結合され、前記ＰＮ接合の他端が第２のノードに結合
された、２つのトランジスタによって構成された第１の
トランジスタ対と、 制限されるべき電流が流れるようにした抵抗手段であっ
て、前記第１と第２のノードの間に接続され、前記第１
のトランジスタ対のトランジスタの前記ＰＮ接合に並列
に接続された抵抗手段と、 前記第２のノードと第３のノードの間に結合された第２
のトランジスタ対であって、一方のトランジスタは前記
第３のノードからそのトランジスタを通して前記第２の
ノードに電流を流すための手段を含んでおり、他方のト
ランジスタは前記第２のノードからそのトランジスタを
通して前記第３のノードに電流を流すための手段を含ん
でいる、第２のトランジスタ対と、 を備えて成り、 前記第１のトランジスタ対の各トランジスタは、前記抵
抗手段を流れる電流の絶対値が所定の最大値に達してそ
のどちらかがターンオンしたときに、前記抵抗手段を流
れる電流を制限するよう前記第２のトランジスタ対を制
御することを特徴とする、 双方向限流回路。 - 【請求項６】それぞれ、エミッタが第１のノードに直接
結合され、ベースが第２のノードに直接結合された、第
１のバイポーラ接合トランジスタ対と、 制限されるべき電流を流すための抵抗手段であって、前
記第１と第２のノードの間に接続され、前記第１のトラ
ンジスタ対のトランジスタのベース・エミッタ接合に並
列に接続された抵抗手段と、 それぞれ、エミッタが前記第２のノードに直接結合され
た第２のバイポーラ接合トランジスタ対であって、一方
のトランジスタのコレクタには前記第３のノー ドからそ
のトランジスタを通して前記第２のノードに電流を流す
ための第１のダイオードが結合され、他方のトランジス
タのコレクタには前記第２のノードからそのトランジス
タを通して前記第３のノードに電流を流すための第２の
ダイオードが結合されている、第２のバイポーラ接合ト
ランジスタ対と、 を備えて成り、 前記第１のトランジスタ対のトランジスタは、そのコレ
クタが前記第２のトランジスタ対の、関連するトランジ
スタのベースに結合されて、前記第２のトランジスタ対
のトランジスタを制御し、これにより、前記抵抗手段を
流れる電流の絶対値が所定の最大値に達して前記第１の
トランジスタ対のトランジスタのどちらかがターンオン
したときに、前記抵抗手段を流れる電流が制限されるこ
とを特徴とする、 双方向限流回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/472,986 US5006734A (en) | 1990-01-31 | 1990-01-31 | Bidirectional current limiting circuit |
| US472986 | 1990-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04213104A JPH04213104A (ja) | 1992-08-04 |
| JP3142300B2 true JP3142300B2 (ja) | 2001-03-07 |
Family
ID=23877707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03031586A Expired - Fee Related JP3142300B2 (ja) | 1990-01-31 | 1991-01-31 | 双方向限流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5006734A (ja) |
| JP (1) | JP3142300B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130636A (en) * | 1991-02-12 | 1992-07-14 | Raynet Corp. | Protective circuit for providing a reference voltage at a backplane |
| US5194760A (en) * | 1991-12-23 | 1993-03-16 | Motorola, Inc. | Slew rate limited inductive load driver |
| US5761019A (en) * | 1996-01-11 | 1998-06-02 | L.Vad Technology, Inc. | Medical current limiter |
| AUPQ480699A0 (en) * | 1999-12-23 | 2000-02-03 | Alcatel | A bidirectional bipolar transistor switch arrangement |
| AU5401499A (en) * | 1999-10-14 | 2001-04-26 | Alcatel | ADSL filter |
| ES2250171T3 (es) * | 1999-10-14 | 2006-04-16 | Alcatel | Disposicion de conmutacion con transistor bipolar bidireccional. |
| US6973153B1 (en) * | 2000-03-01 | 2005-12-06 | Agere Systems Inc. | Transmit and receive protection circuit |
| US6781502B1 (en) * | 2003-05-06 | 2004-08-24 | Semiconductor Components Industries, L.L.C. | Method of forming a protection circuit and structure therefor |
| JP5006955B2 (ja) * | 2010-06-18 | 2012-08-22 | 越新電子股▲ふん▼有限公司 | 交流電源安定出力機構 |
| US8847674B1 (en) | 2013-03-13 | 2014-09-30 | General Electric Company | Systems and methods for power limiting for a programmable I/O device |
| EP3295565B1 (en) * | 2015-05-12 | 2020-04-22 | thyssenkrupp Presta AG | Reversible current mirror and its use in bidirectional communication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698012A (en) * | 1980-01-09 | 1981-08-07 | Sony Tektronix Corp | Amplitude limiting circuit |
| US4345171A (en) * | 1980-06-30 | 1982-08-17 | Texas Instruments Incorporated | Adaptable nonlinear transmission line terminator |
| US4744369A (en) * | 1986-10-06 | 1988-05-17 | Cherne Medical, Inc. | Medical current limiting circuit |
-
1990
- 1990-01-31 US US07/472,986 patent/US5006734A/en not_active Expired - Fee Related
-
1991
- 1991-01-31 JP JP03031586A patent/JP3142300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5006734A (en) | 1991-04-09 |
| JPH04213104A (ja) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1557679B1 (en) | High side current monitor | |
| JP3142300B2 (ja) | 双方向限流回路 | |
| US4008418A (en) | High voltage transient protection circuit for voltage regulators | |
| US5319265A (en) | Comparator with hysteresis | |
| EP0539230B1 (en) | High speed, low power high common mode range voltage mode differential driver circuit | |
| US4783714A (en) | Switching logic driver with overcurrent protection | |
| CA1129956A (en) | Dc switching voltage regulator with extended input voltage capability | |
| JPH0589409A (ja) | 磁気ヘツドドライブ回路 | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPS6111826A (ja) | 内蔵基準電位を有する比較器回路 | |
| US5548467A (en) | LAN interface with simplified overcurrent protection | |
| CA1235183A (en) | Temperature-dependent, voltage reference comparator/diode | |
| US4229706A (en) | Audio amplifier | |
| JPH02179266A (ja) | ソリッドステート電力制御器 | |
| EP0917338B1 (en) | Dual-limit current-limiting battery-feed circuit for a digital line | |
| US4473793A (en) | Bias generator | |
| JPH0590851A (ja) | 差動増幅器付き集積回路装置 | |
| US5337208A (en) | In-line AC current limiter | |
| US4058775A (en) | Over-current prevention circuitry for transistor amplifiers | |
| US3178647A (en) | Difference amplifier with cross bias networks for independent current flow adjustments | |
| US4240024A (en) | Temperature compensated current source | |
| US4166962A (en) | Current mode D/A converter | |
| JPH03283741A (ja) | 信号伝達回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPS60114007A (ja) | 電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |