JP3142895B2 - 電界放射型電極の製造方法 - Google Patents
電界放射型電極の製造方法Info
- Publication number
- JP3142895B2 JP3142895B2 JP17288991A JP17288991A JP3142895B2 JP 3142895 B2 JP3142895 B2 JP 3142895B2 JP 17288991 A JP17288991 A JP 17288991A JP 17288991 A JP17288991 A JP 17288991A JP 3142895 B2 JP3142895 B2 JP 3142895B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- field emission
- emitter
- gate layer
- emission electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界放射により電子線
を放射するようにしたスピント方式の電界放射型電極の
製造方法に関するものである。
を放射するようにしたスピント方式の電界放射型電極の
製造方法に関するものである。
【０００２】
【従来の技術】この種の電界放射型電極を製造する場
合、薄膜を応用して形成するエミッタチップには、形
状、材質等多くの種類が考えられるが、電子放出の電流
密度を高くしようとした場合には材料として高融点の金
属材料か炭化物、硼化物が望ましい。
合、薄膜を応用して形成するエミッタチップには、形
状、材質等多くの種類が考えられるが、電子放出の電流
密度を高くしようとした場合には材料として高融点の金
属材料か炭化物、硼化物が望ましい。
【０００３】一方シリコン等の半導体材料の単結晶を異
方性エッチングによってピラミッド型のエッミタチップ
を形成することは比較的容易である。他方金属材料や高
融点の金属炭化物等を使用する場合には膜形成にスパッ
タリングや、真空蒸着、種々のＣＶＤ等の方法が用いら
れるが、単結晶を得るには特殊な条件が必要であり、従
って異方性エッチングによる多数個のエミッタチップを
同時形成するのは難しい。
方性エッチングによってピラミッド型のエッミタチップ
を形成することは比較的容易である。他方金属材料や高
融点の金属炭化物等を使用する場合には膜形成にスパッ
タリングや、真空蒸着、種々のＣＶＤ等の方法が用いら
れるが、単結晶を得るには特殊な条件が必要であり、従
って異方性エッチングによる多数個のエミッタチップを
同時形成するのは難しい。
【０００４】
【発明が解決しようとする課題】スピント方式の電界放
射型電極を製造方法において、上記金属材料や高融点の
金属炭化物の材料を用いてエミッタチップを形成する際
に、単結晶多結晶体やアモルファス体などの材料を用い
た場合、エミッタチップ形成後のチップ形状を適正な形
状に修正することは困難であった。本発明は上述の点に
鑑みて為されたもので、その目的とするところはスピン
ト方式の電界放射型電極の製造方法において、一度形成
されたエミッタチップの形状やエミッタチップとゲート
層間の距離を適正に修正することができる電界放射型電
極の製造方法を提供するにある。
射型電極を製造方法において、上記金属材料や高融点の
金属炭化物の材料を用いてエミッタチップを形成する際
に、単結晶多結晶体やアモルファス体などの材料を用い
た場合、エミッタチップ形成後のチップ形状を適正な形
状に修正することは困難であった。本発明は上述の点に
鑑みて為されたもので、その目的とするところはスピン
ト方式の電界放射型電極の製造方法において、一度形成
されたエミッタチップの形状やエミッタチップとゲート
層間の距離を適正に修正することができる電界放射型電
極の製造方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は、上述の目的を
達成するために、導電性の基板に、絶縁層を介して導電
性のゲート層を積層し、上記絶縁層及びゲート層を通し
て上記基板の表面を露出させる放射孔を形成するととも
に放射孔内に金属性材料でエミッタチップを形成するス
ピント方式の電界放射型電極において、上記エミッタチ
ップの形成後、該エミッタチップ及び上記ゲート層表面
に酸化膜を形成し、この酸化膜を除去することによりエ
ミッタチップの形状の修正、上記エミッタチップと上記
ゲート層間距離の調整を行うことを特徴とする。
達成するために、導電性の基板に、絶縁層を介して導電
性のゲート層を積層し、上記絶縁層及びゲート層を通し
て上記基板の表面を露出させる放射孔を形成するととも
に放射孔内に金属性材料でエミッタチップを形成するス
ピント方式の電界放射型電極において、上記エミッタチ
ップの形成後、該エミッタチップ及び上記ゲート層表面
に酸化膜を形成し、この酸化膜を除去することによりエ
ミッタチップの形状の修正、上記エミッタチップと上記
ゲート層間距離の調整を行うことを特徴とする。
【０００６】
【作用】本発明方法によれば、スピント方式の電界放射
型電極を製造する際に、既に金属性材料で形成されたエ
ミッタチップ及びゲート層表面に酸化膜を形成し、この
酸化膜を除去することによりエミッタチップの形状の修
正、ゲート層間距離の調整を行うから、従来スピント方
式の電界放射型電極において、形状修正が困難であった
金属材料や金属炭化物のような金属性材料から形成され
たエミッタチップの形状やエミッタチップとゲート層間
の距離を、酸化膜の厚さを制御することにより、簡単に
修正することができる。
型電極を製造する際に、既に金属性材料で形成されたエ
ミッタチップ及びゲート層表面に酸化膜を形成し、この
酸化膜を除去することによりエミッタチップの形状の修
正、ゲート層間距離の調整を行うから、従来スピント方
式の電界放射型電極において、形状修正が困難であった
金属材料や金属炭化物のような金属性材料から形成され
たエミッタチップの形状やエミッタチップとゲート層間
の距離を、酸化膜の厚さを制御することにより、簡単に
修正することができる。
【０００７】
【実施例】図４は一次的に形成されたスピント方式の電
界放射型電極を示しており、十分にドープされたシリコ
ンよりなる導電性の基板２に、二酸化シリコンよりなる
絶縁層３を介して金属モリブデンよりなる導電性のゲー
ト層４を積層した積層体を有し、絶縁層３及びゲート層
４を通して形成されて基板２の表面を露出させる放射孔
５内に金属モリブデンよりなるエミッタチップ１を形成
している。エミッタチップ１は電子線ｅ- を放射孔５を
通してコレクタ６に向けて放射するようになっている。
界放射型電極を示しており、十分にドープされたシリコ
ンよりなる導電性の基板２に、二酸化シリコンよりなる
絶縁層３を介して金属モリブデンよりなる導電性のゲー
ト層４を積層した積層体を有し、絶縁層３及びゲート層
４を通して形成されて基板２の表面を露出させる放射孔
５内に金属モリブデンよりなるエミッタチップ１を形成
している。エミッタチップ１は電子線ｅ- を放射孔５を
通してコレクタ６に向けて放射するようになっている。
【０００８】尚この一次的な電界放射型電極の製造方法
は、SRI International(USA)のＤｒ．Spindt等によって
提案されている公知の方法によって行う。本発明方法は
このような一次的に既に形成されたエミッタチップ１の
形状変更を行う際にエミッタチップ１の表面を酸化させ
た後酸化膜を除去することで先端形状やエミッタチップ
１とゲート層３間の距離を調整する方法であり、以下実
施例により説明する。
は、SRI International(USA)のＤｒ．Spindt等によって
提案されている公知の方法によって行う。本発明方法は
このような一次的に既に形成されたエミッタチップ１の
形状変更を行う際にエミッタチップ１の表面を酸化させ
た後酸化膜を除去することで先端形状やエミッタチップ
１とゲート層３間の距離を調整する方法であり、以下実
施例により説明する。
【０００９】実施例１ 実施例１では、金属モリブデンからなるエミッタチップ
１及びゲート層３の表面を５３０乃至６３０℃程度で加
熱して酸化させ、図１に示すように表面にＭｏＯ3 の酸
化膜７を形成する。ここでＭｏの酸化の際の温度条件を
変え、酸化膜７の厚さを測定したところ次のようになっ
た。
１及びゲート層３の表面を５３０乃至６３０℃程度で加
熱して酸化させ、図１に示すように表面にＭｏＯ3 の酸
化膜７を形成する。ここでＭｏの酸化の際の温度条件を
変え、酸化膜７の厚さを測定したところ次のようになっ
た。
【００１０】 温度条件 ５３５℃ 大気中フローで１時間酸化 膜厚測定 ２．５μｍ／ｈｒ＝約４２０Å／ｍｉｎ 温度条件 ５７０℃ 大気中フローで１時間酸化 膜厚測定 ５μｍ／ｈｒ＝約８４０Å／ｍｉｎ 本実施例では５３５℃で約３分間酸化させて、１０００
Å厚の酸化膜７を形成した。
Å厚の酸化膜７を形成した。
【００１１】尚酸化は次の化学式で表せる。 Ｍｏ＋3/２Ｏ2 →ＭｏＯ3 この形成された酸化膜７を除去することにより、図２に
示すようにエミッタチップ１の先端形状の修正や、エミ
ッタチップ１とゲート層４間の距離の修正を行う。
示すようにエミッタチップ１の先端形状の修正や、エミ
ッタチップ１とゲート層４間の距離の修正を行う。
【００１２】ここでＮＨ3 水に対してＭｏＯ3 の酸化膜
７が可溶性を持つため、本実施例では、ＮＨ3 水で酸化
膜７を除去する。尚酸化膜７の厚さは、上記のように酸
化条件（温度と時間によって管理できる）によって設定
でき、例えば一定温度に保った状態で金属モリブデンの
酸化膜７の厚さは酸素の金属モリブデン中への拡散によ
って決定され、それはほぼ時間の２乗に比例する。また
拡散係数は温度の指数関数によって表されるので、温度
を高く設定することは効果がある。但し金属モリブデン
の６価の酸化物は比較的低温で昇華する性質があり、そ
の蒸気圧は０．３０ｍｍ／７００℃、１０．１ｍｍ／８
００℃、４７６．２ｍｍ／１１００℃、７６０ｍｍ／１
１５５℃である。
７が可溶性を持つため、本実施例では、ＮＨ3 水で酸化
膜７を除去する。尚酸化膜７の厚さは、上記のように酸
化条件（温度と時間によって管理できる）によって設定
でき、例えば一定温度に保った状態で金属モリブデンの
酸化膜７の厚さは酸素の金属モリブデン中への拡散によ
って決定され、それはほぼ時間の２乗に比例する。また
拡散係数は温度の指数関数によって表されるので、温度
を高く設定することは効果がある。但し金属モリブデン
の６価の酸化物は比較的低温で昇華する性質があり、そ
の蒸気圧は０．３０ｍｍ／７００℃、１０．１ｍｍ／８
００℃、４７６．２ｍｍ／１１００℃、７６０ｍｍ／１
１５５℃である。
【００１３】このようにして酸化膜７を形成する際に、
その厚さを制御することにより、除去後の、エミッタチ
ップ１の尖鋭化や、エミッタチップ１とゲート層４間の
距離を適正なものとすることができる。実施例２ 本実施例は上記実施例１と同様な条件で酸化膜７を形成
した後の除去法が実施例１と異なるものである。
その厚さを制御することにより、除去後の、エミッタチ
ップ１の尖鋭化や、エミッタチップ１とゲート層４間の
距離を適正なものとすることができる。実施例２ 本実施例は上記実施例１と同様な条件で酸化膜７を形成
した後の除去法が実施例１と異なるものである。
【００１４】つまり本実施例は、金属モリブデンの６価
の酸化物の昇華性を利用して、酸化膜７を加熱して昇華
除去するのである。本実施例では８００℃で加熱して酸
化膜７を昇華除去した。実施例３ 上記実施例１、２では金属モリブデンの酸化膜７を除去
するのに、ＮＨ3 水に対する可溶性や、昇華性を利用し
ているが、一部の酸化膜７が除去の際に４価の酸化膜と
なった場合には昇華性もなくなり、またＮＨ3 水に対し
ても不溶性となるため、上記実施例１、２の方法では酸
化膜７の除去ができない。
の酸化物の昇華性を利用して、酸化膜７を加熱して昇華
除去するのである。本実施例では８００℃で加熱して酸
化膜７を昇華除去した。実施例３ 上記実施例１、２では金属モリブデンの酸化膜７を除去
するのに、ＮＨ3 水に対する可溶性や、昇華性を利用し
ているが、一部の酸化膜７が除去の際に４価の酸化膜と
なった場合には昇華性もなくなり、またＮＨ3 水に対し
ても不溶性となるため、上記実施例１、２の方法では酸
化膜７の除去ができない。
【００１５】４価の酸化膜は非常に導電性が良く残って
も問題とならない場合にはこのまま放置していても良い
が、仕事関数を上げ、電子線放射の閾値を上げる場合に
は除去する必要がある。尚金属モリブデンの比抵抗は
５．２×１０-6Ωｃｍ、ＭｏＯ 3 の比抵抗は８．８×１
０-5Ωｃｍ（５００℃）である。そこで本実施例では還
元性ガスである水素を酸化膜７表面に流して金属モリブ
デンに還元することにより除去する。また表面の酸化膜
７が６価に酸化された場合には実施例１、２の方法で除
去する。
も問題とならない場合にはこのまま放置していても良い
が、仕事関数を上げ、電子線放射の閾値を上げる場合に
は除去する必要がある。尚金属モリブデンの比抵抗は
５．２×１０-6Ωｃｍ、ＭｏＯ 3 の比抵抗は８．８×１
０-5Ωｃｍ（５００℃）である。そこで本実施例では還
元性ガスである水素を酸化膜７表面に流して金属モリブ
デンに還元することにより除去する。また表面の酸化膜
７が６価に酸化された場合には実施例１、２の方法で除
去する。
【００１６】尚４価の酸化物ができた場合、上述のよう
に還元するのでなく、硝酸処理を行って、６価の酸化物
に変え、昇華させるようにしても良い。
に還元するのでなく、硝酸処理を行って、６価の酸化物
に変え、昇華させるようにしても良い。
【００１７】
【発明の効果】本発明は、スピント方式の電界放射型電
極を製造する際に、既に金属性材料で形成されたエミッ
タチップ及びゲート層表面に酸化膜を形成し、この酸化
膜を除去することによりエミッタチップの形状の修正、
ゲート層間距離の調整を行うから、従来スピント方式の
電界放射型電極において、形状修正が困難であった金属
材料や金属炭化物のような金属性材料から形成されたエ
ミッタチップの形状やエミッタチップとゲート層間の距
離を、酸化膜の厚さを制御することにより、簡単に修正
することができ、特にエミッタチップの尖鋭化が容易に
行えるという効果がある。
極を製造する際に、既に金属性材料で形成されたエミッ
タチップ及びゲート層表面に酸化膜を形成し、この酸化
膜を除去することによりエミッタチップの形状の修正、
ゲート層間距離の調整を行うから、従来スピント方式の
電界放射型電極において、形状修正が困難であった金属
材料や金属炭化物のような金属性材料から形成されたエ
ミッタチップの形状やエミッタチップとゲート層間の距
離を、酸化膜の厚さを制御することにより、簡単に修正
することができ、特にエミッタチップの尖鋭化が容易に
行えるという効果がある。
【図１】本発明の実施例１の方法による酸化膜形成状態
の電界放射型電極の断面図である。
の電界放射型電極の断面図である。
【図２】本発明の実施例１の方法による酸化膜除去後の
電界放射型電極の断面図である。
電界放射型電極の断面図である。
【図３】一次形成時の電界放射型電極の断面図である。
１ エミッタチップ ２ 基板 ３ 絶縁層 ４ ゲート層 ５ 放射孔 ６ コレクタ ７ 酸化膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−52274（ＪＰ，Ａ) 特開 平３−71529（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 9/02
Claims (1)
- 【請求項１】導電性の基板に、絶縁層を介して導電性の
ゲート層を積層し、上記絶縁層及びゲート層を通して上
記基板の表面を露出させる放射孔を形成するとともに放
射孔内に金属性材料でエミッタチップを形成するスピン
ト方式の電界放射型電極において、上記エミッタチップ
の形成後、該エミッタチップ及び上記ゲート層表面に酸
化膜を形成し、この酸化膜を除去することによりエミッ
タチップの形状の修正、上記エミッタチップと上記ゲー
ト層間距離の調整を行うことを特徴とする電界放射型電
極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17288991A JP3142895B2 (ja) | 1991-07-15 | 1991-07-15 | 電界放射型電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17288991A JP3142895B2 (ja) | 1991-07-15 | 1991-07-15 | 電界放射型電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521002A JPH0521002A (ja) | 1993-01-29 |
| JP3142895B2 true JP3142895B2 (ja) | 2001-03-07 |
Family
ID=15950207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17288991A Expired - Fee Related JP3142895B2 (ja) | 1991-07-15 | 1991-07-15 | 電界放射型電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142895B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696028A (en) * | 1992-02-14 | 1997-12-09 | Micron Technology, Inc. | Method to form an insulative barrier useful in field emission displays for reducing surface leakage |
| US5461009A (en) * | 1993-12-08 | 1995-10-24 | Industrial Technology Research Institute | Method of fabricating high uniformity field emission display |
| JP3080142B2 (ja) * | 1996-05-10 | 2000-08-21 | 日本電気株式会社 | 電界放出型冷陰極の製造方法 |
| US6022256A (en) | 1996-11-06 | 2000-02-08 | Micron Display Technology, Inc. | Field emission display and method of making same |
| JP2011129484A (ja) | 2009-12-21 | 2011-06-30 | Canon Inc | 電子放出素子、電子源並びに画像表示装置 |
-
1991
- 1991-07-15 JP JP17288991A patent/JP3142895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521002A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770755B2 (ja) | 電界放出型電子銃 | |
| JP2742750B2 (ja) | 電界放出電子エミッタ及びその形成方法 | |
| EP0681312B1 (en) | Cold-cathode electron source element and method for producing the same | |
| US6570305B1 (en) | Field emission electron source and fabrication process thereof | |
| JPH0850850A (ja) | 電界放出型電子放出素子およびその製造方法 | |
| JP2004119018A (ja) | 電子放出素子 | |
| JPH0521002A (ja) | 電界放射型電極の製造方法 | |
| JP3231528B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
| JPH0765706A (ja) | 陰極装置及びその製造方法 | |
| JP3452222B2 (ja) | 冷陰極電子源素子およびその製造方法 | |
| JP3037780B2 (ja) | マイクロエミッタの製造方法 | |
| JP3190850B2 (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 | |
| JP3460376B2 (ja) | 微少冷電子源の製造方法 | |
| JP3536120B2 (ja) | 電子放出素子の製造方法 | |
| CN111725040A (zh) | 一种场发射晶体管的制备方法、场发射晶体管及设备 | |
| US5953580A (en) | Method of manufacturing a vacuum device | |
| JPH08329832A (ja) | 電子放出素子及びその製造方法 | |
| JP2890771B2 (ja) | 超伝導薄膜素子の製造方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| JPH1021821A (ja) | フィールドエミッタ | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| KR100275524B1 (ko) | 실리사이드 공정을 이용한 전계방출소자 제조방법 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |