JP3144043U

JP3144043U - 検出基準電圧作成回路と、前記回路を接続した電気回路と、前記電気回路からなるオーディオｆｍ変調アンプ

Info

Publication number: JP3144043U
Application number: JP2008003686U
Authority: JP
Inventors: 正志佐藤
Original assignee: Individual
Current assignee: Individual
Priority date: 2008-06-03
Filing date: 2008-06-03
Publication date: 2008-08-14
Anticipated expiration: 2018-06-03

Abstract

【課題】階段状にならず連続した、コンパレーターに使用する検出基準電圧を得る回路を提供する。
【解決手段】入力音声信号の電圧と検出基準電圧とを比較するコンパレーターを有する電気回路であって、前記検出基準電圧は、デジタル−アナログ変換器にクロックパルス発振回路から発振したパルスを計数するカウンタを接続し、前記クロックパルス発振回路からのパルスを計数するカウンタで、抵抗Ｒｎ_１〜Ｒｎ_ｍを順次切換えて得た第一波を、バイアスと共に第一発振回路通した後、周波数・電圧変換回路で変換することで第二波とし、前記第二波に、第二発振回路からダイオードを通して得られた０から１/２πの正弦波電圧を連続して追加したものを第三波とし、前記第三波が検出基準電圧となることを特徴とする。
【選択図】図１

Description

本考案は、コンパレーターに使用する検出基準電圧を作成する回路である。

出願人は、感性が豊かな高音質の音に再生ができるオーディオＦＭ変調アンプを提供する為に、実用新案登録第３１３５２６５を考案した。（特許文献１）
前述の考案は、
『（従来技術の請求項１）
音声信号の入力端子とアンプとの間に、可聴周波数域を順次複数の波長域に対応するように分割した複数のブロックを並列に接続し、各ブロックは入力音声信号に応じた入力電圧と複数の波長域に対応するようにそれぞれ分割された検出基準電圧とを比較するコンパレーターと、このコンパレーターに接続され、入力音声信号と基本波発振回路からの基本波とをＦＭ変調するＦＭ変調回路とから構成され、入力音声信号に応じた入力電圧と検出基準電圧とをコンパレーターで比較し、対応するレベルの入力音声信号の時にのみ、この入力音声信号と基本波発振回路からの基本波とをＦＭ変調してアンプに出力するようにしたことを特徴とするオーディオＦＭ変調アンプ。
（従来技術の請求項２）
各ブロックは、アナログの入力音声信号の電圧を検出基準電圧と比較するコンパレーターを設け、この＋側に音声電圧入力する入力端子を接続し、−側に抵抗Ｒｎ_０を接続し、更にこの抵抗Ｒｎ０とデジタル−アナログ変換器との間に、抵抗Ｒｎ_１〜Ｒｎ_ｍ（但しｎ，ｍは整数）を並列に接続し、このデジタル−アナログ変換器にクロックパルス発振回路から発振したパルスを計数するカウンタを接続し、更に前記入力端子と第１の電子リレーを接続すると共に、この第１の電子リレーと前記コンパレーターの出力側との間にインバーターを接続し、このインバーターに接続した第２の電子リレーを介してＦＭ変調回路に基本波発振回路を接続して構成され、前記クロックパルス発振回路からのパルスを計数するカウンタで、抵抗Ｒｎ_１〜Ｒｎ_ｍを順次切換えて検出基準電圧を変え、コンパレーターにより入力音声信号に応じた入力電圧と検出基準電圧とを比較して、検出基準電圧に対応する入力音声信号が入力された時にのみ、第１の電子リレーと第２の電子リレーをオンして、入力音声信号と基本波発振回路からの基本波とをＦＭ変調回路でＦＭ変調してアンプに出力するようにしたことを特徴とする請求項１記載のオーディオＦＭ変調アンプ。』
というものであり、請求項１記載の考案によって、感性が豊かな高音質の音に再生ができるオーディオＦＭ変調アンプであった。図３に前記ＦＭ変調アンプを示す。

しかしながら、図３の点線枠内の回路では、コンパレーターに使用する検出基準電圧が、デジタルの階段状であると共に電圧の出力もクロックパルスの周波数分だけ飛び飛びになるという欠点があった。図２Ｂにその波を示す。

このような問題点によって、従来技術の請求項１記載の考案は、性能を充分に発揮することができなかった。

そして、コンパレーターに検出基準電圧を使用するその他の機器も同様の問題があった。
実用新案登録第３１３５２６５

したがって、階段状にならず連続した、コンパレーターに使用する検出基準電圧を得る回路を提供することを課題とする。

（請求項１記載の考案）
請求項１記載の検出基準電圧作成回路は、入力音声信号の電圧と検出基準電圧とを比較するコンパレーターを有する電気回路であって、前記検出基準電圧は、デジタル−アナログ変換器に抵抗Ｒｎ１〜Ｒｎｍ（但しｎ，ｍは整数）を並列に接続し、このデジタル−アナログ変換器にクロックパルス発振回路から発振したパルスを計数するカウンタを接続し、クロックパルス発振回路からのパルスを計数するカウンタで、抵抗Ｒｎ１〜Ｒｎｍを順次切換えて得られた電圧を第一発振回路のバイアス電圧として使用し、第一発振回路から得られた電圧をＦＶ変換回路によって変換されたものであることを特徴とする。

従来例で使用していた検出基準電圧を、バイアスとして利用し、ＦＶ変換回路によって変換することによって、飛び飛びではなく、連続した検出基準電圧を得ることができる。

すなわち、電圧が連続していなかった飛び飛びの出力（図２のＢ）を、連続した出力（図２のＤ）とすることができる。

この検出基準電圧作成回路は、コンパレーターと検出基準電圧を使用する機器であれば何でも使用できる。
（請求項２記載の考案）
請求項２記載の検出基準電圧作成回路は、請求項１記載の検出基準電圧作成回路においてＦＶ変換回路によって変換された後、クロックパルス発振回路から発振したパルスに同期させた第二発振回路からダイオードを通して得られた０から１／２πの正弦波電圧を、連続して追加することを特徴とする。

請求項１記載の連続した検出基準電圧に、第二発振回路からダイオードを通して得られた０から１/２πの正弦波電圧を連続して追加することによって、図２示すように階段状を無くし、連続した検出基準電圧を得ることができる。

すなわち、電圧が階段状となっている出力（図２のＤ）を、コンパレーターがアナログ波形として認識し易い疑似アナログ波形（図２のＨ）とすることができる。

この検出基準電圧作成回路も、コンパレーターと検出基準電圧を使用する機器であれば何でも使用できる。
（請求項３記載の考案）
請求項３記載の電気回路は、アナログの入力音声信号の電圧を検出基準電圧と比較するコンパレーターを設け、この＋側に音声電圧入力する入力端子を接続し、−側に請求項１又は請求項２記載の検出基準電圧の出力を接続し、コンパレーターにより入力音声信号に応じた入力電圧と検出基準電圧とを比較して、検出基準電圧に対応する入力音声信号が入力された時にのみ、音声電圧を出力するようにしたことを特徴とする。

請求項１又は２に記載の考案を、従来技術の請求項１及び２記載の考案の各ブロック（例えば、図４のＢ_１）に組み込んだ電気回路とすることができる。
（請求項４記載の考案）
請求項４記載のオーディオＦＭ変調アンプは、音声信号の入力端子とアンプとの間に、可聴周波数域を順次複数の波長域に対応するように分割した複数のブロックを並列に接続し、各ブロックは請求項３記載の電気回路でありコンパレーターに接続され、入力音声信号と基本波発振回路からの基本波とをＦＭ変調するＦＭ変調回路とから構成され、入力音声信号に応じた入力電圧と検出基準電圧とをコンパレーターで比較し、対応するレベルの入力音声信号の時にのみ、この入力音声信号と基本波発振回路からの基本波とをＦＭ変調してアンプに出力するようにしたことを特徴とする。

請求項１乃至３のいずれかに記載の考案を、従来技術（実用新案登録第３１３５２６５）の請求項１及び２記載の考案に組み込むと、性能を充分に発揮することができ、より臨場感のある音を再生できるオーディオＦＭ変調アンプとなる。

この検出基準電圧作成回路は、飛び飛びにならず連続した検出基準電圧を得ることができる。

以下に、この考案の検出基準電圧作成回路と前記回路を接続した電気回路の実施形態を、実施例として示す各図と共に説明する。

図１は、本願考案の検出基準電圧作成回路の全体回路図である、図２は回路の各段階によって作成される各波を表す図である、図３は従来例の実用新案登録第３１３５２６５号の図２である、図４は従来例の実用新案登録第３１３５２６５号の図１である。

（１．検出基準電圧作成回路の各部品について）
この検出基準電圧作成回路は、図１に示すように、クロックパルス発振回路１、カウンタ２、デジタル−アナログ変換器３、アース３０、抵抗群４、第一発振回路５、周波数−電圧変換回路（Ｆ−Ｖ変換回路）６、ＮＡＮＤゲート７、第二発振回路７０、抵抗Ｒｓ７１、ダイオード７２、ダイオード８、出力端子９の各部品からなるものである。

（２．検出基準電圧作成回路の各部品の作用について）
前述の各部品は、図１に記載された態様で組み立てられ、各部品のＡからＨのポイントにおいて、図２に示す波となる。

（２−Ａ．ポイントＡ）
クロックパルス波は、クロックパルス発振回路１から発生する波であり、図２のＡに記載されている波である。この波は、等間隔・等電圧で出力され図１のポイントＡを通過するものである。

発生したクロックパルス波は、二つの出力を有し、図２に示すＡ→Ｂ→Ｃ→Ｄと変換されていくと共に、図２に示すＡ→Ｅ→Ｆ→Ｇと変換され、ＤとＧが最終的に合成されることを以下に述べる。また、一つ目の出力と二つ目の出力から出るクロックパルス波は同じものである。

（２−Ｂ．ポイントＢ）
一つ目の出力から得られたクロックパルス波をカウンタ２の抵抗群４を用いて飛び飛びの階段状の出力を得る。前記出力は、例えば抵抗群４が４本の場合であると、ポイントＢにおいては、図２のＢに示す出力である。

飛び飛びの階段状の出力を得る方法は、クロックパルス発振回路１からのパルス数（即ち図２Ａのパルス数）に基づき、抵抗群４の抵抗Ｒ１０１〜Ｒ１１０を、カウンタ２とデジタル−アナログ変換器３を用いて順次切換えて、図２のＢに示すような間隔の空いた断続的な（電圧０の箇所を有する）階段状の波形を得る。

またデジタル−アナログ変換器３からカウンタ２へ戻るリセット回路を設けることによって、カウンタ２で「１」〜「１０」まで計測する（すなわち、図２Ｂの最終段を作成する）と、リセットされて再び「１」〜「１０」まで繰り返し計測して抵抗Ｒ１０１〜Ｒ１１０を順次切換えるようになっており、次々と飛び飛びの階段状の出力を作成する。

図２Ｂにおいては、階段の電圧を４段としたが、実際には１０段である。

音質が向上する為、段数は多いほど好ましい。すなわち、抵抗群４の本数は多いほうが良く、抵抗Ｒ１０１〜Ｒ１１０は抵抗Ｒｎ_１〜Ｒｎ_ｍ（但しｎ，ｍは整数）とすることができる。

（２−Ｃ．ポイントＣ）
飛び飛びの階段状の出力（図２のＢ）をバイアス電圧として第一発振回路５に接続することによって、第一発振回路５からの出力は階段状の電位変化が周波数の変化となった高周波（図２のＣ）となる。

（２−Ｄ．ポイントＤ）
得られた高周波（図２のＣ）の周波数変化をＦ−Ｖ変換回路６を用いて、連続した階段状の出力（図２のＤ）を得る。すなわち、断続した出力（図２のＢ）はバイアスとして用いられ、得られた高周波をＦ−Ｖ変換したことによって、クロックパルス休止時の断続（すなわち電圧０）が存在せず、電圧が階段状の連続した出力（図２のＤ）を得ることができる。

そして前述の連続した出力は、コンパレーターを連続的に作用させることができる。

（２−Ｅ．ポイントＥ）
クロックパルス発振回路１からの二つ目の出力（図２のＡ）を、ＮＡＮＤゲートを通過させることで反転されたクロックパルス（図２のＥ）を得る。

（２−Ｆ．ポイントＦ）
第二発振回路７０からの出力は、前述の反転されたクロックパルス（図２のＥ）の電圧が入った時にリセットされ、１/２πから２πまでの出力が消滅する。（図２−Ｆ）
（２−Ｇ．ポイントＧ）
すなわち、反転されたクロックパルス（図２のＥ）がＯＦＦの時（図２のＡがＯＮの時）に第二発振回路７０は、０から１/２πの正弦波電圧のみを断続して繰り返し出力（図２のＧ）する。

前述の第二発振回路から発生した正弦波電圧は、抵抗Ｒｓを通過し、振幅強さが調整され、ダイオード７２を通過し、整流されて出力される。図２のＧには振幅が適正化されたものを記載した。

（２−Ｈ．ポイントＨ）
前述の電圧が階段状の連続した出力（図２のＤ）と、０から１/２πの断続した正弦波電圧（図２のＧ）と、が合成され、ダイオード８によって整流され、コンパレーターをより最適に動作させる出力（図２のＨ）が出力端子９から出力され、コンパレーターの−端子に接続される。

（３．この考案の効果について）
上述の考案は以下に示すような効果を有するものである。

（３−１．図２のＢ記載の出力の問題点）
従来の検出基準電圧作成回路（図３の破線内）は、図２のＢ記載の出力を作成する回路であり、前記出力を用いてコンパレーターを作動させていた。しかしながら図２のＢ記載の出力はアナログ信号のような連続したものではなく、ＦＭ変調をする信号を制御する場合、点でしか制御できなかった。

このことから、周波数が多岐に渡らず、実用的でなかった。

（３−２．図２のＤ記載の出力について）
図２のＢ記載の出力を第一発振回路のバイアス電圧として使用し、第一発振回路から得られた電圧をＦＶ変換回路によって変換したことにより、出力は連続したもの（図２のＤ記載の出力）とすることができる。

これによって、多岐に渡る、ＦＭ変調をする信号の制御ができるものとなる。

（３−３．図２のＨ記載の出力について）
図２のＤ記載の出力の電圧は階段状となっている。電圧が有する段差を第二発振回路７０から得られた正弦波電圧（図２のＧ）を加えて、連続した擬似アナログの検出基準電圧（図２のＨ）とすることができる。

実施例１記載の検出基準電圧作成回路を、実用新案登録第３１３５２６５の回路内に組み込むことができる。

すなわち、図３の破線枠内の回路を取除き、図１の回路を組み込むことができる。出力端子９は、コンパレーターの−端子に接続する。すると、コンパレーターに最適な検出基準電圧が出力されている電気回路となる。

実施例２記載の電気回路をブロックＢｎとし、図４に示すように、各周波数を処理するブロックＢ１〜ブロックＢ１０とすることができる。

このようにすると、実用新案登録第３１３５２６５号記載の発明は、よりクリアで臨場感のある音を出力可能な、ＦＭ変調回路となる。

本願考案の検出基準電圧作成回路の全体回路図である。回路の各段階によって作成される各波を表す図である。従来例の実用新案登録第３１３５２６５号の図２である。従来例の実用新案登録第３１３５２６５号の図１である。

符号の説明

１クロックパルス発振回路
２カウンタ
３デジタル−アナログ変換器
３０アース
４抵抗群
５第一発振回路
６Ｆ−Ｖ変換回路（周波数−電圧変換回路）
７ＮＡＮＤゲート
７０第二発振回路
７１抵抗Ｒｓ
７２ダイオード
８ダイオード
９出力端子

Claims

入力音声信号の電圧と検出基準電圧とを比較するコンパレーターを有する電気回路であって、前記検出基準電圧は、デジタル−アナログ変換器に抵抗Ｒｎ_１〜Ｒｎ_ｍ（但しｎ，ｍは整数）を並列に接続し、このデジタル−アナログ変換器にクロックパルス発振回路から発振したパルスを計数するカウンタを接続し、クロックパルス発振回路からのパルスを計数するカウンタで、抵抗Ｒｎ_１〜Ｒｎ_ｍを順次切換えて得られた電圧を第一発振回路のバイアス電圧として使用し、第一発振回路から得られた電圧をＦＶ変換回路によって変換されたものであることを特徴とする検出基準電圧作成回路。
請求項１記載の検出基準電圧作成回路においてＦＶ変換回路によって変換された後、クロックパルス発振回路から発振したパルスに同期させた第二発振回路からダイオードを通して得られた０から１／２πの正弦波電圧を、連続して追加することを特徴とする検出基準電圧作成回路。
アナログの入力音声信号の電圧を検出基準電圧と比較するコンパレーターを設け、この＋側に音声電圧入力する入力端子を接続し、−側に請求項１又は請求項２記載の検出基準電圧の出力を接続し、コンパレーターにより入力音声信号に応じた入力電圧と検出基準電圧とを比較して、検出基準電圧に対応する入力音声信号が入力された時にのみ、音声電圧を出力するようにしたことを特徴とする電気回路。
音声信号の入力端子とアンプとの間に、可聴周波数域を順次複数の波長域に対応するように分割した複数のブロックを並列に接続し、各ブロックは請求項３記載の電気回路でありコンパレーターに接続され、入力音声信号と基本波発振回路からの基本波とをＦＭ変調するＦＭ変調回路とから構成され、入力音声信号に応じた入力電圧と検出基準電圧とをコンパレーターで比較し、対応するレベルの入力音声信号の時にのみ、この入力音声信号と基本波発振回路からの基本波とをＦＭ変調してアンプに出力するようにしたことを特徴とするオーディオＦＭ変調アンプ。