JP3145722B2 - フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路 - Google Patents

フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路

Info

Publication number
JP3145722B2
JP3145722B2 JP5040491A JP5040491A JP3145722B2 JP 3145722 B2 JP3145722 B2 JP 3145722B2 JP 5040491 A JP5040491 A JP 5040491A JP 5040491 A JP5040491 A JP 5040491A JP 3145722 B2 JP3145722 B2 JP 3145722B2
Authority
JP
Japan
Prior art keywords
current
transistor
cell
condition
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5040491A
Other languages
English (en)
Other versions
JPH04216397A (ja
Inventor
ルイジ・パスクッチ
マルコ・オリボ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH04216397A publication Critical patent/JPH04216397A/ja
Application granted granted Critical
Publication of JP3145722B2 publication Critical patent/JP3145722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells

Landscapes

  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、差動センシングモ
ードに従ってＲＯＭ及びＥＰＲＯＭタイプのメモリに記
憶されるデータを読み取るための回路に関し、より詳細
には、電流オフセットセンスモードによってメモリアレ
イのセル及びバージン参照セルを流れる電流間に識別の
ためのオフセット電流を発生させる回路に関する。
【０００２】
【従来の技術】不揮発性半導体メモリの中で、ＥＰＲＯ
Ｍはシリコン中に形成される最も進歩した素子の１つで
ある。一般的な１メガビットのデバイスから、最近では
４メガビットの容量まで提供されている。
【０００３】集積度とともに、メモリ市場はアクセス時
間、書込み時間及び消費電力に関するさらなる特性向上
を要求する。しかしデバイスの微細化は、これらの目的
の達成に大きな問題を提起する。特に読み取りフェーズ
間のアクセス時間は、メモリセルの電流の減少とセル集
積構造の寄生素子の増加により悪影響を受ける。このよ
うな理由により、セルに記憶されたデータを読み取るた
めに使用される回路は、卓越した精度及び信頼性を持た
なければならない。
【０００４】雑誌「アルタ・フレケンツァ(Alta Freque
nza)」１９８８年７〜８月の第５７巻第６号で、Ｇ．カ
ムパルド、Ｍ．ダラボラ及びＤ．ノボセルにより発表さ
れた「ラムプリフィカトレ・ディ・レツラ・ネイ・ディ
スポシィティビ・ディ・メモリア・ＥＰＲＯＭ(L'ampli
ficatore di Lettura nei Dispositivi di Memoria EPR
OM)」という題の記事は、一般に使用されるいくつかの
センス回路を紹介する。
【０００５】差動センス回路は高精度に作られており、
普通の方法で動作することにより「プロセス・スプレッ
ド」効果、温度及びサプライ電圧変動の影響が小さくな
る。差動センスシステムには、負荷オフセットタイプ
（又は負荷アンバランスタイプ）と電流オフセットタイ
プの２種類がある。負荷オフセットタイプのセンス回路
及びその動作特性が図１及び図２に示されている。周知
のように、負荷オフセットタイプの読出システムは２個
の負荷トランジスタのディメンジョンを相違させること
より生ずる「アレイセル」サイド及び「参照セル」サイ
ド（参照セルは、バージンメモリセルにより一般に構成
される）の負荷のアンバランスに基づいている。
【０００６】負荷のアンバランスは、差動センス回路の
２つのブランチに非対称な素子を導入することによりバ
ージンセルの読出しを可能にする。図２には、バージン
セル、書き込まれたセル及び参照電流のそれぞれの特性
（それぞれＩｏｎ、Ｉｏｆｆ、Ｉｒｅｆ）が示されてい
る。
【０００７】このタイプのセンス回路では、参照電流Ｉ
ｒｅｆは参照セルのコントロールゲートに印加されるサ
プライ電圧ＶＣＣに従って変化する。この場合、最小使
用電圧ＶＣＣｍｉｎはバージンセルのしきい値Ｖｔｈに
より制限され、最大使用電圧ＶＣＣｍａｘはＩｒｅｆと
Ｉｏｆｆとが等しいときに与えられる。このセンス回路
は、ＶＣＣｍａｘ値が制限値になるという欠点を持ち、
その他に、幾何的に異なったディメンジョンを有するト
ランジスタの形成や複雑な回路構成による精度劣化とい
う欠点を持つ。
【０００８】電流オフセットモードで動作するセンスシ
ステムの回路ダイアグラムとその特性が、それぞれ図３
及び図４に示されている。この回路では、電圧ＶＣＣに
関する動作範囲を参照電流Ｉｒｅｆ特性を変えることに
より広げることができる。図３の回路ダイアグラムで
は、負荷トランジスタは同じディメンジョンを有してい
る。バージンセルのセンシングを識別するために必要な
非対称性は、アレイサイドのセル電流に並列に流れる定
電流Ｉｏｆｆｓｅｔにより与えられる。
【０００９】この方法により、セルの電気的特性は参照
電流Ｉｒｅｆの特性と同等になる。注目すべき結果は、
ＶＣＣｍａｘ値が定電流（Ｉｏｆｆｓｅｔ）をセルの電
流ゲインで割った値より大きいしきいシフト（δ
Ｖｔｈ）、つまりδＶｔｈ＞Ｉｏｆｆｓｅｔ／βである
全てのセルについて、理論的に無限になることである。
【００１０】制限値ＶＣＣｍｉｎにおける識別力向上の
ために、オフセット電流が参照セルサイドに加えられ、
アレイセルサイドで２倍のオフセット電流が流される。
これが差動センス増幅器Ａの２入力間のオフセット電流
を決定する「２個の定電流源」Ｉｏｆｆｓｅｔ及びＩ
ｏｆｆｓｅｔ／２により示されている。この方法により
図４の３個の特性Ｉｏｎ、Ｉｒｅｆ及びＩｏｆｆは、常
にＶＣＣ＞Ｖｔｈ≡Ｖｍｉｎのように分離される。
【００１１】しかし、これらの動的特性向上を考慮した
センス回路に対し、さらなる要望がある。換言すると、
上述した静的特性がサプライ電圧の関数としてアレイセ
ルに記憶されたデータ読出の限界を決定し、従って全て
の過渡的なもの、例えばカラムライン（BIT LINES）の
予備充電、アレイの対応するローに沿ったシグナルの伝
達等が終了した場合に、それらはＶＣＣに向かうセンス
回路の動作範囲を提供する。
【００１２】逆に動的特性は、その間にデバイスの実際
のサプライ電圧がセットされ、これにより過渡期の正確
な動作限界を提供する読出フェーズ間の差動センス増幅
器の入力を通過する電流に関する適切性を有している。
通電セル（オンプログラムセル）の読出しのときは、参
照セルサイドの電流がアレイセルサイドの電流より小さ
くなった瞬間から、又非通電セル（オフプログラムセ
ル）の読出しのときは、その逆になった瞬間からのみセ
ンス回路の応答が正確になるため、動的特性はメモリの
アクセス時間の指標となる。更にこの後の考察は、電流
オフセットタイプのセンス回路の限度を認識するための
基本となる。
【００１３】負荷アンバランスシステムの場合は、セン
ス回路のブランチの電流がセルのゲート電圧に依存しな
い（従って回路は過渡期の正確なセンシングを提供す
る）。電流オフセットシステムの場合には、センス回路
はパワーを与えられてＶＣＣになるため、オフセット回
路によりセットされる電流値のための過渡的フェーズは
なく、従ってオフ−プログラムセルが読出されなければ
ならないときは、アレイセル及び参照セルのゲートに加
えられる電圧が低いために参照サイド電流がアレイサイ
ドの電流より小さくなり、この電流は本来一定であるオ
フセット電流と実質的に０であるオフプログラムセルの
電流の合計で表されるため、センス回路の出力は初期に
はエラーを有する応答を与える。
【００１４】アレイのロー(row)信号にその値が依存す
る参照セルのゲート電圧が、オフセット電流より大きい
セルを通る電流を発生するように大きくなったときにの
み正確な応答がセルから得られる。過渡期におけるこの
制限は、動作電圧範囲が狭いという欠点を有する負荷ア
ンバランスセンス回路が使用される場合と比較して、ア
クセス時間に否定的に影響を与える。
【００１５】
【発明が解決しようとする課題】電流オフセットシステ
ムの静的動作特性に匹敵する静的動作特性を有する、つ
まり最大サプライ電圧（ＶＣＣｍａｘ）に向かう広い動
作範囲を有し、既知のタイプの電流オフセットシステム
より良好な動的特性も有するセンス回路に関する要請が
ある。
【００１６】読出すアレイセルを含むセンス回路の参照
セルブランチと他のブランチとの間にアンバランスを生
じさせるデバイスは、基本的に定電流源である。これは
電流オフセットセンス回路であり差動増幅器のアレイサ
イドと参照サイドの負荷トランジスタのサイズが同じで
あるので、負荷アンバランスセンス回路の欠点を回避で
きる。この回路には、アレイセルのゲート電圧により駆
動され、前記要請のためにセルアレイに各読出しにおい
てデコードされ、かつ過渡期において読出されるセルア
レイのローを複製する相補ローを導入する必要がある。
【００１７】
【課題を解決するための手段】以上のような課題を解決
する本発明の電流オフセットタイプのセンス回路は、電
流オフセット手段が、プログラムされたメモリセルとオ
ン条件で等価な電気的特性を有し、読み出すセルのゲー
トに印加される電圧と同じ駆動電圧により、プログラム
された読み出し対象のセルを通してオン条件で流れる電
流と同一な第１電流（Ｉｏｎ）を発生する少なくとも１
個のトランジスタ（ｎ１）と、第１電流（Ｉｏｎ）をミ
ラーリングする第１カレントミラーと、第１カレントミ
ラーによりミラーリングした電流を分割してさらにミラ
ーリングする第２カレントミラーと、第１電流
（Ｉｏｎ）と第２カレントミラーによりミラーリングし
た電流（Ｉｏｆｆｓｅｔ）との電流アンバランスを検出
するセンス部と、を含んでなる。
【００１８】例として、フローティングゲート型セルか
らデータを読み出すために用いられる電流オフセットタ
イプのセンス回路において、電流オフセット手段が、プ
ログラムされたメモリセルとオン条件で等価な電気的特
性を有し、プログラムされた読み出し対象のセルのゲー
トにオン条件で印加される電圧と同じ駆動電圧により、
プログラムされた読み出し対象のセルを通してオン条件
で流れる電流と同一な第１電流（Ｉｏｎ）を発生する第
１トランジスタ（ｎ１）と、プログラムされたメモリセ
ルとオフ条件で等価な電気的特性を有し、プログラムさ
れた読み出し対象のセルの電流とオフ条件で同一の付加
電流（Ｉｏｆｆ）を発生させる、第１トランジスタ（ｎ
１）と並列接続された第２トランジスタ（ｎ２）と、
第１電流（Ｉｏｎ）及び付加電流（Ｉｏｆｆ）の合計電
流（Ｉｏｎ＋Ｉｏｆｆ）をミラーリングする第１カレン
トミラーと、第１カレントミラーによりミラーリングし
た電流を分割してさらにミラーリングする第２カレント
ミラーと、第２カレントミラーによりミラーリングした
電流を流し、第１トランジスタ（ｎ１）と同じ特性を有
する第３トランジスタ（ｎ５）及び第２トランジスタ
（ｎ２）と同じ特性を有して第２トランジスタ（ｎ２）
と同じ電流を流す第４トランジスタ（ｎ６）により電流
アンバランスを検出するセンス部と、を含んでなるセン
ス回路であったり、或いは、フローティングゲート型セ
ルからデータを読み出すために用いられる電流オフセッ
トタイプのセンス回路において、電流オフセット手段
が、プログラムされたメモリセルとオン条件で等価な電
気的特性を有し、読み出すセルのゲートに印加される電
圧と同じ駆動電圧により、プログラムされた読み出し対
象のセルを通してオン条件で流れる電流と同一な第１電
流（Ｉｏｎ）を発生する少なくとも１個のトランジスタ
（ｎ１）と、第１電流（Ｉｏｎ）をミラーリングする第
１カレントミラーと、第１カレントミラーによりミラー
リングした電流を分割してさらにミラーリングする第２
カレントミラーと、プログラムされたメモリセルとオン
条件で等価な電気的特性を持ち、第２カレントミラーに
よりミラーリングした電流を流すトランジスタ（ｎ５）
及びプログラムされたメモリセルとオフ条件で等価な電
気的特性を持ち、第２カレントミラーによりミラーリン
グした電流を流すトランジスタ（ｎ’６）により電流ア
ンバランスを検出するセンス部と、を含んでなるセンス
回路がある。
【００１９】
【発明の実施の形態】図５及び図８の回路ダイアグラム
では、図３に示したオフセット電流タイプのセンス回路
が示され、図３の回路の回路ノードＭ、Ｎが図５及び図
８にも示されている。図５及び図８で使用される「ダミ
ーロー」は、各読出しでデコードされ、従って過渡期の
読出されるメモリセルのロー信号を複製するセルアレイ
の相補ローから誘導される駆動電圧ラインを示してい
る。
【００２０】参照カラムラインである「参照ビットライ
ン」は、カラムラインである「マトリクスビットライ
ン」のために機能し、これらは隣接してシリコンチップ
上に形成される。これにより過渡期の間も参照セルのゲ
ート及び選択されたセルのゲート電圧をできるだけ類似
させようとしているが、選択セルのゲート電圧は、アレ
イのローのＲＣ値のため過渡期間を無視できない。ライ
ン間の構造上の近接性は、対応する参照セル及びセルア
レイの相対精度を向上させる。
【００２１】図５に示す第１実施形態の回路で、ｎ１、
ｎ３、ｎ４及びｎ５はプログラムされたメモリセルとオ
ン条件で電気的に等価なセル（トランジスタ）である。
第１実施形態では、オフ条件で、プログラムされたアレ
イセル（書込セル）が完全なカットオフ状態でないとき
に、マイクロアンペアのオーダーで電流を流す補償素子
として２個の補償トランジスタｎ２及びｎ６が回路に接
続されている。この条件は、プログラムされたアレイの
メモリセルとＯＦＦ条件で電気的に等価なトランジスタ
（セル）ｎ２、ｎ６により複製され、その結果、書込セ
ルにより流れ、本発明の回路で実行される電流アンバラ
ンスプロセスを妨げる電流に対し、完全な補償が達成さ
れる。そして、書込（ＯＦＦ）セルの電気的特性とクロ
スする方へ向かう参照ブランチの電気特性を「まげる」
ことにより駆動電圧の最大値（ＶＣＣｍａｘ）へ向けて
所定の限定を導く。ｎ１、ｎ２及びｎ６は相補アレイロ
ーであるダミーローにより駆動さる。シリコンチップ上
で、参照カラムラインである「参照ビットライン」とそ
れぞれのアレイカラムラインである「マトリクスビット
ライン」は幾何的に近い。これは、過渡期における参照
セル及びアレイセル（図５に示していない）のゲート、
及びトランジスタｎ１、ｎ２及びｎ６のゲート電圧が非
常に類似又は等しいと考えてもよいことを意味してい
る。
【００２２】まず補償トランジスタｎ２及びｎ６を無視
し、全てのセル（アレイ、参照及びｎ１）が飽和状態で
ある場合、セルｎ１の電流はオンプログラムされたアレ
イの選択セルを通って流れる電流と常に等しくなる。こ
れは、これらの電流が過渡期の間も等しい値を有する両
セルのゲート電圧に依存するからである。読出されなけ
ればならないセルを通って流れる電流と同一のセルｎ１
により発生する電流Ｉｏｎは、トランジスタｐ１及びｐ
２により形成されるカレントミラーによりカレントミラ
ーの右側のブランチにも同量が流れ、それは全て同サイ
ズのトランジスタｎ３、ｎ４及びｎ５により形成される
ｎ−チャンネルカレントミラーにより２個の同一のセミ
電流に分割され、更にアレイサイドのカラムラインであ
る「マトリクスビットライン」に伝達される。このよう
にして得られた電流をＩｏｆｆｓｅｔと定義するとＩ
ｏｎ＝２×Ｉｏｆｆｓｅｔの関係が成り立つ。
【００２３】このようにして得られる差動センス回路の
２個の入力ブランチ（「マトリクスビットライン」及び
「参照ビットライン」）の電流のアンバランスの効果
は、静的及び動的観点から、参照サイドの負荷のサイズ
がアレイサイドの負荷のサイズの２倍である負荷アンバ
ランスタイプのセンス回路と同じ効果を有し、図２と同
様の動作特性が得られ、負荷アンバランス回路の欠点を
有しない。駆動電圧の最大値（ＶＣＣｍａｘ）に向かう
制限は、補償トランジスタｎ２及びｎ６により効果的に
解消され、これらのトランジスタはプログラムされたア
レイセルと等価であり、つまりオフ条件のセルとして高
いしきい値を有し、それらはセルｎ１としてアレイの相
補ローである「ダミーロー」により駆動される。トラン
ジスタｎ６のドレインは参照カラムラインである「参照
ビットライン」に接続され、第１トランジスタｎ１に並
列接続されたトランジスタ（セル）ｎ２の電流はアレイ
の書込メモリセル（オフプログラムセル）に運ばれる電
流に等しく、この電流はｎ１により発生する電流と合計
されて合計電流（Ｉｏｎ＋Ｉｏｆｆ）を生じさせる。
【００２４】この結果は次のように分析される。１．アレイのオンプログラムセルの読出し Ｉｒｅｆ＝Ｉｏｎ＋Ｉｎ６＝Ｉｏｎ＋Ｉｏｆｆ Ｉｍａｔ＝Ｉｏｎ＋Ｉｏｆｆｓｅｔ＝Ｉｏｎ＋（Ｉｏｎ
＋Ｉｏｆｆ）／２ ＝３／２・Ｉｏｎ＋１／２・Ｉｏｆｆ Ｉｒｅｆ＜Ｉｍａｔの条件が維持されなければならない
のでＩｏｎ＞Ｉｏｆｆであり、セルのゲート電圧の任意
の値について非等価性は常に維持される。２．アレイの
オフプログラムセルの読出し Ｉｒｅｆ＝Ｉｏｎ＋Ｉｎ６＝Ｉｏｎ＋Ｉｏｆｆ Ｉｍａｔ＝Ｉｏｆｆ＋Ｉｏｆｆｓｅｔ＝Ｉｏｆｆ＋（Ｉ
ｏｎ＋Ｉｏｆｆ）／２ ＝３／２・Ｉｏｆｆ＋１／２・Ｉｏｎ 常にＩｒｅｆ＞Ｉｍａｔが保持されなければならないの
で、この場合にも次の非等価性つまりＩｏｎ＞Ｉｏｆｆ
が保持されなければならず、これはセルのゲート電圧の
任意の値について正しい。
【００２５】図５の定電流源回路の動的特性が図６に示
される。また図７に示す回路の静的特性は、ＶＣＣ
ｍａｘに向かう制限のない動作電圧により表されるセン
ス回路の負荷アンバランスタイプ構造と、メモリアレイ
のより短いアクセス時間を伴う過渡応答のエラーがない
従来の電流オフセットタイプ回路と、のいずれかと比較
することにより、本発明の回路の利点が明らかになる。
【００２６】本発明の第２実施形態を図８のダイアグラ
ムに示す。このダイアグラムは回路規模が図５より小さ
く、アンバランスを発生するときのセルｎ２により与え
られる電流を欠いている。既に見たように、２個のブラ
ンチ「マトリクスビットライン」及び「参照ビットライ
ン」の電流のオフセットにより得られる効果は、負荷ア
ンバランスタイプのセンス回路で得る効果と同様であ
る。「参照ビットライン」に接続されたセルｎ’６の効
果が考慮され、トランジスタｎ３、ｎ４及びｎ５がオン
状態でプログラムされたアレイセルに電気的に等価であ
ると、ＶＣＣの増加後にトランジスタｎ’６のゲート電
圧は、読出しの間はオフ条件にプログラムされたアレイ
セル（書込セル）により運ばれる電流値より小さい参照
カラムラインである「参照ビットライン」に電流を流す
ために十分高い値を有することは明らかであるが、それ
は、参照電流Ｉｒｅｆ特性がオフ条件でプログラムされ
たアレイセル（書込セル）の電流Ｉｏｆｆと交差して、
回路の動作のＶＣＣｍａｘ制限を増加させる。
【００２７】図９には図８の回路の動的特性が示され、
図５の回路の動的特性と比較して改良されていることが
明らかである。図１０には図８の回路の静的動作特性が
示されている。ＶＣＣｍａｘに向かう動作範囲の増加限
界は、電圧ＶＣＣが１０Ｖ以上になるにもかかわらず参
照電流Ｉｒｅｆ曲線がオフプログラムセルのＩｏｆｆ電
流曲線と交差しないという事により認識することができ
る。
【００２８】図８の定電流源回路は図５の回路の静的動
作性能より劣り、図５の回路はトランジスタｎ２及びｎ
６によるＶＣＣに向かう制限がない。それにもかかわら
ず図８の回路は、要求される相補ロー「ダミーロー」が
１個のトランジスタのみを駆動し、従って定電流源回路
の動的応答後に影響する減少した容量性負荷を有してい
るため、より容易に実施できる。図６及び図９の動的特
性を比較することにより、図８の回路では参照電流Ｉ
ｒｅｆ及びオンプログラムセルの電流Ｉｏｎの特性曲線
が、過渡期の間、図５の回路よりも速く広がることが判
る。
【図面の簡単な説明】
【図１】負荷アンバランスタイプのセンス回路の基本回
路ダイアグラム。
【図２】図１のセンス回路の動作を示すグラフ。
【図３】電流オフセットタイプのセンス回路の基本回路
ダイアグラム。
【図４】図３のセンス回路の動作を示すグラフ。
【図５】本発明の第１実施形態のオフセット電流発生回
路の回路ダイアグラム。
【図６】図５の回路の動作の動的特性を示すグラフ。
【図７】図５の回路の動作の静的特性を示すグラフ。
【図８】本発明の第２実施形態のオフセット電流発生回
路の回路ダイアグラム。
【図９】図８の回路の動作の動的特性を示すグラフ。
【図１０】図８の回路の動作の静的特性を示すグラフ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコ・オリボ イタリア国 ベルガモ 24100 ビィ ア・ア・マジ22 (56)参考文献 特開 平１−165095（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/00 - 16/34 G11C 17/18 G11C 11/34

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 フローティングゲート型セルからデータ
    を読み出すために用いられる電流オフセットタイプのセ
    ンス回路において、 電流オフセット手段が、プログラムされたメモリセルと
    オン条件で等価な電気的特性を有し、読み出すセルのゲ
    ートに印加される電圧と同じ駆動電圧により、プログラ
    ムされた読み出し対象のセルを通してオン条件で流れる
    電流と同一な第１電流（Ｉｏｎ）を発生する少なくとも
    １個の第１トランジスタ（ｎ１）と、プログラムされた
    メモリセルとオフ条件で等価な電気的特性を有し、プロ
    グラムされた読み出し対象のセルの電流とオフ条件で同
    一の負荷電流（Ｉ ｏｆｆ ）を発生させる、第１トランジ
    スタ（ｎ１）と並列接続された第２トランジスタ（ｎ
    ２）と、 第１電流（Ｉｏｎ）及び負荷電流（Ｉ ｏｆｆ ）の合計電
    流（Ｉ ｏｎ ＋Ｉ ｏｆｆ ）をミラーリングする第１カレン
    トミラーと、第１カレントミラーによりミラーリングし
    た電流を分割して更にミラーリングする第２カレントミ
    ラーと、第２カレントミラーによりミラーリングした電
    流を流し、第１トランジスタ（ｎ１）と同じ特性を有す
    る第３トランジスタ（ｎ５）及び第２トランジスタ（ｎ
    ２）と同じ特性を有して第２トランジスタ（ｎ２）と同
    じ電流を流す第４トランジスタ（ｎ６）により電流アン
    バランスを検出するセンス部と、を含んでなり、 前記第１、第２、第４トランジスタの駆動電圧は相補ア
    レイローであるダミーローにより供給され、 前記第３トランジスタ（ｎ５）に流れる電流
    （Ｉ ｒｅｆ ）と前記第４トランジスタ（ｎ６）に流れる
    電流（Ｉ ｍａｔ ）のアンバランスが、Ｉ ｏｎ ＞Ｉ ｏｆｆ
    の条件下で、オンプログラムセルの読み出しでＩ ｒｅｆ
    ＜Ｉ ｍａｔ を満たし、オフプログラムセルの読み出しで
    Ｉ ｒｅｆ ＞Ｉ ｍａｔ を満たすことを 特徴とする電流オフ
    セットタイプのセンス回路。
  2. 【請求項２】 フローティングゲート型セルからデータ
    を読み出すために用いられる電流オフセットタイプのセ
    ンス回路において、 電流オフセット手段が、プログラムされたメモリセルと
    オン条件で等価な電気的特性を有し、プログラムされた
    読み出し対象のセルのゲートにオン条件で印加される電
    圧と同じ駆動電圧により、プログラムされた読み出し対
    象のセルを通してオン条件で流れる電流と同一な第１電
    流（Ｉｏｎ）を発生する第１トランジスタ（ｎ１）と、
    プログラムされたメモリセルとオフ条件で等価な電気的
    特性を有し、プログラムされた読み出し対象のセルの電
    流とオフ条件で同一の付加電流（Ｉｏｆｆ）を発生させ
    る、第１トランジスタ（ｎ１）と並列接続された第２ト
    ランジスタ（ｎ２）と、 第１電流（Ｉｏｎ）及び付加
    電流（Ｉｏｆｆ）の合計電流（Ｉｏｎ＋Ｉｏｆｆ）をミ
    ラーリングする第１カレントミラーと、第１カレントミ
    ラーによりミラーリングした電流を分割してさらにミラ
    ーリングする第２カレントミラーと、第２カレントミラ
    ーによりミラーリングした電流を流し、第１トランジス
    タ（ｎ１）と同じ特性を有する第３トランジスタ（ｎ
    ５）及び第２トランジスタ（ｎ２）と同じ特性を有して
    第２トランジスタ（ｎ２）と同じ電流を流す第４トラン
    ジスタ（ｎ６）により電流アンバランスを検出するセン
    ス部と、を含んでなることを特徴とする電流オフセット
    タイプのセンス回路。
  3. 【請求項３】 フローティングゲート型セルからデータ
    を読み出すために用いられる電流オフセットタイプのセ
    ンス回路において、 電流オフセット手段が、プログラムされたメモリセルと
    オン条件で等価な電気的特性を有し、読み出すセルのゲ
    ートに印加される電圧と同じ駆動電圧により、プログラ
    ムされた読み出し対象のセルを通してオン条件で流れる
    電流と同一な第１電流（Ｉｏｎ）を発生する少なくとも
    １個のトランジスタ（ｎ１）と、第１電流（Ｉｏｎ）を
    ミラーリングする第１カレントミラーと、第１カレント
    ミラーによりミラーリングした電流を分割してさらにミ
    ラーリングする第２カレントミラーと、プログラムされ
    たメモリセルとオン条件で等価な電気的特性を持ち、第
    ２カレントミラーによりミラーリングした電流を流すト
    ランジスタ（ｎ５）及びプログラムされたメモリセルと
    オフ条件で等価な電気的特性を持ち、第２カレントミラ
    ーによりミラーリングした電流を流すトランジスタ
    （ｎ’６）により電流アンバランスを検出するセンス部
    と、を含んでなることを特徴とする電流オフセットタイ
    プのセンス回路。
JP5040491A 1990-02-23 1991-02-23 フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路 Expired - Fee Related JP3145722B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT08360790A IT1246241B (it) 1990-02-23 1990-02-23 Circuito per la lettura dell'informazione contenuta in celle di memoria non volatili
IT83607A/90 1990-02-23

Publications (2)

Publication Number Publication Date
JPH04216397A JPH04216397A (ja) 1992-08-06
JP3145722B2 true JP3145722B2 (ja) 2001-03-12

Family

ID=11323056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5040491A Expired - Fee Related JP3145722B2 (ja) 1990-02-23 1991-02-23 フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路

Country Status (5)

Country Link
US (2) US5218570A (ja)
EP (1) EP0443989B1 (ja)
JP (1) JP3145722B2 (ja)
DE (1) DE69115952T2 (ja)
IT (1) IT1246241B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2665792B1 (fr) * 1990-08-08 1993-06-11 Sgs Thomson Microelectronics Memoire integree pourvue de moyens de test ameliores.
DE69026946T2 (de) * 1990-11-19 1996-09-05 Sgs Thomson Microelectronics Verbesserte Abfühlschaltung für Speicheranordnungen wie nichtflüchtige Speicher mit kompensiertem Offsetstrom
EP0536095B1 (en) * 1991-09-26 1998-01-21 STMicroelectronics S.r.l. Sense amplifier
KR940004406B1 (ko) * 1991-09-27 1994-05-25 현대전자산업 주식회사 Nand형 셀의 감지증폭기
FR2690751B1 (fr) * 1992-04-30 1994-06-17 Sgs Thomson Microelectronics Procede et circuit de detection de fuites de courant dans une ligne de bit.
US5390147A (en) * 1994-03-02 1995-02-14 Atmel Corporation Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
EP0676768B1 (en) * 1994-03-28 2000-12-27 STMicroelectronics S.r.l. Reference signal generating method and circuit for differential evaluation of the content of non-volatile memory cells
JPH08180697A (ja) * 1994-09-16 1996-07-12 Texas Instr Inc <Ti> センス増幅器用の基準電流を供給する基準回路及び方法
US5689471A (en) * 1995-01-24 1997-11-18 Cypress Semiconductor Corp. Dummy cell for providing a reference voltage in a memory array
US5621686A (en) * 1995-06-07 1997-04-15 Intel Corporation Multiply and divide current mirror
US5638322A (en) * 1995-07-19 1997-06-10 Cypress Semiconductor Corp. Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers
US5694366A (en) * 1996-05-01 1997-12-02 Micron Quantum Devices, Inc. OP amp circuit with variable resistance and memory system including same
DE69627152T2 (de) * 1996-09-30 2004-03-04 Stmicroelectronics S.R.L., Agrate Brianza Leseschaltung für Halbleiter-Speicherzellen
US5764568A (en) 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5771346A (en) 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
US5768287A (en) 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
JP3968818B2 (ja) * 1997-05-26 2007-08-29 富士通株式会社 アンプ
JP3110407B2 (ja) * 1998-12-11 2000-11-20 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
US6567302B2 (en) 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
KR100322471B1 (ko) * 1999-10-01 2002-02-07 윤종용 불휘발성 반도체 메모리 장치의 감지 증폭기 회로
FR2801419B1 (fr) 1999-11-18 2003-07-25 St Microelectronics Sa Procede et dispositif de lecture pour memoire en circuit integre
US6407946B2 (en) 1999-12-08 2002-06-18 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device
IT1319597B1 (it) * 2000-12-20 2003-10-20 St Microelectronics Srl Sistema di lettura di una cella di memoria
DE10113239C1 (de) * 2001-03-19 2002-08-22 Infineon Technologies Ag Bewerterschaltung zum Auslesen einer in einer Speicherzelle gespeicherten Information
ITMI20011311A1 (it) * 2001-06-21 2002-12-21 St Microelectronics Srl Memoria con sistema di lettura differenziale perfezionato
US6535426B2 (en) * 2001-08-02 2003-03-18 Stmicroelectronics, Inc. Sense amplifier circuit and method for nonvolatile memory devices
WO2004025656A2 (en) * 2002-09-13 2004-03-25 Atmel Corporation Fast dynamic mirror sense amplifier with separate comparison equalization and evaluation paths
ITTO20020798A1 (it) * 2002-09-13 2004-03-14 Atmel Corp Amplificatore di rilevamento a specchio a dinamica rapida
JPWO2004075200A1 (ja) * 2003-02-19 2006-06-01 富士通株式会社 メモリ装置
JP2005285197A (ja) 2004-03-29 2005-10-13 Renesas Technology Corp 半導体記憶装置
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
US7522454B2 (en) * 2006-07-20 2009-04-21 Sandisk Corporation Compensating for coupling based on sensing a neighbor using coupling
US7443729B2 (en) * 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7495953B2 (en) * 2006-07-20 2009-02-24 Sandisk Corporation System for configuring compensation
US7400535B2 (en) 2006-07-20 2008-07-15 Sandisk Corporation System that compensates for coupling during programming
US7506113B2 (en) * 2006-07-20 2009-03-17 Sandisk Corporation Method for configuring compensation
US8773934B2 (en) 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
US7567462B2 (en) * 2006-11-16 2009-07-28 Micron Technology, Inc. Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
US7573748B2 (en) * 2007-01-12 2009-08-11 Atmel Corporation Column leakage compensation in a sensing circuit
US8558727B2 (en) * 2011-05-18 2013-10-15 Qualcomm Incorporated Compensated current cell to scale switching glitches in digital to analog convertors

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693363A (en) * 1979-12-04 1981-07-28 Fujitsu Ltd Semiconductor memory
US4604732A (en) * 1984-05-29 1986-08-05 Thomson Components-Mostek Corporation Power supply dependent voltage reference circuit
US4661926A (en) * 1984-11-20 1987-04-28 Thomson Components-Mostek Corp. Bit line gain circuit for read only memory
US4649301A (en) * 1985-01-07 1987-03-10 Thomson Components-Mostek Corp. Multiple-input sense amplifier with two CMOS differential stages driving a high-gain stage
US4713797A (en) * 1985-11-25 1987-12-15 Motorola Inc. Current mirror sense amplifier for a non-volatile memory
US4727519A (en) * 1985-11-25 1988-02-23 Motorola, Inc. Memory device including a clock generator with process tracking
US4670675A (en) * 1986-02-07 1987-06-02 Advanced Micro Devices, Inc. High gain sense amplifier for small current differential
IT1213343B (it) * 1986-09-12 1989-12-20 Sgs Microelettronica Spa Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos.
IT1221780B (it) * 1988-01-29 1990-07-12 Sgs Thomson Microelectronics Circuito di rilevamento dello stato di celle di matrice in memorie eprom in tecnologia mos
JPH01220295A (ja) * 1988-02-29 1989-09-01 Nec Corp 半導体記憶装置
JPH0715952B2 (ja) * 1988-04-13 1995-02-22 株式会社東芝 半導体記憶装置
EP0347935B1 (en) * 1988-06-24 1995-07-26 Kabushiki Kaisha Toshiba Semiconductor memory device
KR0137768B1 (ko) * 1988-11-23 1998-06-01 존 지. 웨브 단일 트랜지스터 메모리 셀과 함께 사용하는 고속 자동 센스 증폭기
JPH0814993B2 (ja) * 1989-01-13 1996-02-14 株式会社東芝 半導体記憶装置
JPH0346197A (ja) * 1989-07-13 1991-02-27 Fujitsu Ltd 半導体記憶装置
JP2647527B2 (ja) * 1990-02-21 1997-08-27 シャープ株式会社 センス増幅回路
IT1244293B (it) * 1990-07-06 1994-07-08 Sgs Thomson Microelectronics Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini
DE69026946T2 (de) * 1990-11-19 1996-09-05 Sgs Thomson Microelectronics Verbesserte Abfühlschaltung für Speicheranordnungen wie nichtflüchtige Speicher mit kompensiertem Offsetstrom
DE69026828T2 (de) * 1990-12-13 1996-10-02 Sgs Thomson Microelectronics Verbesserte Abfühlschaltung für Speicheranordnungen, wie nichtflüchtige Speicher, mit verbesserter Abfühlunterscheidung

Also Published As

Publication number Publication date
US5218570A (en) 1993-06-08
IT9083607A0 (it) 1990-02-23
EP0443989A3 (en) 1992-01-02
IT9083607A1 (it) 1991-08-24
JPH04216397A (ja) 1992-08-06
IT1246241B (it) 1994-11-17
DE69115952D1 (de) 1996-02-15
DE69115952T2 (de) 1996-09-19
EP0443989A2 (en) 1991-08-28
EP0443989B1 (en) 1996-01-03
USRE36579E (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP3145722B2 (ja) フローティングゲート型メモリセル内に記憶されるデータ読み取り用センス回路
US6917541B2 (en) Nonvolatile semiconductor memory device
US5726946A (en) Semiconductor integrated circuit device having hierarchical power source arrangement
JP3379761B2 (ja) 不揮発性記憶装置
US5638322A (en) Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers
US7961521B2 (en) Sensing circuit for flash memory device operating at low power supply voltage
US20090213667A1 (en) Semiconductor memory device enhancing reliability in data reading
US6456557B1 (en) Voltage regulator for memory device
US6532174B2 (en) Semiconductor memory device having high speed data read operation
US6611468B2 (en) Non-volatile semiconductor memory device having sensitive sense amplifier structure
US5940322A (en) Constant voltage generating circuit with improved line voltage control
US7088626B2 (en) Bias voltage applying circuit and semiconductor memory device
US6323693B1 (en) Current sense amplifier circuit using dummy bit line
JP2020173879A (ja) 半導体装置およびメモリの読み出し方法
US6141277A (en) Semiconductor memory preventing sense amplifier malfunctions due to effects of noise generated in output buffer
US6721218B2 (en) Semiconductor memory device and data read method thereof
US6704233B2 (en) Sensing circuitry for reading and verifying the contents of electrically programmable and erasable non-volatile memory cells, useful in low supply-voltage technologies
JPH09265786A (ja) 半導体記憶装置
US5802009A (en) Voltage compensating output driver circuit
US6137741A (en) Sense amplifier with cascode output
US6580298B1 (en) Three input sense amplifier and method of operation
JPH11110971A (ja) 半導体メモリ装置
CN222672620U (zh) 一种数据读取电路和存储器
KR100519535B1 (ko) 데이터 센싱 회로
JPH0793018B2 (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001129

LAPS Cancellation because of no payment of annual fees