JP3146487B2 - IC memory card - Google Patents
IC memory cardInfo
- Publication number
- JP3146487B2 JP3146487B2 JP26097090A JP26097090A JP3146487B2 JP 3146487 B2 JP3146487 B2 JP 3146487B2 JP 26097090 A JP26097090 A JP 26097090A JP 26097090 A JP26097090 A JP 26097090A JP 3146487 B2 JP3146487 B2 JP 3146487B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- leads
- common electrode
- memory
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC memory card incorporating a large number of memory LSI chips.
従来の技術 ICメモリカードは、RAM,ROMなどのメモリLSIを内蔵し
た携帯型情報記憶装置として、多方面で利用されてい
る。近年その用途の拡大に伴い、記憶容量の大きい、す
なわち大容量のICメモリカードが要望されるようになっ
てきた。このような大容量のICメモリカードにおいて
は、多数個のメモリLSIを、一定面積のプリント配線板
に高密度に実装しなければならない。2. Description of the Related Art An IC memory card is widely used as a portable information storage device incorporating a memory LSI such as a RAM and a ROM. In recent years, with the expansion of its use, an IC memory card having a large storage capacity, that is, a large capacity has been demanded. In such a large-capacity IC memory card, a large number of memory LSIs must be densely mounted on a printed wiring board having a fixed area.
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。以下図面を参照しながら、フィルム
キャリア方式により多数のメモリLSIをプリント配線板
に実装した、従来のICメモリカードの構造について説明
する。By the way, as a high-density mounting method of memory LSI,
It has been considered effective that a method of bonding conductor leads to electrodes of a bare chip of a memory LSI by a so-called film carrier method and mounting the memory LSI chips on a printed wiring board in a plane is effective. Hereinafter, a structure of a conventional IC memory card in which a large number of memory LSIs are mounted on a printed wiring board by a film carrier method will be described with reference to the drawings.
第5図は従来のICメモリカードを示す断面図である。
第5図において、31はケースでプリント配線板32を収納
している。プリント配線板32には導体配線33が形成され
ている。34,34′はメモリLSIチップで、プリント配線板
32に平面的に配置されている。メモリLSIチップ34の電
極35には、フィルムキャリア方式により金属突起36を介
して、導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIチップの占
有面積は比較的小さいものである。FIG. 5 is a sectional view showing a conventional IC memory card.
In FIG. 5, reference numeral 31 denotes a case in which a printed wiring board 32 is housed. Conductive wiring 33 is formed on the printed wiring board 32. 34 and 34 'are memory LSI chips and printed wiring boards
32 are arranged in a plane. One end 37a of a conductor lead 37 is joined to the electrode 35 of the memory LSI chip 34 via a metal projection 36 by a film carrier method. The other end 37b of the conductor lead 37 is joined to the conductor wiring 33 of the printed wiring board 32. Since the bare chip is used, the area occupied by the memory LSI chip on the printed wiring board is relatively small.
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなるとその占有面積も拡大す
る。従って一定面積を有するプリント配線板に対し、実
装できるメモリLSIチップの数には自ずと限界があっ
た。またメモリLSIチップの数が増えると、メモリLSIチ
ップの電極に接合された導体リード間を、電気的に接続
するプリント配線板の導体配線の距離が長くなって、配
線スペースが増えるので、プリント配線板がコスト高に
なると共に、信号の伝達速度も遅くなるという課題を有
していた。However, in the above-described conventional configuration, since the memory LSI chips are arranged in a plane on the printed wiring board, the area occupied by the memory LSI chips increases as the number of memory LSI chips increases. Therefore, the number of memory LSI chips that can be mounted on a printed wiring board having a fixed area is naturally limited. In addition, when the number of memory LSI chips increases, the distance between the conductor leads bonded to the electrodes of the memory LSI chip and the length of the conductor wiring on the printed wiring board that electrically connects the conductor leads increases the wiring space. There has been a problem that the cost of the plate increases and the signal transmission speed also decreases.
本発明は上記従来の課題を解決するもので、メモリLS
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するものである。SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and a memory LS
The mounting density of I is dramatically increased, and a large number of memory LSI chips are mounted on a printed wiring board with a fixed area to achieve a large capacity.
また配線スペースを減少して信号伝達の高速化をも実
現できるICメモリカードを提供することを目的とし、さ
らに、組立て工程における導体リードの他端部の変形や
位置ずれを防止すると共に、非共通電極の導体リードと
導体配線の接合を容易にして、低コストのICメモリカー
ドを実現することを目的としている。Another object of the present invention is to provide an IC memory card capable of realizing high-speed signal transmission by reducing wiring space, and to prevent deformation and misalignment of the other end of the conductor lead during the assembly process, An object of the present invention is to realize a low-cost IC memory card by facilitating the joining between conductor leads of electrodes and conductor wiring.
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、導体リードの一端部が接合された電極を有するメモ
リLSIチップを、プリント配線板に積層し、メモリLSIチ
ップの非共通電極に接合した導体リードを積層階数分に
分岐させ、この分岐させた全ての導体リードの他端部
は、非通電極に接合された導体リードの他端部と共に絶
縁フィルムで連結し、共通電極の導体リード及び分岐さ
せた非共通電極の全ての導体リードは、それぞれ重ね合
わせてプリント配線板の導体配線に接合し、分岐させた
非共通電極の導体リードは、各積層階数毎に必要な1本
の導体リードがそれぞれ対応する他とは異なった導体配
線に接合され、分岐させた不要な他の導体リードは部分
的に切断することにより導体配線と電気的に接続され
ず、各積層階数毎に必要な1本の非共通電極の導体リー
ドのみ対応の導体配線と電気的に接続された構成を有し
ている。Means for Solving the Problems In order to achieve this object, an IC memory card of the present invention has a structure in which a memory LSI chip having an electrode to which one end of a conductor lead is joined is laminated on a printed wiring board, and the memory LSI chip The conductor lead joined to the non-common electrode is branched into the number of stacks, and the other ends of all the branched conductor leads are connected with the other end of the conductor lead joined to the non-conductive electrode by an insulating film, The conductor lead of the common electrode and all the conductor leads of the branched non-common electrode are overlapped and joined to the conductor wiring of the printed wiring board, and the conductor lead of the branched non-common electrode is required for each lamination level. One conductive lead is joined to the corresponding conductive wiring different from the other, and the other unnecessary conductive leads are partially cut so that they are not electrically connected to the conductive wiring. It has a corresponding conductor wiring and electrically connected to each only conductor leads of one non-common electrode required for each stack rank.
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現で
き、また、積層した各チップ間の共通電極の導体リード
を直接接合しているので、配線スペースが減少して信号
伝達の高速化を実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結して、導体リードの他端部の変形
や位置ずれを少なくすると共に、非共通電極の導体リー
ドを分岐させ、この分岐させた導体リードを不要な部分
を切断することにより、共通電極の導体リードと同じく
重ね合わせて導体配線に接合できるので、組立て工程が
容易となり、低コストで信頼性の高いICメモリカードを
実現できる。Operation With this configuration, the area occupied by the memory LSI chips is greatly reduced, so that a large number of memory LSI chips can be mounted on a printed wiring board with a limited area to achieve a large capacity. Since the conductor lead of the common electrode between them is directly joined, the wiring space is reduced and the speed of signal transmission can be increased.In addition, the other end of the conductor lead is connected with an insulating film, and the other end of the conductor lead is connected. In addition to reducing the deformation and displacement of the ends, the conductor leads of the non-common electrode are branched, and unnecessary portions are cut off. As a result, the assembling process is facilitated, and a low-cost and highly reliable IC memory card can be realized.
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例におけるICメモリカードの
一部を切り欠いた斜視図、第2図は同じく部分断面図、
第3図は同じく電気回路のブロック図、第4図は同じく
積層状態を示す斜視図である。第1図から第4図におい
て、1はケースでプリント配線板2を収納している。プ
リント配線板2はメモリ回路部3、コントロール回路部
4、外部インタフェイス回路部5で構成されている。メ
モリ回路部3は複数のメモリLSIチップ6で構成され、
メモリLSIチップ6を2層に積層したものを多数組プリ
ント配線板2に搭載している。コントロール回路部4
は、デコーダIC7等で構成され、アドレス信号によるチ
ップ選択、電源切換えによるバックアップコントロール
等を行う。外部インァフェイス回路部5は、接続コネク
タ8等で構成され、接続コネクタ8は他の機器や装置に
取りつけられた接続部(図示せず)に結合され、プリン
ト配線板2に対して電源の供給と信号の授与を行う。9
はメモリ回路部3をバックアップする電池で、ボタン型
リチウム電池を使用し、ケース1に収納されている。電
池9は、メモリ回路部3に対して接続コネクタ8から電
源が供給されないときに、バックアップ電源を供給す
る。FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG.
FIG. 3 is a block diagram of the electric circuit, and FIG. 4 is a perspective view showing the same laminated state. 1 to 4, reference numeral 1 denotes a case in which the printed wiring board 2 is housed. The printed wiring board 2 includes a memory circuit section 3, a control circuit section 4, and an external interface circuit section 5. The memory circuit unit 3 includes a plurality of memory LSI chips 6,
A large number of stacked memory LSI chips 6 are mounted on the printed wiring board 2. Control circuit section 4
Is constituted by a decoder IC 7 and the like, and performs chip selection by an address signal, backup control by power supply switching and the like. The external interface circuit unit 5 includes a connection connector 8 and the like. The connection connector 8 is connected to a connection unit (not shown) attached to another device or apparatus, and supplies power to the printed wiring board 2. Supply and give signals. 9
Is a battery for backing up the memory circuit unit 3, which uses a button type lithium battery and is housed in the case 1. The battery 9 supplies backup power when no power is supplied to the memory circuit unit 3 from the connection connector 8.
次に、メモリLSIチップ6の積層状態について述べ
る。メモリLSIチップ6は他のメモリLSIチップ6′の上
に、それぞれの電極配列が同一になる方向に積層されて
いる。10はメモリLSIチップ6の共通電極で、金属突起1
1を介して導体リード12の一端部12aが接合されている。
13はメモリLSIチップ6の非共通電極で、金属突起14を
介して導体リード15の一端部15aが接合されている。導
体リード15は、分岐した導体リード16,17から形成され
る。導体リード16,17の他端部16b,17bは、共通電極10に
接続した導体リードの他端部12bと共に、絶縁フィルム1
8によって連結されている。前記の構成はメモリLSIチッ
プ6′も同様である。19,19′は樹脂等で構成された絶
縁材であり電極10、導体リードの一端部12a等を保護す
る役目をする。Next, the stacked state of the memory LSI chip 6 will be described. The memory LSI chip 6 is stacked on another memory LSI chip 6 'in a direction in which the respective electrode arrangements are the same. Reference numeral 10 denotes a common electrode of the memory LSI chip 6 and a metal projection 1
One end 12a of the conductor lead 12 is joined via 1.
Reference numeral 13 denotes a non-common electrode of the memory LSI chip 6, to which one end 15a of the conductor lead 15 is joined via a metal projection 14. The conductor lead 15 is formed from branched conductor leads 16 and 17. The other ends 16b and 17b of the conductor leads 16 and 17 are connected to the insulating film 1 together with the other ends 12b of the conductor leads connected to the common electrode 10.
Linked by eight. The above configuration is the same for the memory LSI chip 6 '. Reference numerals 19 and 19 'denote insulating materials made of resin or the like, which serve to protect the electrode 10, one end 12a of the conductor lead, and the like.
次に、導体リード12等の、プリント配線板2への電気
的接続状態について説明する。導体リード12,12′は、
メモリLSIチップ6,6′の共通電極10,10′に接続してい
るので、プリント配線板2の同じ導体配線20に接続され
る。一方非共通電極13,13′に接続している導体リード1
5,15′は、同一の導体配線に接続することができない。
このため、導体リード15を分岐させた導体リード16,17
のうち、導体リード17を導体配線22に接続し、導体リー
ド16は、その他端部16bを残して部分的に切断される。
また導体リード15′を分岐させた導体リード16′,17′
のうち、導体リード16′を導体配線21に接続し、導体リ
ード17′はその他端部17′bを残して部分的に切断され
る。即ち、非共通電極13が導体配線22と、非共通電極1
3′が別の導体配線21とそれぞれ電気的に接続されるこ
とになる。Next, the state of electrical connection of the conductor leads 12 and the like to the printed wiring board 2 will be described. The conductor leads 12, 12 '
Since they are connected to the common electrodes 10, 10 'of the memory LSI chips 6, 6', they are connected to the same conductor wiring 20 of the printed wiring board 2. On the other hand, the conductor lead 1 connected to the non-common electrodes 13, 13 '
5, 15 'cannot be connected to the same conductor wiring.
For this reason, the conductor leads 16, 17 obtained by branching the conductor lead 15 are
Among them, the conductor lead 17 is connected to the conductor wiring 22, and the conductor lead 16 is partially cut except for the other end 16b.
Conductor leads 16 'and 17' are obtained by branching conductor lead 15 '.
Of these, the conductor lead 16 'is connected to the conductor wiring 21, and the conductor lead 17' is partially cut off, leaving the other end 17'b. That is, the non-common electrode 13 includes the conductor wiring 22 and the non-common electrode 1.
3 'are electrically connected to the other conductor wirings 21, respectively.
次に、導体リードの他端部12b等の接合状態について
述べる。導体リードの他端部12b,12b′は、重ね合わせ
て導体配線20にはんだ接合されている。また、導体リー
ドの他端部16b,16b′は重ね合わせて導体配線21に、導
体リードの他端部17,17′も重ね合わせて導体配線22
に、それぞれはんだ接合されている。このようなはんだ
接合は、導体リードの他端部12b,16b,17bの、プリント
配線板2の表面からの高さが同一であるため、簡単な形
状のヒートツール(図示せず)により、容易に一括して
行うことができる。また、導体リードの他端部12b,16b,
17bは、絶縁フィルム18で連結されているため、導体配
線20等にはんだ接合する時、変形や位置ずれにより互い
に接触する恐れはない。導体リードの他端部12b′,16
b′,17′bについても同様である。Next, the joining state of the other end portion 12b of the conductor lead will be described. The other ends 12b and 12b 'of the conductor leads are overlapped and soldered to the conductor wiring 20. The other ends 16b and 16b 'of the conductor leads are superimposed on the conductor wiring 21, and the other ends 17 and 17' of the conductor leads are also superimposed on the conductor wiring 22.
, Respectively. Such a solder joint can be easily performed by a simple-shaped heat tool (not shown) because the heights of the other ends 12b, 16b, and 17b of the conductor leads from the surface of the printed wiring board 2 are the same. Can be performed collectively. Further, the other ends 12b, 16b,
17b are connected by the insulating film 18, so that when soldering to the conductor wiring 20 or the like, there is no danger that they will contact each other due to deformation or displacement. The other end 12b ', 16 of the conductor lead
The same applies to b 'and 17'b.
以上のように本実施例によれば、メモリLSIチップ6,
6′を積層することにより、一定面積のプリント配線板
2に多数のメモリLSIチップ6を搭載できるので、大容
量のICメモリカードを実現でき、共通電極10,10′に接
続した導体リード12,12′を、重ね合わせて導体配線20
に接合しているので、配線スペースが減少して信号伝達
の高速化を実現でき、さらに、導体リードの他端部12b,
16b等を絶縁フィルム18で連結すると共に、非共通電極1
3,13′に接続した導体リード16,16′等の不要な部分を
切断して、その他端部16b,16′b等を導体配線21等に重
ね合わせて接合するので、はんだ付けなどの組立て工程
が容易となり、低コストで信頼性の高いICメモリカード
が実現できる。As described above, according to the present embodiment, the memory LSI chip 6,
By laminating 6 ', a large number of memory LSI chips 6 can be mounted on the printed wiring board 2 having a fixed area, so that a large-capacity IC memory card can be realized, and the conductor leads 12 connected to the common electrodes 10, 10' can be realized. 12 'is superimposed on conductor wiring 20
Since it is joined to the wiring, the wiring space can be reduced and the speed of signal transmission can be increased, and further, the other ends 12b,
16b and the like are connected by an insulating film 18 and the non-common electrode 1
Unnecessary portions such as the conductor leads 16 and 16 'connected to 3, 13' are cut off, and the other ends 16b and 16'b etc. are overlapped and joined to the conductor wiring 21 and so on. The process is easy, and a low-cost and highly reliable IC memory card can be realized.
発明の効果 本発明は、導体リードの一端部が接合された電極を有
するメモリLSIチップを、プリント配線板に積層し、メ
モリLSIチップの非共通電極に接合した導体リードを積
層階数分に分岐させ、この分岐させた全ての導体リード
の他端部は共通電極に接合された導体リードの他端部と
共に絶縁フィルムで連結し、共通電極の導体リード及び
分岐させた非共通電極の全ての導体リードは、それぞれ
重ね合わせてプリント配線板の導体配線に接合し、さら
に分岐させた非共通電極の導体リードは、各積層階数毎
に必要な1本の導体リードがそれぞれ対応する他とは異
なった導体配線に接合され、分岐させた不要な他の導体
リードは部分的に切断することにより導体配線と電気的
に接続されず、各積層階数毎に必要な1本の非共通電極
の導体リードのみ対応の導体配線と電気的に接続された
構成である。従って本発明は、一定面積のプリント配線
板に多数のメモリLSIチップを搭載できるので、大容量
のICメモリカードを実現でき、またプリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いIC
メモリカードを実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結し、共通電極と同じく非共通電極
に接合した導体リードをも重ね合わせて導体配線に接合
するので、組立て工程における導体リードの他端部と導
体配線との接合が容易となり、低コストで信頼性の高い
ICメモリカードを実現できるというすぐれた効果を奏す
る。Advantageous Effects of the Invention The present invention stacks a memory LSI chip having electrodes to which one end of a conductor lead is joined on a printed wiring board, and branches the conductor leads joined to the non-common electrodes of the memory LSI chip by the number of layers. The other end of each of the branched conductor leads is connected to the other end of the conductor lead joined to the common electrode by an insulating film, and the conductor lead of the common electrode and all the conductor leads of the branched non-common electrode are connected. Are superimposed on each other and joined to the conductor wiring of the printed wiring board, and the conductor leads of the non-common electrode that are branched are different from the conductors corresponding to one conductor lead required for each lamination level. Unnecessary other conductive leads joined to the wiring and branched are partially cut so that they are not electrically connected to the conductive wiring, and one non-common electrode conductive lead required for each stacking level Only the corresponding conductor wiring is electrically connected. Therefore, according to the present invention, a large number of memory LSI chips can be mounted on a printed wiring board having a fixed area, so that a large-capacity IC memory card can be realized.
A memory card can be realized, and the other ends of the conductor leads are connected by an insulating film, and the conductor leads joined to the non-common electrode as well as the common electrode are overlapped and joined to the conductor wiring. Connection between the other end of the wire and the conductor wiring is easy, and low cost and high reliability
It has an excellent effect that an IC memory card can be realized.
第1図は本発明の一実施例におけるICメモリカードの一
部を切り欠いた斜視図、第2図はその部分断面図、第3
図は同じく電気回路のブロック図、第4図は同じくその
積層状態を示す部分斜視図であり、第5図は従来のICメ
モリカードにおける部分断面図である。 2……プリント配線板、6……メモリLSIチップ、10…
…共通電極、13……非共通電極、12,15,16,17……導体
リード、12a,15a……導体リードの一端部、12b,16b,17b
……導体リードの他端部、18……絶縁フィルム、20,21,
22……導体配線。FIG. 1 is a partially cutaway perspective view of an IC memory card according to an embodiment of the present invention, FIG.
FIG. 4 is a block diagram of the electric circuit, FIG. 4 is a partial perspective view showing the same laminated state, and FIG. 5 is a partial sectional view of a conventional IC memory card. 2 ... Printed wiring board, 6 ... Memory LSI chip, 10 ...
... common electrode, 13 ... non-common electrode, 12, 15, 16, 17 ... conductor lead, 12a, 15a ... one end of conductor lead, 12b, 16b, 17b
…… The other end of the conductor lead, 18 …… Insulating film, 20,21,
22 ... Conductor wiring.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−217296(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 25/04 H01L 25/10 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-217296 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 25/04 H01L 25/10
Claims (1)
するメモリLSIチップをプリント配線板に複数個積層
し、前記メモリLSIチップの非共通電極に接合した前記
導体リードは、積層階数分に分岐させ、前記分岐させた
全ての導体リードの他端部は、メモリLSIチップの共通
電極に接合した導体リードの他端部と共に、絶縁フィル
ムで連結し、前記共通電極の導体リード及び分岐させた
非共通電極の全ての導体リードは、それぞれ重ね合わせ
て前記プリント配線板の導体配線に接合し、前記分岐さ
せた非共通電極の導体リードは、各積層階数毎に必要な
1本の導体リードがそれぞれ対応する他とは異なった前
記導体配線に接合され、前記分岐させた不要な他の導体
リードは、部分的に切断して、各積層階数毎に必要な1
本の非共通電極の導体リードのみ対応の導体配線と電気
的に接続されることを特徴とするICメモリカード。1. A printed circuit board comprising a plurality of memory LSI chips having electrodes to which one ends of conductive leads are bonded, and the conductive leads bonded to the non-common electrodes of the memory LSI chips are divided by the number of layers. The other ends of all of the branched conductor leads are connected with the other ends of the conductor leads joined to the common electrode of the memory LSI chip by an insulating film, and the conductor leads of the common electrode are branched. All the conductor leads of the non-common electrode are overlapped and joined to the conductor wiring of the printed wiring board, and the conductor lead of the branched non-common electrode has one conductor lead required for each lamination level. Each of the other unnecessary conductor leads which are joined to the corresponding conductor wiring different from the corresponding others and which is branched and unnecessary is partially cut, and the necessary one conductor lead is required for each stacking floor.
An IC memory card wherein only the conductor leads of the non-common electrode are electrically connected to the corresponding conductor wiring.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26097090A JP3146487B2 (en) | 1990-09-28 | 1990-09-28 | IC memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26097090A JP3146487B2 (en) | 1990-09-28 | 1990-09-28 | IC memory card |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04135898A JPH04135898A (en) | 1992-05-11 |
| JP3146487B2 true JP3146487B2 (en) | 2001-03-19 |
Family
ID=17355284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26097090A Expired - Fee Related JP3146487B2 (en) | 1990-09-28 | 1990-09-28 | IC memory card |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146487B2 (en) |
-
1990
- 1990-09-28 JP JP26097090A patent/JP3146487B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04135898A (en) | 1992-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| EP1187210A2 (en) | Semiconductor device | |
| JPH09246465A (en) | Multilayer chip package of LOC type semiconductor chip | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| WO1990000117A1 (en) | Ic memory card | |
| JPH07147378A (en) | Semiconductor module and IC package used for the same | |
| JP3146487B2 (en) | IC memory card | |
| JP2682152B2 (en) | IC memory card | |
| JP3151825B2 (en) | IC memory card | |
| US20240071997A1 (en) | Semiconductor package | |
| JP2910731B2 (en) | Semiconductor device | |
| JP2811759B2 (en) | IC memory card | |
| JP2811758B2 (en) | IC memory card | |
| JPH05343602A (en) | High density mounted semiconductor device and semiconductor module using the same | |
| JP3064438B2 (en) | IC memory card | |
| JP3021691B2 (en) | IC memory card | |
| JP3070191B2 (en) | IC memory card | |
| JP2811757B2 (en) | IC memory card | |
| JP3030879B2 (en) | IC memory card | |
| JP2000294725A (en) | Semiconductor device | |
| JPH077187Y2 (en) | IC memory card | |
| JPH081110Y2 (en) | IC memory card | |
| JPH0323999A (en) | Ic memory card | |
| JPH02217296A (en) | Ic memory card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |