JP3146487B2 - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JP3146487B2 JP3146487B2 JP26097090A JP26097090A JP3146487B2 JP 3146487 B2 JP3146487 B2 JP 3146487B2 JP 26097090 A JP26097090 A JP 26097090A JP 26097090 A JP26097090 A JP 26097090A JP 3146487 B2 JP3146487 B2 JP 3146487B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- leads
- common electrode
- memory
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メモリLSIチップを多数個内蔵したICメモ
リカードに関する。
リカードに関する。
従来の技術 ICメモリカードは、RAM,ROMなどのメモリLSIを内蔵し
た携帯型情報記憶装置として、多方面で利用されてい
る。近年その用途の拡大に伴い、記憶容量の大きい、す
なわち大容量のICメモリカードが要望されるようになっ
てきた。このような大容量のICメモリカードにおいて
は、多数個のメモリLSIを、一定面積のプリント配線板
に高密度に実装しなければならない。
た携帯型情報記憶装置として、多方面で利用されてい
る。近年その用途の拡大に伴い、記憶容量の大きい、す
なわち大容量のICメモリカードが要望されるようになっ
てきた。このような大容量のICメモリカードにおいて
は、多数個のメモリLSIを、一定面積のプリント配線板
に高密度に実装しなければならない。
ところで、メモリLSIの高密度な実装方法としては、
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。以下図面を参照しながら、フィルム
キャリア方式により多数のメモリLSIをプリント配線板
に実装した、従来のICメモリカードの構造について説明
する。
メモリLSIのベアチップの電極に、いわゆるフィルムキ
ャリア方式で導体リードを接合し、前記メモリLSIチッ
プをプリント配線板に平面的に並べて実装する方法が効
果的とされている。以下図面を参照しながら、フィルム
キャリア方式により多数のメモリLSIをプリント配線板
に実装した、従来のICメモリカードの構造について説明
する。
第５図は従来のICメモリカードを示す断面図である。
第５図において、31はケースでプリント配線板32を収納
している。プリント配線板32には導体配線33が形成され
ている。34,34′はメモリLSIチップで、プリント配線板
32に平面的に配置されている。メモリLSIチップ34の電
極35には、フィルムキャリア方式により金属突起36を介
して、導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIチップの占
有面積は比較的小さいものである。
第５図において、31はケースでプリント配線板32を収納
している。プリント配線板32には導体配線33が形成され
ている。34,34′はメモリLSIチップで、プリント配線板
32に平面的に配置されている。メモリLSIチップ34の電
極35には、フィルムキャリア方式により金属突起36を介
して、導体リード37の一端部37aが接合されている。導
体リード37の他端部37bは、プリント配線板32の導体配
線33に接合されている。このようにベアチップを使用し
ているので、プリント配線板でのメモリLSIチップの占
有面積は比較的小さいものである。
発明が解決しようとする課題 しかしながら上記従来の構成では、メモリLSIチップ
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなるとその占有面積も拡大す
る。従って一定面積を有するプリント配線板に対し、実
装できるメモリLSIチップの数には自ずと限界があっ
た。またメモリLSIチップの数が増えると、メモリLSIチ
ップの電極に接合された導体リード間を、電気的に接続
するプリント配線板の導体配線の距離が長くなって、配
線スペースが増えるので、プリント配線板がコスト高に
なると共に、信号の伝達速度も遅くなるという課題を有
していた。
がプリント配線板に平面的に配置されているので、メモ
リLSIチップの数が多くなるとその占有面積も拡大す
る。従って一定面積を有するプリント配線板に対し、実
装できるメモリLSIチップの数には自ずと限界があっ
た。またメモリLSIチップの数が増えると、メモリLSIチ
ップの電極に接合された導体リード間を、電気的に接続
するプリント配線板の導体配線の距離が長くなって、配
線スペースが増えるので、プリント配線板がコスト高に
なると共に、信号の伝達速度も遅くなるという課題を有
していた。
本発明は上記従来の課題を解決するもので、メモリLS
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するものである。
Iの実装密度を飛躍的に高め、一定の面積を有するプリ
ント配線板に、多数のメモリLSIチップを搭載して大容
量化を実現するものである。
また配線スペースを減少して信号伝達の高速化をも実
現できるICメモリカードを提供することを目的とし、さ
らに、組立て工程における導体リードの他端部の変形や
位置ずれを防止すると共に、非共通電極の導体リードと
導体配線の接合を容易にして、低コストのICメモリカー
ドを実現することを目的としている。
現できるICメモリカードを提供することを目的とし、さ
らに、組立て工程における導体リードの他端部の変形や
位置ずれを防止すると共に、非共通電極の導体リードと
導体配線の接合を容易にして、低コストのICメモリカー
ドを実現することを目的としている。
課題を解決するための手段 この目的を達成するために本発明のICメモリカード
は、導体リードの一端部が接合された電極を有するメモ
リLSIチップを、プリント配線板に積層し、メモリLSIチ
ップの非共通電極に接合した導体リードを積層階数分に
分岐させ、この分岐させた全ての導体リードの他端部
は、非通電極に接合された導体リードの他端部と共に絶
縁フィルムで連結し、共通電極の導体リード及び分岐さ
せた非共通電極の全ての導体リードは、それぞれ重ね合
わせてプリント配線板の導体配線に接合し、分岐させた
非共通電極の導体リードは、各積層階数毎に必要な１本
の導体リードがそれぞれ対応する他とは異なった導体配
線に接合され、分岐させた不要な他の導体リードは部分
的に切断することにより導体配線と電気的に接続され
ず、各積層階数毎に必要な１本の非共通電極の導体リー
ドのみ対応の導体配線と電気的に接続された構成を有し
ている。
は、導体リードの一端部が接合された電極を有するメモ
リLSIチップを、プリント配線板に積層し、メモリLSIチ
ップの非共通電極に接合した導体リードを積層階数分に
分岐させ、この分岐させた全ての導体リードの他端部
は、非通電極に接合された導体リードの他端部と共に絶
縁フィルムで連結し、共通電極の導体リード及び分岐さ
せた非共通電極の全ての導体リードは、それぞれ重ね合
わせてプリント配線板の導体配線に接合し、分岐させた
非共通電極の導体リードは、各積層階数毎に必要な１本
の導体リードがそれぞれ対応する他とは異なった導体配
線に接合され、分岐させた不要な他の導体リードは部分
的に切断することにより導体配線と電気的に接続され
ず、各積層階数毎に必要な１本の非共通電極の導体リー
ドのみ対応の導体配線と電気的に接続された構成を有し
ている。
作用 この構成によって、メモリLSIチップの占有面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現で
き、また、積層した各チップ間の共通電極の導体リード
を直接接合しているので、配線スペースが減少して信号
伝達の高速化を実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結して、導体リードの他端部の変形
や位置ずれを少なくすると共に、非共通電極の導体リー
ドを分岐させ、この分岐させた導体リードを不要な部分
を切断することにより、共通電極の導体リードと同じく
重ね合わせて導体配線に接合できるので、組立て工程が
容易となり、低コストで信頼性の高いICメモリカードを
実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリLSIチップを搭載して大容量化を実現で
き、また、積層した各チップ間の共通電極の導体リード
を直接接合しているので、配線スペースが減少して信号
伝達の高速化を実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結して、導体リードの他端部の変形
や位置ずれを少なくすると共に、非共通電極の導体リー
ドを分岐させ、この分岐させた導体リードを不要な部分
を切断することにより、共通電極の導体リードと同じく
重ね合わせて導体配線に接合できるので、組立て工程が
容易となり、低コストで信頼性の高いICメモリカードを
実現できる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるICメモリカードの
一部を切り欠いた斜視図、第２図は同じく部分断面図、
第３図は同じく電気回路のブロック図、第４図は同じく
積層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２はメモリ回路部３、コントロール回路部
４、外部インタフェイス回路部５で構成されている。メ
モリ回路部３は複数のメモリLSIチップ６で構成され、
メモリLSIチップ６を２層に積層したものを多数組プリ
ント配線板２に搭載している。コントロール回路部４
は、デコーダIC7等で構成され、アドレス信号によるチ
ップ選択、電源切換えによるバックアップコントロール
等を行う。外部インァフェイス回路部５は、接続コネク
タ８等で構成され、接続コネクタ８は他の機器や装置に
取りつけられた接続部（図示せず）に結合され、プリン
ト配線板２に対して電源の供給と信号の授与を行う。９
はメモリ回路部３をバックアップする電池で、ボタン型
リチウム電池を使用し、ケース１に収納されている。電
池９は、メモリ回路部３に対して接続コネクタ８から電
源が供給されないときに、バックアップ電源を供給す
る。
一部を切り欠いた斜視図、第２図は同じく部分断面図、
第３図は同じく電気回路のブロック図、第４図は同じく
積層状態を示す斜視図である。第１図から第４図におい
て、１はケースでプリント配線板２を収納している。プ
リント配線板２はメモリ回路部３、コントロール回路部
４、外部インタフェイス回路部５で構成されている。メ
モリ回路部３は複数のメモリLSIチップ６で構成され、
メモリLSIチップ６を２層に積層したものを多数組プリ
ント配線板２に搭載している。コントロール回路部４
は、デコーダIC7等で構成され、アドレス信号によるチ
ップ選択、電源切換えによるバックアップコントロール
等を行う。外部インァフェイス回路部５は、接続コネク
タ８等で構成され、接続コネクタ８は他の機器や装置に
取りつけられた接続部（図示せず）に結合され、プリン
ト配線板２に対して電源の供給と信号の授与を行う。９
はメモリ回路部３をバックアップする電池で、ボタン型
リチウム電池を使用し、ケース１に収納されている。電
池９は、メモリ回路部３に対して接続コネクタ８から電
源が供給されないときに、バックアップ電源を供給す
る。
次に、メモリLSIチップ６の積層状態について述べ
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一になる方向に積層されて
いる。10はメモリLSIチップ６の共通電極で、金属突起1
1を介して導体リード12の一端部12aが接合されている。
13はメモリLSIチップ６の非共通電極で、金属突起14を
介して導体リード15の一端部15aが接合されている。導
体リード15は、分岐した導体リード16,17から形成され
る。導体リード16,17の他端部16b,17bは、共通電極10に
接続した導体リードの他端部12bと共に、絶縁フィルム1
8によって連結されている。前記の構成はメモリLSIチッ
プ６′も同様である。19,19′は樹脂等で構成された絶
縁材であり電極10、導体リードの一端部12a等を保護す
る役目をする。
る。メモリLSIチップ６は他のメモリLSIチップ６′の上
に、それぞれの電極配列が同一になる方向に積層されて
いる。10はメモリLSIチップ６の共通電極で、金属突起1
1を介して導体リード12の一端部12aが接合されている。
13はメモリLSIチップ６の非共通電極で、金属突起14を
介して導体リード15の一端部15aが接合されている。導
体リード15は、分岐した導体リード16,17から形成され
る。導体リード16,17の他端部16b,17bは、共通電極10に
接続した導体リードの他端部12bと共に、絶縁フィルム1
8によって連結されている。前記の構成はメモリLSIチッ
プ６′も同様である。19,19′は樹脂等で構成された絶
縁材であり電極10、導体リードの一端部12a等を保護す
る役目をする。
次に、導体リード12等の、プリント配線板２への電気
的接続状態について説明する。導体リード12,12′は、
メモリLSIチップ6,6′の共通電極10,10′に接続してい
るので、プリント配線板２の同じ導体配線20に接続され
る。一方非共通電極13,13′に接続している導体リード1
5,15′は、同一の導体配線に接続することができない。
このため、導体リード15を分岐させた導体リード16,17
のうち、導体リード17を導体配線22に接続し、導体リー
ド16は、その他端部16bを残して部分的に切断される。
また導体リード15′を分岐させた導体リード16′,17′
のうち、導体リード16′を導体配線21に接続し、導体リ
ード17′はその他端部17′ｂを残して部分的に切断され
る。即ち、非共通電極13が導体配線22と、非共通電極1
3′が別の導体配線21とそれぞれ電気的に接続されるこ
とになる。
的接続状態について説明する。導体リード12,12′は、
メモリLSIチップ6,6′の共通電極10,10′に接続してい
るので、プリント配線板２の同じ導体配線20に接続され
る。一方非共通電極13,13′に接続している導体リード1
5,15′は、同一の導体配線に接続することができない。
このため、導体リード15を分岐させた導体リード16,17
のうち、導体リード17を導体配線22に接続し、導体リー
ド16は、その他端部16bを残して部分的に切断される。
また導体リード15′を分岐させた導体リード16′,17′
のうち、導体リード16′を導体配線21に接続し、導体リ
ード17′はその他端部17′ｂを残して部分的に切断され
る。即ち、非共通電極13が導体配線22と、非共通電極1
3′が別の導体配線21とそれぞれ電気的に接続されるこ
とになる。
次に、導体リードの他端部12b等の接合状態について
述べる。導体リードの他端部12b,12b′は、重ね合わせ
て導体配線20にはんだ接合されている。また、導体リー
ドの他端部16b,16b′は重ね合わせて導体配線21に、導
体リードの他端部17,17′も重ね合わせて導体配線22
に、それぞれはんだ接合されている。このようなはんだ
接合は、導体リードの他端部12b,16b,17bの、プリント
配線板２の表面からの高さが同一であるため、簡単な形
状のヒートツール（図示せず）により、容易に一括して
行うことができる。また、導体リードの他端部12b,16b,
17bは、絶縁フィルム18で連結されているため、導体配
線20等にはんだ接合する時、変形や位置ずれにより互い
に接触する恐れはない。導体リードの他端部12b′,16
b′,17′ｂについても同様である。
述べる。導体リードの他端部12b,12b′は、重ね合わせ
て導体配線20にはんだ接合されている。また、導体リー
ドの他端部16b,16b′は重ね合わせて導体配線21に、導
体リードの他端部17,17′も重ね合わせて導体配線22
に、それぞれはんだ接合されている。このようなはんだ
接合は、導体リードの他端部12b,16b,17bの、プリント
配線板２の表面からの高さが同一であるため、簡単な形
状のヒートツール（図示せず）により、容易に一括して
行うことができる。また、導体リードの他端部12b,16b,
17bは、絶縁フィルム18で連結されているため、導体配
線20等にはんだ接合する時、変形や位置ずれにより互い
に接触する恐れはない。導体リードの他端部12b′,16
b′,17′ｂについても同様である。
以上のように本実施例によれば、メモリLSIチップ6,
6′を積層することにより、一定面積のプリント配線板
２に多数のメモリLSIチップ６を搭載できるので、大容
量のICメモリカードを実現でき、共通電極10,10′に接
続した導体リード12,12′を、重ね合わせて導体配線20
に接合しているので、配線スペースが減少して信号伝達
の高速化を実現でき、さらに、導体リードの他端部12b,
16b等を絶縁フィルム18で連結すると共に、非共通電極1
3,13′に接続した導体リード16,16′等の不要な部分を
切断して、その他端部16b,16′ｂ等を導体配線21等に重
ね合わせて接合するので、はんだ付けなどの組立て工程
が容易となり、低コストで信頼性の高いICメモリカード
が実現できる。
6′を積層することにより、一定面積のプリント配線板
２に多数のメモリLSIチップ６を搭載できるので、大容
量のICメモリカードを実現でき、共通電極10,10′に接
続した導体リード12,12′を、重ね合わせて導体配線20
に接合しているので、配線スペースが減少して信号伝達
の高速化を実現でき、さらに、導体リードの他端部12b,
16b等を絶縁フィルム18で連結すると共に、非共通電極1
3,13′に接続した導体リード16,16′等の不要な部分を
切断して、その他端部16b,16′ｂ等を導体配線21等に重
ね合わせて接合するので、はんだ付けなどの組立て工程
が容易となり、低コストで信頼性の高いICメモリカード
が実現できる。
発明の効果 本発明は、導体リードの一端部が接合された電極を有
するメモリLSIチップを、プリント配線板に積層し、メ
モリLSIチップの非共通電極に接合した導体リードを積
層階数分に分岐させ、この分岐させた全ての導体リード
の他端部は共通電極に接合された導体リードの他端部と
共に絶縁フィルムで連結し、共通電極の導体リード及び
分岐させた非共通電極の全ての導体リードは、それぞれ
重ね合わせてプリント配線板の導体配線に接合し、さら
に分岐させた非共通電極の導体リードは、各積層階数毎
に必要な１本の導体リードがそれぞれ対応する他とは異
なった導体配線に接合され、分岐させた不要な他の導体
リードは部分的に切断することにより導体配線と電気的
に接続されず、各積層階数毎に必要な１本の非共通電極
の導体リードのみ対応の導体配線と電気的に接続された
構成である。従って本発明は、一定面積のプリント配線
板に多数のメモリLSIチップを搭載できるので、大容量
のICメモリカードを実現でき、またプリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いIC
メモリカードを実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結し、共通電極と同じく非共通電極
に接合した導体リードをも重ね合わせて導体配線に接合
するので、組立て工程における導体リードの他端部と導
体配線との接合が容易となり、低コストで信頼性の高い
ICメモリカードを実現できるというすぐれた効果を奏す
る。
するメモリLSIチップを、プリント配線板に積層し、メ
モリLSIチップの非共通電極に接合した導体リードを積
層階数分に分岐させ、この分岐させた全ての導体リード
の他端部は共通電極に接合された導体リードの他端部と
共に絶縁フィルムで連結し、共通電極の導体リード及び
分岐させた非共通電極の全ての導体リードは、それぞれ
重ね合わせてプリント配線板の導体配線に接合し、さら
に分岐させた非共通電極の導体リードは、各積層階数毎
に必要な１本の導体リードがそれぞれ対応する他とは異
なった導体配線に接合され、分岐させた不要な他の導体
リードは部分的に切断することにより導体配線と電気的
に接続されず、各積層階数毎に必要な１本の非共通電極
の導体リードのみ対応の導体配線と電気的に接続された
構成である。従って本発明は、一定面積のプリント配線
板に多数のメモリLSIチップを搭載できるので、大容量
のICメモリカードを実現でき、またプリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いIC
メモリカードを実現でき、さらに、導体リードの他端部
を絶縁フィルムで連結し、共通電極と同じく非共通電極
に接合した導体リードをも重ね合わせて導体配線に接合
するので、組立て工程における導体リードの他端部と導
体配線との接合が容易となり、低コストで信頼性の高い
ICメモリカードを実現できるというすぐれた効果を奏す
る。
第１図は本発明の一実施例におけるICメモリカードの一
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のブロック図、第４図は同じくその
積層状態を示す部分斜視図であり、第５図は従来のICメ
モリカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…共通電極、13……非共通電極、12,15,16,17……導体
リード、12a,15a……導体リードの一端部、12b,16b,17b
……導体リードの他端部、18……絶縁フィルム、20,21,
22……導体配線。
部を切り欠いた斜視図、第２図はその部分断面図、第３
図は同じく電気回路のブロック図、第４図は同じくその
積層状態を示す部分斜視図であり、第５図は従来のICメ
モリカードにおける部分断面図である。 ２……プリント配線板、６……メモリLSIチップ、10…
…共通電極、13……非共通電極、12,15,16,17……導体
リード、12a,15a……導体リードの一端部、12b,16b,17b
……導体リードの他端部、18……絶縁フィルム、20,21,
22……導体配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−217296（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/04 H01L 25/10
Claims (1)
- 【請求項１】導体リードの一端部が接合された電極を有
するメモリLSIチップをプリント配線板に複数個積層
し、前記メモリLSIチップの非共通電極に接合した前記
導体リードは、積層階数分に分岐させ、前記分岐させた
全ての導体リードの他端部は、メモリLSIチップの共通
電極に接合した導体リードの他端部と共に、絶縁フィル
ムで連結し、前記共通電極の導体リード及び分岐させた
非共通電極の全ての導体リードは、それぞれ重ね合わせ
て前記プリント配線板の導体配線に接合し、前記分岐さ
せた非共通電極の導体リードは、各積層階数毎に必要な
１本の導体リードがそれぞれ対応する他とは異なった前
記導体配線に接合され、前記分岐させた不要な他の導体
リードは、部分的に切断して、各積層階数毎に必要な１
本の非共通電極の導体リードのみ対応の導体配線と電気
的に接続されることを特徴とするICメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26097090A JP3146487B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26097090A JP3146487B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04135898A JPH04135898A (ja) | 1992-05-11 |
| JP3146487B2 true JP3146487B2 (ja) | 2001-03-19 |
Family
ID=17355284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26097090A Expired - Fee Related JP3146487B2 (ja) | 1990-09-28 | 1990-09-28 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146487B2 (ja) |
-
1990
- 1990-09-28 JP JP26097090A patent/JP3146487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04135898A (ja) | 1992-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| EP1187210A2 (en) | Semiconductor device | |
| JPH09246465A (ja) | Ｌｏｃ型半導体チップの積層チップパッケージ | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| WO1990000117A1 (en) | Ic memory card | |
| JPH07147378A (ja) | 半導体モジュールおよびこれに使用されるｉｃパッケージ | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| US20240071997A1 (en) | Semiconductor package | |
| JP2910731B2 (ja) | 半導体装置 | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP2000294725A (ja) | 半導体装置 | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPH0323999A (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |