JP3147855B2 - 実装基板の不良検査方法 - Google Patents
実装基板の不良検査方法Info
- Publication number
- JP3147855B2 JP3147855B2 JP14634498A JP14634498A JP3147855B2 JP 3147855 B2 JP3147855 B2 JP 3147855B2 JP 14634498 A JP14634498 A JP 14634498A JP 14634498 A JP14634498 A JP 14634498A JP 3147855 B2 JP3147855 B2 JP 3147855B2
- Authority
- JP
- Japan
- Prior art keywords
- net
- defective
- fault propagation
- nets
- propagation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000007689 inspection Methods 0.000 title claims description 38
- 230000002950 deficient Effects 0.000 claims description 102
- 238000005259 measurement Methods 0.000 claims description 56
- 230000007547 defect Effects 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 230000002457 bidirectional effect Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 description 17
- 239000000523 sample Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007849 functional defect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路（以下Ｉ
Ｃと称す）および電子部品が実装された実装基板の不良
検査方法に関する。
Ｃと称す）および電子部品が実装された実装基板の不良
検査方法に関する。
【０００２】
【従来の技術】従来、多数の電子部品の端子を半田付け
した実装基板はインサーキットテスタを用いて、その基
板の必要な各測定点に適宜プローブを接触させ、それら
の各部品の電気測定によって基板の良否判断を行ってい
る。インサーキットテスタを用いて、実装基板に表面実
装したＩＣの端子の半田付け状態を検査する場合、図１
０に示すように１本のプローブ８をＩＣ１の端子２の例
えば肩部に接触させ、他の１本のプローブ３を実装基板
４のパターン５に接触させた後、端子２とパターン５の
間の導通状態を知るため、低電流を流して電圧を検出
し、抵抗値を測定して端子の半田付け状態（接触状態）
の良否の判定を行っている。
した実装基板はインサーキットテスタを用いて、その基
板の必要な各測定点に適宜プローブを接触させ、それら
の各部品の電気測定によって基板の良否判断を行ってい
る。インサーキットテスタを用いて、実装基板に表面実
装したＩＣの端子の半田付け状態を検査する場合、図１
０に示すように１本のプローブ８をＩＣ１の端子２の例
えば肩部に接触させ、他の１本のプローブ３を実装基板
４のパターン５に接触させた後、端子２とパターン５の
間の導通状態を知るため、低電流を流して電圧を検出
し、抵抗値を測定して端子の半田付け状態（接触状態）
の良否の判定を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ようにインサーキットテスタを用いた実装基板の検査方
法においては、プロービングが可能な全ての端子に対し
て、電気測定を行う必要があるため、検査に時間がかか
る。また高密度実装のためプロービングできない端子に
対しては、検査ができない。また、実装基板毎に検査冶
具を用いた製造不良を検査するタイプのインサーキット
テスタもあるが、検査時間を短縮できる一方で、実装基
板毎に冶具を準備する必要があるため、特に少量品種の
検査には物的、人的負荷が大きくなる。
ようにインサーキットテスタを用いた実装基板の検査方
法においては、プロービングが可能な全ての端子に対し
て、電気測定を行う必要があるため、検査に時間がかか
る。また高密度実装のためプロービングできない端子に
対しては、検査ができない。また、実装基板毎に検査冶
具を用いた製造不良を検査するタイプのインサーキット
テスタもあるが、検査時間を短縮できる一方で、実装基
板毎に冶具を準備する必要があるため、特に少量品種の
検査には物的、人的負荷が大きくなる。
【０００４】また、これらインサーキットテスタによる
検査は、半田付け不良など製造不良の検査であり、イン
サーキットテスタによる検査の後に、装置検査と言われ
る、予め作成したテストプログラムを用いて行う機能検
査を行う。装置検査で不良となった実装基板は、人的に
不良箇所を特定したあと修理を行う、あるいは実装基板
全体の交換で対応している。しかしディジタル回路の場
合は信号波形のチェックなどでは不良箇所を特定するこ
とが難しいため、回路設計者に修理をゆだねたり、実装
基板全体の交換で対応するなど、検査、修理のために非
常に多くの人的、物的、時間的資源を使っていた。
検査は、半田付け不良など製造不良の検査であり、イン
サーキットテスタによる検査の後に、装置検査と言われ
る、予め作成したテストプログラムを用いて行う機能検
査を行う。装置検査で不良となった実装基板は、人的に
不良箇所を特定したあと修理を行う、あるいは実装基板
全体の交換で対応している。しかしディジタル回路の場
合は信号波形のチェックなどでは不良箇所を特定するこ
とが難しいため、回路設計者に修理をゆだねたり、実装
基板全体の交換で対応するなど、検査、修理のために非
常に多くの人的、物的、時間的資源を使っていた。
【０００５】本発明は、上記従来の問題点に着目してな
されたものであり、ＩＣおよび電子部品が実装された実
装基板に対して、短時間で機能不良あるいは製造不良の
箇所を特定できる実装基板の不良検査方法を提供するこ
とを目的とする。
されたものであり、ＩＣおよび電子部品が実装された実
装基板に対して、短時間で機能不良あるいは製造不良の
箇所を特定できる実装基板の不良検査方法を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明の実装基板の不良検査方法では、ＩＣおよび
電子部品が実装された実装基板の不良検査方法であっ
て、良品基板と被検査基板をそれぞれ個別に予め作成し
たテストプログラムで動作させ、測定手段を用いてネッ
トあるいは選択された前記ネットの信号を測定し、その
結果を格納する第１の工程と、前記良品基板と前記被検
査基板との測定結果を比較し、設定レベル以上の差が見
られた不良伝播ネットをリストアップする第２の工程
と、任意の前記不良伝播ネットに対して、該不良伝播ネ
ットと出力端子もしくは双方向端子で接続されているＩ
Ｃ側に遡り、該ＩＣを中継地点として、前記中継地点で
別のＩＣの出力端子もしくは双方向端子と接続された任
意の不良伝播ネットを次の探索経路として順次遡り、前
記不良伝播ネットのリストアップから源流の不良ネット
を抽出する第３の工程と、からなることを特徴とする。
に、本発明の実装基板の不良検査方法では、ＩＣおよび
電子部品が実装された実装基板の不良検査方法であっ
て、良品基板と被検査基板をそれぞれ個別に予め作成し
たテストプログラムで動作させ、測定手段を用いてネッ
トあるいは選択された前記ネットの信号を測定し、その
結果を格納する第１の工程と、前記良品基板と前記被検
査基板との測定結果を比較し、設定レベル以上の差が見
られた不良伝播ネットをリストアップする第２の工程
と、任意の前記不良伝播ネットに対して、該不良伝播ネ
ットと出力端子もしくは双方向端子で接続されているＩ
Ｃ側に遡り、該ＩＣを中継地点として、前記中継地点で
別のＩＣの出力端子もしくは双方向端子と接続された任
意の不良伝播ネットを次の探索経路として順次遡り、前
記不良伝播ネットのリストアップから源流の不良ネット
を抽出する第３の工程と、からなることを特徴とする。
【０００７】本発明では、実装基板の動作検査におい
て、予め作成したテストプログラムで実装基板を起動さ
せ、実装基板のネット毎に１箇所の測定ポイント、例え
ばパターンあるいは端子、を選択し、プローブによりパ
ルス数、周波数あるいは電圧測定を行い、正常な実装基
板との測定結果の比較を行い、設定レベル以上の差が見
られたネットを不良伝播ネットとしてリストアップす
る。このとき、測定時間は、テストプログラムの開始か
ら一定時間、あるいはテストプログラム実行中の一定時
間、あるいはテストプログラム開始から不良が発生する
までの時間、あるいはテストプログラムの開始からパル
ス数が予め設定した値になるまでの時間、あるいはテス
トプログラムの１周期の時間とする。
て、予め作成したテストプログラムで実装基板を起動さ
せ、実装基板のネット毎に１箇所の測定ポイント、例え
ばパターンあるいは端子、を選択し、プローブによりパ
ルス数、周波数あるいは電圧測定を行い、正常な実装基
板との測定結果の比較を行い、設定レベル以上の差が見
られたネットを不良伝播ネットとしてリストアップす
る。このとき、測定時間は、テストプログラムの開始か
ら一定時間、あるいはテストプログラム実行中の一定時
間、あるいはテストプログラム開始から不良が発生する
までの時間、あるいはテストプログラムの開始からパル
ス数が予め設定した値になるまでの時間、あるいはテス
トプログラムの１周期の時間とする。
【０００８】また、ネットと端子との接続情報、および
ＩＣの端子属性などで構成される構成状態情報を用い
て、各不良伝播ネットを１回探索するだけで、不良の伝
播経路を入力側へ追跡し、不良ネット（該ネット、ある
いは該ネットの１段入力側のネットに不良箇所が含まれ
ているネット）を特定する。さらに、不良ネットに接続
した端子において、プローブによりパルス数、周波数あ
るいは電圧測定を行い、測定結果を良品基板と被検査基
板とで比較する、あるいは被検査基板の同一ネット内の
端子間で比較することで不良箇所を特定する。上記のよ
うに構成し、テストプログラムで実装基板を起動させた
状態で検査を行うことにより、機能的な不良を検出する
ことができ、また製造不良も検出できる。
ＩＣの端子属性などで構成される構成状態情報を用い
て、各不良伝播ネットを１回探索するだけで、不良の伝
播経路を入力側へ追跡し、不良ネット（該ネット、ある
いは該ネットの１段入力側のネットに不良箇所が含まれ
ているネット）を特定する。さらに、不良ネットに接続
した端子において、プローブによりパルス数、周波数あ
るいは電圧測定を行い、測定結果を良品基板と被検査基
板とで比較する、あるいは被検査基板の同一ネット内の
端子間で比較することで不良箇所を特定する。上記のよ
うに構成し、テストプログラムで実装基板を起動させた
状態で検査を行うことにより、機能的な不良を検出する
ことができ、また製造不良も検出できる。
【０００９】また、ネット毎に１箇所の測定ポイントを
選択して測定を行い、不良の実装基板と正常な実装基板
との測定結果の比較を行うことにより、測定箇所を大幅
に減らすことができるため、測定時間が短縮される。ま
た、一定時間もしくはパルス数が一定の値になるまでの
時間においてパルス数、周波数あるいは電圧を測定する
ため、厳密なタイミングあるいは動作波形の比較を行う
のに比べて、情報量が大幅に減少し、測定結果の比較処
理時間が大幅に短縮される。
選択して測定を行い、不良の実装基板と正常な実装基板
との測定結果の比較を行うことにより、測定箇所を大幅
に減らすことができるため、測定時間が短縮される。ま
た、一定時間もしくはパルス数が一定の値になるまでの
時間においてパルス数、周波数あるいは電圧を測定する
ため、厳密なタイミングあるいは動作波形の比較を行う
のに比べて、情報量が大幅に減少し、測定結果の比較処
理時間が大幅に短縮される。
【００１０】また、ネットとＩＣ端子との接続情報、お
よびＩＣの端子属性などで構成される構成状態情報を用
いて、１つの不良伝播ネットを１回探索するだけで、不
良の伝播経路を入力側へ追跡し、不良ネットを特定する
ため、短時間でＩＣの動作不良および端子の接続不良の
特定ができる。さらにプロービングできない端子および
パターンについても不良箇所を特定もしくは推定でき
る。また、不良ネットを特定した後に、そのネットに接
続した端子で測定を行い、測定結果を良品基板と被検査
基板とで比較する、あるいは被検査基板の同一ネット内
の端子間で比較することで不良のＩＣあるいは端子を特
定できる。
よびＩＣの端子属性などで構成される構成状態情報を用
いて、１つの不良伝播ネットを１回探索するだけで、不
良の伝播経路を入力側へ追跡し、不良ネットを特定する
ため、短時間でＩＣの動作不良および端子の接続不良の
特定ができる。さらにプロービングできない端子および
パターンについても不良箇所を特定もしくは推定でき
る。また、不良ネットを特定した後に、そのネットに接
続した端子で測定を行い、測定結果を良品基板と被検査
基板とで比較する、あるいは被検査基板の同一ネット内
の端子間で比較することで不良のＩＣあるいは端子を特
定できる。
【００１１】
【発明の実施の形態】以下、本発明の実装基板の不良検
査方法の一実施の形態について、図面を参照して説明す
る。なお、図１０と同一部材または同一機能のものは同
一符号で示している。
査方法の一実施の形態について、図面を参照して説明す
る。なお、図１０と同一部材または同一機能のものは同
一符号で示している。
【００１２】図１は実装基板検査直前のパターンに対す
るプローブの配置状態の一例を示す側面図、図２は本発
明の実装基板検査直前の端子に対するプローブの配置状
態の一例を示す側面図、図３は実装基板の不良検出処理
プログラムの動作を示すフローチャート、図４はＰ１〜
Ｐ３の各ステップからなる実装基板検査の不良検出処理
プログラムの第１の工程を示すフローチャートである。
図１は、１本のプローブ３を実装基板４のパターン５に
接触させている状態、図２は、他の１本のプローブ８を
ＩＣ１の端子２の例えば肩部に接触させている状態を示
している。
るプローブの配置状態の一例を示す側面図、図２は本発
明の実装基板検査直前の端子に対するプローブの配置状
態の一例を示す側面図、図３は実装基板の不良検出処理
プログラムの動作を示すフローチャート、図４はＰ１〜
Ｐ３の各ステップからなる実装基板検査の不良検出処理
プログラムの第１の工程を示すフローチャートである。
図１は、１本のプローブ３を実装基板４のパターン５に
接触させている状態、図２は、他の１本のプローブ８を
ＩＣ１の端子２の例えば肩部に接触させている状態を示
している。
【００１３】図３において、本発明の実装基板の不良検
査方法は、良品基板と被検査基板をそれぞれ個別に予め
作成したテストプログラムで動作させ、測定手段を用い
てネットあるいは選択された前記ネットの信号を測定
し、その結果を格納する第１の工程Ａ1 と、前記良品基
板と前記被検査基板との測定結果を比較し、設定レベル
以上の差が見られた不良伝播ネットをリストアップする
第２の工程Ａ2 と、任意の前記不良伝播ネットに対し
て、該不良伝播ネットと出力端子もしくは双方向端子で
接続されているＩＣ側に遡り、該ＩＣを中継地点とし
て、前記中継地点で別のＩＣの出力端子もしくは双方向
端子と接続された任意の不良伝播ネットを次の探索経路
として順次遡り、前記不良伝播ネットのリストアップか
ら源流の不良ネットを抽出する第３の工程Ａ3 とからな
る。
査方法は、良品基板と被検査基板をそれぞれ個別に予め
作成したテストプログラムで動作させ、測定手段を用い
てネットあるいは選択された前記ネットの信号を測定
し、その結果を格納する第１の工程Ａ1 と、前記良品基
板と前記被検査基板との測定結果を比較し、設定レベル
以上の差が見られた不良伝播ネットをリストアップする
第２の工程Ａ2 と、任意の前記不良伝播ネットに対し
て、該不良伝播ネットと出力端子もしくは双方向端子で
接続されているＩＣ側に遡り、該ＩＣを中継地点とし
て、前記中継地点で別のＩＣの出力端子もしくは双方向
端子と接続された任意の不良伝播ネットを次の探索経路
として順次遡り、前記不良伝播ネットのリストアップか
ら源流の不良ネットを抽出する第３の工程Ａ3 とからな
る。
【００１４】図４において、本実施の形態の実装基板の
不良検査方法では、予め作成したテストプログラムで実
装基板４を起動させ、まずステップＰ１で１つの未測定
のネットを選択して、そのネット内の１箇所の測定ポイ
ント、例えばパターン５あるいは端子７へプローブ３
（８）を移動する。次に、ステップＰ２で電気測定とし
てパルス数、周波数あるいは電圧測定を行う。ここで測
定項目は、情報量を少なくするためにパルス数、周波数
あるいは電圧が適しているが他の測定項目でも良い。ま
た、測定時間は、テストプログラムの開始から一定時
間、あるいはテストプログラム実行中の一定時間、ある
いはテストプログラム開始から不良が発生するまでの時
間、あるいはテストプログラムの開始からパルス数が予
め設定した値になるまでの時間、あるいはテストプログ
ラムの１周期の時間である。
不良検査方法では、予め作成したテストプログラムで実
装基板４を起動させ、まずステップＰ１で１つの未測定
のネットを選択して、そのネット内の１箇所の測定ポイ
ント、例えばパターン５あるいは端子７へプローブ３
（８）を移動する。次に、ステップＰ２で電気測定とし
てパルス数、周波数あるいは電圧測定を行う。ここで測
定項目は、情報量を少なくするためにパルス数、周波数
あるいは電圧が適しているが他の測定項目でも良い。ま
た、測定時間は、テストプログラムの開始から一定時
間、あるいはテストプログラム実行中の一定時間、ある
いはテストプログラム開始から不良が発生するまでの時
間、あるいはテストプログラムの開始からパルス数が予
め設定した値になるまでの時間、あるいはテストプログ
ラムの１周期の時間である。
【００１５】次にステップＰ３で、実装基板４のネット
の中で未測定のネットが有るか判定し、ＹＥＳの場合、
ステップＰ１へ行く。このようにして、ステップＰ３で
ＮＯと判定されるまで、即ち全てのネットの測定が終わ
るまでＰ１〜Ｐ２のステップを繰り返す。ステップＰ３
でＮＯの場合、ステップＰ４へ行く。
の中で未測定のネットが有るか判定し、ＹＥＳの場合、
ステップＰ１へ行く。このようにして、ステップＰ３で
ＮＯと判定されるまで、即ち全てのネットの測定が終わ
るまでＰ１〜Ｐ２のステップを繰り返す。ステップＰ３
でＮＯの場合、ステップＰ４へ行く。
【００１６】図５は実装基板検査の不良検出処理プログ
ラムの第２の工程を示すフローチャートである。ステッ
プＰ４では、Ｐ１からＰ３のステップにより測定した良
品基板と被検査基板とに対して、測定結果を比較し、設
定レベル以上の差が見られたネット、例えば｛（被検査
基板の測定値）−（良品基板の測定値）｝／（良品基板
の測定値）を算出し、その値が予め設定した範囲を超え
るネットを不良伝播ネットとして抽出し、次にステップ
Ｐ５へ行く。
ラムの第２の工程を示すフローチャートである。ステッ
プＰ４では、Ｐ１からＰ３のステップにより測定した良
品基板と被検査基板とに対して、測定結果を比較し、設
定レベル以上の差が見られたネット、例えば｛（被検査
基板の測定値）−（良品基板の測定値）｝／（良品基板
の測定値）を算出し、その値が予め設定した範囲を超え
るネットを不良伝播ネットとして抽出し、次にステップ
Ｐ５へ行く。
【００１７】図６はＰ５〜Ｐ１０の各ステップからなる
実装基板検査の不良検出処理プログラムの第３の工程の
前段部分による動作を示すフローチャートであり、不良
伝播経路を入力側へ追跡することで、不良ネットの候補
を抽出する。ステップＰ５で不良伝播ネットを１つ選択
する。次にステップＰ６で、不良伝播ネットに対して探
索（不良の伝播経路の入力側への追跡、すなわちステッ
プＰ７〜Ｐ８）を行ったかを判定し、ＹＥＳの場合、ス
テップＰ１０へ行く。ステップＰ１０では未探索の、す
なわちステップＰ７〜Ｐ８が実行されていない、不良伝
播ネットが有るかを判定する。一方、ステップＰ６でＮ
Ｏの場合、ステップＰ７へ行く。
実装基板検査の不良検出処理プログラムの第３の工程の
前段部分による動作を示すフローチャートであり、不良
伝播経路を入力側へ追跡することで、不良ネットの候補
を抽出する。ステップＰ５で不良伝播ネットを１つ選択
する。次にステップＰ６で、不良伝播ネットに対して探
索（不良の伝播経路の入力側への追跡、すなわちステッ
プＰ７〜Ｐ８）を行ったかを判定し、ＹＥＳの場合、ス
テップＰ１０へ行く。ステップＰ１０では未探索の、す
なわちステップＰ７〜Ｐ８が実行されていない、不良伝
播ネットが有るかを判定する。一方、ステップＰ６でＮ
Ｏの場合、ステップＰ７へ行く。
【００１８】ステップＰ７では、ネットとＩＣの端子と
の接続情報、および端子の属性などで構成される構成状
態情報を用いて、入力側不良伝播ＩＣを選択する。ここ
で入力側不良伝播ＩＣとは、「不良伝播ネットに接続し
たＩＣ」の中で「出力または双方向端子にその不良伝播
ネットが接続しているＩＣ」のことを意味する。また、
出力端子に不良伝播ネットが接続した入力側不良伝播Ｉ
Ｃ、および双方向端子に不良伝播ネットが接続した別の
入力側不良伝播ＩＣがある場合には、出力端子に不良伝
播ネットが接続した入力側不良伝播ＩＣを選択する。
の接続情報、および端子の属性などで構成される構成状
態情報を用いて、入力側不良伝播ＩＣを選択する。ここ
で入力側不良伝播ＩＣとは、「不良伝播ネットに接続し
たＩＣ」の中で「出力または双方向端子にその不良伝播
ネットが接続しているＩＣ」のことを意味する。また、
出力端子に不良伝播ネットが接続した入力側不良伝播Ｉ
Ｃ、および双方向端子に不良伝播ネットが接続した別の
入力側不良伝播ＩＣがある場合には、出力端子に不良伝
播ネットが接続した入力側不良伝播ＩＣを選択する。
【００１９】次にステップＰ８で、接続情報および構成
状態情報を用いて、入力側不良伝播ネットが有るか判定
する。ここで入力側不良伝播ネットとは、入力側不良伝
播ＩＣの入力または双方向端子に接続した不良伝播ネッ
トのことを意味する。ＹＥＳの場合、ステップＰ６にも
どり、ステップＰ８における入力側不良伝播ネットを、
ステップＰ６では不良伝播ネットとする。
状態情報を用いて、入力側不良伝播ネットが有るか判定
する。ここで入力側不良伝播ネットとは、入力側不良伝
播ＩＣの入力または双方向端子に接続した不良伝播ネッ
トのことを意味する。ＹＥＳの場合、ステップＰ６にも
どり、ステップＰ８における入力側不良伝播ネットを、
ステップＰ６では不良伝播ネットとする。
【００２０】ここで、入力側不良伝播ＩＣの入力端子に
接続した不良伝播ネット、および入力側不良伝播ＩＣの
双方向端子に接続した別の不良伝播ネットがある場合に
は、入力側不良伝播ＩＣの入力端子に接続した不良伝播
ネットを選択する。ＮＯの場合、ステップＰ６で判定し
た不良伝播ネットを不良ネット（該ネット、あるいは該
ネットの１段入力側のネットに不良箇所が含まれている
ネット）として抽出する。なお不良伝播ネットの探索に
おいて、複数個の不良伝播ネット間で閉ループを形成
し、かつ、その閉ループ上にある任意の不良伝播ネット
に対して、入力側へ遡る別の不良伝播ネットが無い場
合、該閉ループ上にある全ての不良伝播ネット、および
閉ループ上にある全ての不良伝播ネットの１段入力側の
ネットを不良ネットとして抽出する。
接続した不良伝播ネット、および入力側不良伝播ＩＣの
双方向端子に接続した別の不良伝播ネットがある場合に
は、入力側不良伝播ＩＣの入力端子に接続した不良伝播
ネットを選択する。ＮＯの場合、ステップＰ６で判定し
た不良伝播ネットを不良ネット（該ネット、あるいは該
ネットの１段入力側のネットに不良箇所が含まれている
ネット）として抽出する。なお不良伝播ネットの探索に
おいて、複数個の不良伝播ネット間で閉ループを形成
し、かつ、その閉ループ上にある任意の不良伝播ネット
に対して、入力側へ遡る別の不良伝播ネットが無い場
合、該閉ループ上にある全ての不良伝播ネット、および
閉ループ上にある全ての不良伝播ネットの１段入力側の
ネットを不良ネットとして抽出する。
【００２１】次にステップＰ１０へ行き、探索を行って
いない不良伝播ネットが有るかを判定する。ＹＥＳの場
合、ステップＰ５へ戻る。このようにして、ステップＰ
１０でＮＯと判定されるまでＰ５〜Ｐ９のステップを繰
り返す。これにより不良伝播ネットの中から、不良ネッ
トを絞り込むことができる。ステップＰ１０でＮＯの場
合、ステップＰ１１へ行く。
いない不良伝播ネットが有るかを判定する。ＹＥＳの場
合、ステップＰ５へ戻る。このようにして、ステップＰ
１０でＮＯと判定されるまでＰ５〜Ｐ９のステップを繰
り返す。これにより不良伝播ネットの中から、不良ネッ
トを絞り込むことができる。ステップＰ１０でＮＯの場
合、ステップＰ１１へ行く。
【００２２】図７はステップＰ１１〜Ｐ２０の各ステッ
プからなる実装基板検査の不良検出処理プログラムの第
３の工程の後段部分による動作を示すフローチャートで
あり、不良ネットに接続した端子に対して電気測定を行
うことで、不良箇所を特定する。
プからなる実装基板検査の不良検出処理プログラムの第
３の工程の後段部分による動作を示すフローチャートで
あり、不良ネットに接続した端子に対して電気測定を行
うことで、不良箇所を特定する。
【００２３】ステップＰ１１で不良ネットを１つ選択す
る。次にステップＰ１２で、不良ネットに接続した端子
に対して、パルス数、周波数あるいは電圧測定を行う。
ここで測定項目は、情報量を少なくするためにパルス
数、周波数あるいは電圧が適しているが他の測定項目で
も良い。また、測定時間は、テストプログラムの開始か
ら一定時間、あるいはテストプログラム実行中の一定時
間、あるいはテストプログラム開始から不良が発生する
までの時間、あるいはテストプログラムの開始からパル
ス数が予め設定した値になるまでの時間、あるいはテス
トプログラムの１周期の時間である。
る。次にステップＰ１２で、不良ネットに接続した端子
に対して、パルス数、周波数あるいは電圧測定を行う。
ここで測定項目は、情報量を少なくするためにパルス
数、周波数あるいは電圧が適しているが他の測定項目で
も良い。また、測定時間は、テストプログラムの開始か
ら一定時間、あるいはテストプログラム実行中の一定時
間、あるいはテストプログラム開始から不良が発生する
までの時間、あるいはテストプログラムの開始からパル
ス数が予め設定した値になるまでの時間、あるいはテス
トプログラムの１周期の時間である。
【００２４】次にステップＰ１３で測定結果を比較し、
同一の不良ネット内の端子の測定結果が同じであるかを
判定し、ＮＯの場合、ステップＰ１７へ行く。ステップ
Ｐ１７では、不良ネット、および不良ネットに接続した
端子の中で「他の端子と異なる測定結果となった端子」
が、不良箇所として特定される。次にステップＰ２０へ
行く。一方、ステップＰ１３でＹＥＳの場合、ステップ
Ｐ１４へ行く。ステップＰ１４では、接続情報および構
成状態情報を用いて、入力側不良ＩＣを選択する。ここ
で入力側不良ＩＣとは、「不良ネットに接続したＩＣ」
の中で、「出力または双方向端子にその不良ネットが接
続しているＩＣ」のことを意味する。
同一の不良ネット内の端子の測定結果が同じであるかを
判定し、ＮＯの場合、ステップＰ１７へ行く。ステップ
Ｐ１７では、不良ネット、および不良ネットに接続した
端子の中で「他の端子と異なる測定結果となった端子」
が、不良箇所として特定される。次にステップＰ２０へ
行く。一方、ステップＰ１３でＹＥＳの場合、ステップ
Ｐ１４へ行く。ステップＰ１４では、接続情報および構
成状態情報を用いて、入力側不良ＩＣを選択する。ここ
で入力側不良ＩＣとは、「不良ネットに接続したＩＣ」
の中で、「出力または双方向端子にその不良ネットが接
続しているＩＣ」のことを意味する。
【００２５】次にステップＰ１５で、接続情報および構
成状態情報を用いて、入力側不良ネットに接続した端子
に対して、パルス数、周波数あるいは電圧測定を行う。
ここで入力側不良ネットとは、入力側不良ＩＣの入力ま
たは双方向端子に接続した正常ネット（ステップＰ２で
の測定結果が良品基板と同じである被検査基板のネッ
ト）のことを意味する。また測定項目は、情報量を少な
くするためにパルス数、周波数あるいは電圧が適してい
るが他の測定項目でも良い。また、測定時間は、テスト
プログラムの開始から一定時間、あるいはテストプログ
ラム実行中の一定時間、あるいはテストプログラム開始
から不良が発生するまでの時間、あるいはテストプログ
ラムの開始からパルス数が予め設定した値になるまでの
時間、あるいはテストプログラム１周期の時間である。
成状態情報を用いて、入力側不良ネットに接続した端子
に対して、パルス数、周波数あるいは電圧測定を行う。
ここで入力側不良ネットとは、入力側不良ＩＣの入力ま
たは双方向端子に接続した正常ネット（ステップＰ２で
の測定結果が良品基板と同じである被検査基板のネッ
ト）のことを意味する。また測定項目は、情報量を少な
くするためにパルス数、周波数あるいは電圧が適してい
るが他の測定項目でも良い。また、測定時間は、テスト
プログラムの開始から一定時間、あるいはテストプログ
ラム実行中の一定時間、あるいはテストプログラム開始
から不良が発生するまでの時間、あるいはテストプログ
ラムの開始からパルス数が予め設定した値になるまでの
時間、あるいはテストプログラム１周期の時間である。
【００２６】次にステップＰ１６で測定結果を比較し、
同一の入力側不良ネット内の端子が同じ測定結果である
かを判定する。ＹＥＳの場合、ステップＰ１８へ行く。
ステップＰ１８では、不良ネット、および不良ネットに
接続した端子が、不良箇所として特定される。一方ステ
ップＰ１６でＮＯの場合、ステップＰ１９へ行く。ステ
ップＰ１９では、入力側不良ネット、および入力側不良
ネットに接続した端子の中で「他の端子と異なる測定結
果となった端子」が、不良箇所として特定される。
同一の入力側不良ネット内の端子が同じ測定結果である
かを判定する。ＹＥＳの場合、ステップＰ１８へ行く。
ステップＰ１８では、不良ネット、および不良ネットに
接続した端子が、不良箇所として特定される。一方ステ
ップＰ１６でＮＯの場合、ステップＰ１９へ行く。ステ
ップＰ１９では、入力側不良ネット、および入力側不良
ネットに接続した端子の中で「他の端子と異なる測定結
果となった端子」が、不良箇所として特定される。
【００２７】次にステップＰ２０へ行き、未探索の、す
なわちステップＰ１１〜Ｐ１９が実行されていない、す
なわち不良ネットが有るか判定する。ＹＥＳの場合、ス
テップＰ１１へ行く。このようにして、ステップＰ２０
でＮＯと判定されるまで、即ち全ての不良ネットにおい
て探索が行われるまでステップＰ１１〜Ｐ１９のステッ
プを繰り返す。ステップＰ２０でＮＯの場合、不良検出
処理を終了する。
なわちステップＰ１１〜Ｐ１９が実行されていない、す
なわち不良ネットが有るか判定する。ＹＥＳの場合、ス
テップＰ１１へ行く。このようにして、ステップＰ２０
でＮＯと判定されるまで、即ち全ての不良ネットにおい
て探索が行われるまでステップＰ１１〜Ｐ１９のステッ
プを繰り返す。ステップＰ２０でＮＯの場合、不良検出
処理を終了する。
【００２８】次に、本発明の第２実施の形態について説
明する。図８は、実装基板検査の不良検出処理プログラ
ムの第３の工程の後段部分による動作を示すフローチャ
ートである。ここで、ステップＰ１３をＰ２１に置き換
えても良く、ステップＰ１６をＰ２２に置き換えても良
い。ステップＰ２１では、電気測定を行った不良ネット
に接続した端子において、測定結果を良品基板と比較
し、同一の不良ネット内の全ての端子が良品基板と同じ
であるか否かを判定する。
明する。図８は、実装基板検査の不良検出処理プログラ
ムの第３の工程の後段部分による動作を示すフローチャ
ートである。ここで、ステップＰ１３をＰ２１に置き換
えても良く、ステップＰ１６をＰ２２に置き換えても良
い。ステップＰ２１では、電気測定を行った不良ネット
に接続した端子において、測定結果を良品基板と比較
し、同一の不良ネット内の全ての端子が良品基板と同じ
であるか否かを判定する。
【００２９】ステップＰ２２では、入力側不良ネットに
接続した端子において、測定結果を良品基板と比較し、
同一の不良ネット内の全ての端子が良品基板と同じであ
るかを判定する。このとき、ステップＰ２３はステップ
Ｐ１７と、ステップＰ２４はステップＰ１８と、ステッ
プＰ２５はステップＰ１９とそれぞれ等価である。図９
は、本発明の第３実施の形態であり、実装基板検査の不
良検出処理プログラムの第３の工程の後段部分による動
作を示すフローチャートである。ステップＰ２７で、接
続情報および構成状態情報を用いて、不良ネットおよび
入力側不良ネットを選択し、不良ネットおよび入力側不
良ネットに接続した端子に対して、パルス数、周波数あ
るいは電圧測定を行う。
接続した端子において、測定結果を良品基板と比較し、
同一の不良ネット内の全ての端子が良品基板と同じであ
るかを判定する。このとき、ステップＰ２３はステップ
Ｐ１７と、ステップＰ２４はステップＰ１８と、ステッ
プＰ２５はステップＰ１９とそれぞれ等価である。図９
は、本発明の第３実施の形態であり、実装基板検査の不
良検出処理プログラムの第３の工程の後段部分による動
作を示すフローチャートである。ステップＰ２７で、接
続情報および構成状態情報を用いて、不良ネットおよび
入力側不良ネットを選択し、不良ネットおよび入力側不
良ネットに接続した端子に対して、パルス数、周波数あ
るいは電圧測定を行う。
【００３０】ここで測定項目は、情報量を少なくするた
めにパルス数、周波数あるいは電圧が適しているが他の
測定項目でも良い。また、測定時間は、テストプログラ
ムの開始から一定時間、あるいはテストプログラム実行
中の一定時間、あるいはテストプログラム開始から不良
が発生するまでの時間、あるいはテストプログラムの開
始からパルス数が予め設定した値になるまでの時間、あ
るいはテストプログラムの１周期の時間である。
めにパルス数、周波数あるいは電圧が適しているが他の
測定項目でも良い。また、測定時間は、テストプログラ
ムの開始から一定時間、あるいはテストプログラム実行
中の一定時間、あるいはテストプログラム開始から不良
が発生するまでの時間、あるいはテストプログラムの開
始からパルス数が予め設定した値になるまでの時間、あ
るいはテストプログラムの１周期の時間である。
【００３１】次に、ステップＰ２８で不良ネットに接続
した端子に対して、同一の不良ネット内の端子の測定結
果が同じであるかを判定する。ＮＯの場合、ステップＰ
３０へ行く。ステップＰ３０では、不良ネット、および
不良ネットに接続した端子の中で「他の端子と異なる測
定結果となった端子」が、不良箇所として特定される。
した端子に対して、同一の不良ネット内の端子の測定結
果が同じであるかを判定する。ＮＯの場合、ステップＰ
３０へ行く。ステップＰ３０では、不良ネット、および
不良ネットに接続した端子の中で「他の端子と異なる測
定結果となった端子」が、不良箇所として特定される。
【００３２】次にステップＰ３３へ行く。一方、ステッ
プＰ２８でＹＥＳの場合、ステップＰ２９へ行く。ステ
ップＰ２９では、入力側不良ネットに接続した端子に対
して、同一の不良ネット内の端子の測定結果が同じであ
るかを判定する。ＹＥＳの場合、ステップＰ３１へ行
く。ステップＰ３１では、不良ネット、および不良ネッ
トに接続した端子が不良箇所として特定される。次にス
テップＰ３３へ行く。一方、ステップＰ２９でＮＯの場
合、ステップＰ３２へ行く。ステップＰ３２では、入力
側不良ネット、および入力側不良ネットに接続した端子
の中で「他の端子と測定結果が異なる端子」が、不良箇
所として特定される。
プＰ２８でＹＥＳの場合、ステップＰ２９へ行く。ステ
ップＰ２９では、入力側不良ネットに接続した端子に対
して、同一の不良ネット内の端子の測定結果が同じであ
るかを判定する。ＹＥＳの場合、ステップＰ３１へ行
く。ステップＰ３１では、不良ネット、および不良ネッ
トに接続した端子が不良箇所として特定される。次にス
テップＰ３３へ行く。一方、ステップＰ２９でＮＯの場
合、ステップＰ３２へ行く。ステップＰ３２では、入力
側不良ネット、および入力側不良ネットに接続した端子
の中で「他の端子と測定結果が異なる端子」が、不良箇
所として特定される。
【００３３】ステップＰ３３では、未探索の、すなわち
ステップＰ２８〜Ｐ３２が実行されていない、不良ネッ
トが有るか判定する。ＹＥＳの場合、ステップＰ２８へ
行く。このようにして、Ｐ３３でＮＯと判定されるま
で、即ち全ての不良ネットにおいて探索が行われるまで
Ｐ２８〜Ｐ３２のステップを繰り返す。ステップＰ３３
でＮＯの場合、不良検出処理を終了する。本実施形態で
は、図５と比較して、測定と不良検出処理とを切り替え
る回数を減らすことができる。また、ステップＰ２８
（ステップＰ２９）では、同一ネット内の端子の測定結
果が同じであるかを判定するが、ステップＰ２１（ステ
ップＰ２２）と同様に、同一の不良ネット内の全ての端
子が良品基板と同じであるかを判定しても良い。
ステップＰ２８〜Ｐ３２が実行されていない、不良ネッ
トが有るか判定する。ＹＥＳの場合、ステップＰ２８へ
行く。このようにして、Ｐ３３でＮＯと判定されるま
で、即ち全ての不良ネットにおいて探索が行われるまで
Ｐ２８〜Ｐ３２のステップを繰り返す。ステップＰ３３
でＮＯの場合、不良検出処理を終了する。本実施形態で
は、図５と比較して、測定と不良検出処理とを切り替え
る回数を減らすことができる。また、ステップＰ２８
（ステップＰ２９）では、同一ネット内の端子の測定結
果が同じであるかを判定するが、ステップＰ２１（ステ
ップＰ２２）と同様に、同一の不良ネット内の全ての端
子が良品基板と同じであるかを判定しても良い。
【００３４】
【発明の効果】以上、詳述したように、本発明によれ
ば、ＩＣおよび電子部品が実装された実装基板の動作検
査において、予め作成されたテストプログラムで実装基
板を動作させて検査を行うことにより、機能的な不良を
検出でき、また製造不良も検出できる。また、実装基板
のネット毎に１箇所の測定ポイント、例えばパターンあ
るいはＩＣの端子、を選択して測定を行い、正常な実装
基板と被検査基板との測定結果の比較を行うことで、測
定箇所を大幅に減らすことができるため、測定時間が短
縮できる。また、測定として、一定時間もしくはパルス
数が一定の値になるまでの時間においてパルス数、周波
数あるいは電圧を測定することで、厳密なタイミングあ
るいは動作波形の比較を行うのに比べて、情報量が大幅
に減少し、測定結果の比較処理時間が大幅に短縮され
る。また、ネットと端子との接続状態で構成される接続
情報と、端子の属性で構成される構成状態情報とによっ
て、１つの不良伝播ネットを１回探索するだけで、不良
の伝播経路を入力側へ追跡できるため、短時間の解析で
不良箇所が含まれるネットを特定できる。また、不良箇
所が含まれるネットを特定した後に、そのネットに接続
した端子に対して測定を行い、測定結果を良品基板と被
検査基板とで比較する、あるいは被検査基板の同一ネッ
ト内の端子間で比較することで、不良であるＩＣあるい
は端子を特定できる。さらに、接続情報および構成状態
情報を用いて、不良ネットを入力側へ追跡するため、Ｉ
Ｃの不良および端子の接続不良が特定できるだけでな
く、測定ができない端子および実装基板のパターンにつ
いても不良箇所の特定もしくは推定ができるという効果
がある。
ば、ＩＣおよび電子部品が実装された実装基板の動作検
査において、予め作成されたテストプログラムで実装基
板を動作させて検査を行うことにより、機能的な不良を
検出でき、また製造不良も検出できる。また、実装基板
のネット毎に１箇所の測定ポイント、例えばパターンあ
るいはＩＣの端子、を選択して測定を行い、正常な実装
基板と被検査基板との測定結果の比較を行うことで、測
定箇所を大幅に減らすことができるため、測定時間が短
縮できる。また、測定として、一定時間もしくはパルス
数が一定の値になるまでの時間においてパルス数、周波
数あるいは電圧を測定することで、厳密なタイミングあ
るいは動作波形の比較を行うのに比べて、情報量が大幅
に減少し、測定結果の比較処理時間が大幅に短縮され
る。また、ネットと端子との接続状態で構成される接続
情報と、端子の属性で構成される構成状態情報とによっ
て、１つの不良伝播ネットを１回探索するだけで、不良
の伝播経路を入力側へ追跡できるため、短時間の解析で
不良箇所が含まれるネットを特定できる。また、不良箇
所が含まれるネットを特定した後に、そのネットに接続
した端子に対して測定を行い、測定結果を良品基板と被
検査基板とで比較する、あるいは被検査基板の同一ネッ
ト内の端子間で比較することで、不良であるＩＣあるい
は端子を特定できる。さらに、接続情報および構成状態
情報を用いて、不良ネットを入力側へ追跡するため、Ｉ
Ｃの不良および端子の接続不良が特定できるだけでな
く、測定ができない端子および実装基板のパターンにつ
いても不良箇所の特定もしくは推定ができるという効果
がある。
【図１】 本発明における実装基板検査直前のパターン
に対するプローブの配置状態の１例を示す側面図であ
る。
に対するプローブの配置状態の１例を示す側面図であ
る。
【図２】 本発明における実装基板検査直前の端子に対
するプローブの配置状態の１例を示す側面図である。
するプローブの配置状態の１例を示す側面図である。
【図３】 本発明における実装基板検査の不良検出処理
プログラムの動作を示すフローチャートである。
プログラムの動作を示すフローチャートである。
【図４】 本発明における実装基板検査の不良検出処理
プログラムの第１の工程を示すフローチャートである。
プログラムの第１の工程を示すフローチャートである。
【図５】 本発明における実装基板検査の不良検出処理
プログラムの第２の工程を示すフローチャートである。
プログラムの第２の工程を示すフローチャートである。
【図６】 本発明における実装基板検査の不良検出処理
プログラムの第３の工程の前段部分による動作を示すフ
ローチャートである。
プログラムの第３の工程の前段部分による動作を示すフ
ローチャートである。
【図７】 本発明における実装基板検査の不良検出処理
プログラムの第３の工程の後段部分による動作を示すフ
ローチャートである。
プログラムの第３の工程の後段部分による動作を示すフ
ローチャートである。
【図８】 本発明における第２実施の形態である実装基
板検査の不良検出処理プログラムの第３の工程の後段部
分による動作を示すフローチャートである。
板検査の不良検出処理プログラムの第３の工程の後段部
分による動作を示すフローチャートである。
【図９】 本発明における第３実施の形態である実装基
板検査の不良検出処理プログラムの第３の工程の後段部
分による動作を示すフローチャートである。
板検査の不良検出処理プログラムの第３の工程の後段部
分による動作を示すフローチャートである。
【図１０】 従来のインサーキットテスタによる実装基
板検査直前のパッケージＩＣの端子とパターンに対する
プローブの配置状態を示す側面図である。
板検査直前のパッケージＩＣの端子とパターンに対する
プローブの配置状態を示す側面図である。
１ ＩＣ ２ 端子 ３、８ プローブ ４ 実装基板 ５ パターン
フロントページの続き (72)発明者 田中 忠郎 東京都港区芝五丁目７番１号 日本電気 株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 - 31/3193 H05K 3/00
Claims (9)
- 【請求項１】 ＩＣおよび電子部品が実装された実装基
板の不良検査方法であって、 良品基板と被検査基板をそれぞれ個別に予め作成したテ
ストプログラムで動作させ、測定手段を用いてネットあ
るいは選択された前記ネットの信号を測定し、その結果
を格納する第１の工程と、前記良品基板と前記被検査基
板との測定結果を比較し、設定レベル以上の差が見られ
た不良伝播ネットをリストアップする第２の工程と、任
意の前記不良伝播ネットに対して、該不良伝播ネットと
出力端子もしくは双方向端子で接続されているＩＣ側に
遡り、該ＩＣを中継地点として、前記中継地点で別のＩ
Ｃの出力端子もしくは双方向端子と接続された任意の不
良伝播ネットを次の探索経路として順次遡り、前記不良
伝播ネットのリストアップから源流の不良ネットを抽出
する第３の工程と、からなることを特徴とする実装基板
の不良検査方法。 - 【請求項２】 前記第１の工程における測定は、対象ネ
ットの信号特性により、パルス数、周波数または電圧を
選択することを特徴とする請求項１記載の実装基板の不
良検査方法。 - 【請求項３】 前記第２の工程における不良伝播ネット
の選定は、｛（被検査基板の測定値）−（良品基板の測
定値）｝／（良品基板の測定値）を算出し、その値が予
め設定した範囲を超えるものを不良伝播ネットとしてリ
ストアップすることを特徴とする請求項１記載の実装基
板の不良検査方法。 - 【請求項４】 前記第３の工程における不良ネットの探
索は、不良伝播ネットと出力端子で接続されたＩＣおよ
び双方向端子で接続された別のＩＣがある場合、出力端
子と接続されたＩＣ側に遡り、該ＩＣを中継地点とし、
また、前記中継地点で別のＩＣの出力端子と接続された
不良伝播ネットおよび双方向端子と接続された不良伝播
ネットがある場合、出力端子と接続された不良伝播ネッ
トを次の探索経路として遡ることを特徴とする請求項１
記載の実装基板の不良検査方法。 - 【請求項５】 前記第３の工程で、すでに探索済みの不
良伝播ネットに別経路から探索が遡ってきた場合には、
そこで探索を終了することを特徴とする請求項１または
４記載の実装基板の不良検査方法。 - 【請求項６】 前記第３の工程で、入力側に遡る不良伝
播ネットがない場合、最終的に行き着いた不良伝播ネッ
ト、および前記最終的に行き着いた不良伝播ネットの１
段入力側のネットを不良ネットとすることを特徴とする
請求項１、４または５記載の実装基板の不良検査方法。 - 【請求項７】 前記第３の工程で、複数個の不良伝播ネ
ット間で閉ループを形成し、かつ、該閉ループ上にある
任意の不良伝播ネットに対して、入力側へ遡る別の不良
伝播ネットがない場合、前記閉ループ上にある全ての不
良伝播ネットおよび前記閉ループ上にある全ての不良伝
播ネットの１段入力側のネットを不良ネットとすること
を特徴とする請求項１、４、５または６記載の実装基板
の不良検査方法。 - 【請求項８】 不良箇所の特定は、前記不良ネットをリ
ストアップした後に、前記不良ネットに接続した複数個
の端子において測定し、同一ネット内の他の端子と測定
結果の異なる前記端子、あるいは良品基板と測定結果の
異なる前記端子を不良箇所とすることを特徴とする請求
項１、４、５、６または７記載の実装基板の不良検査方
法。 - 【請求項９】 前記計測手段おける測定時間は、測定ポ
イントにおいて、テストプログラムの開始から一定時
間、あるいは前記テストプログラム実行中の任意のタイ
ミングにおける一定時間、あるいは前記テストプログラ
ム開始から不良が発生するまでの時間、あるいは前記テ
ストプログラムの開始からパルス数が予め設定した値に
なるまでの時間、あるいは前記テストプログラムの１周
期の時間とすることを特徴とする請求項１または２記載
の実装基板の不良検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14634498A JP3147855B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板の不良検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14634498A JP3147855B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板の不良検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11337626A JPH11337626A (ja) | 1999-12-10 |
| JP3147855B2 true JP3147855B2 (ja) | 2001-03-19 |
Family
ID=15405590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14634498A Expired - Fee Related JP3147855B2 (ja) | 1998-05-27 | 1998-05-27 | 実装基板の不良検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147855B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4689899B2 (ja) * | 2001-03-12 | 2011-05-25 | 株式会社リコー | 光学素子のリサイクル方法および光学素子のリサイクル管理装置 |
| CN109164786B (zh) * | 2018-08-24 | 2020-05-29 | 杭州安恒信息技术股份有限公司 | 一种基于时间相关基线的异常行为检测方法、装置及设备 |
-
1998
- 1998-05-27 JP JP14634498A patent/JP3147855B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11337626A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521513A (en) | Manufacturing defect analyzer | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JP3147855B2 (ja) | 実装基板の不良検査方法 | |
| JP5507363B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
| JP5875815B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP3192278B2 (ja) | プリント板配線試験処理方法 | |
| JPH09203765A (ja) | ビジュアル併用型基板検査装置 | |
| JP2004132805A (ja) | 検査方法、検査装置、プログラムおよび記録媒体 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JP3329481B2 (ja) | 回路基板検査装置におけるショートグループ構成方法 | |
| Yilmaz et al. | Defect-based test optimization for analog/RF circuits for near-zero DPPM applications | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| Kirschling | Improved fault coverage in a combined x-ray and in-circuit test environment | |
| JP2001141793A (ja) | 半導体検査装置および半導体検査方法 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| CN116973673B (zh) | 电子器件的失效定位方法、装置、系统及计算机设备 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JPH0511022A (ja) | 回路基板検査装置 | |
| Kannan et al. | Embedded RF circuit diagnostic technique with multi-tone dither scheme | |
| JP4282589B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JP6173836B2 (ja) | 基板検査装置および基板検査方法 | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 | |
| Parker | Loaded Board Testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |