JP3147930B2 - 多結晶シリコン高抵抗素子の製造方法 - Google Patents
多結晶シリコン高抵抗素子の製造方法Info
- Publication number
- JP3147930B2 JP3147930B2 JP17720491A JP17720491A JP3147930B2 JP 3147930 B2 JP3147930 B2 JP 3147930B2 JP 17720491 A JP17720491 A JP 17720491A JP 17720491 A JP17720491 A JP 17720491A JP 3147930 B2 JP3147930 B2 JP 3147930B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- resistance value
- high resistance
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置で用いられる
多結晶シリコン高抵抗素子を製造する方法に関するもの
である。
多結晶シリコン高抵抗素子を製造する方法に関するもの
である。
【０００２】
【従来の技術】多結晶シリコン高抵抗素子は、例えば図
５に示されるように、シリコン基板２上のフィールド酸
化膜４上に多結晶シリコン膜に所定量の不純物を導入し
て高抵抗値にした高抵抗部分６ａの両端に多結晶シリコ
ン膜の低抵抗部分８を配置し、その低抵抗部分８に層間
絶縁膜１２のコンタクトホールを経てメタル配線１４が
接続されたものである。
５に示されるように、シリコン基板２上のフィールド酸
化膜４上に多結晶シリコン膜に所定量の不純物を導入し
て高抵抗値にした高抵抗部分６ａの両端に多結晶シリコ
ン膜の低抵抗部分８を配置し、その低抵抗部分８に層間
絶縁膜１２のコンタクトホールを経てメタル配線１４が
接続されたものである。
【０００３】このような多結晶シリコン高抵抗素子を製
造する工程では、多結晶シリコン膜に所定量の不純物を
導入して高抵抗多結晶シリコン膜とした後、高抵抗部分
上にはその多結晶シリコン膜を酸化して形成したシリコ
ン酸化膜を残し、そのシリコン酸化膜をマスクとして不
純物を多結晶シリコン膜に導入して低抵抗部分を形成す
る。不純物導入後はマスクに用いたシリコン酸化膜を除
去した後に、次の工程に移行している。
造する工程では、多結晶シリコン膜に所定量の不純物を
導入して高抵抗多結晶シリコン膜とした後、高抵抗部分
上にはその多結晶シリコン膜を酸化して形成したシリコ
ン酸化膜を残し、そのシリコン酸化膜をマスクとして不
純物を多結晶シリコン膜に導入して低抵抗部分を形成す
る。不純物導入後はマスクに用いたシリコン酸化膜を除
去した後に、次の工程に移行している。
【０００４】
【発明が解決しようとする課題】多結晶シリコン膜に不
純物を導入して抵抗値を所定の高抵抗値になるようにし
た後も、後の工程での熱酸化の影響により多結晶シリコ
ン膜が酸化されて膜厚変動が生じる。また、不純物導入
に用いたマスク用シリコン酸化膜を取り除いて次の工程
へ移行しているため、外部の酸化雰囲気や還元雰囲気に
よって高抵抗部分が直接に影響を受け、抵抗素子中のキ
ャリアの移動度に変動が生じるなど、抵抗素子の最終的
な抵抗値が一定しないという欠点がある。例えば、図４
中に（Ｂ）で示されるように、多結晶シリコン膜に所定
量の不純物を導入して抵抗素子を形成した後、配線を形
成するために層間絶縁膜を堆積し、コンタクトホールを
形成し、メタル膜を堆積し、そのメタル膜をパターン化
して配線を形成した段階では約５ＫΩのシート抵抗値が
あったものが、その後の水素処理、ＳｉＮパッシベーシ
ョン膜の堆積、窒素中での熱処理などの工程を経るうち
に抵抗値が減少する方向に変動する。
純物を導入して抵抗値を所定の高抵抗値になるようにし
た後も、後の工程での熱酸化の影響により多結晶シリコ
ン膜が酸化されて膜厚変動が生じる。また、不純物導入
に用いたマスク用シリコン酸化膜を取り除いて次の工程
へ移行しているため、外部の酸化雰囲気や還元雰囲気に
よって高抵抗部分が直接に影響を受け、抵抗素子中のキ
ャリアの移動度に変動が生じるなど、抵抗素子の最終的
な抵抗値が一定しないという欠点がある。例えば、図４
中に（Ｂ）で示されるように、多結晶シリコン膜に所定
量の不純物を導入して抵抗素子を形成した後、配線を形
成するために層間絶縁膜を堆積し、コンタクトホールを
形成し、メタル膜を堆積し、そのメタル膜をパターン化
して配線を形成した段階では約５ＫΩのシート抵抗値が
あったものが、その後の水素処理、ＳｉＮパッシベーシ
ョン膜の堆積、窒素中での熱処理などの工程を経るうち
に抵抗値が減少する方向に変動する。
【０００５】本発明は抵抗値の変動を抑える多結晶シリ
コン高抵抗素子の製造方法を提供することを目的とする
ものである。
コン高抵抗素子の製造方法を提供することを目的とする
ものである。
【０００６】
【０００７】
【０００８】
【課題を解決するための手段】 高 抵抗部分上に直接にシ
リコン窒化膜が被覆していない多結晶シリコン高抵抗素
子で抵抗値の変動を抑えるために、本発明の製造方法で
は以下の工程（Ａ）から（Ｇ）を含んでいる。（Ａ）絶
縁下地上に多結晶シリコン膜を堆積し、高抵抗値を得る
ための所定量の不純物を全面に導入する工程、（Ｂ）前
記多結晶シリコン膜上に絶縁膜を堆積し、その絶縁膜を
高抵抗部分の形状にパターン化する工程、（Ｃ）前記絶
縁膜パターンをマスクとして低抵抗値を得るための所定
量の不純物を前記多結晶シリコン膜に導入する工程、
（Ｄ）前記絶縁膜を除去した後、前記多結晶シリコン膜
を抵抗素子形状にパターン化する工程、（Ｅ）層間絶縁
膜を堆積し、得られた抵抗素子の低抵抗部分にコンタク
トホールを形成した後に全面にメタル膜を堆積する工
程、（Ｆ）水素中で熱処理を施す工程、（Ｇ）その後に
前記メタル膜をパターン化して配線を形成する工程。
リコン窒化膜が被覆していない多結晶シリコン高抵抗素
子で抵抗値の変動を抑えるために、本発明の製造方法で
は以下の工程（Ａ）から（Ｇ）を含んでいる。（Ａ）絶
縁下地上に多結晶シリコン膜を堆積し、高抵抗値を得る
ための所定量の不純物を全面に導入する工程、（Ｂ）前
記多結晶シリコン膜上に絶縁膜を堆積し、その絶縁膜を
高抵抗部分の形状にパターン化する工程、（Ｃ）前記絶
縁膜パターンをマスクとして低抵抗値を得るための所定
量の不純物を前記多結晶シリコン膜に導入する工程、
（Ｄ）前記絶縁膜を除去した後、前記多結晶シリコン膜
を抵抗素子形状にパターン化する工程、（Ｅ）層間絶縁
膜を堆積し、得られた抵抗素子の低抵抗部分にコンタク
トホールを形成した後に全面にメタル膜を堆積する工
程、（Ｆ）水素中で熱処理を施す工程、（Ｇ）その後に
前記メタル膜をパターン化して配線を形成する工程。
【０００９】
【００１０】
【作用】 製造工程では水素処理工程が入るが、高抵抗部
分上に直接にシリコン窒化膜が被覆していない多結晶シ
リコン高抵抗素子では、従来はメタル膜を配線用にパタ
ーン化した後に水素処理を施していたのに対し、本発明
ではメタル膜を堆積した後、パターン化する前の状態で
水素処理を施すことにより、その水素処理の段階で抵抗
値が大幅に減少するが、その後の工程での抵抗値の変動
が抑えられて抵抗値精度がよくなる。
分上に直接にシリコン窒化膜が被覆していない多結晶シ
リコン高抵抗素子では、従来はメタル膜を配線用にパタ
ーン化した後に水素処理を施していたのに対し、本発明
ではメタル膜を堆積した後、パターン化する前の状態で
水素処理を施すことにより、その水素処理の段階で抵抗
値が大幅に減少するが、その後の工程での抵抗値の変動
が抑えられて抵抗値精度がよくなる。
【００１１】（参考例） 図１は参考例を表わす。シリコン基板２上のフィールド
酸化膜４上に多結晶シリコン膜にてなる高抵抗部分６と
その両端の多結晶シリコン膜にてなる低抵抗部分８をも
つ抵抗素子が形成されている。高抵抗部分６と低抵抗部
分８にはそれぞれ所定量の不純物が導入されて所望の抵
抗値に調整されている。高抵抗部分６上にはシリコン窒
化膜１０が直接に被覆している。低抵抗部分８にメタル
配線を接続するために、層間絶縁膜１２が形成され、層
間絶縁膜１２のコンタクトホールを経てメタル配線１４
が低抵抗部分８に接続されている。
酸化膜４上に多結晶シリコン膜にてなる高抵抗部分６と
その両端の多結晶シリコン膜にてなる低抵抗部分８をも
つ抵抗素子が形成されている。高抵抗部分６と低抵抗部
分８にはそれぞれ所定量の不純物が導入されて所望の抵
抗値に調整されている。高抵抗部分６上にはシリコン窒
化膜１０が直接に被覆している。低抵抗部分８にメタル
配線を接続するために、層間絶縁膜１２が形成され、層
間絶縁膜１２のコンタクトホールを経てメタル配線１４
が低抵抗部分８に接続されている。
【００１２】図２に図１の参考例の製造方法を示す。 （Ａ）シリコン基板２上のフィールド酸化膜４上に不純
物を含まない多結晶シリコン膜を堆積し、その全面に所
定量のリンを導入して高抵抗値をもつ多結晶シリコン膜
６ａとする。リンを導入する方法は、リンガラスを堆積
して熱拡散させる方法でもよく、イオン注入法でもよ
い。この例ではイオン注入２０によりリンを導入する。
物を含まない多結晶シリコン膜を堆積し、その全面に所
定量のリンを導入して高抵抗値をもつ多結晶シリコン膜
６ａとする。リンを導入する方法は、リンガラスを堆積
して熱拡散させる方法でもよく、イオン注入法でもよ
い。この例ではイオン注入２０によりリンを導入する。
【００１３】（Ｂ）高抵抗多結晶シリコン膜６ａの全面
にシリコン窒化膜１０ａをＣＶＤ法により堆積する。 （Ｃ）写真製版とエッチングにより、シリコン窒化膜１
０ａを高抵抗部分の形状にパターン化する。パターン化
されたシリコン窒化膜１０をマスクにして多結晶シリコ
ン膜６ａにリンを導入して低抵抗値をもつ多結晶シリコ
ン膜８ａを形成する。リンを導入する方法は、リンガラ
スを堆積して熱拡散させる方法でもよく、イオン注入法
でもよい。この例ではリンガラス堆積２２によりリンを
導入する。
にシリコン窒化膜１０ａをＣＶＤ法により堆積する。 （Ｃ）写真製版とエッチングにより、シリコン窒化膜１
０ａを高抵抗部分の形状にパターン化する。パターン化
されたシリコン窒化膜１０をマスクにして多結晶シリコ
ン膜６ａにリンを導入して低抵抗値をもつ多結晶シリコ
ン膜８ａを形成する。リンを導入する方法は、リンガラ
スを堆積して熱拡散させる方法でもよく、イオン注入法
でもよい。この例ではリンガラス堆積２２によりリンを
導入する。
【００１４】（Ｄ）再度写真製版とエッチングを行なっ
て多結晶シリコン膜８ａをパターン化し、高抵抗部分６
の両端に抵抗部分８が配置された抵抗素子を形成する。
（ｄ）は抵抗素子の上面図を表わしている。 （Ｅ）全面に層間絶縁膜を堆積する。層間絶縁膜１２は
例えばＣＶＤ法によるＳｉＯ2膜である。ＳｉＯ2膜１２
に写真製版とエッチングによりコンタクトホール１３を
形成する。（ｅ）は抵抗素子とコンタクトホール１３を
表わす平面図である。最終的には全面にメタル膜を堆積
し、写真製版とエッチングによりパターン化を施してメ
タル配線を低抵抗部分８に接続する。その後、水素処理
を施したり、パッシベーション膜を形成したり、窒素処
理を施す。
て多結晶シリコン膜８ａをパターン化し、高抵抗部分６
の両端に抵抗部分８が配置された抵抗素子を形成する。
（ｄ）は抵抗素子の上面図を表わしている。 （Ｅ）全面に層間絶縁膜を堆積する。層間絶縁膜１２は
例えばＣＶＤ法によるＳｉＯ2膜である。ＳｉＯ2膜１２
に写真製版とエッチングによりコンタクトホール１３を
形成する。（ｅ）は抵抗素子とコンタクトホール１３を
表わす平面図である。最終的には全面にメタル膜を堆積
し、写真製版とエッチングによりパターン化を施してメ
タル配線を低抵抗部分８に接続する。その後、水素処理
を施したり、パッシベーション膜を形成したり、窒素処
理を施す。
【００１５】
【実施例】 図３は水素処理の工程をメタル膜のパターン
化の前に行なうことにより、シリコン窒化膜１０を備え
ていない多結晶シリコン高抵抗素子においても、抵抗値
の変動を抑えることのできる製造方法の実施例を表わし
ている。 （Ａ）シリコン基板２上のフィールド酸化膜４上に多結
晶シリコン膜を堆積し、高抵抗値を得るための所定量の
リンをイオン注入２０やリンガラス堆積と熱拡散などの
方法により導入して高抵抗値の多結晶シリコン膜６ａと
する。
化の前に行なうことにより、シリコン窒化膜１０を備え
ていない多結晶シリコン高抵抗素子においても、抵抗値
の変動を抑えることのできる製造方法の実施例を表わし
ている。 （Ａ）シリコン基板２上のフィールド酸化膜４上に多結
晶シリコン膜を堆積し、高抵抗値を得るための所定量の
リンをイオン注入２０やリンガラス堆積と熱拡散などの
方法により導入して高抵抗値の多結晶シリコン膜６ａと
する。
【００１６】（Ｂ）多結晶シリコン膜６ａ上にシリコン
酸化膜３０ａを形成する。シリコン酸化膜３０ａは多結
晶シリコン膜６ａの熱酸化膜であってもよく、ＣＶＤ法
により堆積されたものであってもよい。 （Ｃ）シリコン酸化膜３０ａを写真製版とエッチングに
より高抵抗部分の形状にパターン化する。そのパターン
化されたシリコン酸化膜３０をマスクとして低抵抗値を
得るための不純物をイオン注入やリンガラス堆積２２と
熱拡散などの方法により多結晶シリコン膜６ａに導入し
て低抵抗値の多結晶シリコン膜８ａを形成する。
酸化膜３０ａを形成する。シリコン酸化膜３０ａは多結
晶シリコン膜６ａの熱酸化膜であってもよく、ＣＶＤ法
により堆積されたものであってもよい。 （Ｃ）シリコン酸化膜３０ａを写真製版とエッチングに
より高抵抗部分の形状にパターン化する。そのパターン
化されたシリコン酸化膜３０をマスクとして低抵抗値を
得るための不純物をイオン注入やリンガラス堆積２２と
熱拡散などの方法により多結晶シリコン膜６ａに導入し
て低抵抗値の多結晶シリコン膜８ａを形成する。
【００１７】（Ｄ）シリコン酸化膜３０を除去した後、
写真製版とエッチングにより多結晶シリコン膜８ａをパ
ターン化して高抵抗部分６の両端に低抵抗部分８を有す
る抵抗素子を形成する。層間絶縁膜１２を堆積し、写真
製版とエッチングによりコンタクトホールを形成し、そ
の後全面にアルミニウムなどのメタル膜１４を堆積す
る。そして、この状態で水素中で、４５０℃で３０分間
の熱処理を施す。これにより、高抵抗部分６の抵抗値は
図４中で（Ａ）で示されるように約５ＫΩのシート抵抗
値のものが約１ＫΩのシート抵抗値まで減少する。 （Ｅ）その後、写真製版とエッチングによりメタル膜１
４をパターン化してメタル配線とする。さらにその後、
ＳｉＮのパッシベーション膜を形成したり、窒素中で熱
処理を施すが、水素処理後の工程では高抵抗部分６の抵
抗値はほとんど変化しない。
写真製版とエッチングにより多結晶シリコン膜８ａをパ
ターン化して高抵抗部分６の両端に低抵抗部分８を有す
る抵抗素子を形成する。層間絶縁膜１２を堆積し、写真
製版とエッチングによりコンタクトホールを形成し、そ
の後全面にアルミニウムなどのメタル膜１４を堆積す
る。そして、この状態で水素中で、４５０℃で３０分間
の熱処理を施す。これにより、高抵抗部分６の抵抗値は
図４中で（Ａ）で示されるように約５ＫΩのシート抵抗
値のものが約１ＫΩのシート抵抗値まで減少する。 （Ｅ）その後、写真製版とエッチングによりメタル膜１
４をパターン化してメタル配線とする。さらにその後、
ＳｉＮのパッシベーション膜を形成したり、窒素中で熱
処理を施すが、水素処理後の工程では高抵抗部分６の抵
抗値はほとんど変化しない。
【００１８】
【発明の効果】多結晶シリコン高抵抗部分がシリコン窒
化膜で覆われていない場合でも、本発明により水素処理
をメタル膜堆積後、そのパターン化の前に施すことによ
り、抵抗素子の抵抗値の変動を抑えることができる。
化膜で覆われていない場合でも、本発明により水素処理
をメタル膜堆積後、そのパターン化の前に施すことによ
り、抵抗素子の抵抗値の変動を抑えることができる。
【図１】参考例を示す断面図である。
【図２】（Ａ）から（Ｅ）は参考例の製造方法を示す工
程断面図である。（ｄ），（ｅ）はそれぞれ（Ｄ），
（Ｅ）における抵抗素子の平面図を表わしている。
程断面図である。（ｄ），（ｅ）はそれぞれ（Ｄ），
（Ｅ）における抵抗素子の平面図を表わしている。
【図３】本発明の実施例の製造方法を示す工程断面図で
ある。
ある。
【図４】図３による本発明の製造方法Ａと従来の製造方
法Ｂでの抵抗値変化を示す図である。
法Ｂでの抵抗値変化を示す図である。
【図５】従来の抵抗素子を示す断面図である。
４ フィールド酸化膜 ６ 多結晶シリコン高抵抗部分 ８ 多結晶シリコン低抵抗部分 １０ シリコン窒化膜 １２ 層間絶縁膜 １４ａ メタル膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−228661（ＪＰ，Ａ) 特開 昭63−155755（ＪＰ，Ａ) 特開 平３−16165（ＪＰ，Ａ) 特開 平３−89549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (1)
- 【請求項１】 以下の工程（Ａ）から（Ｇ）を含む多結
晶シリコン高抵抗素子の製造方法。 （Ａ）絶縁下地上に多結晶シリコン膜を堆積し、高抵抗
値を得るための所定量の不純物を全面に導入する工程、 （Ｂ）前記多結晶シリコン膜上に絶縁膜を堆積し、その
絶縁膜を高抵抗部分の形状にパターン化する工程、 （Ｃ）前記絶縁膜パターンをマスクとして低抵抗値を得
るための所定量の不純物を前記多結晶シリコン膜に導入
する工程、 （Ｄ）前記絶縁膜を除去した後、前記多結晶シリコン膜
を抵抗素子形状にパターン化する工程、 （Ｅ）層間絶縁膜を堆積し、得られた抵抗素子の低抵抗
部分にコンタクトホールを形成した後に全面にメタル膜
を堆積する工程、 （Ｆ）水素中で熱処理を施す工程、 （Ｇ）その後に前記メタル膜をパターン化して配線を形
成する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720491A JP3147930B2 (ja) | 1991-06-21 | 1991-06-21 | 多結晶シリコン高抵抗素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17720491A JP3147930B2 (ja) | 1991-06-21 | 1991-06-21 | 多結晶シリコン高抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151719A JPH06151719A (ja) | 1994-05-31 |
| JP3147930B2 true JP3147930B2 (ja) | 2001-03-19 |
Family
ID=16026997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17720491A Expired - Fee Related JP3147930B2 (ja) | 1991-06-21 | 1991-06-21 | 多結晶シリコン高抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147930B2 (ja) |
-
1991
- 1991-06-21 JP JP17720491A patent/JP3147930B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151719A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US5587696A (en) | High resistance polysilicon resistor for integrated circuits and method of fabrication thereof | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS59175726A (ja) | 半導体装置の製造方法 | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| JPH06151719A (ja) | 多結晶シリコン高抵抗素子とその製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP4124629B2 (ja) | 半導体装置の製造方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| JPS6259463B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JP2830295B2 (ja) | 半導体装置の製造方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JPH05291506A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS6236396B2 (ja) | ||
| JPS6218758A (ja) | 半導体装置の製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH0437064A (ja) | 半導体装置の製造方法 | |
| JPS6167937A (ja) | 半導体装置の製造方法 | |
| JPH04276652A (ja) | 半導体装置 | |
| JPS61111573A (ja) | 半導体装置 | |
| JPS6359259B2 (ja) | ||
| JPH0216019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |