JP3148225B2 - ディジタル同期掃引方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、掃引周波数信号ソースに関しており、特
に、掃引周波数出力に関する内部及び外部事象のディジ
タル同期化、掃引周波数出力の勾配修正、及び周波数従
属パラメータの補間修正をもたらす同期掃引器に関して
いる。

（従来の技術） 掃引信号ソースは様々な試験及び測定目的において、
技術的によく知られている。一般に、ソースの周波数
は、予め選択された開始及び停止周波数の間で連続的又
は段階的に掃引される。現在の技術水準の掃引信号ソー
スは約10メガヘルツ〜40ギガヘルツの周波数範囲にわた
り作用する。フェーズロックループ（PLL）周波数同期
装置を使用して、非常に正確な、安定した出力周波数を
もたらす。代表的な特徴には、連続又は段階的掃引、選
択可能な開始及び停止周波数、及び選択可能な掃引時間
がある。

掃引信号ソースは、ネットワーク分析器システムで頻
繁に使用する。ベクトルネットワーク分析器システムに
は幾つかの素子がある。第一の素子は、試験下のデバイ
ス（DUT）に刺激を与えるための信号ソースである。第
二の素子は、刺激をDUTに送り、DUTから反射されたりDU
Tを通って伝送されたエネルギーをサンプリングするた
めの手段をもたらすための信号分離ネットワークであ
る。また、関連する測定に基準を与えるために、DUTに
付随する信号からのエネルギーが取り出される。第三の
素子は、生成した信号を中間周波数に変換してさらに処
理するための同期受信機である。元の信号の大きさと位
相との関係は、利用可能な測定をもたらすために、中間
周波数への周波数変換によって維持しなければならな
い。第四の素子は、中間周波数信号の大きさ及び位相特
性を検出するための検出器であり、第五の素子は測定結
果を表すためのディスプレイである。

ネットワーク分析器システムでは、受信機の動作とソ
ースの動作とを同期化する必要がある。システムの受信
機及び信号処理部は、掃引中の多くの周波数においてデ
ータ又は測定値を取り込む。該データは、正確な測定値
をもたらすために、取り込まれた周波数に対して正確に
相互関連させなければならない。さらに、ネットワーク
分析器システムは、しばしばマーカーを用いて、選択し
た周波数をディスプレイに表示する。選択した周波数で
該マーカーが表示されることを保証するためには、ソー
スが該周波数を掃引するときに、受信機が確認しなけれ
ばならない。選択した開始及び停止周波数により異なる
が、信号ソースは、異なる発振器及び／又は周波数逓倍
器構成を作動させることにより、掃引中に帯域を変更す
ることができる。帯域を変更すると、掃引は一時的に停
止する。同期化を維持するために、掃引停止が起こった
ときには、受信機に通知しなければならない。

絶えず増加又は減少するランプ電圧を電圧制御発振器
の同調入力に印加することによって、連続周波数掃引を
発生させることは通例のことである。ランプ電圧は同期
信号により立ち上げることはできるが、ランプ電圧は、
タイミングコンデンサ及びタイミング抵抗器公差、基準
電圧変動、温度変動及びコンポーネント老化などの多く
の出所からエラーを受けやすい。さらに、選択した掃引
時間により異なるが、ランプ電圧を発生するために、様
々なコンポーネント及び電圧を用いる。ランプ電圧がエ
ラー状態にある場合、同期信号は、ランプ電圧に対して
不正確な時間的関係にある。その結果、該信号に同期化
された動作は、掃引には同期化されない。

該エラーを減らし、周波数掃引に対してもっと正確に
動作を同期化させるためには、アナログディジタル変換
器を使用してランプ電圧をディジタルパルス列に変換す
ることが知られている。ランプ電圧が予め定められた大
きさだけ変化する毎に、ディジタルパルスが発生され
る。したがって、同期信号はランプ電圧から直後に発生
される。この手法はバール４世（Barr,IV）他に対する1
987年２月３日発行の米国特許第4,641,086号に記載され
ており、ヒューレットパッカードカンパニーにより製造
販売されているモデル8340信号ソース及びモデル8510受
信機において実施されている。この手法は満足のゆく性
能をもたらしているが、ランプ電圧をディジタルパルス
列に変換するアナログディジタル変換器においてエラー
を受けやすい。

掃引シンセサイザーは、時々、部分的Ｎ掃引（fracti
onal−N sweeps）として知られる手法を用いて周波数掃
引を引き起こす。部分的Ｎフェーズロックループでは、
分周器の比は掃引中のフライ（fly）において変化し、
位相エラーはアナログ位相補間を用いて修正される。出
力は、フェーロズロックアナログ周波数掃引である。こ
のような掃引は、ランプ電圧を使用しないで引き起こさ
れる。したがって、部分的Ｎ掃引を用いるときには、ラ
ンプ電圧をパルス列に変換することによって、受信器を
同期化させることは非常に不正確になる。

線形周波数掃引をもたらすために、ランプ電圧が発振
器に印加される。ランプ電圧が正確である場合でさえ、
発振器及び発振器駆動回路によりエラーが取り込まれ
て、時間掃引に対する周波数を、所望の掃引と異なるよ
うにさせる。このようなエラーには、開始周波数のエラ
ー及び周波数掃引の勾配におけるエラーがある。開始周
波数を修正するための手法は、マーザレック（Marzale
k）に対する1978年12月19日発行の米国特許第4,130,808
号に開示されている。掃引を停止し、勾配エラーを測定
してから、勾配修正を計算することにより、勾配エラー
を修正することが知られている。先行技術の手法では、
掃引が停止すると、発振器の周波数が乱れる傾向にあ
り、それによって別のエラーが取り込まれる。

２つ以上の掃引周波数ソースを同期化することが望ま
しい場合がある。その一例がミキサの試験であり、様々
な関連する掃引周波数がミキサの入力ポートに与えられ
る。従来、２つ以上の掃引周波数ソースを同期化するこ
とは実現不可能であった。

正確さは、他の試験計器におけるのと同様に、掃引信
号ソースにとって最も重要な要因である。正確な測定値
をもたらすためには、掃引の各測定ポイントにおいて周
波数及び出力レベルの両方を知る必要がある。動作の同
期化に関するこれまでの説明は、周波数の正確な測定に
関している。各測定ポイントにおいて既知の出力レベル
を与えることも重要である。

掃引信号ソースは周波数掃引中に一定出力レベルをも
たらすように設計されているが、マイクロ波の出力レベ
ルが、接続ケーブル、回路構成要素などの寄生インピー
ダンスにより、周波数とともに著しく変動することはよ
く知られている。一般に、出力レベルは周波数が増加す
るにつれて減少する。信号ソースの出力又は遠隔測定位
置において、周波数の関数としてこのような出力レベル
の変動を補正したり、一定出力レベルを与えることが望
ましい。

多くの場合では、信号ソースの出力は、ケーブル、カ
プラ及び他のコンポーネントを通ってから、試験下のデ
バイスに達する。試験下のデバイスの正確な評価では、
指定周波数における出力と入力との比較が必要である。
したがって、試験下のデバイスの置かれた遠隔位置にお
いて、一定又は均一な出力レベルを供給することがしば
しば重要である。

計器の掃引範囲における一定数の修正ポイントに基づ
いて、出力レベルの修正をすることは技術的に知られて
いる。掃引を行う場合、記憶された修正量に従って、出
力レベルが修正される。しかし、掃引の開始及び停止周
波数が選択可能である場合に、一定の修正ポイントが、
掃引中に測定ポイントと一致することは考えられない。
さらに、短い掃引では、掃引全体が、２つの一定修正ポ
イントの間に入ることがある。これらの場合には、非常
に正確な出力レベルは達成されない。

（発明が解決しようとする課題） 改善された掃引周波数ソースを与えることが、本発明
の一般的な目的である。

ディジタル同期掃引周波数ソースを提供することも本
発明の別の目的である。

非常に正確な掃引ソースを提供することも本発明の別
の目的である。

別の該ソースと同期を取ることのできるディジタル同
期掃引周波数ソースを提供することも本発明の他の目的
である。

掃引周波数ソースと受信機の組合せを提供することも
本発明の他の目的であり、受信機で起こる事象が、ソー
スの出力にディジタル同期される。

連続掃引、段階的掃引及び部分的Ｎ掃引がディジタル
同期信号に同期化されるところの、掃引周波数ソースを
提供することも本発明の別の目的である。

事象を掃引周波数信号ソースにより生成された予め定
められた周波数に対するディジタル同期化するための方
法及び装置を提供することも本発明の別の目的である。

掃引周波数ソースにおいて周波数掃引の勾配を修正す
るための方法及び装置を提供することも本発明の他の目
的である。

掃引中の予め定められた時間に掃引周波数ソースの周
波数を測定するための方法及び装置を提供することも本
発明の他の目的である。

周波数掃引中に指定位置において一定出力レベルを発
生する掃引周波数ソースを提供することも本発明の他の
目的である。

掃引周波数ソースにおいて補間掃引パラメータ修正の
ための方法及び装置を提供することも本発明の別の目的
である。

選択した周波数掃引での各測定ポイントにおいてパラ
メータ修正を自動的に行うことも本発明の別の目的であ
る。

（課題を解決するための手段） 本発明によれば、これら及び他の目的及び利点は、掃
引周波数発振器により発生された予め定められた周波数
を、事象に対して同期化するための方法及び装置におい
て達成される。予め定められた周波数及び事象は、ディ
ジタル同期信号により立ち上げられて同期化される。非
常に正確なランプ信号が、ディジタル同期信号により立
ち上げられ、掃引全体にわたりディジタル同期信号と同
期化されたままであることが保証される。ディジタル同
期信号は、ランプ信号中に、予め定められた数の等間隔
のディジタルパルスから構成されることが望ましい。デ
ータ取り込み、マーカー、帯域変更などの事象は、ディ
ジタル同期信号に同期化される。予め定められた周波数
は、連続周波数掃引だけでなく、段階的掃引及び部分的
Ｎフェーズロック掃引の間に、ディジタル同期信号と正
確に同期化される。ディジタル同期信号は、掃引信号ソ
ースの内部動作を制御するために使用される。さらに、
ディジタル同期パルスは、ネットワーク分析器システム
で受信機を同期させたり、２つ以上の掃引信号ソースを
同期化するために使用することができる。

非常に正確なランプ信号の生成には、初期値と予め定
められた時間間隔の終りにおける未修正値との間を掃引
する未修正ランプ信号を生成し、さらに予め定められた
時間間隔の終りでランプ信号を測定するステップを含ん
でいる。測定は、掃引の終り又は掃引中の中間点で行う
ことができる。ランプ信号の所望の値と予め定められた
時間間隔の終りにおける測定値との差が決定される。較
正間隔のすぐ後で、修正されたランプ信号が生成され、
該信号は初期値と所望の値との間を掃引する。修正ラン
プ信号は、該差に基づいてスケールランプ信号（scaled
ramp signal）を生成して、未修正ランプ信号とスケー
ルランプ信号とを総計して修正ランプ信号をもたらすこ
とにより生成することが望ましい。

修正ランプ信号は、選択した掃引時間の間に、予め定
められた範囲にわたり発振器の周波数を掃引する。発明
の別の特徴によれば、時間掃引に対する周波数の勾配
は、ディジタルパルスと、各ディジタルパルスにおける
実際の出力周波数との同期をさらに確実にするために修
正される。時間掃引に対する周波数の勾配を修正するた
めの方法及び装置には、第一掃引中に発振器の実際の周
波数を測定することが含まれる。実際の周波数は、第一
掃引のはじめに関する、予め定められた時間において測
定される。予め定められた時間における測定周波数と、
予め定められた時間における所望周波数との比に基づく
換算係数が決定され、ランプ信号の勾配は、第一掃引の
すぐ後の掃引の換算係数を用いて修正される。

実際の周波数は、掃引が進行するにつれ、予め定めら
れた計数区間中に発振器の代表的な周波数の信号を計数
して累積カウントを得て、累積カウントを計数区間の長
さで割り、計数区間の中心において周波数を得ることに
より測定することが望ましい。計数区間は、選択した第
一ディジタル同期パルスと、選択した第二ディジタル同
期パルスとの間にあることが望ましい。望ましい実施例
では、発振器はフェーズロックループシンセサイザーに
組み込まれ、計数区間の中心の予め定められた時間にお
いて周波数を決定するために、シンセサイザーの中間周
波数が計数される。

幾つかの場合では、周波数対時間掃引は、例えば帯域
変更による２つ以上の区分を含んでいる。これが見いだ
される場合、勾配修正には、掃引の各掃引区分に対し
て、発振器の実際の周波数を測定することが含まれる。
実際の周波数は、掃引区分のはじめに関する、各掃引区
分の予め定められた時間において測定される。実際の周
波数は、掃引区分が進行するにつれて測定される。次
に、予め定められた時間における実際の周波数と、予め
定められた時間における所望周波数との比に基づく換算
係数が各掃引区分に対して決定され、各掃引区分の勾配
は、引き続く掃引の各換算係数により修正される。

発明の別の面によれば、ネットワーク分析器システム
であって、掃引周波数信号を生成するための掃引信号ソ
ースを含むことと；該ソースが、掃引周波数信号が同期
化される周期ディジタル同期信号を生成するための手段
と、受信機と、掃引周波数信号を試験下のデバイスに連
結するための手段及び試験下のデバイスからの応答信号
を受信機に連結するための手段とを含むカプラ手段とを
含むことと；該受信機が、応答信号の測定値をディジタ
ル同期信号と同期化するための手段を含むことを特徴と
する、ネットワーク分析器システムが与えられる。

発明の他の面によれば、同期掃引周波数信号を生成す
るための装置であって、第一掃引周波数信号発生器と；
第二掃引周波数発生器と；同時に掃引を開始するための
ディジタル手段と第一及び第二信号発生器におけるフェ
ーズロッキング発振器用手段とを含む第一及び第二信号
発生器により発生される掃引周波数信号を同期化するた
めの手段と；第一及び第二信号発生器により発生された
掃引周波数信号が同期化される周期ディジタル同期信号
を発生するための手段とから構成されることを特徴とす
る装置が与えられる。

発明のさらに別の面によれば、掃引周波数信号ソース
における、時間掃引に対する周波数の勾配を修正するた
めの方法及び装置が与えられている。該方法は、ランプ
信号を発生させ、ランプ信号により発振器の周波数を制
御し、掃引中の予め定められた時間に発振器の実際の周
波数を測定し、予め定められた時間における実際の周波
数と予め定められた時間における所望周波数との比に基
づいて換算係数を決定したり、すぐ後の掃引において換
算係数によりランプ信号の勾配を調整するステップを含
む。

発振器の実際の周波数を測定するステップは、掃引が
進行するにつれて行われ、好ましくは、累積カウントを
得るために予め定められた時間を中心にした計数区間中
に発振器の代表的な周波数の信号を計数し、計数区間の
中心において実際の周波数を得るために累積カウントを
計数区間の長さで割るステップを含んでいる。計数区間
の中心は予め定められた時間と一致する。

予め定められた数のディジタルパルスを含む周期ディ
ジタル同期信号は、ランプ信号中に生成することが望ま
しい。ランプ信号は同期信号と同期化される。発振器の
代表的な周波数の信号を計数するステップには、選択し
た第一ディジタル同期パルスと選択した第二ディジタル
同期パルスとの間の計数を含んでいることが望ましい。
換算係数によりランプ信号の勾配を調整するステップ
は、代表的な換算係数の２進入力を有する乗算ディジタ
ルアナログ変換器にランプ信号を通すことによって行う
ことが望ましい。

掃引周波数信号ソースの出力は、異なる帯域に対応す
る２つ以上の掃引区分をしばしば含んでいる。発明によ
れば、２つ以上の掃引区分を有する時間掃引に対する周
波数の勾配を修正するための方法が与えられている。該
方法は、ランプ信号を発生し、ランプ信号により発振器
手段の周波数を制御し、掃引区分のはじめに関して各掃
引区分中に実際の周波数を掃引区分の進行に応じて測定
し、予め定められた時間における実際の周波数と予め定
められた時間における所望周波数との比に基づいて各掃
引区分に対して換算係数を決定し、すぐ後の掃引での各
換算係数により各掃引区分の勾配を修正する各ステップ
から成る。

発明の別の面によれば、累積カウントを得るために予
め定められた時間に中心をおく計数区間中に発振器の出
力を表す信号を計数し、計数区間の中心において周波数
を得るために累積カウントを計数区間の長さで割るステ
ップから成ることを特徴とする、掃引中に、予め定めら
れた時間において掃引発振器の周波数を測定するための
方法が与えられている。

発明の他の面によれば、選択可能な開始及び停止周波
数を有する掃引周波数信号ソースにおいて周波数従属パ
ラメータを修正するための方法及び装置が与えられてい
る。該方法は、信号ソースの掃引範囲内の１組の第一周
波数に対応するパラメータ修正値の第一表を記憶し、掃
引の選択した開始周波数と選択した停止周波数の間の１
組の第二周波数を定め、修正値の第一表からパラメータ
修正値の第二表を構成する第二周波数の各々に対する修
正値を修正値の第一表から計算し、及び修正値の第二表
を用いて開始及び停止周波数の間で信号ソースが掃引さ
れるときにパラメータを修正する各ステップから構成さ
れる。該修正手法は、掃引中に一定出力レベルを与える
ために利用することが望ましいが、その用途に限定され
るわけではない。

パラメータ修正手法は、ディジタル同期信号ソースで
用いることが望ましい。予め定められた数のディジタル
パルスを含むディジタル同期信号が、掃引中に発生され
る。掃引は、ディジタル同期信号と正確に同期化され
る。第二周波数の１つは、各ディジタルパルスと同期化
される。ディジタル同期パルスは、掃引中に取り込まれ
るデータをトリガするために用いられる。したがって、
第二表のパラメータ修正値は、測定ポイントと正確に符
合する。

線形補間手法は、各第二周波数においてパラメータ修
正値を計算するために利用される。パラメータ修正値の
第二表はメモリに記憶され、ディジタル同期パルスの発
生により、掃引中にメモリが逐次アドレス指定される。
メモリから読み出されるパラメータ修正値は、レベル修
正回路に向けられ、それにより、各第二周波数において
所望出力レベルが与えられる。

修正値の第二表を計算するために、効率的な線形補間
アルゴリズムを用いる。修正値は、掃引全体で次々と計
算される。第二周波数の最初の１つにおける修正値は、
第一表の第一修正値と第二修正値との間の線形補間によ
り計算される。第一及び第二修正値は、第二修正値の最
初の１つの上下にある最も近い周波数である。次に、隣
接する第二周波数間の修正値の変化が計算される。修正
値の変化は、第一表の第一及び第二修正値をつなぐ直線
の勾配に相当する。第一修正値を決定した後に、第二周
波数が第一表の最も近い周波数を越えるまで、修正値の
変化を以前に計算した修正値に加えて、その後の修正値
が決定される。次に、第一表の最も近い修正値を再び選
択し、線形補間により修正値を計算する必要がある。

（実施例） 本発明に組み込んだ掃引シンセサイザーのブロック図
を第１図に示す。掃引シンセサイザーは信号発生器、す
なわち信号ソースであり、周波数は、広い使用範囲内、
一般に10メガヘルツ〜40ギガヘルツの選択した範囲内で
掃引することができる。該ソースの基本発振器はYIG同
調発振器（YTO）20である。YIG同調発振器は、一般に掃
引マイクロ波信号ソースで使用する。YTO20は、サンプ
ラフェーズロックループ22及び部分的Ｎフェーズロック
ループ24（両方とも基準周波数にフェーズロックされて
いる）を用いて、超高精度な10メガヘルツ基準周波数に
フェーズロックされる。

YTO20の出力は、サンプラ26の１つの入力に接続され
ている。サンプラフェーズロックループ22は、サンプラ
26のパルス発生器28に連結されている。サンプラ26の出
力は、YTO20出力をサンプラフェーズロックループ22出
力の高調波の１つとミキシングすることにより生じた積
の１つを選択する増幅器／フィルタ30を通して、結合さ
れる。増幅器／フィルタ30の出力は、一般に約15−40メ
ガヘルツの範囲の中間周波数（IF）である。増幅器／フ
ィルタ30及び部分的Ｎフェーズロックループ24の出力
は、YTOフェーズロックループ32に結合される。YTOフェ
ーズロックループ32の出力は、YTO駆動器34を介してYTO
20に結合され、それにより周波数合成ループを閉じる。

所望の周波数は、サンプラフェーズロックループ22及
び部分Ｎフェーズロックループ24において適切な分周器
比を選択することにより発生される。フェーズロックル
ープ周波数合成手法は、一般に技術的に知られているの
で、さらに詳細に述べるつもりはない。同様な周波数合
成手法は、ヒューレットパッカードカンパニーにより製
造販売されているモデル8340掃引シンセサイザーで用い
られている。

連続周波数掃引では、シンセサイザーは選択した開始
周波数に設定され、ループエラー電圧は一定に保たれ、
シンセサイザーはアンロックされる。次に、連続ランプ
電圧が、YTO20の同調入力に印加される。ランプ電圧VSW
Pは掃引発生器40により生成され、その詳細については
後記する。部分的Ｎフェーズロックループ24は、ランプ
信号を加えることなく、一般に狭い周波数範囲にわたり
フェーズロック掃引を発生することができる。

YTO20の出力は、増幅器42を介して線形変調器44に結
合される。線形変調器44の出力は、パルス変調器46及び
増幅器48を介してマイクロ波ポストプロセッサ50に結合
される。マイクロ波ポストプロセッサ50には、一般にYI
G同調マルチプライヤが含まれ、周波数範囲の上端で利
用されて、YTO20の出力周波数を増加させる。マイクロ
波ポストプロセッサ50の出力は、カプラ／検出器52及び
減衰器54を介してRF出力56に結合される。減衰器54は、
RF出力の選択可能な減衰をもたらす。

カプラ／検出器52には、方向性カプラ／検出器60が含
まれる。検出器60の出力は、自動レベル制御装置62に接
続される。自動レベル制御装置62の出力は、線形変調器
44及びパルス変調器46に接続され、それにより閉ループ
出力レベル制御装置を形成している。自動レベル制御装
置（ALC）62は、周波数掃引でのALCレベル基準信号によ
り決まるレベルにおいてソース出力を維持する。ALC62
は、ソース出力の振幅変調及びパルス変調にも使用され
る。以後に述べるように、ALCレベル基準信号は掃引発
生器40からALC62に与えられる。

周波数カウンタ66は、増幅器／フィルタ30の出力に接
続される。周波数カウンタ66は、以後に述べる勾配修正
手法とともに使用される。周波数カウンタ66は、掃引発
生器40から与えられるイネーブル信号により制御され
る。

基準信号発生器68は、掃引発生器40に１メガヘルツの
クロック信号を与える。さらに、基準信号発生器68は、
部分的Ｎ基準信号を部分的Ｎフェーズロックループ24
に、サンプラ基準信号をサンプラフェーズロックループ
22に与える。一般に、部分的Ｎ基準信号は125キロヘル
ツであり、サンプラ基準信号は40メガヘルツである。部
分的Ｎフェーズロックループ24は、掃引発生器40から開
始信号FNGOを受け取り、信号FNSWPを掃引発生器40に与
える。掃引発生器40は、内部及び外部事象を同期化する
ための基本ディジタル信号であるTRIGGER OUTPUT信号も
与える。掃引周波数信号ソースの周波数合成部分の詳細
を概略ブロック図を第２図に示す。

掃引発生器40の概略ブロック図を第３図に示す。掃引
発生器40の基本要素は、掃引制御装置PAL（プログラマ
ブルアレイロジック）80、タイマ82、ランプ発生器84、
停止掃引制御装置86、カウンタ88、掃引RAM90、事象ラ
ッチ92及びALC基準DAC及びトラック／ホールド94であ
る。ランプ発生器84の基本的機能は、YTO20の周波数を
掃引するための連続ランプ信号VSWPを発生することであ
る。ランプ信号VSWPは、一般に、ユーザーの選択した時
間における０ボルトから10ボルトの間の連続ランプ電圧
である。

掃引シンセサイザーの動作は、第3A図に示すようなCP
U96により制御される。CPU96は、制御信号のための適切
なラッチ、ストローブ、ゲート回路、及びCPU96との間
でデータを転送するためのバス99を含むCPUインタフェ
ース98を介して掃引シンセサイザー回路と通信する。オ
ペレータ選択スイッチ及びディスプレイを含む前面パネ
ル100は、CPU96と連結されている。CPU96に接続された
メモリ101には、掃引シンセサイザーソースを作動する
ための制御プログラムがある。望ましい実施例では、CP
U96はモトローラ68000であり、メモリ101には、256K×
８ビットのRAM、256K×16ビットのROM及び32K×８ビッ
トのEEROMを含む。

掃引発生器40は、連続ランプ電圧、TRIGGER OUTPUT回
線の一連のディジタルパルス及び掃引RF出力信号の周波
数の間の同期状態を維持する。これらの事象は、基準発
生器68において発生される１メガヘルツクロックと同期
化される。すべての１メガヘルツクロックの位相及び周
波数は、10メガヘルツクロック及び後述するLDIV SYNCH
信号を用いて、多数のソースを伴うシステムにおいて同
じに保たれる。部分的Ｎフェーズロックループ24に与え
られる部分的Ｎ基準信号の位相も、１メガヘルツクロッ
クとの既知の位相関係に維持される。

掃引制御装置PAL80は、ランプ発生器84及び部分的Ｎ
フェーズロックループ24に制御信号を与える。これらの
制御信号は、TRIGGER OUTPUT信号と同期が保たれる。ラ
ンプ発生器84への制御信号HSWP及びHRSTは、ランプ発生
器84に、掃引をリセット、休止及び再開させる。部分的
Ｎフェーズロックループ24に送られる制御信号FNGOによ
り、当該ユニットは掃引プロセスを始める。掃引を開始
するときには、部分的Ｎ周波数によって異なる様々な時
間を要する。部分的Ｎフェーズロックループ24は、信号
FNSWPを要求することにより掃引を開始することが可能
になったときに、掃引制御装置PAL80に通知する。

掃引制御装置PAL80は、タイミングプロトコルLSS（低
停止掃引）及びLQSS（低認定停止掃引）信号も処理す
る。LQSS信号は、停止掃引制御装置86から受け取るSTOP
SWP信号の状態に基づいて、各クロックエッジにおいて
掃引制御装置PAL80により更新される。これらの信号に
ついては後で詳細に記述する。

掃引制御装置PAL80は、掃引制御、QSS駆動制御及びブ
ランキング制御機能をもたらす。次の掃引制御装置の機
能がある： 1.HRST信号は、アナログランプ信号を強制的に０ボルト
にリセットする。この信号の真から偽への変化はLSWP信
号と正確に符合し、掃引が始まるとCTRCLK信号が変化す
る。

2.CTRCLK信号は、タイマ82に関するクロックである。こ
の信号は、PAL80入力信号LCTROUTをいつロー状態にセッ
トさせるかを確認するためにタイマ82により計時され、
それによりTRIGGER OUTPUTパルスを立ち上げる。

3.LSWP信号はCTRCLK信号が有効である時と正確に符合し
て、TRIGGER OUTPUTの発生が有効である時にだけアナロ
グランプ電圧が変動することが保証される。

4.LINTBKT信号は、各TRIGGER OUTPUTパルスを発生する
ために、１マイクロ秒の間ロー状態になる。

5.FNGO信号は、部分的Ｎフェーズロックループ24に掃引
を開始することを通知する。PAL80へのFNSWP信号入力は
すぐにロー状態（偽）になる。部分的Ｎフェーズロック
ループ24は、FNSWP信号を再びハイ状態にセットするこ
とにより掃引開始に対して応答する。PAL80は、停止掃
引信号がなくなったときに、FNGO信号を駆動する。実用
掃引信号LSWP、CTRCLK、及びHRSTは、変化する前に部分
的Ｎフェーズロックループ24によりFNSWP信号が与えら
れるまで、待機する。

隠れた（hidden）掃引で較正をするために、ENEXTSS
信号がPAL80により検査される。この回線は、LSS信号を
ランプ発生器からマスクし、QSSSENSE信号も同様にマス
クするために、PAL80により使用される。ENEXTSS信号が
ロー状態であるときには、PAL80は、もはやQSSSENSEが
掃引を開始するのを待たない。

6.QSS DRIVE信号は、認定STOPSWP入力信号である。PAL8
0は、この回線でＤフリップフロップ機能を行う。

7.LINTBLANK信号は、Ｚ軸ブランキングを制御する。Ｚ
軸は、各停止掃引において、及び掃引をリセットしたと
きにブランクされる。Ｚ軸は、PAL80へのZON入力により
強制的にオンにすることができる。実用掃引を行うとき
は（ENEXTSSロー）、較正中にディスプレイをブランク
にするために、LINTBLANK信号が強制的にローにされ
る。

タイマ82、すなわちプログラマブルタイマ、は掃引制
御装置PAL80からのCTRCLK信号により制御される。タイ
マ82は、掃引中のTRIGGER OUTPUTパルス間のスペーシン
グを決定し、LCTR OUT信号を掃引制御装置PAL80に与え
る。タイマ82の設定は、計器の掃引時間を設定するため
に、CPU96により調整される。

停止掃引制御装置86は、LSS信号をモニタ及び制御す
る。RESET信号がハイ状態であるときや、INTSTOPSWP信
号が事象ラッチ92により要求される場合に、LSS信号は
停止掃引制御装置86により要求される。停止掃引制御装
置86には、LSS信号の要求によりトリップされるラッチ
も含んでいる。該ラッチは、外部装置が掃引を停止して
から、CPU96に応答する時間を有するよりも前に、掃引
を再開することを防止させるために、LSSを再要求してC
PU96に警告する。

LRTC（ロー再トレース）信号は、いつ掃引開始が起こ
るかを確かめる他の手段のないソースの同期手段をもた
らすために用いる。いずれかのソースを再トレースする
と、LRTC信号が要求される。これにより、フリップフロ
ップ102がセットされ、それにより事象をラッチし、RTC
SRQ信号を介してCPU96に警告される。すると、CPU96
は、進行中の掃引を中断して、システムの残りと同期し
て最初からやり直すことができる。

TRIGGER OUTPUTパルスは、ランプ電圧及び掃引周波数
RF出力と同期して、内部及び外部動作を起動するための
基本的ディジタル同期パルスである。一定数のTRIGGER
OUTPUTパルスを、掃引時間とは無関係に発生させること
が望ましい。掃引中に発生されたパルスのパルス幅及び
数は、任意に選択することができる。望ましい実施例で
は、TRIGGER OUTPUTパルスは１マイクロ秒の幅があり、
1601のパルスが掃引中に発生される。パルスの数は一定
であり掃引時間は選択することができるので、TRIGGER
OUTPUTパルス間の時間は掃引時間とともに変わる。

TRIGGER OUTPUTパルスが発生されると、受信機により
取り込まれたデータをトリガするために、外部システム
に送られる。TRIGGER OUTPUTパルスは、多くの掃引関連
事象を索引に載せて管理するために、信号ソースにより
内部でも使用される。各TRIGGER OUTPUTパルスは、カウ
ンタ88を増分する。カウンタ88は11ビットのアドレスを
掃引RAM90に与える。カウンタ88が増分すると、掃引RAM
90の様々なロケーションがアドレス指定される。掃引RA
M90の各ロケーションのデータには、マーカー、停止掃
引コマンド、及び掃引と同期させなければならない他の
所望情報などの、当該掃引位置及び掃引制御情報につい
てのALCレベルレファレンスを含んでいる。望ましい実
施例では、掃引RAM90に、ロケーション毎に16ビットの8
Kロケーションが含まれる。

各TRIGGER OUTPUTパルスは、掃引RAM90からのデータ
を、事象ラッチ92及びALCレファレンスDAC及びトラック
／ホールド94にクロックする。事象ラッチ92には以下の
情報が含まれる： 1.INTSTOPSWP信号は、特定掃引位置における掃引を停止
するために１にセットされる。

2.EVENTSRQ信号は、特定掃引位置においてCPU96に警告
するために１にセットされる。

3.MARKER信号は、特定掃引位置において掃引出力の識別
マーカーを制御するために、１にセットされる。

4.ENIFCTR信号は、周波数カウンタ66（第１図）を使用
可能にするために１にセットされる。

INTSTOPSWP信号は、停止掃引制御装置86に送られ、LS
S及びSTOPSWP信号が要求させられる。帯域変更のための
事象は、一般に、帯域変更の行われるロケーションにお
いて掃引RAM90のINTSTOPSWPビット及びEVENTSRQビット
をセットする。次に、当該TRIGGER OUTPUTパルスが発生
された後で、掃引が停止され、CPU96はサービス要求に
より警告される。

第3B図に示すALCレファレンスDAC及びトラック／ホー
ルド94は、ラッチ103の掃引RAM90ALCデータを受け取
り、各TRIGGER OUTPUTパルスでDAC104に送る。タイマ10
5は、トラック／ホールド回路106の状態を制御するの
で、実際のALCレベルレファレンスはTRIGGER OUTPUTパ
ルス間で変化する。これは、データを入手するのと同時
にALCレベルが変更されることを防止している。この構
成は、DAC104に対して「グリッチ除去装置（de−glitch
er）」としても作用し、それによりDAC104がある値に切
り替わったときに起こる大きな過渡出力を除去する。

ランプ発生器84のブロック図を第４図に示す。連続ラ
ンプ電圧は、積分器110への電流を制御することにより
発生される。積分器の電流は、１組の電圧出力ディジタ
ルアナログ変換器（DAC）112及びレンジ選択のための１
群の切換抵抗器114によりセットされる。掃引ランプ
は、積分器110への電流を遮断するスイッチ116を切るこ
とにより停止される。スイッチ116の状態は、掃引制御
装置PAL80からのHSWP信号により制御される。ランプ電
圧は、リセット増幅器118を積分器110のまわりのフィー
ドバック経路に切り換えることによって、掃引を開始す
る前に、０ボルトにリセットされる。該フィードバック
経路は、掃引制御装置PAL80からのHRST信号により制御
される。リセット増幅器118は、ランプ電圧を検知し
て、ランプ電圧が０ボルトになるまで、積分器110への
入力電流を調整する。掃引を開始するためには、リセッ
ト増幅器118を積分器110のフィードバック経路から切り
離し、切換抵抗器114及びDAC112からの電流をオンにす
る。

ディジタルTRIGGER OUTPUTパルスと同期状態にある正
確なランプ電圧を発生するためには、ディジタルTRIGGE
R OUTPUT信号が掃引の終りを示す正確な時間において、
掃引ランプ電圧の所望する終りに達するように、ランプ
発生器の出力の電圧勾配を設定しなければならない。第
4A図に示すように、各TRIGGER OUTPUTパルスが、ランプ
電圧121での予め定められたポイント及び、したがっ
て、YTO20出力における予め定められた周波数と符合す
るように、正確なランプ電圧121をTRIGGER OUTPUTパル
ス122と正確に同期させることができる。しかし、正確
なランプ電圧121と異なるランプ電圧123を発生すると、
予め定められた周波数はTRIGGER OUTPUTパルスと符合せ
ず、同期が失われる。説明を平明にするために第4A図に
はごくわずかなTRIGGER OUTPUTパルスだけしか示してい
ないが、全掃引中に1601個の等間隔のTRIGGER OUTPUTパ
ルスが発生されることが分かる。

ランプ発生器84では、積分器110の後に調整可能なゲ
イン段を設けるために、DAC124を使用する。DAC124は、
非常に微細な分解能の、ランプ電圧の勾配を調整する手
段をもたらす。DAC124は、積分器110の出力に接続され
ているので、DAC112及び切換抵抗器114を調整すること
によりもたらされる勾配調整と対照的に、掃引の終りに
なった後で、掃引電圧の終りを調整するための手段を与
えている。

ランプ電圧は、スイッチ125によりYTO20から切断され
る実用（practice）掃引又は較正掃引中に修正される。
ランプ電圧修正手順の流れ図を第５図に示す。DAC112及
び切換抵抗器114は、選択した掃引時間を与えるように
設定され、ランプ電圧はステップ140の積分器110により
発生される。積分器110の出力は、総和器126に接続され
る。総和器126の出力は、スイッチ125を閉じたときにVS
WPランプ電圧をもたらす。ランプ電圧は、アナログマル
チプレクサ128及びアナログディジタル交換器（ADC）13
0を介してCPU96にも接続される。ADC130は、ランプ電圧
を、代表的なランプ電圧の大きさであるディジタルワー
ドに変換する。

実用掃引中の予め定められた時間に、ステップ142で
掃引が停止され、CPU96はステップ144でランプ電圧を測
定する。短い掃引では、ランプ電圧は掃引の終りで測定
される。この場合、ランプ電圧は10ボルトでなければな
らない。ランプ発生器は、選択した掃引時間にかかわら
ず、０及び10ボルトの間を掃引するランプ電圧を発生す
るように設計されている。測定したランプ電圧が、ステ
ップ146における予め定められた測定時間での所望のラ
ンプ電圧と異なることを、CPU96が確認した場合には、
ステップ148においてDAC124に対してゲイン調整が行わ
れる。DAC124への入力は積分器110の出力であり、DAC12
4の出力は総和器126に接続される。望ましい実施例で
は、総和器126は、積分器110の出力にゲイン１を、DAC1
24の出力にゲイン1/2をもたらしている。

CPU96によりDAC124に与えられるディジタルワード
は、総和器126の出力におけるランプ電圧が測定時間で
の所望の値と等しくなるようなものである。したがっ
て、例えば、総和器126の出力における未修正ランプ電
圧が掃引の終りに10.2ボルトであるならば、総和器126
の出力を正確に10ボルトに修正するために、DAC124の設
定値は充分に減じられる。DAC124への入力は連続ランプ
電圧であるから、掃引中に適切な修正値が用いられる。
実用掃引又は較正掃引後では、DAC124は必要な修正を維
持し、総和器126の出力は０及び10ボルトの間の高精度
掃引である。本発明の範囲内では、様々な掃引電圧範囲
を利用できることが分かる。

掃引時間を変更すると、DAC112及び切換抵抗器114の
新しい設定値が選択される。この新しい組合せに対して
正確なランプ電圧をもたらすために、前述のランプ電圧
修正手順を繰り返す。

すでに述べたように、実用掃引は全掃引に対して継続
するように許容されている。長い掃引時間の場合、実用
掃引を全掃引の何分の一かに減らすことにより較正時間
が制限されている。望ましい実施例では、実用掃引に要
する最大時間は、400ミリ秒又は掃引時間の10％のうち
大きい方である。掃引時間の10％を較正に用いた場合、
全掃引の10％の後の所望ランプ電圧は１ボルトである。
比較及び修正は、全掃引に対して述べたのと同じ方法で
行われる。

停止掃引制御装置86を第６図に示す。停止掃引制御装
置86の機能は、掃引制御装置PAL80に供給されるSTOPSWP
信号を発生したり、LSS（低停止掃引）信号を制御する
ことである。STOPSWP信号及びLSS信号は、CPU96からのR
ESET信号又は事象ラッチ92からのINTSTOPSWP信号により
立ち上げられる。RESET及びINTSTOPSWP信号は、論理ゲ
ート150を介して、STOPSWP信号を制御するゲート152
に、及びLSS信号を制御するゲート154に連結される。フ
リップフロップ160は、CPU96が割り込む時間を有するま
で他のソースの掃引を継続することを防止するために、
LSS信号要求をラッチしたりLSS信号を再要求するために
用いる。フリップフロップ160は、また、SSLETCHSRQ信
号をハイ状態にして、CPU96にラッチ停止掃引状態を警
告する。ENEXETSS信号は、CPU96によりセットされ、LSS
回線を利用して外部デバイスがSTOPSWP信号に影響を及
ぼさないようにする。これは、すでに述べた実用掃引を
行うために必要である。

基準信号発生器68の簡略ブロック図を第７図に示す。
100メガヘルツのフェーズロックループ180は、非常に正
確な水晶発振器により発生される10メガヘルツ入力基準
信号に固定される。フェーズロックループ180の100メガ
ヘルツ出力は、分周器182において2.5で割られて、サン
プラフェーズロックループ22に40メガヘルツの基準周波
数をもたらす。40メガヘルツ基準周波数は、分周器184
において４で割られて、10メガヘルツの内部基準信号を
もたらす。10メガヘルツ内部基準信号は、分周器186に
おいて10で割られて、掃引発生器40で用いる１メガヘル
ツのクロックをもたらす。１メガヘルツクロックは、分
周器188において８で割られ、部分的Ｎフェーズロック
ループ24に125キロヘルツ基準信号をもたらす。

多数の信号ソースが一緒にステップしたり掃引したり
することを確実にするために、各計器の１メガヘルツ及
び125キロヘルツ基準信号は、10メガヘルツ基準信号を
一緒に結合することによりフェーズロックしなければな
らない。位相同期化は、フェーズロックする全ソースの
間で双方向配線−OR LDIVSYNCH回線を接続することによ
り達成される。この回線は、ディバイドバイ８（divide
−by−８）カウンタ188の最上位ビットが０から１に変
わったときに、各ソースにおいて起動される。分周器18
8の最上位ビット（125キロヘルツ基準信号）に接続され
たディジタルワンショット190は、LDIVSYNCHパルスが、
１メガヘルツクロックの１サイクルだけ継続することを
保証する。ワンショット190の出力は、オープンコレク
タバッファ192を介してLDIVSYNCH回線に連結される。

双方向LDIVSYNCH回線は、回線をロー状態にするソー
ス内のカウンタなどの、すべてのソースにおけるディバ
イドバイ10カウンタ186及びディバイドバイ８カウンタ1
88を、共通状態にセットする。該カウンタは、同期化さ
れたときに、LDIVSYNCHパルスを発生させる状態の後
で、次の状態にセットしなければならない。そうでなけ
れば、カウントは連続しない。カウンタ188が４にな
り、カウンタ186が０になるとLDIVSYNCHパルスが発生す
るので、カウンタ188が４になりカウンタ186が１になる
ように、次のクロックパルスのはじめにおいて該カウン
タがロードされる。したがって、該カウンタは中断する
ことなくカウントシーケンスにおいて次の状態に進み、
すべての接続されたソースにおいて同期が達成される。

本発明の掃引シンセサイザーソースを組み込んだネッ
トワーク分析器システムの簡略ブロック図を第８図に示
す。掃引ジンセサイザーソース202は、掃引周波数RF信
号を回線206のテストセット204に与える。テストセット
204には、測定のための入射信号と反射信号とを区別す
るために１つ以上の方向性カプラを含む。テストセット
構成は技術的によく知られている。テストセット204のR
F出力は、回線210の試験下のデバイス（DUT）208に与え
られる。DUT208のRF出力は、回線214の受信機212に接続
される。RF入力信号の一部は、テストセット204から回
線216の受信機212に連結される。第８図に示す構成は、
DUT208の順方向伝送測定をもたらす。順方向及び逆方向
反射係数及び逆方向伝送係数を測定するための他の構成
は、技術熟練者に知られている。受信機212は、ヒュー
レットパッカードカンパニーの製造販売しているモデル
8510と類似したタイプにすることができる。

本発明によれば、ディジタル同期パルスを伝えるTRIG
GER OUTPUT信号は、ソース202から受信機212に連結され
る。ディジタル同期パルスはカウンタ220に蓄積され
る。ソース出力を掃引するランプ電圧はTRIGGER OUTPUT
パルスに正確に同期化されるので、カウンタ220の状態
は掃引の進行状況を正確に知らせる。それにより、受信
機212は、データ取込み及びマーカーなどの事象を、デ
ィジタル同期パルスから定められるような掃引の予定ポ
イントと同期を取ることができる。すでに述べたよう
に、各掃引は、TRIGGER OUTPUT回線の1601個のディジタ
ル同期パルスと関連づけられている。受信機220には、
掃引の各種ポイントにおける事象に関する情報を記憶す
るための、掃引RAM90に類似したRAM（図示していない）
を含めることができる。LSTOPSWP信号も、ソース202か
ら受信機212に連結され、受信機220に停止掃引表示をも
たらす。周波数範囲、出力レベル及び掃引回数などの補
足情報は、HP−IB計器バスのソース202と受信機212の間
に結合される。HP−IB計器バス接続に関する詳細情報に
ついては、すてに述べた米国特許第4,641,086号に示さ
れている。本書に説明し記述するディジタル同期構成
は、ランプ電圧をディジタルパルス列に変換するために
受信機でアナログディジタル変換器を使用する先行技術
の構成において可能な同期よりも、もっと正確な同期を
ソース202と受信機212の間でもたらす。

多数ソース構成のブロック図を第９図に示す。同期掃
引をもたらすために、掃引シンセサイザーソース224が
掃引シンセサイザーソース226に接続されている。LSS、
LQSS及びLRTC信号が、以後に述べるような同期をもたら
す。１つのシンセサイザーからの10メガヘルツ基準信号
が他のシンセサイザーに接続され、既に述べたようにLD
IVSYNCH信号がフェーズロッキングを保証している。追
加ソースは同様にして接続することができる。LSS及びL
QSS回線は、全ソースに接続されるオープンコレクタ回
線である。LDIVSYNCH信号は、内部10メガヘルツ基準信
号を用いるソースにより発生され、外部10メガヘルツ基
準信号を用いるソースにより受信される。

すでに示したように、掃引発生器40は、掃引中に予め
定められた数（1601個が望ましい）のTRIGGER OUTPUTパ
ルスをもたらす。TRIGGER OUTPUTパルスは、受信機にデ
ータを取り込むように知らせ、すでに述べたようにソー
スにより内部で使用される。TRIGGER OUTPUTパルスは、
ソースのRF出力が安定し測定に使用可能であるポイント
でやがて発生される。段階的掃引モードでは、プログラ
ム可能なプリトリガ及びポストトリガ遅延により、測定
システムにおいてTRIGGER OUTPUTパルスの使用の際に最
大のフレキシビリティを可能にする。該遅延は、ソース
の決定及び受信機の整定に関して、トリガパルスの位置
決めを可能にする。該受信機は、所望する場合に、1601
ポイントよりも粗い分解能のディスプレイをもたらすた
めに、TRIGGER OUTPUTパルスを細分することができる。

線形非段階掃引に関連する信号のタイミング図を第10
図及び第11図に示す。

以下は呈示する信号の定義である。

1. TOUT（TRIGGER OUTPUT）信号は、この瞬間にやがて
データを取り込まなければならないことを受信機に知ら
せるために、ソースにより発生される外部TTL信号であ
る。望ましい実施例では、TRIGGER OUTPUTに、各パルス
が１マイクロ秒幅を有し、１掃引について1601パルスを
含めている。パルスの前縁はタイミングに使用される。

2. １メガヘルツクロック（1MHz）は、内部同期基準信
号である。１メガヘルツクロックは、第９図に示すよう
に一緒に接続された10メガヘルツ基準信号及び分周器同
期信号LDIVUYNCHによって、位相及び周波数が等しい。

3. LSS（低停止掃引）信号は、掃引を停止するときに
要求される外部オープンコレクタTTL線である。一般
に、この信号は、バンドクロッシングが表明されるとき
に、受信機により表明される。この信号は、システムに
よりいつでも要求することができる。

4. LQSS（低認定停止掃引）信号は、多数ソース構成で
ソースを接続するために使用する外部オープンコレクタ
TTL線である。該信号は、TRIGGER OUTPUT同期機能を有
するソースにより使用される。該信号の目的は、掃引と
多数ソースとを同期する際の±１マイクロ秒の不明確性
を除去することである。この不明確性は、非同期LSS信
号の使用から生じる。LSS信号が同期掃引発生器の設定
時間内で状態を変えた場合には、ソースの１つはLSS遷
移を認知することができ、別のソースは以後の１メガヘ
ルツのクロックエッジまで遷移を取り逃すので、掃引に
おいて１マイクロ秒の誤差が生じる。掃引開始時を決め
るためにLQSS信号を用いると、同期動作を消失する可能
性はない。LQSS信号は、LSS信号の検査に基づき全デバ
イスにより駆動される。１メガヘルツの各クロックエッ
ジでは、LQSS信号は各ソースにより更新されて、LSS信
号の状態を示す。

5. LRTC（低再トレース）信号は、デバイスがその掃引
を再設定するときに表明される外部オープンコレクタTT
L線である。この信号は、他のソースに警告する手段を
リセットに与え、他のソースをリセットさせるので、全
ソースを掃引のはじめにおいて同期化させる。

6. HSWP（高掃引）信号は、掃引が進行中であるときを
知らせる情報信号である。HSWP信号がハイ状態であると
きには、ランプ電圧が増加し、出力周波数が変動する。

7. FNGO（部分的Ｎゴー）信号は、掃引を開始するプロ
セスを始めるために、部分的Ｎフェーズロックループに
送られる内部信号線である。

8. FNSWP（部分的Ｎ掃引）信号は、部分的Ｎフェーズ
ロックループが次の１メガヘルツクロックエッジで掃引
を開始することを知らせる部分的Ｎフェーズロックルー
プ24からの内部信号である。

9. 10メガヘルツ基準信号は、掃引シンセサイザーにお
ける金合成ループに対する周波数基準信号である。１つ
のソースはその基準信号を他のソースに与える。

10. LDIVSYNCH（低分周器同期）信号は、１メガヘルツ
のクロック発生器で位相を同期させるために、ソースに
よりパルスにされる外部オープンコレクタTTL信号であ
る。

非段階連続掃引の開始に関連する信号を第10図に示
す。LQSS及びLSS信号と同期化される２つ以上の掃引シ
ンセサイザーソースのあることが仮定されている。タイ
ミング図の様々な時間は照合番号により識別される。

システムの全ソースが掃引を開始することが可能であ
るものと仮定する。LSS線は、最後のデバイスが解放す
る時間230でハイ状態になる。１メガヘルツクロックに
同期されないデバイスがシステムにあるので、この遷移
は、１メガヘルツクロックに関していつでも起こること
ができる。LSSがハイ状態になった後で、ソースは、時
間232における次の１メガヘルツのクロックエッジでLQS
Sを解放する。LSS遷移が１メガヘルツエッジのすぐ近く
で起こった場合、すべてのソースが同時に遷移を認知し
なくてもよい。すべてのソースがLSSの状態変化を認め
るまでLQSS回線は表明されたままであるので、問題は起
こらない。この構成は、LSS遷移が引き起こす±１マイ
クロ秒のタイミング不明確性を排除する。

該ソースは、次に時間234においてFNGO信号を表明
し、部分的Ｎフェーズロックループに掃引を開始するた
めの信号を送る。これは、部分的Ｎ掃引を行っているシ
ステムにおけるソースのタイミングと一致させるように
一貫した遅延をもたらすために、部分的Ｎフェーズロッ
クループが掃引されていない場合でも行われる。各部分
的Ｎフェーズロックループにより、時間232においてFNS
WP回線がハイ状態に表明されるまで、全ソースは待機す
る。待機時間は、同じに保たれ、一般に24−32マイクロ
秒である。FNSWP信号が部分的Ｎフェーズロックループ
により表明された後で、ソースは、すぐ後の１メガヘル
ツクロック信号においてTOUTパルスを発生し、それと同
時に掃引が始まる。TOUTパルスの前縁は、最初のデータ
ポイントについて掃引のはじめに受信機がデータを取り
込まなければならないことを知らせる。完全な掃引で
は、1601個の等間隔のTOUTパルスが発生される。

非段階連続掃引における停止掃引についてのタイミン
グ図を第11図に示す。第９図に示すように２つ以上の掃
引シンセサイザーソースが接続してあることが仮定して
ある。システムのデバイスは、掃引を停止する必要のあ
ることを決定する（例えば、帯域変更）。LSS信号は、
該デバイスにより時間250において表明される。LSSは１
メガヘルツクロックに関していつでも表明することがで
きるので、一般に、TOUTパルスの発生された直後に表明
される。この例では、LSS信号が表明されるすぐ前にTRI
GGER OUTPUT番号25が送られる。

次の１メガヘルツクロックエッジでは、LQSS信号が、
LSS状態変化を認めたシステムにおけるソースにより時
間252で表明される。LSSが１メガヘルツクロックのエッ
ジ近くで遷移した場合、システムの幾つかのデバイスが
このときに遷移を検出しないという可能性がある。他の
デバイスは、次の１メガヘルツクロックにおいて応答す
る。いずれか又はすべてのソースによりLQSS信号が表明
される１マイクロ秒後に、掃引は時間254で停止する。
最後のTOUTパルス以後に行われた掃引の一部は、掃引を
停止することにより掃引の一部が消失したり加えられた
りすることのないように、次のTOUTパルスを決定する際
に考慮に入れられる。第11図の例では、25番目のTOUTパ
ルスの後で掃引が２マイクロ秒間継続される。

すべてのデバイスは、LSS回線が時間256中に解放され
るのを待機する。LSSを表明したデバイスは、帯域変更
を行っている。他のデバイスは休止している。掃引を停
止するためには、部分的Ｎフェーズロックループを再プ
ログラムして、現在の掃引位置を反映する。これは、FN
GO回線をクリアし、掃引を再開するために部分的Ｎフェ
ーズロックループを準備する。デバイスは、継続可能に
なったときに、LSS回線を解放する。最後に、最後のデ
バイスは時間258においてLSS線を解放する準備ができ
る。LSSがもはや表明されなくなった後で次の１メガヘ
ルツクロックエッジにおいて、LQSS回線は時間260にお
いてハイ状態になる。LSS遷移が１メガヘルツクロック
のエッジ近くであれば、システムの幾つかのデバイスは
次の１メガヘルツクロックエッジまではLQSSを解放する
ことはない。

ソースは、次に、時間262においてFNGO信号を表明
し、それにより部分的Ｎフェーズロックループで掃引を
開始することができる。これは、部分的Ｎ掃引を行って
いるソースのタイミングを一致させるための一貫遅延を
もたらすために部分的Ｎフェーズロックループが掃引さ
れていない場合でも行われる。FNSWP回線が部分的Ｎフ
ェーズロックループによりハイ状態を表明されるまで、
全ソースは時間264中に待機する。FNSWP回線が表明され
た後で、ソースは時間266に次の１メガヘルツクロック
エッジにおいて掃引を開始する。この例では、掃引が進
行しているときにTOUTパルスは３マイクロ秒毎に発生さ
れる。TOUTパルスのタイミング及び発生は、TOUTパルス
間の正しいスペーシング（この例では３マイクロ秒）後
で、掃引が停止されるよりも前に、オフのままになって
いるときに再開される。次のTOUTパルスは時間268で発
生される。掃引が停止される前に、時間252において１
マイクロ秒の遅延が起こる。掃引の再開した後の１マイ
クロ秒の遅延は、TOUTパルス間に正しいスペーシングを
もたらす。

本書に述べる掃引シンセサイザーソースは、開始及び
停止周波数の間の段階的掃引及び／又はプログラム可能
な整数ステップを伴う出力において掃引することができ
る。多数のソースに、その間の周波数における変動する
オフセットとともにステップさせることが望ましい。ソ
ースは段階的掃引においてTRIGGER OUTPUTパルスと同期
を取るので、TRIGGER OUTPUTパルスはステップモードで
受信機を駆動するために使用される。

段階的掃引の代表的な用途は、２つのソースにより、
試験下のミキサに信号を与える必要のあるミキサ試験を
行うことである。ミキサ出力の周波数が一定のままであ
るように、信号にはその間に固定周波数オフセットがあ
り、ミキサへの入力は問題とする周波数範囲にわたりス
テップされる。２つのソースは異なる周波数にステップ
するので、ステップ間の整定時間は変化し、一般に２つ
のソースにおいて同じではない。本書に述べる段階的掃
引同期により、２つのソースは、選択した周波数ステッ
プと同期を取ることができ、TRIGGER OUTPUTパルスは、
ミキサ出力が整定されるときを示すために設けられてい
る。

TRIGGER OUTPUT遅延により、ユーザーは、ソースを整
定した後にTRIGGER OUTPUTを遅らせなければならない時
間を示すことができる。ミキサ試験の例では、TRIGGER
OUTPUTパルスがデータ収集する前に、受信機でIFが10ミ
リ秒間存在する必要がある場合には、TRIGGER OUTPUT遅
延を10ミリ秒にセットする。ミキサのIF出力は、TRIGGE
R OUTPUT遅延により指定される時間の間だけ存在するこ
とが保証されている。多数ソースの整定は、ポイント間
の全切換時間を最小限に押さえるために並行して行われ
る。LSS及びLQSS回線は、すべてのソースが整定するに
充分な時間を有し、TRIGGER OUTPUT遅延が終了するま
で、多数ソースが、全ソースにおいてTRIGGER OUTPUTパ
ルスの発生を個々に抑制するための手段を与える。その
ときにはじめて、LSS回線が解放され、TRIGGER OUTPUT
パルスを発生することができる。

以下の補足的信号は段階的掃引同期に関している。

1. LSRCSTL（低ソース整定）信号は外部TTL信号であ
り、周波数及び／又は出力の変化する初期にソースが不
安定になるときにハイ状態にセットされ、新しい周波数
及び／又は出力が安定化又は整定されたときにロー状態
になる。

2. LSS信号は、２つのソースが何をしているのかを説
明する情報信号である。そのいずれか１つが表明される
と、LSS回線はロー状態になる。

3. EXT TRIG信号はTTL入力であり、ステップを開始す
るハードウェア手段を与えるために使用する。

4. TRIGGERIは次の周波数又は出力へのステップを開始
する信号である。該信号は、HP−IBインタフェースバス
にわたる信号のソース又は受取の、背面パネルに接続さ
れた外部TTL信号にすることができる。

ミキサを試験するための構成例を第12図に示す。第一
掃引シンセサイザーソース280は第二掃引シンセサイザ
ーソース282と接続され、同期を取っている。ソース280
と282とを相互接続する信号には、10メガヘルツ基準信
号、LSRCSTL、LRTC、LSS、及びLQSS信号がある。ソース
280は、ソース282に10メガヘルツ基準信号を与える。各
ソースのRF出力は、ミキサ284の入力に接続される。ミ
キサ284のIF出力は、受信機286のRF入力に接続される。
ソース280からのTRIGGER OUTPUTディジタル同期パルス
は、受信機286のトリガ入力に接続される。

段階的掃引同期タイミング図を第13図に示す。ステッ
プは、時間302において、EXT TRIG信号を伴うハードウ
ェアにより、又はフリーランニングタイマを通して、HP
−IBインタフェースバスを介して開始される。次のポイ
ントにステップするプロセスが開始する。最初の動作
は、システムの他のデバイスがTRIGGER OUTPUTパルスを
発生することを防止するために、時間304においてLSS信
号を表明することである。これは、LQSS信号をも表明さ
せる。LSRCSTL回線は、時間306においてハイ状態に駆動
され、ソースが整定されていないことを示す。EXT TRIG
入力は、ソース１のLSRCSTL回線に接続されているの
で、時間308においてハイ状態になる。これにより第二
ソースがステップを開始され、第一ソースもステップし
ている。LSS回線は、このときにTRIGGER OUTPUTパルス
を送る準備ができていないので、時間310においてソー
ス２により表明される。

ソース１は、時間312中に次の周波数に変化するプロ
セスにある。要求される時間は、予測できないし、周波
数とともに変動する。最終的に、ソース１はLSRCSTL回
線を整定して表明する。ソース２は、時間314中に整定
している。この例では、この特定周波数においてソース
２はソース１よりもずっと遅い。ソース１は、時間316
中に待機状態に入り、TRIGGER OUTPUT遅延により指定さ
れる時間だけ待機する。TRIGGER OUTPUT遅延後に、ソー
ス１は、TOUTを表明する準備ができているので、LSSソ
ース１の表明を解放し、TOUTパルスを出す前にLQSS回線
がハイ状態になるまで、待機する。ソース２は最後に整
定し、TRIGGER OUTPUT遅延と同じ時間318だけ同様にド
ウェル状態にある。ソース２は、この間に絶えずLSS及
びLQSSを表明しており、それによりソース１がTOUTパル
スを送ることを妨げている。ソース２がドウェルするこ
とを終えたならば、ミキサのIFは、少なくともTRIGGER
OUTPUT遅延により指定される時間だけ存在することが保
証される。ソース２は、LSS回線を解放し、LQSS回線が
ハイ状態になるまで待機する。LQSS回線は、ソース２が
LSS回線を解放した後にハイ状態になるまで待機する。L
QSS回線は、ソース２がLSS回線を解放した後にハイ状態
になる。この２つのソースは、次に、同じ時間320にTOU
Tパルスを発生する。これらの信号のいずれか一方又は
両方は、受信機により取り込まれたデータをトリガする
ために使用される。

本書に述べるディジタル同期手法は、ランプ電圧のデ
ィジタルパルス列への変換によるエラーを排除する。デ
ィジタル同期信号に関するランプ電圧の周期的較正は、
線形掃引モードにおいて、アナログランプ電圧をディジ
タルパルス列に変換することにより達成することのでき
るよりもすぐれた精度をもたらす。ディジタル同期信号
に対するアナログ積分器掃引発生器の同期化及び較正
は、先行技術のシステムで行われたように、DACのステ
ッピングと比べて非常に低い微分非線形性のランプ電圧
をもたらす。後者のシステムにおけるステップツーステ
ップ周波数変動は、容認できないほどの位相及び群遅延
エラーを引き起こす。また、単純段階DAC掃引は周波数
の大きなジャンプをもたらし、各種システムにおいてト
ラッキング及び精度上の問題を引き起こすことがある。
該ジャンプを平滑化し微分非線形性を減らすためにプロ
グラマブルフィルタをDACの出力に追加すると、掃引停
止により掃引ランプに大きなエラーが生じる。これとは
対照的に、積分器ベース掃引システムは非常にわずかな
ランプエラーでも停止させられる可能性がある。

周波数掃引中にランプ電圧を修正するための手法につ
いてはすでに記述した。ランプ電圧は、修正後に、所望
範囲内、一般に０〜10ボルトを正確に掃引する。ランプ
電圧をYTO20に印加すると、掃引周波数出力が生成され
る。したがって、出力周波数は時間の関数として増加す
る。周波数は、理想的には、第14図の周波数グラフに示
すように、選択した開始周波数F SRTと選択した停止周
波数F STPとの間で直線的に増加する。しかし、実際の
システムでは、エラーは、回路の公差、温度変動、YTO
非線形性などにより引き起こる。その結果、周波数グラ
フ332により示すような、時間の関数としての実際の周
波数掃引は、理想的な周波数グラフ330とは異なる。エ
ラーは、開始周波数F SRTと周波数グラフの勾配の両方
に生じる。さらに、時間の関数としての周波数は非線形
的である。ソースの瞬間出力周波数とディジタル同期パ
ルスとの間の正確な同期を確実にするためには、周波数
グラフ332を修正して、理想的周波数グラフ330にできる
限り確実に近似させる。この修正は、開始周波数F SRT
と周波数グラフの勾配の調整を伴う。開始周波数F SRT
及び勾配が正確であれば、非線形性の点は除き、停止周
波数F STPは正確である。開始周波数F SRTを修正するた
めの手法は、マザレック（Marzalek）に対する1978年12
月19日発行の米国特許第4,130,808号に開示されてお
り、該特許は参考のため本書に組み込んである。

周波数グラフの勾配を修正する新しい手法について
は、第14図、第15A図、第15B図に関して記述してある。
勾配修正手法の流れ図を第15A図及び第15B図に示す。第
１図に示す周波数カウンタ66は、掃引中の予め定められ
た時間においてYTO20の実際の周波数出力を測定するた
めに、ディジタル同期パルス（TRIGGER OUTPUT）ととも
に使用する。該カウンタ66は、第一、すなわち開始同期
パルスと第二、すなわち停止同期パルスとの間の予め定
められた時間の間に使用可能である。開始及び停止同期
パルスは、ステップ338で選択されるが、掃引の終りの
方が望ましい。開始及び停止同期パルスは、各々、時間
Tm及びTnにおいて発生されるものとして第14図に示して
ある。掃引は、ステップ340により示されるように開始
される。掃引が時間Tmに達すると、周波数カウンタ66
は、開始同期パルスに応じてステップ342で使用可能に
なる。該カウンタ66は時間TmからTnまでのカウントを累
積するが、この時間において、停止同期パルスはステッ
プ344においてカウンタ66を使用禁止にする。再び第３
図を参照するが、カウンタ66を使用可能にするための選
ばれた開始及び停止時間は、開始及び停止同期パルスに
よりアドレス指定される掃引RAM90のロケーションに記
憶される。掃引が進行するにつれて、ディジタル同期パ
ルスは、カウンタ88に、掃引RAM90のロケーションを連
続的にアドレス指定させる。開始同期パルスが発生され
ると、１ビットが事象ラッチ92にラッチされて、それに
よりENIFCTR回線が表明される。ENIFCTR回線は表明され
たままであり、それにより停止同期パルスが発生される
までカウンタ66を使用可能にする。停止同期パルスが発
生されると、ENIFCTR回線がリセットされ、カウンタ66
はステップ344で使用禁止にされる。

時間Tm及びTnの間でカウンタ66に累積されたカウント
はCPU96に送られ、累積されたカウントはステップ346に
おいて時間Tm及びTnの間のカウント間隔の長さにより割
られる。その結果は、時間Tm及びTnの間のカウント間隔
の中心における平均周波数である。したがって、カウン
ト間隔の中心の周波数は、掃引の進行中に、掃引を停止
することなく、周波数計数により決まる。実際の測定周
波数ＦAは、ステップ348におけるカウント間隔の中心に
対応する掃引中の時間に、所望周波数又は理想周波数Ｆ
Dで割られる。実際の周波数ＦAと所望の周波数ＦDとの
比が換算係数である。掃引に１つのセグメントだけしか
ないと仮定して、ステップ352における周波数グラフの
勾配を修正するために、換算係数はYTO駆動器34（第２
図）のスケーリングDAC350に適用される。以後の掃引で
は、実際の周波数グラフは理想周波数グラフ330に密接
に近似している。

これまでの説明では、周波数掃引が、開始周波数ＦSR
Tから停止周波数ＦSTPまで連続であることを仮定してい
た。多くの場合には、掃引中に帯域の変更が要求され、
それにより、掃引が一次的に停止され、発振器のスイッ
チが入れられ、新しい発振器の出力が整定される。した
がって、一般に、第14図の周波数グラフ354により示さ
れるように、掃引は介在遅延を伴う幾つかの掃引セグメ
ントから成る。この場合、すでに述べた勾配修正手法
は、精度を改善するために各掃引セグメントに個々に適
用される。カウンタ66を制御するための適切な開始及び
停止同期パルスが、各掃引セグメントに選択される。第
一掃引中に、カウンタ66は、各掃引セグメントに対して
開始及び停止同期パルスの間のカウント間隔中に使用可
能にされる。累積したカウントは、各掃引セグメントに
対する換算係数を決定するために使用される。以後の掃
引中には、当該掃引セグメントの間に換算係数がスケー
リングDAC350に適用される。

再び第15B図を参照するが、ステップ348における第一
掃引セグメントに対して換算係数を決定した後で、掃引
に追加セグメントがあるかどうかがステップ356におい
て決定される。追加の掃引セグメントが要求される場合
には、各セグメントに対してステップ342、344、346及
び348が繰り返される。追加の掃引セグメントがない場
合には、勾配修正は完全であり、ステップ352における
以後の掃引で換算係数がスケーリングDAC350に適用され
る。

上記した勾配修正手法は、勾配エラーを減らすため
に、連続する掃引において繰り返し用いることができ
る。しかし、この修正は、RF出力に瞬間位相及び周波数
偏移を生じることがある。したがって、第一掃引中に勾
配修正手順を一度行い、ユーザーが異なる掃引を選択す
るまで同じ修正を利用することが望ましい。

前述の米国特許第4,130,808号に記述されたいわゆる
「ロック・アンド・ロール（lock and roll）」修正手
法は、多帯域周波数掃引における各掃引セグメントのは
じまりを修正するだけであり、掃引の勾配はエラー状態
のままである。上記のように勾配修正を適用すること
で、理論的には、発振器の非線形性によらないすべての
勾配エラーを排除することができる。YTOの線形性が高
いと、勾配修正は、一般に、基本ロック・アンド・ロー
ル掃引に及ぶ広い掃引において10:1の勾配精度向上を達
成することができる。

勾配修正手法は、ある掃引セグメントの終りの周波数
を、次のセグメントの始めの周波数と等しくすることも
できる。この特徴は、掃引セグメントに多少の非線形性
がある場合でも、ネットワーク分析器による位相及び群
遅延測定において価値がある。電気的に大きな（long）
デバイスを測定するときに勾配修正を行わない場合、未
修正掃引セグメントでのバンドクロスポイントにおけ
る、結果として生じる位相及び群遅延の不連続性は問題
である。

出力周波数を掃引するときに、計器の出力又は遠隔測
定場所のいずれかにおける出力レベルが一定のままであ
ることを確実にするために、精密掃引信号ソースは一般
に自動レベル修正を利用する。自動レベリングは、出力
レベルが寄生インーピーダンスに非常に敏感であり、増
加する周波数とともにしばしば減少するところのマイク
ロ波周波数スイーパーにおいて特に必要である。さら
に、レベリングは、試験下のデバイスへの入力などの、
計器外部の遠隔地で一定レベルをもたらすことが望まし
い箇所において重要である。この場合、接続ケーブル、
減衰器及び他のコンポーネントは、たいてい、周波数の
関数として出力レベルのそれ以上の変動を引き起こす。

本書に記述するディジタル同期手法では、超精密レベ
リングを達成することができる。周波数の関数としての
一定出力レベルがたいてい所望され、出力レベルは、正
確に制御しながら、周波数により増減できることが分か
っている。本発明の他の特徴によれば、予め定められた
修正パラメータを用いて精密レベリングを達成するため
の手法が与えられている。精密レベリングは、予め定め
られた修正パラメータの範囲内の選択された掃引パラメ
ータに対してもたらされる。

超精密レベリングを達成する際に伴う基本的ステップ
は、第16図の流れ図に示してある。最初に、補正／周波
数の対の表が測定により得られ、ステップ370においてC
PU96により記憶された。補正／周波数対Ｃ、Ｆの各々
は、掃引シンセサイザーソースの範囲内の周波数Ｆ及び
当該周波数のための修正Ｃから成る。１対から801対の
補正／周波数対を記憶することができる。補正／周波数
対は、掃引シンセサイザーソースの出力における測定値
又は指定の遠隔位置における測定値から得ることができ
る。補正／周波数対は、電力計を用いて自動的に測定す
ることができる。各修正は、ソース周波数を対応する周
波数に設定することや、指定の現地又は遠隔地における
出力レベルを測定することにより決まる。測定した出力
レベルと所望の出力レベルの差は、当該周波数について
の修正Ｃである。補正／周波数対はソースの使用範囲全
体にわたる必要はないが、補正は、補正／周波数対によ
りカバーされる周波数範囲内だけで適用される。

開始及び停止周波数及び出力レベルなどの掃引パラメ
ータを計器のユーザーが選択するときには、各ディジタ
ル同期パルスに対応する周波数におけるレベル補正を決
定する必要がある。本書に記述する例では、掃引時間又
は開始及び停止周波数とは無関係に、１つの掃引につい
て1601個のディジタル同期パルスが発生される。ステッ
プ372では、これから述べる線形補間手法により、各デ
ィジタル同期パルスに対応する周波数において補正が計
算される。1601の計算された補正は、ステップ374にお
いて、CPU96により掃引RAM90にロードされる。各掃引中
に、ディジタル同期パルスは、ステップ376において、
カウンタ88に、掃引RAM90のロケーションを連続してア
ドレス指定させ、ALCレファレンスDAC及びトラック／ホ
ールド94に対する補正値を読み出させる。該補正値は、
自動レベル制御装置62（第１図）に用いられ、それによ
り、所望のレベル補正を達成する。

各ディジタル同期パルスに対応する周波数において補
正値を計算するための線形補間手法については、第17図
の流れ図に関して記述する。以下は、測定されて計器に
入力された補正／周波数対の配列例である。表の中の未
定義の補正値は、対応する補正をしないで周波数を入力
したことを示しているだけである。補間手法では、未定
義補正値は無視される。

第一の例では、5.3ギガヘルツの一定周波数において
非掃引モードでソースを作動させていると仮定してあ
る。5.3ギガヘルツの所望周波数を同類としてみなす２
つの最も近い定義された周波数は、５ギガヘルツ及び5.
6ギガヘルツである。低周波数の補正／周波数対はC1、F
1により示され、高周波数対はC2、F2で示される。5.3ギ
ガヘルツの一定周波数における補正値は次のように計算
される。

Ｃ＝［（C2−C1）／（F2−F1）］ ×（Ｆ−F1）＋C1 …（１） ここで、Ｃは補正を、Ｆは対応する周波数（5.3ギガ
ヘルツ）を示す。上記の例では、Ｃは1.4dBと計算され
る。

掃引モードのアプリケーションでは、各ディジタル同
期パルスに対応する周波数（望ましい実施例では1601
個）における補正値を決定する必要がある。補正値は、
上記式（１）を用いて1601個の各周波数において求める
ことができる。式（１）は、次のように変形することが
できる。

Cb＝［（C2−C1）／（F2−F1）］ ×（Fb−F1）＋C1 …（２） ここで、Cbは特定同期パルスにおける補正値を表し、
Fbは同じ同期パルスにおける周波数を表す。周波数Fbは
次のようにして求める。

Fb＝［（ＦSTP−ＦSRT）/1600］ ×Ｎ＋ＦSRT …（３） ここで、ＦSTP及びＦSRTは、各々、掃引の停止及び開
始周波数を表し、Ｎは同期パルスの数を表す。式（２）
及び式（３）を組み合わせると、各同期パルスに対応す
る補正Cbを決定することができる。

実際には、1601個の各同期パルスについて上記計算を
繰り返すことは非効率的である。式（２）の補正計算の
第一項を検査すると、表の２つの補正ポイントの間に引
いた線の勾配であることが分かる。この項は、周波数Fb
がF2よりも大きくなるまで変化しない。このときに、補
正／周波数表の最も近く定義したポイントF1及びF2を予
め定めなければならない。隣接する同期パルスの間の周
波数スペーシングは所定掃引について一定であるから、
第17図を参照して下記に述べるように、もっと効率的な
補間アルゴリズムを利用することができる。

同期パルスの各対の間に生じる周波数変化dFは、ステ
ップ380においてdF＝（ＦSTP−ＦSRT）/1600）から求め
る。該周波数変化dFは補間手順全体にわたり一定であ
る。第一同期パルスにおける周波数Fbが開始周波数ＦSR
Tに等しいことを特筆しておく。次に、第一同期周波数F
bを同類とみなす最も近い補正／周波数対をステップ382
で見つける。同期パルス間の周波数変化dFに対応する補
正変化dCは、ステップ384において次のように求まる。

dC＝［（C2−C1）／（F2−F1）］×dF …（４） 第一同期周波数Fbにおける補正値Cbは、ステップ386
において式（２）及び（３）を用いて求まる。次の同期
周波数は、ステップ388においてFb＋dFを加えることに
より求まる。次に、新しい同期周波数Fb＋dFは、ステッ
プ390において上補正／周波数対の周波数F2と比較され
る。新しい同期周波数がF2よりも大きい場合には、ステ
ップ382、384、388及び390が繰り返される。新しい周波
数Fb＋dFがF2を越えない場合には、当該周波数における
補正Ｃは、ステップ392において補正値変化dCを前に計
算した補正値に加えることにより求める（Ｃ＝Cb＋d
C）。各同期周波数に対してステップ388、390及び392を
繰り返し、1601個の各同期周波数に対して補正値が求ま
るまで、ステップ382−390を必要に応じて繰り返す。上
記手法は、行わなければならない除算の数を最小限に押
さえてあるので、計算時間の著しい減少をもたらす。

以下の特別な場合は、レベル補正手法と関連して特筆
する。問題周波数Fbが最初に記憶された補正周波数の１
つと全く等しい場合には、補間を行う必要はなく、関連
する補正値が与えられる。選択した開始又は停止周波数
が、入力した補正／周波数対の範囲外である場合には、
補正／周波数対の範囲外にあるFbの値に対して補正は与
えられない。

パラメータ補正手法は、出力レベル補正と関連して上
記に述べてきた。該手法は、周波数従属である他のパラ
メータを補正するために利用することができる。パラメ
ータ補正手法は、掃引周波数シンセサイザーにおいて、
段階的又は連続掃引で、先行技術で可能なよりも優れた
精度を達成することができる。掃引パラメータを変更す
るときの自動補間により、該手法を使い易くしている。
出力レベルの精度は、システムを較正するために使用す
る電力計の精度、及びレベリング回路の温度ドリフトだ
けにより制限される。補間アルゴリズムの速度は、掃引
パラメータを変更するときでさえ、較正を繰り返すこと
なく、レベリングを自動的に適用させることができる。
補正／周波数対の表は、様々な減衰器の設定、様々な機
器セットアップ及び現地及び遠隔地のレベリングに対し
て記憶させることができる。

（発明の効果） 以上のように、本発明によれば、掃引周波数ソース及
びディジタル同期掃引周波数ソースが改善される。しか
も本発明に基づくソースは非常に正確であり、別のディ
ジタル同期掃引周波数ソースと同期を取ることが可能で
ある。

さらに、本発明によれば、掃引周波数ソースと受信機
の組合せが提供され、この場合には、受信機で起こる事
象がソースの出力にディジタル同期される。

さらに、本発明の掃引周波数ソースは、連続掃引、段
階的掃引及び部分的Ｎ掃引をディジタル同期信号に同期
化可能である。

さらに、本発明によれば、事象を掃引周波数信号ソー
スにより生成された予め定められた周波数にディジタル
同期化することが可能であり、掃引周波数ソースにおけ
る周波数掃引の勾配を修正することも可能であり、掃引
中の予め定められた時間に掃引周波数ソースの周波数を
測定することも可能である。

さらに、本発明による掃引周波数ソースによれば、周
波数掃引中に指定位置において一定出力レベルを発生す
ることが可能であり、さらに、選択した周波数掃引での
各測定ポイントにおいてパラメータ修正を自動的に行う
ことが可能である。

現在のところどのような発明の実施例が与えられてい
るのかを説明及び記述してきたが、添付する特許請求範
囲により定義される発明の範囲から逸脱することなく、
種々の変更及び修正を行なえることは、当業者にとって
明白である。

【図面の簡単な説明】

第１図は、本発明に基づく掃引シンセサイザーの簡単な
ブロック図である。 第2A図及び第2B図は、それぞれ、第１図のシステムで用
いられる周波数シンセサイザーの簡単なブロック図であ
る。 第３図は、第１図の掃引発生器の概略的なブロック図で
ある。 第3A図は、掃引シンセサイザーを制御するコンピュータ
を示すブロック図である。 第3B図は、自動水準補正に関連する回路のブロック図で
ある。 第４図は、第３図のランプ発生器の概略的ブロック図で
ある。 第4A図は、ランプ電圧とディジタル同期化パルスの同期
化の様子を示したタイミング図である。 第５図は、本発明に基づくランプ補正を示した流れ図で
ある。 第６図は、第３図の停止掃引制御の概略図である。 第７図は、第１図の基準信号発生器の概略的ブロック図
である。 第８図は、ディジタル同期用のソースと受信機との間を
相互接続するネットワーク分析システムの簡単なブロッ
ク図である。 第９図は、本発明に基づく二つのソースの相互接続の様
子を示す簡単なブロック図である。 第10図は、線形掃引の開始の様子を示すタイミング図で
ある。 第11図は、線形掃引の場合の停止掃引の様子を示すタイ
ミングである。 第12図は、ミキサを試験するために二つのソースを用い
た様子を示す簡単なブロック図である。 第13図は、段階的掃引の様子を示したタイミング図であ
る。 第14図は、周波数勾配の補正の様子を示したタイミング
図である。 第15A図は、本発明に基づく勾配修正の様子を示した流
れ図である。 第15B図は、第15A図と同様に、本発明に基づく勾配修正
の様子を示した流れ図である。 第16図は、本発明に基づく補間レベル補正の様子を示し
た流れ図である。 第17図は、レベル補正用に用いられる補間アルゴリズム
を示す流れ図である。 20……YIG同調発信器（YTO）、 22……サンプラPLL、 24……部分的Ｎ−PLL 26……サンプラ、 28……パルス発生器、 30……増幅器／フィルタ、 32……YTO−PLL、 40……掃引発生器、 42……増幅器、 44……線形変調器、 46……パルス変調器、 48……増幅器、 50……ポストプロセッサ、 52……カプラ／検出器、 54……減衰器、 56……RF出力、 60……方向性カプラ／検出器、 62……自動レベル制御装置、 66……周波数カウンタ、 68……基準信号発生、

フロントページの続き (72)発明者 ロジャー・デー・シェパード アメリカ合衆国カリフォルニア州95401 サンタ・ローザ，スティープルチェイ ス・コート・2521 (72)発明者 ジェイムズ・イー・ボサラー アメリカ合衆国カリフォルニア州94928 ロナート・パーク，ホリー・アヴェニ ュー・821 (72)発明者 グレン・エム・ベイカー アメリカ合衆国カリフォルニア州95401 サンタ・ローザ，ティースデイル・レ イン・2342 (56)参考文献 実開 昭60−111109（ＪＰ，Ｕ) 米国特許4603305（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 H03B 23/00

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】掃引発振器により発生された所定の周波数
   を掃引関連の事象と同期させる方法において、 周期的なディジタル同期信号を発生するステップと、 ランプ信号を発生するステップであって、該ランプ信号
   は、前記ディジタル同期信号により開始され、また前記
   ディジタル同期信号との同期を保証するために、十分な
   精度で発生される、ランプ信号を発生するステップと、 前記ランプ信号により掃引発振器の周波数を制御して、
   前記所定の周波数を発生するステップであって、掃引中
   の所定の時間における前記掃引発振器の周波数を測定
   し、この周波数の測定値と所望の周波数との比を換算係
   数として、時間掃引に対する周波数の勾配を修正するス
   テップを含む、ステップと、 前記ディジタル同期信号と前記掃引関連の事象を同期さ
   せるステップであって、それによって、前記掃引関連の
   事象は、前記所定の周波数の発生と実質的に同期がとら
   れる、前記掃引関連の事象を同期させるステップと、 を含む方法。
2. 【請求項２】前記ランプ信号を発生する前記ステップ
   は、 校正期間中に、初期値と、所定の時間間隔の終了時の未
   修正値との間で掃引する未修正ランプ信号を発生するス
   テップと、 前記所定の時間間隔の終了時に、ランプ信号の未修正値
   を測定するステップと、 ランプ信号の所望の値と、前記所定の時間間隔の終了時
   の前記未修正値との間の差を求めるステップと、 校正期間の後に続いて、前記ランプ信号が、前記所定の
   時間間隔に等しい時間で前記所望の値に到達するよう
   に、前記差を用いて、修正ランプ信号を発生するステッ
   プと、 を含む、請求項１に記載の方法。
3. 【請求項３】前記周期的なディジタル同期信号を発生す
   る前記ステップは、前記ランプ信号中に、所定数のディ
   ジタルパルスを発生するステップを含み、該ディジタル
   パルスは、前記所定の周波数に対応する時間に生じる、
   請求項１に記載の方法。
4. 【請求項４】前記掃引関連の事象を同期させる前記ステ
   ップは、前記ディジタルパルスのうちの予め選択したデ
   ィジタルパルスから、前記掃引関連の事象をトリガする
   ステップを含む、請求項３に記載の方法。