JP3148775B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3148775B2 JP3148775B2 JP18963892A JP18963892A JP3148775B2 JP 3148775 B2 JP3148775 B2 JP 3148775B2 JP 18963892 A JP18963892 A JP 18963892A JP 18963892 A JP18963892 A JP 18963892A JP 3148775 B2 JP3148775 B2 JP 3148775B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- mask
- conductor
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴと称する。）の製造方法に関し、より詳しく
は、ＴＦＴマトリクス駆動液晶表示装置に用いられるス
タガ型のＴＦＴの製造方法に関する。
下、ＴＦＴと称する。）の製造方法に関し、より詳しく
は、ＴＦＴマトリクス駆動液晶表示装置に用いられるス
タガ型のＴＦＴの製造方法に関する。
【０００２】
【従来の技術】近年、ＴＦＴマトリクス駆動液晶表示装
置（以下、ＴＦＴマトリクスＬＣＤと称する。）は、薄
型，軽量，低消費電力のため、大型テレビやラップトッ
プ型パソコン等に用いられるようになっている。
置（以下、ＴＦＴマトリクスＬＣＤと称する。）は、薄
型，軽量，低消費電力のため、大型テレビやラップトッ
プ型パソコン等に用いられるようになっている。
【０００３】このために、歩留りの向上，低コスト化が
望まれており、特に、液晶を駆動するＴＦＴの製造歩留
りによりこれらの達成が左右されるので、これらの用途
には構造が簡単で、製造工程数の少ないスタガ型のＴＦ
Ｔが用いられる場合が多い。
望まれており、特に、液晶を駆動するＴＦＴの製造歩留
りによりこれらの達成が左右されるので、これらの用途
には構造が簡単で、製造工程数の少ないスタガ型のＴＦ
Ｔが用いられる場合が多い。
【０００４】図３（ａ）〜（ｃ）は、ＴＦＴマトリクス
ＬＣＤに用いられる、従来例のスタガ型のＴＦＴの製造
方法について説明する断面図である。まず、透明基板１
上に遮光膜２，絶縁膜３を形成した後、絶縁膜３上に酸
化インジウム錫（ＩＴＯ）膜からなるソース電極４ａと
ドレイン電極４ｂとを形成する。このとき、ソース電極
４ａとドレイン電極４ｂとは遮光膜２の上方の領域に所
定の間隔が開くように形成され、これにより互いに絶縁
されている。次いで、図示しないドレインバスライン５
をドレイン電極４ｂの上に形成する。
ＬＣＤに用いられる、従来例のスタガ型のＴＦＴの製造
方法について説明する断面図である。まず、透明基板１
上に遮光膜２，絶縁膜３を形成した後、絶縁膜３上に酸
化インジウム錫（ＩＴＯ）膜からなるソース電極４ａと
ドレイン電極４ｂとを形成する。このとき、ソース電極
４ａとドレイン電極４ｂとは遮光膜２の上方の領域に所
定の間隔が開くように形成され、これにより互いに絶縁
されている。次いで、図示しないドレインバスライン５
をドレイン電極４ｂの上に形成する。
【０００５】次に、ソース電極４ａ及びドレイン電極４
ｂ上にｎ+型のアモルファスシリコン（以下、ｎ+ａ−Ｓ
ｉと称する。）からなるコンタクト層６ａ，６ｂを選択
的に形成する。このとき、コンタクト層６ａ，６ｂは遮
光膜２の上方の領域であって、絶縁膜３が露出している
領域には形成されない（図３（ａ））。
ｂ上にｎ+型のアモルファスシリコン（以下、ｎ+ａ−Ｓ
ｉと称する。）からなるコンタクト層６ａ，６ｂを選択
的に形成する。このとき、コンタクト層６ａ，６ｂは遮
光膜２の上方の領域であって、絶縁膜３が露出している
領域には形成されない（図３（ａ））。
【０００６】次いで、コンタクト層６ａ，６ｂ及び遮光
膜２の上方の領域に露出する絶縁膜３上に動作半導体層
となるａ−Ｓｉ膜７，ゲート絶縁膜となる絶縁膜８及び
ゲート電極となるアルミニウム膜９を順次形成する（図
３（ｂ））。
膜２の上方の領域に露出する絶縁膜３上に動作半導体層
となるａ−Ｓｉ膜７，ゲート絶縁膜となる絶縁膜８及び
ゲート電極となるアルミニウム膜９を順次形成する（図
３（ｂ））。
【０００７】続いて、遮光膜２の上方の領域を含み、か
つこの領域を挟んで対向するソース電極４ａ及びドレイ
ン電極４ｂの上方の領域に延在するようにレジストパタ
ーン１０を形成し、このレジストパターン１０をマスク
としてアルミニウム膜９をウエットエッチングした後、
同じレジストパターン１０をマスクとしてドライエッチ
ングにより絶縁膜８／ａ−Ｓｉ膜７までを連続的にエッ
チング・除去する。これにより、ソース電極４ａ及びド
レイン電極４ｂの対向するそれぞれの端部でコンタクト
層６ａ，６ｂを介して接続する動作半導体層７ａと、動
作半導体層７ａ上のゲート絶縁膜８ａと、ゲート絶縁膜
８ａ上のゲート電極９ａとが形成され、ＴＦＴが完成す
る。なお、ソース電極４ａ及びドレイン電極４ｂに挟ま
れた間隙の領域の動作半導体層７ａがチャネル領域層と
なる（図３（ｃ））。
つこの領域を挟んで対向するソース電極４ａ及びドレイ
ン電極４ｂの上方の領域に延在するようにレジストパタ
ーン１０を形成し、このレジストパターン１０をマスク
としてアルミニウム膜９をウエットエッチングした後、
同じレジストパターン１０をマスクとしてドライエッチ
ングにより絶縁膜８／ａ−Ｓｉ膜７までを連続的にエッ
チング・除去する。これにより、ソース電極４ａ及びド
レイン電極４ｂの対向するそれぞれの端部でコンタクト
層６ａ，６ｂを介して接続する動作半導体層７ａと、動
作半導体層７ａ上のゲート絶縁膜８ａと、ゲート絶縁膜
８ａ上のゲート電極９ａとが形成され、ＴＦＴが完成す
る。なお、ソース電極４ａ及びドレイン電極４ｂに挟ま
れた間隙の領域の動作半導体層７ａがチャネル領域層と
なる（図３（ｃ））。
【０００８】その後、図示しない液晶層を形成するとＴ
ＦＴマトリクスＬＣＤが完成する。
ＦＴマトリクスＬＣＤが完成する。
【０００９】
【発明が解決しようとする課題】ところで、上記従来の
製造方法により作成されたＴＦＴを動作させると、ソー
ス電極４ａとゲート電極９ａとの間でリーク電流が流
れ、ＴＦＴを確実にオフすることができないという問題
があった。
製造方法により作成されたＴＦＴを動作させると、ソー
ス電極４ａとゲート電極９ａとの間でリーク電流が流
れ、ＴＦＴを確実にオフすることができないという問題
があった。
【００１０】これは、コンタクト層６ａ／動作半導体層
７ａ／ゲート絶縁膜８ａの側壁を介してソース電極４ａ
とゲート電極９ａとの間でリーク電流が流れるためと考
えられる。特に、ゲート絶縁膜８ａの側壁に絶縁膜を構
成する元素のダングリングボンド等が生じている場合、
キャリアがこのダングリングボンド等を介して移動する
ことに起因しているものと考えられる。
７ａ／ゲート絶縁膜８ａの側壁を介してソース電極４ａ
とゲート電極９ａとの間でリーク電流が流れるためと考
えられる。特に、ゲート絶縁膜８ａの側壁に絶縁膜を構
成する元素のダングリングボンド等が生じている場合、
キャリアがこのダングリングボンド等を介して移動する
ことに起因しているものと考えられる。
【００１１】本発明はかかる従来例の問題点に鑑み創作
されたものであり、ソース電極及びドレイン電極とゲー
ト電極との間のリーク電流を低減することができる薄膜
トランジスタの製造方法の提供を目的とする。
されたものであり、ソース電極及びドレイン電極とゲー
ト電極との間のリーク電流を低減することができる薄膜
トランジスタの製造方法の提供を目的とする。
【００１２】
【課題を解決するための手段】上記課題は、基体上に適
当な間隔を空けてソース電極及びドレイン電極を形成す
る工程と、全面に半導体膜，絶縁膜，第１の導電体膜及
び第２の導電体膜を形成する工程と、前記ソース電極及
びドレイン電極に挟まれた領域の上方の領域であって、
ソース電極及びドレイン電極の端部の上方の領域を含む
領域に、選択的に耐エッチング性マスクを形成する工程
と、前記第１の導電体膜及び第２の導電体膜をエッチン
グするエッチング液であって、前記第２の導電体膜のエ
ッチレートの方が第１の導電体膜のエッチレートよりも
大きいエッチング液により、前記耐エッチング性マスク
に基づいて第２の導電体膜及び第１の導電体膜を選択的
にエッチング・除去し、前記耐エッチング性マスクに基
づく第１の導電体膜を残存するとともに、前記耐エッチ
ング性マスク及び残存する第１の導電体膜の端部側面か
ら内側の領域に残存するように前記第２の導電体膜から
なる保護マスクを形成する工程と、前記耐エッチング性
マスクに基づいて前記絶縁膜及び半導体膜を順次エッチ
ング・除去し、前記半導体膜からなる動作半導体層を形
成するとともに、前記絶縁膜からなるゲート絶縁膜を形
成する工程と、前記耐エッチング性マスクを除去した
後、前記保護マスクに基づいて前記残存する第１の導電
体膜をエッチング・除去し、ゲート電極を形成する工程
とを有する半導体装置の製造方法によって達成され、第
２に、前記第１の導電体膜はアルミニウム膜であり、前
記第２の導電体膜はモリブデン膜であり、前記エッチン
グ液は燐酸＋硝酸を含むエッチング液であることを特徴
とする第１の発明に記載の半導体装置の製造方法によっ
て達成され、第３に、前記第１の導電体膜はアルミニウ
ム膜であり、前記第２の導電体膜はモリブデン膜であ
り、燐酸を含むエッチング液により前記保護マスクに基
づいて前記残存する第１の導電体膜をエッチング・除去
することを特徴とする第１又は第２の発明に記載の半導
体装置の製造方法によって達成される。
当な間隔を空けてソース電極及びドレイン電極を形成す
る工程と、全面に半導体膜，絶縁膜，第１の導電体膜及
び第２の導電体膜を形成する工程と、前記ソース電極及
びドレイン電極に挟まれた領域の上方の領域であって、
ソース電極及びドレイン電極の端部の上方の領域を含む
領域に、選択的に耐エッチング性マスクを形成する工程
と、前記第１の導電体膜及び第２の導電体膜をエッチン
グするエッチング液であって、前記第２の導電体膜のエ
ッチレートの方が第１の導電体膜のエッチレートよりも
大きいエッチング液により、前記耐エッチング性マスク
に基づいて第２の導電体膜及び第１の導電体膜を選択的
にエッチング・除去し、前記耐エッチング性マスクに基
づく第１の導電体膜を残存するとともに、前記耐エッチ
ング性マスク及び残存する第１の導電体膜の端部側面か
ら内側の領域に残存するように前記第２の導電体膜から
なる保護マスクを形成する工程と、前記耐エッチング性
マスクに基づいて前記絶縁膜及び半導体膜を順次エッチ
ング・除去し、前記半導体膜からなる動作半導体層を形
成するとともに、前記絶縁膜からなるゲート絶縁膜を形
成する工程と、前記耐エッチング性マスクを除去した
後、前記保護マスクに基づいて前記残存する第１の導電
体膜をエッチング・除去し、ゲート電極を形成する工程
とを有する半導体装置の製造方法によって達成され、第
２に、前記第１の導電体膜はアルミニウム膜であり、前
記第２の導電体膜はモリブデン膜であり、前記エッチン
グ液は燐酸＋硝酸を含むエッチング液であることを特徴
とする第１の発明に記載の半導体装置の製造方法によっ
て達成され、第３に、前記第１の導電体膜はアルミニウ
ム膜であり、前記第２の導電体膜はモリブデン膜であ
り、燐酸を含むエッチング液により前記保護マスクに基
づいて前記残存する第１の導電体膜をエッチング・除去
することを特徴とする第１又は第２の発明に記載の半導
体装置の製造方法によって達成される。
【００１３】
【作 用】本発明の半導体装置の製造方法においては、
ゲート電極となる第１の導電体膜上に第２の導電体膜を
形成した上で、第１の導電体膜及び第２の導電体膜をエ
ッチングするエッチング液であって、第２の導電体膜の
エッチレートの方が第１の導電体膜のエッチレートより
も大きいエッチング液により、耐エッチング性マスクに
基づいて第２の導電体膜及び第１の導電体膜を選択的に
エッチング・除去し、耐エッチング性マスクに基づく第
１の導電体膜を残存するとともに、耐エッチング性マス
ク及び残存する第１の導電体膜の端部側面から内側の領
域に残存するように第２の導電体膜からなる保護マスク
を形成している。
ゲート電極となる第１の導電体膜上に第２の導電体膜を
形成した上で、第１の導電体膜及び第２の導電体膜をエ
ッチングするエッチング液であって、第２の導電体膜の
エッチレートの方が第１の導電体膜のエッチレートより
も大きいエッチング液により、耐エッチング性マスクに
基づいて第２の導電体膜及び第１の導電体膜を選択的に
エッチング・除去し、耐エッチング性マスクに基づく第
１の導電体膜を残存するとともに、耐エッチング性マス
ク及び残存する第１の導電体膜の端部側面から内側の領
域に残存するように第２の導電体膜からなる保護マスク
を形成している。
【００１４】例えば、第１の導電体膜としてアルミニウ
ム膜を、第２の導電体膜としてモリブデン膜を用い、エ
ッチング液として燐酸＋硝酸を含むエッチング液を用い
た場合、エッチング液はアルミニウム膜のエッチング液
である燐酸とアルミニウム膜及びモリブデン膜のエッチ
ング液である硝酸とを含むので、モリブデン膜及びアル
ミニウム膜はともにエッチングされる。しかし、モリブ
デン膜のエッチレートの方がアルミニウム膜のそれより
も大きいので、アルミニウム膜のエッチングが拡散律速
となり易い。このため、エッチング後のアルミニウム膜
の幅がほぼ耐エッチング性マスクの幅に等しくなるよう
に時間調整した場合、耐エッチング性マスクとアルミニ
ウム膜とに挟まれたモリブデン膜は過剰にサイドエッチ
ングされ、耐エッチング性マスクとアルミニウム膜の側
壁の面から内側に入り込んだ領域に形成されることにな
る。
ム膜を、第２の導電体膜としてモリブデン膜を用い、エ
ッチング液として燐酸＋硝酸を含むエッチング液を用い
た場合、エッチング液はアルミニウム膜のエッチング液
である燐酸とアルミニウム膜及びモリブデン膜のエッチ
ング液である硝酸とを含むので、モリブデン膜及びアル
ミニウム膜はともにエッチングされる。しかし、モリブ
デン膜のエッチレートの方がアルミニウム膜のそれより
も大きいので、アルミニウム膜のエッチングが拡散律速
となり易い。このため、エッチング後のアルミニウム膜
の幅がほぼ耐エッチング性マスクの幅に等しくなるよう
に時間調整した場合、耐エッチング性マスクとアルミニ
ウム膜とに挟まれたモリブデン膜は過剰にサイドエッチ
ングされ、耐エッチング性マスクとアルミニウム膜の側
壁の面から内側に入り込んだ領域に形成されることにな
る。
【００１５】従って、モリブデン膜からなる保護マスク
に基づいてアルミニウム膜をエッチング・除去してゲー
ト電極を形成すると、ソース電極及びドレイン電極から
ゲート電極までの沿面距離が長くなり、かつ側壁の面か
らゲート電極の端部が引っ込んでいるので、キャリアの
移動が阻止される。
に基づいてアルミニウム膜をエッチング・除去してゲー
ト電極を形成すると、ソース電極及びドレイン電極から
ゲート電極までの沿面距離が長くなり、かつ側壁の面か
らゲート電極の端部が引っ込んでいるので、キャリアの
移動が阻止される。
【００１６】これにより、ソース電極及びドレイン電極
とゲート電極との間のリーク電流を大幅に低減すること
ができる。
とゲート電極との間のリーク電流を大幅に低減すること
ができる。
【００１７】
【実施例】以下に、本発明の実施例に係る半導体装置の
製造方法について図面を参照しながら説明する。
製造方法について図面を参照しながら説明する。
【００１８】図１（ａ）〜（ｃ），図２（ｄ），（ｅ）
はＴＦＴマトリクスＬＣＤに用いられる、本発明の実施
例に係るスタガ型のＴＦＴの製造方法について説明する
断面図である。
はＴＦＴマトリクスＬＣＤに用いられる、本発明の実施
例に係るスタガ型のＴＦＴの製造方法について説明する
断面図である。
【００１９】まず、合成石英からなる透明基板１１上に
膜厚約６００Åのクロム（Ｃｒ）膜を形成した後、パタ
ーニングし、ＴＦＴの動作半導体層のチャネル領域層に
液晶装置の駆動のためのバックライト光が当たらないよ
うに、ＴＦＴのチャネル領域層を形成すべき領域の下方
領域にＣｒ膜からなる遮光膜１２を形成する。続いて、
遮光膜１２を被覆して膜厚約5000Åのシリコン酸化膜か
らなる絶縁膜１３を形成する。以上が基体１４を構成す
る。
膜厚約６００Åのクロム（Ｃｒ）膜を形成した後、パタ
ーニングし、ＴＦＴの動作半導体層のチャネル領域層に
液晶装置の駆動のためのバックライト光が当たらないよ
うに、ＴＦＴのチャネル領域層を形成すべき領域の下方
領域にＣｒ膜からなる遮光膜１２を形成する。続いて、
遮光膜１２を被覆して膜厚約5000Åのシリコン酸化膜か
らなる絶縁膜１３を形成する。以上が基体１４を構成す
る。
【００２０】次に、絶縁膜１３上に膜厚約５００Åの酸
化インジウム錫（ＩＴＯ）膜を形成した後、パターニン
グし、ＩＴＯ膜からなるソース電極15ａとドレイン電極
15ｂとを形成する。このとき、ソース電極15ａとドレイ
ン電極15ｂとは遮光膜１２の上方の領域に所定の間隔が
開くように形成され、これにより互いに絶縁されてい
る。次いで、図示しないドレインバスラインをドレイン
電極15ｂの上に形成する。
化インジウム錫（ＩＴＯ）膜を形成した後、パターニン
グし、ＩＴＯ膜からなるソース電極15ａとドレイン電極
15ｂとを形成する。このとき、ソース電極15ａとドレイ
ン電極15ｂとは遮光膜１２の上方の領域に所定の間隔が
開くように形成され、これにより互いに絶縁されてい
る。次いで、図示しないドレインバスラインをドレイン
電極15ｂの上に形成する。
【００２１】次に、ソース電極15ａ及びドレイン電極15
ｂ上に膜厚約３００Åのｎ+ａ−Ｓｉ膜16ａ，16ｂを選
択的に形成する。このとき、ｎ+ａ−Ｓｉ膜16ａ，16ｂ
は遮光膜１２の上方の領域であって、絶縁膜１３が露出
している領域には形成されない（図１（ａ））。
ｂ上に膜厚約３００Åのｎ+ａ−Ｓｉ膜16ａ，16ｂを選
択的に形成する。このとき、ｎ+ａ−Ｓｉ膜16ａ，16ｂ
は遮光膜１２の上方の領域であって、絶縁膜１３が露出
している領域には形成されない（図１（ａ））。
【００２２】次いで、ｎ+ａ−Ｓｉ膜16ａ，16ｂ及び遮
光膜１２の上方の領域に露出する絶縁膜１３上に、動作
半導体層となる膜厚約５００Åのａ−Ｓｉ膜１７，ゲー
ト絶縁膜となる膜厚約3000Åのシリコン窒化膜からなる
絶縁膜１８をプラズマ気相成長法（以下、Ｐ−ＣＶＤ法
と称する。）により形成する。続いて、スパッタ法によ
り、絶縁膜１８上に、ゲート電極となる膜厚約4000Åの
アルミニウム膜（以下、Ａｌ膜と称する。第１の導電体
膜）１９及び保護マスク層となる膜厚約５００Åのモリ
ブデン膜（以下、Ｍｏ膜と称する。第２の導電体膜）２
０を順次形成する（図１（ｂ））。
光膜１２の上方の領域に露出する絶縁膜１３上に、動作
半導体層となる膜厚約５００Åのａ−Ｓｉ膜１７，ゲー
ト絶縁膜となる膜厚約3000Åのシリコン窒化膜からなる
絶縁膜１８をプラズマ気相成長法（以下、Ｐ−ＣＶＤ法
と称する。）により形成する。続いて、スパッタ法によ
り、絶縁膜１８上に、ゲート電極となる膜厚約4000Åの
アルミニウム膜（以下、Ａｌ膜と称する。第１の導電体
膜）１９及び保護マスク層となる膜厚約５００Åのモリ
ブデン膜（以下、Ｍｏ膜と称する。第２の導電体膜）２
０を順次形成する（図１（ｂ））。
【００２３】次に、レジスト膜を形成した後、パターニ
ングし、遮光膜１２の上方の領域に露出する絶縁膜１３
を被覆し、かつこの領域を挟んで対向するソース電極15
ａ及びドレイン電極15ｂの上方の領域に延在するように
レジストパターン（耐エッチング性マスク）２１を形成
する。続いて、混合比が１５：１：３：１の燐酸（H3PO
4 ）＋硝酸（HNO3）＋酢酸（CH3COOH ）＋水（H2O ）液
（エッチング液）を用いたウエットエッチングにより、
レジストパターン２１をマスクとしてＭｏ膜２０及びＡ
ｌ膜１９をエッチング・除去し、Ｍｏ膜からなる保護マ
スク20ａを形成するとともに、Ａｌ膜19ａを残存する。
このとき、エッチング液は、Ａｌ膜１９のエッチング液
であるH3PO4 とＡｌ膜１９及びＭｏ膜２０のエッチング
液であるHNO3とを含むので、Ｍｏ膜２０及びＡｌ膜１９
はともにエッチングされる。しかし、Ｍｏ膜２０のエッ
チレートの方がＡｌ膜１９のそれよりも大きく、Ａｌ膜
１９のエッチングが拡散律速となり易いので、エッチン
グ後のＡｌ膜19ａの幅がほぼレジストパターン２１の幅
に等しくなるように時間調整した場合、レジストパター
ン２１とＡｌ膜19ａとに挟まれたＭｏ膜20ａは過剰にサ
イドエッチングされ、レジストパターン２１とＡｌ膜19
ａの側壁の面から内側に入り込んだ領域に形成されるこ
とになる。なお、実施例の場合には、レジストパターン
２１とＡｌ膜19ａの側壁の面から約０．５μｍ内側に入
り込む（図１（ｃ））。また、Ｍｏ膜２０の膜厚は、Ａ
ｌ膜１９のエッチングが拡散律速となり、Ｍｏ膜２０の
サイドエッチングが顕著に行われるように調整される必
要がある。
ングし、遮光膜１２の上方の領域に露出する絶縁膜１３
を被覆し、かつこの領域を挟んで対向するソース電極15
ａ及びドレイン電極15ｂの上方の領域に延在するように
レジストパターン（耐エッチング性マスク）２１を形成
する。続いて、混合比が１５：１：３：１の燐酸（H3PO
4 ）＋硝酸（HNO3）＋酢酸（CH3COOH ）＋水（H2O ）液
（エッチング液）を用いたウエットエッチングにより、
レジストパターン２１をマスクとしてＭｏ膜２０及びＡ
ｌ膜１９をエッチング・除去し、Ｍｏ膜からなる保護マ
スク20ａを形成するとともに、Ａｌ膜19ａを残存する。
このとき、エッチング液は、Ａｌ膜１９のエッチング液
であるH3PO4 とＡｌ膜１９及びＭｏ膜２０のエッチング
液であるHNO3とを含むので、Ｍｏ膜２０及びＡｌ膜１９
はともにエッチングされる。しかし、Ｍｏ膜２０のエッ
チレートの方がＡｌ膜１９のそれよりも大きく、Ａｌ膜
１９のエッチングが拡散律速となり易いので、エッチン
グ後のＡｌ膜19ａの幅がほぼレジストパターン２１の幅
に等しくなるように時間調整した場合、レジストパター
ン２１とＡｌ膜19ａとに挟まれたＭｏ膜20ａは過剰にサ
イドエッチングされ、レジストパターン２１とＡｌ膜19
ａの側壁の面から内側に入り込んだ領域に形成されるこ
とになる。なお、実施例の場合には、レジストパターン
２１とＡｌ膜19ａの側壁の面から約０．５μｍ内側に入
り込む（図１（ｃ））。また、Ｍｏ膜２０の膜厚は、Ａ
ｌ膜１９のエッチングが拡散律速となり、Ｍｏ膜２０の
サイドエッチングが顕著に行われるように調整される必
要がある。
【００２４】次に、ＣＦ4 系のガスを用いたドライエッ
チングにより、レジストパターン２１をマスクとしてＡ
ｌ膜19ａの下地の絶縁膜１８／ａ−Ｓｉ膜１７／ｎ+ａ
−Ｓｉ膜16ａ，16ｂまでを連続的にエッチング・除去
し、ゲート絶縁膜18ａ及びａ−Ｓｉ膜からなる動作半導
体層17ａ及びｎ+ａ−Ｓｉ膜からなるコンタクト層16
ｃ，16ｄを形成する（図２（ｄ））。
チングにより、レジストパターン２１をマスクとしてＡ
ｌ膜19ａの下地の絶縁膜１８／ａ−Ｓｉ膜１７／ｎ+ａ
−Ｓｉ膜16ａ，16ｂまでを連続的にエッチング・除去
し、ゲート絶縁膜18ａ及びａ−Ｓｉ膜からなる動作半導
体層17ａ及びｎ+ａ−Ｓｉ膜からなるコンタクト層16
ｃ，16ｄを形成する（図２（ｄ））。
【００２５】次いで、レジストパターン２１を除去した
後、H3PO4 ＋CH3COOH ＋H2O 液を用いたウエットエッチ
ングにより、保護マスク20ａに基づいてＡｌ膜19ａを選
択的にエッチング・除去する。これにより、ゲート絶縁
膜18ａ上であって、ゲート絶縁膜18ａの端部側面から約
０．５μｍ内側の領域にゲート電極19ｂが形成される。
これにより、ソース電極15ａ及びドレイン電極15ｂの対
向するそれぞれの端部でコンタクト層16ｃ，16ｄを介し
て接続する動作半導体層17ａと、動作半導体層17ａ上の
ゲート絶縁膜18ａと、ゲート絶縁膜18ａ上のゲート電極
19ｂとが形成され、ＴＦＴが完成する。なお、ソース電
極15ａ及びドレイン電極15ｂに挟まれた領域の動作半導
体層17ａがチャネル領域層となる（図２（ｅ））。な
お、保護マスク20ａのＭｏ膜は残してもよいし、除去し
てもよい。
後、H3PO4 ＋CH3COOH ＋H2O 液を用いたウエットエッチ
ングにより、保護マスク20ａに基づいてＡｌ膜19ａを選
択的にエッチング・除去する。これにより、ゲート絶縁
膜18ａ上であって、ゲート絶縁膜18ａの端部側面から約
０．５μｍ内側の領域にゲート電極19ｂが形成される。
これにより、ソース電極15ａ及びドレイン電極15ｂの対
向するそれぞれの端部でコンタクト層16ｃ，16ｄを介し
て接続する動作半導体層17ａと、動作半導体層17ａ上の
ゲート絶縁膜18ａと、ゲート絶縁膜18ａ上のゲート電極
19ｂとが形成され、ＴＦＴが完成する。なお、ソース電
極15ａ及びドレイン電極15ｂに挟まれた領域の動作半導
体層17ａがチャネル領域層となる（図２（ｅ））。な
お、保護マスク20ａのＭｏ膜は残してもよいし、除去し
てもよい。
【００２６】その後、図示しない液晶層を形成するとＴ
ＦＴマトリクスＬＣＤが完成する。なお、上記のソース
電極15ａ及びドレイン電極15ｂはＩＴＯ膜のみで構成さ
れているが、ＩＴＯ膜15ａ／コンタクト層16ｃの両方を
含むものをソース電極とし、ＩＴＯ膜15ｂ／コンタクト
層16ｄの両方を含むものをドレイン電極としてもよい。
ＦＴマトリクスＬＣＤが完成する。なお、上記のソース
電極15ａ及びドレイン電極15ｂはＩＴＯ膜のみで構成さ
れているが、ＩＴＯ膜15ａ／コンタクト層16ｃの両方を
含むものをソース電極とし、ＩＴＯ膜15ｂ／コンタクト
層16ｄの両方を含むものをドレイン電極としてもよい。
【００２７】以上のように、本発明の実施例のＴＦＴの
製造方法によれば、ゲート電極となるＡｌ膜１９上にＭ
ｏ膜２０を形成した上で、サイドエッチングによりレジ
ストパターン２１とＡｌ膜19ａの側壁の面から約０．５
μｍ内側に入り込んだ領域にＭｏ膜からなる保護マスク
20ａを形成し、更に、保護マスク20ａに基づいてＡｌ膜
19ａをエッチング・除去してゲート電極19ｂを形成して
いる。
製造方法によれば、ゲート電極となるＡｌ膜１９上にＭ
ｏ膜２０を形成した上で、サイドエッチングによりレジ
ストパターン２１とＡｌ膜19ａの側壁の面から約０．５
μｍ内側に入り込んだ領域にＭｏ膜からなる保護マスク
20ａを形成し、更に、保護マスク20ａに基づいてＡｌ膜
19ａをエッチング・除去してゲート電極19ｂを形成して
いる。
【００２８】従って、ゲート電極19ｂはＡｌ膜19ａの側
壁の面から約０．５μｍ内側に入り込んだ領域に形成さ
れることになる。このため、ソース電極14ａ及びドレイ
ン電極14ｂからゲート電極19ｂまでの沿面距離が長くな
り、かつ側壁の面からゲート電極19ｂの端部が引っ込ん
でいるので、キャリアの移動が抑制される。
壁の面から約０．５μｍ内側に入り込んだ領域に形成さ
れることになる。このため、ソース電極14ａ及びドレイ
ン電極14ｂからゲート電極19ｂまでの沿面距離が長くな
り、かつ側壁の面からゲート電極19ｂの端部が引っ込ん
でいるので、キャリアの移動が抑制される。
【００２９】これにより、ソース電極15ａとゲート電極
19ｂとの間のリーク電流を大幅に低減することができ、
ＴＦＴを確実にオフすることができる。
19ｂとの間のリーク電流を大幅に低減することができ、
ＴＦＴを確実にオフすることができる。
【００３０】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、ゲート電極となるアルミニ
ウム膜上にモリブデン膜を形成した上で、サイドエッチ
ングにより耐エッチング性マスクとアルミニウム膜の側
壁の面から内側に入り込んだ領域にモリブデン膜からな
る保護マスクを形成し、更に、この保護マスクに基づい
てアルミニウム膜をエッチング・除去してゲート電極を
形成している。
体装置の製造方法によれば、ゲート電極となるアルミニ
ウム膜上にモリブデン膜を形成した上で、サイドエッチ
ングにより耐エッチング性マスクとアルミニウム膜の側
壁の面から内側に入り込んだ領域にモリブデン膜からな
る保護マスクを形成し、更に、この保護マスクに基づい
てアルミニウム膜をエッチング・除去してゲート電極を
形成している。
【００３１】従って、ゲート電極はアルミニウム膜の側
壁の面から内側に入り込んだ領域に形成されることにな
る。このため、ソース電極及びドレイン電極からゲート
電極までの沿面距離が長くなり、かつ側壁の面からゲー
ト電極の端部が引っ込んでいるので、キャリアの移動が
阻止される。
壁の面から内側に入り込んだ領域に形成されることにな
る。このため、ソース電極及びドレイン電極からゲート
電極までの沿面距離が長くなり、かつ側壁の面からゲー
ト電極の端部が引っ込んでいるので、キャリアの移動が
阻止される。
【００３２】これにより、ソース電極とゲート電極との
間のリーク電流を大幅に低減することができ、ＴＦＴを
確実にオフすることができる。
間のリーク電流を大幅に低減することができ、ＴＦＴを
確実にオフすることができる。
【図１】本発明の実施例のＴＦＴの製造方法について説
明する断面図（その１）である。
明する断面図（その１）である。
【図２】本発明の実施例のＴＦＴの製造方法について説
明する断面図（その２）である。
明する断面図（その２）である。
【図３】従来例のＴＦＴの製造方法について説明する断
面図である。
面図である。
１１ 透明基板、 １２ 遮光膜、 １３，１８ 絶縁膜、 １４ 基体、 15ａ ソース電極、 15ｂ ドレイン電極、 16ａ，16ｂ ｎ+ａ−Ｓｉ膜、 16ｃ，16ｄ コンタクト層、 １７ ａ−Ｓｉ膜（半導体膜）、 17ａ 動作半導体層、 18ａ ゲート絶縁膜、 １９，19ａ Ａｌ膜（第１の導電体膜）、 19ｂ ゲート電極、 ２０ Ｍｏ膜（第１の導電体膜）、 20ａ 保護マスク、 ２１ レジストパターン（耐エッチング性マスク）。
フロントページの続き (56)参考文献 特開 平１−253964（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/28 H01L 21/306 H01L 21/336
Claims (3)
- 【請求項１】 基板上に適当な間隔を空けてソース電極
及びドレイン電極を形成する工程と、 全面に半導体膜，絶縁膜，第１の導電体膜及び第２の導
電体膜を形成する工程と、 前記ソース電極及びドレイン電極に挟まれた領域の上方
の領域であって、ソース電極及びドレイン電極の端部の
上方の領域を含む領域に、選択的に耐エッチング性マス
クを形成する工程と、 前記第１の導電体膜及び第２の導電体膜をエッチングす
るエッチング液であって、前記第２の導電体膜のエッチ
レートの方が第１の導電体膜のエッチレートよりも大き
いエッチング液により、前記耐エッチング性マスクに基
づいて第２の導電体膜及び第１の導電体膜を選択的にエ
ッチング・除去し、前記耐エッチング性マスクに基づく
第１の導電体膜を残存するとともに、前記耐エッチング
性マスク及び残存する第１の導電体膜の端部側面から内
側の領域に残存するように前記第２の導電体膜からなる
保護マスクを形成する工程と、 前記耐エッチング性マスクに基づいて前記絶縁膜及び半
導体膜を順次エッチング・除去し、前記半導体膜からな
る動作半導体層を形成するとともに、前記絶縁膜からな
るゲート絶縁膜を形成する工程と、 前記耐エッチング性マスクを除去した後、前記保護マス
クに基づいて前記残存する第１の導電体膜をエッチング
・除去し、ゲート電極を形成する工程とを有する半導体
装置の製造方法。 - 【請求項２】 前記第１の導電体膜はアルミニウム膜で
あり、前記第２の導電体膜はモリブデン膜であり、前記
エッチング液は燐酸＋硝酸を含むエッチング液であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の導電体膜はアルミニウム膜で
あり、前記第２の導電体膜はモリブデン膜であり、燐酸
を含むエッチング液により前記保護マスクに基づいて前
記残存する第１の導電体膜をエッチング・除去すること
を特徴とする請求項１又は請求項２記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18963892A JP3148775B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18963892A JP3148775B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140426A JPH06140426A (ja) | 1994-05-20 |
| JP3148775B2 true JP3148775B2 (ja) | 2001-03-26 |
Family
ID=16244658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18963892A Expired - Lifetime JP3148775B2 (ja) | 1992-07-16 | 1992-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148775B2 (ja) |
-
1992
- 1992-07-16 JP JP18963892A patent/JP3148775B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06140426A (ja) | 1994-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218221B1 (en) | Thin film transistor with a multi-metal structure and a method of manufacturing the same | |
| US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
| US6100950A (en) | Active matrix LCD with thin film transistor switches and method of producing the same | |
| US6104042A (en) | Thin film transistor with a multi-metal structure a method of manufacturing the same | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US6291255B1 (en) | TFT process with high transmittance | |
| JPS6349914B2 (ja) | ||
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP3591061B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JP3148775B2 (ja) | 半導体装置の製造方法 | |
| US10749036B2 (en) | Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof | |
| JPS61185783A (ja) | 薄膜トランジスタの製造方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3536518B2 (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0918005A (ja) | 液晶表示装置用薄膜トランジスター | |
| JP2966142B2 (ja) | アモルファスシリコン薄膜トランジスタアレイ | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPH0566419A (ja) | 液晶装置及びその製造方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0822029A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05326553A (ja) | スタガ型薄膜トランジスタ及びその製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JPH0756894B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |