JPS6349914B2 - - Google Patents
Info
- Publication number
- JPS6349914B2 JPS6349914B2 JP55090884A JP9088480A JPS6349914B2 JP S6349914 B2 JPS6349914 B2 JP S6349914B2 JP 55090884 A JP55090884 A JP 55090884A JP 9088480 A JP9088480 A JP 9088480A JP S6349914 B2 JPS6349914 B2 JP S6349914B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- metal
- transparent
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、特性に優れかつ製造工程を簡単化し
た透過型表示パネル用薄膜トランジスタの構成お
よび製造法に関するものである。 現在、表示パネルの表示媒体として、プラズ
マ、EL、蛍光表示、液晶、エレクトロクロミツ
ク、電気泳動などがある。これらを用いてマトリ
ツクスパネルを構成し、クロストークのないコン
トラストの明瞭な像を形成し得るためには、表示
媒体の輝度と電圧との間に明確な閾値特性を必要
とする。薄膜トランジスタ（以下TFTと称す）
のようなスイツチング素子を用いると、閾値特性
が明確でない表示媒体でも充分コントラストがと
れるため、現在、表示パネル用のTFTの研究が
盛んに行なわれている。 特に表示パネルの表示部電極に酸化インジウ
ム、酸化スズ等の透明電極を使用し、対向した透
明電極間に液晶を挿入すると、ツイステイドネマ
テイクモード表示や動的散乱モード表示を利用し
た透過型表示パネル構成がとれる。液晶は非発光
性なので、反射型表示パネルはコントラストの点
で劣り、その意味から言つて透過型構成をとれる
ことは液晶用表示パネルには非常に有利になる。 スイツチング素子として用いるTFTは、ソー
ス、ドレイン電極間の電流値を半導体層及び絶縁
層上に設けたゲート電極に加える電圧で制御し得
る電界効果型トランジスタである。通常TFTは
第１図に示すように、絶縁基板１、ソース、ドレ
イン電極部２、半導体層３、ゲート絶縁層４及び
ゲート電極５の積層により構成される。表示パネ
ル用TFTアレーは第２図に示すように、TFT部
６、表示電極部７、信号電極部８、走査ゲート電
極部９及びクロスオーバー絶縁層部１０から成
り、透過型表示パネルにするには、表示電極部７
に透明電極を用いなければならない。第２図では
表示電極７がソース電極を、信号電極８がドレイ
ン電極を兼ねている。 一般にTFTの特性および信頼性、安定性は、
半導体およびソース、ドレイン電極の材質に依存
し、必らずしも透明電極がソース、ドレイン電極
としてふさわしいとは言い切れない。 本発明は、少なくとも半導体層と接する透明電
極の上を金属電極で覆い、表示電極を構成する残
りの透明電極上は金属電極で覆わない構成の２層
電極構造のTFTを提供するものである。 これによつて、TFTの半導体層としてセレン
化カドミウム、硫化カドミウム、アモルフアスシ
リコン等のいずれの材料を選んでも、表示電極に
は透明電極を使用でき、特性、安定性にすぐれた
透過型表示パネル用TFTアレーの構成が可能と
なる。 以下本発明の一実施例を図面に基づいて説明す
る。第３図において、１は絶縁基板、３は半導体
層、４はゲート絶縁層、５はゲート電極、７はソ
ース電極となる表示電極部、８はドレイン電極と
なる信号電極部であり、共に透明電極で構成され
る。１１は半導体層３と接する表示電極部７、信
号電極部８の透明電極を覆つて設けられた金属電
極であり、ソース、ドレイン電極は前記透明電極
と金属電極１１との２層電極構造に構成されてい
る。 しかし、上記のような２層電極構造をもたせる
ためには、表示電極部７、信号電極部８を透明電
極で形成し、ついで蒸着マスク等を用いて、半導
体層３と接する透明電極領域に２層目の金属電極
１１を蒸着等で設けなければならない。この方法
は工程が増すばかりか、マスクの位置あわせが非
常に難しく実用的でない。 本発明の製造工程を第４図により説明する。第
１工程として、ガラス等透明絶縁基板１上に酸化
インジウムまたは酸化スズ等の透明導電層２１と
金属層２２の積層をこの順序で一様に形成する
（第４図ａ）。第２工程として、その上にレジスト
２３を塗布し、フオトエツチングによりパターン
状にレジスト２３を残し（第４図ｂ）、レジスト
２３のない領域の金属層２２と透明導電層２１を
相ついでエツチングにより除去し、ソース、ドレ
イン電極となる表示電極部７、信号電極部８を形
成する（第４図ｃ、第４図ｄ）。従つて、この時
表示電極部７、信号電極部８の上面は２層目の金
属層２２で覆われている。第３工程として、レジ
スト２３を除去し、その上に半導体層および絶縁
層を一様に積層させる。第４工程として、フオト
エツチング法により、TFT部だけに所定の形状
に半導体層３とゲート絶縁層４を残すパターニン
グを行なう（第４図ｅ）。この時半導体層３とゲ
ート絶縁層４で覆われた領域以外の領域は、パタ
ーニングした第２層目の金属層２２と、下地であ
る絶縁基板１が露出している。ついで、第５工程
として、第２層目の金属層２２のみを侵すエツチ
ング液ないしエツチングガスに曝し、第２層目の
金属層２２だけを除去する。この場合、半導体層
３とゲート絶縁層４の直下部の第２層目の金属層
２２は半導体層３とゲート絶縁層４で覆われてい
るため、除去されずに金属金極１１として残る。
このようにして半導体層３に接する部分にのみ、
第４図ｈの如く、２層構成の電極が半導体層のマ
スク効果を利用して形成されることになり、次に
ゲート絶縁層４の上にゲート電極５を形成すれば
よい。 さらに能率のよい方法は、ゲート電極５のパタ
ーニングの際に不必要な領域の第２層目金属層２
２を同時に除去する方法である。この方法では、
第４工程後、次のようになる。すなわち、第５工
程として、ゲート用金属層２４を蒸着ないしスパ
ツタリングにより一様に積層させ（第４図ｆ）、
ついでフオトレジストを一様に塗布、露光、エツ
チングしてゲートに必要な領域のみレジスト２５
を残す（第４図ｇ）。ついで、ゲートエツチング
液ないしガスに基板を曝す。この時、レジスト２
５の残つたゲート部以外の領域、特に表示電極部
７は第２層目の金属層２２がゲートエツチング液
ないしガスに曝される。ゲート電極用エツチング
液ないしガスが同時に第２層金属も侵すものであ
れば、ゲート電極５のパターニングと同時に露出
している表示電極部７上の第２層目の金属層２２
もエツチングで除去され、表示電極部７には透明
電極のみが残り、透過型表示パネルとして都合の
よい透明状態になる。もちろん第３の方法とし
て、第５工程でゲートをパターニングして後、つ
いで第２層目の金属層２２をエツチング除去する
方法を採つてもよい。この一連の方法において、
ゲート絶縁層４および半導体層３がちようどマス
クの役割りをはたし、その直下部は少なくとも透
明電極と第２層目の金属層との２層構造を保持で
きることが本発明の特徴である。 具体例として、ガラス等の透明絶縁基板上の２
層電極にそれぞれ酸化インジウムおよびクロムを
用い、ゲート電極としてアルミニウムを用いる場
合のエツチング液とエツチングの様子を、下記第
１表および第２表に示す。第１表において、酸化
インジウムのエツチング液には、塩化第２鉄と塩
酸の混合液を50℃〜60℃に緩めたものを用い、ク
ロムのエツチング液には、酸化セリウムを溶解し
た硫酸を用いる。またゲート用アルミニウムのエ
ツチング液には、リン酸、硝酸および酢酸の混合
液を用いる。エツチングで問題になるのは、それ
ぞれのエツチング液で目的としない金属をエツチ
ングしてしまう恐れがあることであるが、下記第
２表に示すように、それぞれのエツチング液は目
的とする金属しかエツチングしない。従つて、オ
ーバーエツチといつた問題は、気にしなくてよ
い。
た透過型表示パネル用薄膜トランジスタの構成お
よび製造法に関するものである。 現在、表示パネルの表示媒体として、プラズ
マ、EL、蛍光表示、液晶、エレクトロクロミツ
ク、電気泳動などがある。これらを用いてマトリ
ツクスパネルを構成し、クロストークのないコン
トラストの明瞭な像を形成し得るためには、表示
媒体の輝度と電圧との間に明確な閾値特性を必要
とする。薄膜トランジスタ（以下TFTと称す）
のようなスイツチング素子を用いると、閾値特性
が明確でない表示媒体でも充分コントラストがと
れるため、現在、表示パネル用のTFTの研究が
盛んに行なわれている。 特に表示パネルの表示部電極に酸化インジウ
ム、酸化スズ等の透明電極を使用し、対向した透
明電極間に液晶を挿入すると、ツイステイドネマ
テイクモード表示や動的散乱モード表示を利用し
た透過型表示パネル構成がとれる。液晶は非発光
性なので、反射型表示パネルはコントラストの点
で劣り、その意味から言つて透過型構成をとれる
ことは液晶用表示パネルには非常に有利になる。 スイツチング素子として用いるTFTは、ソー
ス、ドレイン電極間の電流値を半導体層及び絶縁
層上に設けたゲート電極に加える電圧で制御し得
る電界効果型トランジスタである。通常TFTは
第１図に示すように、絶縁基板１、ソース、ドレ
イン電極部２、半導体層３、ゲート絶縁層４及び
ゲート電極５の積層により構成される。表示パネ
ル用TFTアレーは第２図に示すように、TFT部
６、表示電極部７、信号電極部８、走査ゲート電
極部９及びクロスオーバー絶縁層部１０から成
り、透過型表示パネルにするには、表示電極部７
に透明電極を用いなければならない。第２図では
表示電極７がソース電極を、信号電極８がドレイ
ン電極を兼ねている。 一般にTFTの特性および信頼性、安定性は、
半導体およびソース、ドレイン電極の材質に依存
し、必らずしも透明電極がソース、ドレイン電極
としてふさわしいとは言い切れない。 本発明は、少なくとも半導体層と接する透明電
極の上を金属電極で覆い、表示電極を構成する残
りの透明電極上は金属電極で覆わない構成の２層
電極構造のTFTを提供するものである。 これによつて、TFTの半導体層としてセレン
化カドミウム、硫化カドミウム、アモルフアスシ
リコン等のいずれの材料を選んでも、表示電極に
は透明電極を使用でき、特性、安定性にすぐれた
透過型表示パネル用TFTアレーの構成が可能と
なる。 以下本発明の一実施例を図面に基づいて説明す
る。第３図において、１は絶縁基板、３は半導体
層、４はゲート絶縁層、５はゲート電極、７はソ
ース電極となる表示電極部、８はドレイン電極と
なる信号電極部であり、共に透明電極で構成され
る。１１は半導体層３と接する表示電極部７、信
号電極部８の透明電極を覆つて設けられた金属電
極であり、ソース、ドレイン電極は前記透明電極
と金属電極１１との２層電極構造に構成されてい
る。 しかし、上記のような２層電極構造をもたせる
ためには、表示電極部７、信号電極部８を透明電
極で形成し、ついで蒸着マスク等を用いて、半導
体層３と接する透明電極領域に２層目の金属電極
１１を蒸着等で設けなければならない。この方法
は工程が増すばかりか、マスクの位置あわせが非
常に難しく実用的でない。 本発明の製造工程を第４図により説明する。第
１工程として、ガラス等透明絶縁基板１上に酸化
インジウムまたは酸化スズ等の透明導電層２１と
金属層２２の積層をこの順序で一様に形成する
（第４図ａ）。第２工程として、その上にレジスト
２３を塗布し、フオトエツチングによりパターン
状にレジスト２３を残し（第４図ｂ）、レジスト
２３のない領域の金属層２２と透明導電層２１を
相ついでエツチングにより除去し、ソース、ドレ
イン電極となる表示電極部７、信号電極部８を形
成する（第４図ｃ、第４図ｄ）。従つて、この時
表示電極部７、信号電極部８の上面は２層目の金
属層２２で覆われている。第３工程として、レジ
スト２３を除去し、その上に半導体層および絶縁
層を一様に積層させる。第４工程として、フオト
エツチング法により、TFT部だけに所定の形状
に半導体層３とゲート絶縁層４を残すパターニン
グを行なう（第４図ｅ）。この時半導体層３とゲ
ート絶縁層４で覆われた領域以外の領域は、パタ
ーニングした第２層目の金属層２２と、下地であ
る絶縁基板１が露出している。ついで、第５工程
として、第２層目の金属層２２のみを侵すエツチ
ング液ないしエツチングガスに曝し、第２層目の
金属層２２だけを除去する。この場合、半導体層
３とゲート絶縁層４の直下部の第２層目の金属層
２２は半導体層３とゲート絶縁層４で覆われてい
るため、除去されずに金属金極１１として残る。
このようにして半導体層３に接する部分にのみ、
第４図ｈの如く、２層構成の電極が半導体層のマ
スク効果を利用して形成されることになり、次に
ゲート絶縁層４の上にゲート電極５を形成すれば
よい。 さらに能率のよい方法は、ゲート電極５のパタ
ーニングの際に不必要な領域の第２層目金属層２
２を同時に除去する方法である。この方法では、
第４工程後、次のようになる。すなわち、第５工
程として、ゲート用金属層２４を蒸着ないしスパ
ツタリングにより一様に積層させ（第４図ｆ）、
ついでフオトレジストを一様に塗布、露光、エツ
チングしてゲートに必要な領域のみレジスト２５
を残す（第４図ｇ）。ついで、ゲートエツチング
液ないしガスに基板を曝す。この時、レジスト２
５の残つたゲート部以外の領域、特に表示電極部
７は第２層目の金属層２２がゲートエツチング液
ないしガスに曝される。ゲート電極用エツチング
液ないしガスが同時に第２層金属も侵すものであ
れば、ゲート電極５のパターニングと同時に露出
している表示電極部７上の第２層目の金属層２２
もエツチングで除去され、表示電極部７には透明
電極のみが残り、透過型表示パネルとして都合の
よい透明状態になる。もちろん第３の方法とし
て、第５工程でゲートをパターニングして後、つ
いで第２層目の金属層２２をエツチング除去する
方法を採つてもよい。この一連の方法において、
ゲート絶縁層４および半導体層３がちようどマス
クの役割りをはたし、その直下部は少なくとも透
明電極と第２層目の金属層との２層構造を保持で
きることが本発明の特徴である。 具体例として、ガラス等の透明絶縁基板上の２
層電極にそれぞれ酸化インジウムおよびクロムを
用い、ゲート電極としてアルミニウムを用いる場
合のエツチング液とエツチングの様子を、下記第
１表および第２表に示す。第１表において、酸化
インジウムのエツチング液には、塩化第２鉄と塩
酸の混合液を50℃〜60℃に緩めたものを用い、ク
ロムのエツチング液には、酸化セリウムを溶解し
た硫酸を用いる。またゲート用アルミニウムのエ
ツチング液には、リン酸、硝酸および酢酸の混合
液を用いる。エツチングで問題になるのは、それ
ぞれのエツチング液で目的としない金属をエツチ
ングしてしまう恐れがあることであるが、下記第
２表に示すように、それぞれのエツチング液は目
的とする金属しかエツチングしない。従つて、オ
ーバーエツチといつた問題は、気にしなくてよ
い。
【表】
【表】
以上本発明のように、TFT部だけ電極が２層
構造になつた透過型表示パネル用TFTは、半導
体と接する２層目金属を半導体の特性に応じて選
択可能となり、TFT特性を向上させかつ安定し
たTFTを構成する事が可能となる。しかも、第
２層目の金属を半導体と接する領域のみ新たに設
けるという繁雑な工程を経ることなく、本発明で
はあらかじめ一様に形成した透明電極と金属電極
の積層を１回のフオトレジスト工程で同一形状に
パターン化し、パターン化した半導体層と絶縁層
のマスク効果を有効に利用して、少なくとも半導
体層に接する第２層目金属を除去せずに残すとい
う方法を採用した。これにより製造工程が極めて
容易かつ能率的になり、特性、信頼性に優れた透
過型表示パネル用のTFTアレーを低コストで製
造できるに至つたものである。
構造になつた透過型表示パネル用TFTは、半導
体と接する２層目金属を半導体の特性に応じて選
択可能となり、TFT特性を向上させかつ安定し
たTFTを構成する事が可能となる。しかも、第
２層目の金属を半導体と接する領域のみ新たに設
けるという繁雑な工程を経ることなく、本発明で
はあらかじめ一様に形成した透明電極と金属電極
の積層を１回のフオトレジスト工程で同一形状に
パターン化し、パターン化した半導体層と絶縁層
のマスク効果を有効に利用して、少なくとも半導
体層に接する第２層目金属を除去せずに残すとい
う方法を採用した。これにより製造工程が極めて
容易かつ能率的になり、特性、信頼性に優れた透
過型表示パネル用のTFTアレーを低コストで製
造できるに至つたものである。
第１図は従来のTFT素子の断面図、第２図は
表示パネル用TFTアレーの正面一部拡大図、第
３図は本発明のソース、ドレイン電極を２層構造
にした透過型表示パネル用TFTの断面図、第４
図ａ〜ｈは上記２層構造を持つTFTの製造工程
を示し、第４図ａは絶縁基板上に酸化インジウム
および２層目の金属を一様に形成した図、第４図
ｂはレジストをパターニングした図、第４図ｃは
第２層目の金属をエツチングした図、第４図ｄは
酸化インジウム層等透明電極をエツチングした
図、第４図ｅは半導体層および絶縁層を積層させ
パターニングした図、第４図ｆはゲート用電極を
蒸着ないしスパツタリングにより一様に形成した
図、第４図ｇはレジストを塗布し、フオトエツチ
した図、第４図ｈはレジスト以外の部分をエツチ
ングし、最終的なTFTを構成した図である。 １……透明絶縁基板、３……半導体層、４……
ゲート絶縁層、５……ゲート電極、６……TFT
部、７……表示電極部、８……信号電極部、１１
……ソース、ドレイン電極の２層目金属電極、２
１……透明電極層、２２……金属層。
表示パネル用TFTアレーの正面一部拡大図、第
３図は本発明のソース、ドレイン電極を２層構造
にした透過型表示パネル用TFTの断面図、第４
図ａ〜ｈは上記２層構造を持つTFTの製造工程
を示し、第４図ａは絶縁基板上に酸化インジウム
および２層目の金属を一様に形成した図、第４図
ｂはレジストをパターニングした図、第４図ｃは
第２層目の金属をエツチングした図、第４図ｄは
酸化インジウム層等透明電極をエツチングした
図、第４図ｅは半導体層および絶縁層を積層させ
パターニングした図、第４図ｆはゲート用電極を
蒸着ないしスパツタリングにより一様に形成した
図、第４図ｇはレジストを塗布し、フオトエツチ
した図、第４図ｈはレジスト以外の部分をエツチ
ングし、最終的なTFTを構成した図である。 １……透明絶縁基板、３……半導体層、４……
ゲート絶縁層、５……ゲート電極、６……TFT
部、７……表示電極部、８……信号電極部、１１
……ソース、ドレイン電極の２層目金属電極、２
１……透明電極層、２２……金属層。
Claims (1)
- 【特許請求の範囲】 １ ソースおよびドレイン電極の半導体層に接す
る部分を、透明電極である酸化インジウムあるい
は酸化スズと金属との２層電極構造に構成したこ
とを特徴とする透過型表示パネル用薄膜トランジ
スタ。 ２ あらかじめガラス等の透明絶縁基板上に酸化
インジウムまたは酸化スズの透明導電層を一様に
設けかつさらにその上に金属層を一様に設けて電
極の積層を構成したものに、フオトエツチング法
により、金属電極および透明電極を同一形状にパ
ターン化を行ない、さらにこの基板上に形成した
半導体層、ゲート絶縁層のマスク効果を利用して
少なくとも半導体層に接する第２層目の金属電極
を残すことを特徴とする透過型表示パネル用薄膜
トランジスタの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088480A JPS5715469A (en) | 1980-07-02 | 1980-07-02 | Thin film transistor for transmission type display panel and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088480A JPS5715469A (en) | 1980-07-02 | 1980-07-02 | Thin film transistor for transmission type display panel and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5715469A JPS5715469A (en) | 1982-01-26 |
| JPS6349914B2 true JPS6349914B2 (ja) | 1988-10-06 |
Family
ID=14010856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9088480A Granted JPS5715469A (en) | 1980-07-02 | 1980-07-02 | Thin film transistor for transmission type display panel and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5715469A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5560255A (en) * | 1978-10-31 | 1980-05-07 | Nec Home Electronics Ltd | Helical post-acceleration type cathode ray tube |
| JPS5940582A (ja) * | 1982-08-30 | 1984-03-06 | Seiko Epson Corp | 半導体装置 |
| JPS5965882A (ja) * | 1982-10-06 | 1984-04-14 | ホシデン株式会社 | 液晶表示器 |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
| JPS60164790A (ja) * | 1984-02-06 | 1985-08-27 | 株式会社半導体エネルギー研究所 | 固体表示装置 |
| JPS61138285A (ja) * | 1984-12-10 | 1986-06-25 | ホシデン株式会社 | 液晶表示素子 |
| JPH0627981B2 (ja) * | 1984-12-14 | 1994-04-13 | 株式会社東芝 | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 |
| JPH0654782B2 (ja) * | 1985-02-08 | 1994-07-20 | セイコー電子工業株式会社 | 薄膜トランジスタ装置の製造方法 |
| JPH0830822B2 (ja) * | 1986-05-26 | 1996-03-27 | カシオ計算機株式会社 | アクテイブマトリクス液晶表示装置の製造方法 |
| JPS6444419A (en) * | 1987-08-11 | 1989-02-16 | Fujitsu Ltd | Liquid crystal display panel |
| JP2602007B2 (ja) * | 1995-07-24 | 1997-04-23 | 株式会社東芝 | 薄膜半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4204217A (en) * | 1976-10-18 | 1980-05-20 | Rca Corporation | Transistor using liquid crystal |
-
1980
- 1980-07-02 JP JP9088480A patent/JPS5715469A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5715469A (en) | 1982-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717078B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JP2006091918A (ja) | 液晶表示装置の製造方法およびｔｆｔ基板 | |
| CN100514165C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6291255B1 (en) | TFT process with high transmittance | |
| JPH07152049A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10319433A (ja) | Ｔｆｔアレイ基板およびこれを用いた電気光学表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JP2893924B2 (ja) | 薄膜トランジスタマトリックスの製造方法および表示装置 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH03132626A (ja) | 半導体装置と半導体装置の製造方法 | |
| JPH02272774A (ja) | アクティブマトリクス回路基板 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JPS61183687A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JP3104356B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP3063416B2 (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| JP2980803B2 (ja) | 金属配線の形成方法 | |
| JP3052361B2 (ja) | アクティブマトリクス液晶表示装置とその製造方法 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JP3148775B2 (ja) | 半導体装置の製造方法 |