JP3149995B2 - パルス監視回路 - Google Patents
パルス監視回路Info
- Publication number
- JP3149995B2 JP3149995B2 JP26088892A JP26088892A JP3149995B2 JP 3149995 B2 JP3149995 B2 JP 3149995B2 JP 26088892 A JP26088892 A JP 26088892A JP 26088892 A JP26088892 A JP 26088892A JP 3149995 B2 JP3149995 B2 JP 3149995B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- monitored
- pulse signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 title claims description 32
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000036962 time dependent Effects 0.000 claims 1
- 230000002159 abnormal effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 241000255925 Diptera Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパルス監視回路に関し、
特に被監視対象のデジタル回路（以下、被監視回路とい
う）が出力するパルス信号（以下、被監視パルス信号と
いう）を監視するパルス監視回路に関する。
特に被監視対象のデジタル回路（以下、被監視回路とい
う）が出力するパルス信号（以下、被監視パルス信号と
いう）を監視するパルス監視回路に関する。
【０００２】
【従来の技術】従来、この種のパルス監視回路は、モノ
マルチバイブレータを使用して構成されているか、フリ
ップフロップ回路とゲート回路との組合せで構成されて
いた。
マルチバイブレータを使用して構成されているか、フリ
ップフロップ回路とゲート回路との組合せで構成されて
いた。
【０００３】
【発明が解決しようとする課題】上述した従来のパルス
監視回路は、モノマルチバイブレータを使用した場合、
回路の実装規模が大きく、実装スペースのために装置の
小型化に支障をきたすという問題点があった。
監視回路は、モノマルチバイブレータを使用した場合、
回路の実装規模が大きく、実装スペースのために装置の
小型化に支障をきたすという問題点があった。
【０００４】また、フリップフロップ回路とゲート回路
との組合せで構成した場合には、パルス間隔周期時間が
異なる被監視パルス信号を出力する被監視回路の動作監
視を行うには、各被監視回路の被監視パルス信号のパル
ス間隔周期時間に対応したパルス監視回路をそれぞれ構
成する必要があるという問題点があった。
との組合せで構成した場合には、パルス間隔周期時間が
異なる被監視パルス信号を出力する被監視回路の動作監
視を行うには、各被監視回路の被監視パルス信号のパル
ス間隔周期時間に対応したパルス監視回路をそれぞれ構
成する必要があるという問題点があった。
【０００５】本発明の目的は、上述の点に鑑み、パルス
間隔周期時間が異なる被監視パルス信号を出力する被監
視回路の動作監視を同じ構成でかつ少ない実装スペース
で行うことができるようにしたパルス監視回路を提供す
ることにある。
間隔周期時間が異なる被監視パルス信号を出力する被監
視回路の動作監視を同じ構成でかつ少ない実装スペース
で行うことができるようにしたパルス監視回路を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明のパルス監視回路
は、カウント初期値を外部から任意に設定することがで
き被監視回路から出力される被監視パルス信号をカウン
トアップしフルカウントでキャリー信号を出力するカウ
ンタ回路と、このカウンタ回路のキャリー信号を被監視
パルス信号の反転信号に応じて保持する第１遅延型フリ
ップフロップ回路と、この第１遅延型フリップフロップ
回路の出力信号を被監視パルス信号のパルス間隔周期時
間の整数倍のパルス間隔周期時間を持つタイミングパル
ス信号に応じて保持しその出力信号で被監視回路の動作
状態を表示する第２遅延型フリップフロップ回路と、前
記第１遅延型フリップフロップ回路の出力信号が前記カ
ウンタ回路のキャリー信号の保持を示しかつ前記第２遅
延型フリップフロップ回路の出力信号が被監視回路の正
常状態を表示するときに前記タイミングパルス信号に同
期するリセットパルス信号に応じて前記カウンタ回路の
カウント初期値の初期設定を行わせるゲート回路とを備
える。
は、カウント初期値を外部から任意に設定することがで
き被監視回路から出力される被監視パルス信号をカウン
トアップしフルカウントでキャリー信号を出力するカウ
ンタ回路と、このカウンタ回路のキャリー信号を被監視
パルス信号の反転信号に応じて保持する第１遅延型フリ
ップフロップ回路と、この第１遅延型フリップフロップ
回路の出力信号を被監視パルス信号のパルス間隔周期時
間の整数倍のパルス間隔周期時間を持つタイミングパル
ス信号に応じて保持しその出力信号で被監視回路の動作
状態を表示する第２遅延型フリップフロップ回路と、前
記第１遅延型フリップフロップ回路の出力信号が前記カ
ウンタ回路のキャリー信号の保持を示しかつ前記第２遅
延型フリップフロップ回路の出力信号が被監視回路の正
常状態を表示するときに前記タイミングパルス信号に同
期するリセットパルス信号に応じて前記カウンタ回路の
カウント初期値の初期設定を行わせるゲート回路とを備
える。
【０００７】
【作用】本発明のパルス監視回路では、カウンタ回路が
カウント初期値を外部から任意に設定することができ被
監視回路から出力される被監視パルス信号をカウントア
ップしフルカウントでキャリー信号を出力し、第１遅延
型フリップフロップ回路がカウンタ回路のキャリー信号
を被監視パルス信号の反転信号に応じて保持し、第２遅
延型フリップフロップ回路が第１遅延型フリップフロッ
プ回路の出力信号を被監視パルス信号のパルス間隔周期
時間の整数倍のパルス間隔周期時間を持つタイミングパ
ルス信号に応じて保持しその出力信号で被監視回路の動
作状態を表示し、ゲート回路が第１遅延型フリップフロ
ップ回路の出力信号がカウンタ回路のキャリー信号の保
持を示しかつ第２遅延型フリップフロップ回路の出力信
号が被監視回路の正常状態を表示するときにタイミング
パルス信号に同期するリセットパルス信号に応じてカウ
ンタ回路のカウント初期値の初期設定を行わせる。
カウント初期値を外部から任意に設定することができ被
監視回路から出力される被監視パルス信号をカウントア
ップしフルカウントでキャリー信号を出力し、第１遅延
型フリップフロップ回路がカウンタ回路のキャリー信号
を被監視パルス信号の反転信号に応じて保持し、第２遅
延型フリップフロップ回路が第１遅延型フリップフロッ
プ回路の出力信号を被監視パルス信号のパルス間隔周期
時間の整数倍のパルス間隔周期時間を持つタイミングパ
ルス信号に応じて保持しその出力信号で被監視回路の動
作状態を表示し、ゲート回路が第１遅延型フリップフロ
ップ回路の出力信号がカウンタ回路のキャリー信号の保
持を示しかつ第２遅延型フリップフロップ回路の出力信
号が被監視回路の正常状態を表示するときにタイミング
パルス信号に同期するリセットパルス信号に応じてカウ
ンタ回路のカウント初期値の初期設定を行わせる。
【０００８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００９】図２は、本発明の一実施例に係るパルス監
視回路３が配設された回路系を示す回路ブロック図であ
る。この回路系は、基準パルス信号Ｓ１を入力し被監視
パルス信号Ｓ２を出力する被監視回路１と、基準パルス
信号Ｓ１を入力しリセットパルス信号Ｓ３およびタイミ
ングパルス信号Ｓ４を出力するタイミングパルス発生回
路２と、被監視パルス信号Ｓ２，リセットパルス信号Ｓ
３およびタイミングパルス信号Ｓ４を入力し監視結果信
号Ｓ５を出力する本実施例のパルス監視回路３とから構
成されている。
視回路３が配設された回路系を示す回路ブロック図であ
る。この回路系は、基準パルス信号Ｓ１を入力し被監視
パルス信号Ｓ２を出力する被監視回路１と、基準パルス
信号Ｓ１を入力しリセットパルス信号Ｓ３およびタイミ
ングパルス信号Ｓ４を出力するタイミングパルス発生回
路２と、被監視パルス信号Ｓ２，リセットパルス信号Ｓ
３およびタイミングパルス信号Ｓ４を入力し監視結果信
号Ｓ５を出力する本実施例のパルス監視回路３とから構
成されている。
【００１０】図１は、本実施例のパルス監視回路３のさ
らに詳細な構成を示す回路ブロック図である。本実施例
のパルス監視回路３は、カウント初期値Ｓ６を外部から
任意に設定することができ被監視回路１から出力される
被監視パルス信号Ｓ２をタイミング入力端子Ｔで受けて
カウントアップを行いフルカウント（１５）のときにキ
ャリー出力端子ＣＲＹにキャリー信号Ｓ７を出力するカ
ウンタ回路４と、カウンタ回路４のキャリー信号Ｓ７を
データ入力端子Ｄに入力し被監視パルス信号Ｓ２の反転
信号をタイミング入力端子Ｔに入力して出力端子Ｑに出
力信号Ｓ８を出力する第１遅延型フリップフロップ回路
５と、第１遅延型フリップフロップ回路５の出力信号Ｓ
８をデータ入力端子Ｄに入力しタイミングパルス信号Ｓ
４をタイミング入力端子Ｔに入力して監視結果信号Ｓ５
を出力する第２遅延型フリップフロップ回路６と、被監
視パルス信号Ｓ２の反転信号を出力するインバータ７
と、リセットパルス信号Ｓ３，第１遅延型フリップフロ
ップ回路５の出力信号Ｓ８および第２遅延型フリップフ
ロップ回路６の監視結果信号Ｓ５の論理和を反転したロ
ード信号Ｓ９を出力するナンド回路でなるゲート回路８
とから構成されている。
らに詳細な構成を示す回路ブロック図である。本実施例
のパルス監視回路３は、カウント初期値Ｓ６を外部から
任意に設定することができ被監視回路１から出力される
被監視パルス信号Ｓ２をタイミング入力端子Ｔで受けて
カウントアップを行いフルカウント（１５）のときにキ
ャリー出力端子ＣＲＹにキャリー信号Ｓ７を出力するカ
ウンタ回路４と、カウンタ回路４のキャリー信号Ｓ７を
データ入力端子Ｄに入力し被監視パルス信号Ｓ２の反転
信号をタイミング入力端子Ｔに入力して出力端子Ｑに出
力信号Ｓ８を出力する第１遅延型フリップフロップ回路
５と、第１遅延型フリップフロップ回路５の出力信号Ｓ
８をデータ入力端子Ｄに入力しタイミングパルス信号Ｓ
４をタイミング入力端子Ｔに入力して監視結果信号Ｓ５
を出力する第２遅延型フリップフロップ回路６と、被監
視パルス信号Ｓ２の反転信号を出力するインバータ７
と、リセットパルス信号Ｓ３，第１遅延型フリップフロ
ップ回路５の出力信号Ｓ８および第２遅延型フリップフ
ロップ回路６の監視結果信号Ｓ５の論理和を反転したロ
ード信号Ｓ９を出力するナンド回路でなるゲート回路８
とから構成されている。
【００１１】カウンタ回路４は、１６進のカウンタ回路
であり、フルカウント（１５）でキャリー出力端子ＣＲ
Ｙに“Ｈ”レベルのキャリー信号Ｓ７を出力する。ま
た、カウンタ回路４は、ロード端子ＬＯＡＤに“Ｌ”レ
ベルのロード信号Ｓ９が入力されると、データ入力端子
Ｄ１〜Ｄ４からカウント初期値Ｓ６を読み込んで設定す
る。カウント初期値Ｓ６は、カウンタ回路４のカウント
値を初期設定する値であり、被監視回路１に応じて随時
変更可能である。
であり、フルカウント（１５）でキャリー出力端子ＣＲ
Ｙに“Ｈ”レベルのキャリー信号Ｓ７を出力する。ま
た、カウンタ回路４は、ロード端子ＬＯＡＤに“Ｌ”レ
ベルのロード信号Ｓ９が入力されると、データ入力端子
Ｄ１〜Ｄ４からカウント初期値Ｓ６を読み込んで設定す
る。カウント初期値Ｓ６は、カウンタ回路４のカウント
値を初期設定する値であり、被監視回路１に応じて随時
変更可能である。
【００１２】次に、このように構成された本実施例のパ
ルス監視回路３の動作について、図３〜図５のタイミン
グチャートを参照しながら説明する。
ルス監視回路３の動作について、図３〜図５のタイミン
グチャートを参照しながら説明する。
【００１３】（１） カウント初期値Ｓ６が８”１００
０”（” ”内は２進数を示す。以下同様）でかつ被監
視回路１が正常状態の場合（図３参照）
０”（” ”内は２進数を示す。以下同様）でかつ被監
視回路１が正常状態の場合（図３参照）
【００１４】被監視回路１が正常に動作し一定のパルス
間隔周期時間で被監視パルス信号Ｓ２を出力していれ
ば、被監視パルス信号Ｓ２がカウンタ回路４のタイミン
グ入力端子Ｔに順次入力される。また、被監視パルス信
号Ｓ２のパルス間隔周期時間の８倍のパルス間隔周期時
間を持つタイミングパルス信号Ｓ４が第２遅延型フリッ
プフロップ回路６のタイミング入力端子Ｔに入力され
る。さらに、タイミングパルス信号Ｓ４の立上りに同期
するリセットパルス信号Ｓ３がゲート回路８に入力され
る。なお、リセットパルス信号Ｓ３およびタイミングパ
ルス信号Ｓ４は、被監視回路１の正常または異常に関係
なしにタイミングパルス発生回路２から必ず出力される
ものとする（以下同様）。
間隔周期時間で被監視パルス信号Ｓ２を出力していれ
ば、被監視パルス信号Ｓ２がカウンタ回路４のタイミン
グ入力端子Ｔに順次入力される。また、被監視パルス信
号Ｓ２のパルス間隔周期時間の８倍のパルス間隔周期時
間を持つタイミングパルス信号Ｓ４が第２遅延型フリッ
プフロップ回路６のタイミング入力端子Ｔに入力され
る。さらに、タイミングパルス信号Ｓ４の立上りに同期
するリセットパルス信号Ｓ３がゲート回路８に入力され
る。なお、リセットパルス信号Ｓ３およびタイミングパ
ルス信号Ｓ４は、被監視回路１の正常または異常に関係
なしにタイミングパルス発生回路２から必ず出力される
ものとする（以下同様）。
【００１５】カウンタ回路４は、タイミング入力端子Ｔ
に被監視パルス信号Ｓ２が入力されると、これをカウン
トアップして、フルカウント（１５）になるとキャリー
出力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出
力する。
に被監視パルス信号Ｓ２が入力されると、これをカウン
トアップして、フルカウント（１５）になるとキャリー
出力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出
力する。
【００１６】第１遅延型フリップフロップ回路５は、カ
ウンタ回路４からデータ入力端子Ｄに“Ｈ”レベルのキ
ャリー信号Ｓ７が入力されると、タイミング入力端子Ｔ
に入力される被監視パルス信号Ｓ２の反転信号が“Ｈ”
レベルになるのに同期してキャリー信号Ｓ７の“Ｈ”レ
ベルを保持し、出力端子Ｑに“Ｈ”レベルの出力信号Ｓ
８を出力する。
ウンタ回路４からデータ入力端子Ｄに“Ｈ”レベルのキ
ャリー信号Ｓ７が入力されると、タイミング入力端子Ｔ
に入力される被監視パルス信号Ｓ２の反転信号が“Ｈ”
レベルになるのに同期してキャリー信号Ｓ７の“Ｈ”レ
ベルを保持し、出力端子Ｑに“Ｈ”レベルの出力信号Ｓ
８を出力する。
【００１７】第２遅延型フリップフロップ回路６は、第
１遅延型フリップフロップ回路５からデータ入力端子Ｄ
に“Ｈ”レベルの出力信号Ｓ８が入力されると、タイミ
ング入力端子Ｔに入力されるタイミングパルス信号Ｓ４
が“Ｈ”レベルになるのに同期して出力信号Ｓ８の
“Ｈ”レベルを保持し、出力端子Ｑに“Ｈ”レベルの監
視結果信号Ｓ５を出力する。“Ｈ”レベルの監視結果信
号Ｓ５は、被監視回路１が動作して被監視パルス信号Ｓ
２が正常に出力されていることを表示する。
１遅延型フリップフロップ回路５からデータ入力端子Ｄ
に“Ｈ”レベルの出力信号Ｓ８が入力されると、タイミ
ング入力端子Ｔに入力されるタイミングパルス信号Ｓ４
が“Ｈ”レベルになるのに同期して出力信号Ｓ８の
“Ｈ”レベルを保持し、出力端子Ｑに“Ｈ”レベルの監
視結果信号Ｓ５を出力する。“Ｈ”レベルの監視結果信
号Ｓ５は、被監視回路１が動作して被監視パルス信号Ｓ
２が正常に出力されていることを表示する。
【００１８】また、出力信号Ｓ８および監視結果信号Ｓ
５が“Ｈ”レベルになったときに、リセットパルス信号
Ｓ３が“Ｈ”レベルになると、ゲート回路８は、“Ｌ”
レベルのロード信号Ｓ９を出力する。
５が“Ｈ”レベルになったときに、リセットパルス信号
Ｓ３が“Ｈ”レベルになると、ゲート回路８は、“Ｌ”
レベルのロード信号Ｓ９を出力する。
【００１９】カウンタ回路１は、ロード端子ＬＯＡＤに
“Ｌ”レベルのロード信号Ｓ９が入力されると、カウン
ト初期値Ｓ６をデータ入力端子Ｄ１〜Ｄ４から入力しカ
ウント値をカウント初期値Ｓ６に初期設定する。
“Ｌ”レベルのロード信号Ｓ９が入力されると、カウン
ト初期値Ｓ６をデータ入力端子Ｄ１〜Ｄ４から入力しカ
ウント値をカウント初期値Ｓ６に初期設定する。
【００２０】（２） カウント初期値Ｓ６が８”１００
０”でかつ被監視回路１に異常状態が発生した場合（図
４参照）
０”でかつ被監視回路１に異常状態が発生した場合（図
４参照）
【００２１】被監視回路１に障害などの異常状態が発生
すると、被監視回路１からの被監視パルス信号Ｓ２の出
力が停止し、カウンタ回路４のタイミング入力端子Ｔに
被監視パルス信号Ｓ２が入力されなくる。このため、カ
ウンタ回路４は、カウントアップを停止し、キャリー出
力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出力
しなくなる。
すると、被監視回路１からの被監視パルス信号Ｓ２の出
力が停止し、カウンタ回路４のタイミング入力端子Ｔに
被監視パルス信号Ｓ２が入力されなくる。このため、カ
ウンタ回路４は、カウントアップを停止し、キャリー出
力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出力
しなくなる。
【００２２】したがって、第１遅延型フリップフロップ
回路５も“Ｈ”レベルの出力信号Ｓ８を出力しなくな
り、タイミングパルス信号Ｓ４が“Ｈ”レベルになった
ときに第２遅延型フリップフロップ回路６の監視結果信
号Ｓ５が“Ｌ”レベルとなって、被監視回路１に異常状
態が発生したことを表示する。
回路５も“Ｈ”レベルの出力信号Ｓ８を出力しなくな
り、タイミングパルス信号Ｓ４が“Ｈ”レベルになった
ときに第２遅延型フリップフロップ回路６の監視結果信
号Ｓ５が“Ｌ”レベルとなって、被監視回路１に異常状
態が発生したことを表示する。
【００２３】なお、被監視回路１の異常状態が解消され
て再び被監視パルス信号Ｓ２が出力されるようになった
場合には、カウンタ回路４が動作を再開するので、第１
遅延型フリップフロップ回路５の出力信号Ｓ８および第
２遅延型フリップフロップ回路６の監視結果信号Ｓ５も
後に正常状態を示す“Ｈ”レベルに自動的に復帰する。
て再び被監視パルス信号Ｓ２が出力されるようになった
場合には、カウンタ回路４が動作を再開するので、第１
遅延型フリップフロップ回路５の出力信号Ｓ８および第
２遅延型フリップフロップ回路６の監視結果信号Ｓ５も
後に正常状態を示す“Ｈ”レベルに自動的に復帰する。
【００２４】（３） カウント初期値Ｓ６が１２”１１
００”でかつ被監視回路１が正常状態の場合（図５参
照）
００”でかつ被監視回路１が正常状態の場合（図５参
照）
【００２５】被監視回路１が正常に動作し一定のパルス
間隔周期時間で被監視パルス信号Ｓ２を出力していれ
ば、被監視パルス信号Ｓ２がカウンタ回路４のタイミン
グ入力端子Ｔに順次入力される。また、被監視パルス信
号Ｓ２のパルス間隔周期時間の４倍のパルス間隔周期時
間を持つタイミングパルス信号Ｓ４が第２遅延型フリッ
プフロップ回路６のタイミング入力端子Ｔに入力され
る。さらに、タイミングパルス信号Ｓ４の立上りに同期
するリセットパルス信号Ｓ３がゲート回路８に入力され
る。
間隔周期時間で被監視パルス信号Ｓ２を出力していれ
ば、被監視パルス信号Ｓ２がカウンタ回路４のタイミン
グ入力端子Ｔに順次入力される。また、被監視パルス信
号Ｓ２のパルス間隔周期時間の４倍のパルス間隔周期時
間を持つタイミングパルス信号Ｓ４が第２遅延型フリッ
プフロップ回路６のタイミング入力端子Ｔに入力され
る。さらに、タイミングパルス信号Ｓ４の立上りに同期
するリセットパルス信号Ｓ３がゲート回路８に入力され
る。
【００２６】カウンタ回路４は、タイミング入力端子Ｔ
に被監視パルス信号Ｓ２が入力されると、これをカウン
トアップして、フルカウント（１５）になるとキャリー
出力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出
力する。
に被監視パルス信号Ｓ２が入力されると、これをカウン
トアップして、フルカウント（１５）になるとキャリー
出力端子ＣＲＹに“Ｈ”レベルのキャリー信号Ｓ７を出
力する。
【００２７】第１遅延型フリップフロップ回路５は、カ
ウンタ回路４からデータ入力端子Ｄに“Ｈ”レベルのキ
ャリー信号Ｓ７が入力されると、タイミング入力端子Ｔ
に入力される被監視パルス信号Ｓ２の反転信号が“Ｈ”
レベルになるのに同期してキャリー信号Ｓ７の“Ｈ”レ
ベルを保持し、出力端子Ｑに“Ｈ”レベルの出力信号Ｓ
８を出力する。
ウンタ回路４からデータ入力端子Ｄに“Ｈ”レベルのキ
ャリー信号Ｓ７が入力されると、タイミング入力端子Ｔ
に入力される被監視パルス信号Ｓ２の反転信号が“Ｈ”
レベルになるのに同期してキャリー信号Ｓ７の“Ｈ”レ
ベルを保持し、出力端子Ｑに“Ｈ”レベルの出力信号Ｓ
８を出力する。
【００２８】第２遅延型フリップフロップ回路６は、第
１遅延型フリップフロップ回路５からデータ入力端子Ｄ
に“Ｈ”レベルの出力信号Ｓ８が入力されると、タイミ
ング入力端子Ｔに入力されるタイミングパルス信号Ｓ４
が“Ｈ”レベルになるのに同期して出力信号Ｓ８の
“Ｈ”レベルを保持し、出力端子Ｑに“Ｈ”レベルの監
視結果信号Ｓ５を出力する。“Ｈ”レベルの監視結果信
号Ｓ５は、被監視回路１が動作して被監視パルス信号Ｓ
２が正常に出力されていることを表示する。
１遅延型フリップフロップ回路５からデータ入力端子Ｄ
に“Ｈ”レベルの出力信号Ｓ８が入力されると、タイミ
ング入力端子Ｔに入力されるタイミングパルス信号Ｓ４
が“Ｈ”レベルになるのに同期して出力信号Ｓ８の
“Ｈ”レベルを保持し、出力端子Ｑに“Ｈ”レベルの監
視結果信号Ｓ５を出力する。“Ｈ”レベルの監視結果信
号Ｓ５は、被監視回路１が動作して被監視パルス信号Ｓ
２が正常に出力されていることを表示する。
【００２９】また、出力信号Ｓ８および監視結果信号Ｓ
５が“Ｈ”レベルになったときに、リセットパルス信号
Ｓ３が“Ｈ”レベルになると、ゲート回路８は、“Ｌ”
レベルのロード信号Ｓ９を出力する。
５が“Ｈ”レベルになったときに、リセットパルス信号
Ｓ３が“Ｈ”レベルになると、ゲート回路８は、“Ｌ”
レベルのロード信号Ｓ９を出力する。
【００３０】カウンタ回路１は、ロード端子ＬＯＡＤに
“Ｌ”レベルのロード信号Ｓ９が入力されると、カウン
ト初期値Ｓ６をデータ入力端子Ｄ１〜Ｄ４から入力しカ
ウント値をカウント初期値Ｓ６に初期設定する。
“Ｌ”レベルのロード信号Ｓ９が入力されると、カウン
ト初期値Ｓ６をデータ入力端子Ｄ１〜Ｄ４から入力しカ
ウント値をカウント初期値Ｓ６に初期設定する。
【００３１】なお、カウント初期値Ｓ６が１２”１１０
０”でかつ被監視回路１に異常状態が発生した場合につ
いては、カウント初期値Ｓ６が８”１０００”でかつ被
監視回路１に異常状態が発生した場合とほぼ同様の動作
になるので、詳しい説明を省略する。
０”でかつ被監視回路１に異常状態が発生した場合につ
いては、カウント初期値Ｓ６が８”１０００”でかつ被
監視回路１に異常状態が発生した場合とほぼ同様の動作
になるので、詳しい説明を省略する。
【００３２】
【発明の効果】以上説明したように本発明は、カウンタ
回路，第１遅延型フリップフロップ回路，第２遅延型フ
リップフロップ回路およびゲート回路を設けたことによ
り、カウンタ回路のカウント初期値を変更させることに
よって、パルス間隔周期時間が異なる被監視パルス信号
を出力する被監視回路の動作監視を同じ構成でかつ少な
い実装スペースで行うことができるという効果を有す
る。
回路，第１遅延型フリップフロップ回路，第２遅延型フ
リップフロップ回路およびゲート回路を設けたことによ
り、カウンタ回路のカウント初期値を変更させることに
よって、パルス間隔周期時間が異なる被監視パルス信号
を出力する被監視回路の動作監視を同じ構成でかつ少な
い実装スペースで行うことができるという効果を有す
る。
【図１】本発明の一実施例に係るパルス監視回路の構成
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】本実施例のパルス監視回路が配設された回路系
を示す回路ブロック図である。
を示す回路ブロック図である。
【図３】本実施例のパルス監視回路の正常状態での動作
の一例を示すタイミングチャートである。
の一例を示すタイミングチャートである。
【図４】本実施例のパルス監視回路の異常状態での動作
の一例を示すタイミングチャートである。
の一例を示すタイミングチャートである。
【図５】本実施例のパルス監視回路の正常状態での動作
の他の例を示すタイミングチャートである。
の他の例を示すタイミングチャートである。
１ 被監視回路 ２ タイミングパルス発生回路 ３ パルス監視回路 ４ カウンタ回路 ５ 第１遅延型フリップフロップ回路 ６ 第２遅延型フリップフロップ回路 ７ インバータ ８ ゲート回路 Ｓ１ 基準パルス信号 Ｓ２ 被監視パルス信号 Ｓ３ リセットパルス信号 Ｓ４ タイミングパルス信号 Ｓ５ 監視結果信号 Ｓ６ カウント初期値 Ｓ７ キャリー信号 Ｓ８ 出力信号 Ｓ９ ロード信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 5/19
Claims (1)
- 【請求項１】 カウント初期値を外部から任意に設定す
ることができ被監視回路から出力される被監視パルス信
号をカウントアップしフルカウントでキャリー信号を出
力するカウンタ回路と、 このカウンタ回路のキャリー信号を被監視パルス信号の
反転信号に応じて保持する第１遅延型フリップフロップ
回路と、 この第１遅延型フリップフロップ回路の出力信号を被監
視パルス信号のパルス間隔周期時間の整数倍のパルス間
隔周期時間を持つタイミングパルス信号に応じて保持し
その出力信号で被監視回路の動作状態を表示する第２遅
延型フリップフロップ回路と、前記 第１遅延型フリップフロップ回路の出力信号が前記
カウンタ回路のキャリー信号の保持を示しかつ前記第２
遅延型フリップフロップ回路の出力信号が被監視回路の
正常状態を表示するときに前記タイミングパルス信号に
同期するリセットパルス信号に応じて前記カウンタ回路
のカウント初期値の初期設定を行わせるゲート回路とを
備えることを特徴とするパルス監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26088892A JP3149995B2 (ja) | 1992-09-03 | 1992-09-03 | パルス監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26088892A JP3149995B2 (ja) | 1992-09-03 | 1992-09-03 | パルス監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685630A JPH0685630A (ja) | 1994-03-25 |
| JP3149995B2 true JP3149995B2 (ja) | 2001-03-26 |
Family
ID=17354148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26088892A Expired - Fee Related JP3149995B2 (ja) | 1992-09-03 | 1992-09-03 | パルス監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149995B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302330B1 (ko) * | 1999-09-08 | 2001-11-07 | 서평원 | 카운터의 프레임 펄스 공급 장치 |
| TWI489245B (zh) * | 2012-12-04 | 2015-06-21 | Univ Nat Cheng Kung | 具有能預測因製程與環境變異所造成時序錯誤的嵌入式脈衝時序電路系統 |
-
1992
- 1992-09-03 JP JP26088892A patent/JP3149995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685630A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3149995B2 (ja) | パルス監視回路 | |
| JPH06311127A (ja) | ディジタルデータ調停装置 | |
| JP2000315147A (ja) | データ速度変換回路 | |
| JPH08102658A (ja) | ロード機能付きカウンタ回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| SU1767520A1 (ru) | Устройство дл отображени графической информации | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH05322991A (ja) | フリップフロップ回路 | |
| JP2827679B2 (ja) | 半導体装置 | |
| KR100203407B1 (ko) | 리세트 신호 필터링 회로 | |
| JP3116679B2 (ja) | 並列直列変換方法及び並列直列変換回路 | |
| JPH0411388Y2 (ja) | ||
| JPS6329226B2 (ja) | ||
| JPS58171176A (ja) | 静止画伝送装置用カメラ切換器 | |
| JP3012526B2 (ja) | 制御信号保持回路 | |
| JPH0474033A (ja) | エラー挿入回路 | |
| JP3231148B2 (ja) | デジタルタイマ装置および方法 | |
| JP3134354B2 (ja) | 動作モード設定装置 | |
| JPH06101673B2 (ja) | フリップフロップ回路 | |
| JPS6213697B2 (ja) | ||
| JP2748401B2 (ja) | 誤りパルス計数回路 | |
| KR940002522B1 (ko) | 디지탈 분주 확인 회로 | |
| JPH03132110A (ja) | タイマ故障検出回路 | |
| JPH08249213A (ja) | 多重タイマ装置 | |
| KR960003488A (ko) | 전전자 교환기에서 동일한 프레임 딜레이를 갖는 타임 스위치 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |