JP3154100B2 - 液晶画像表示装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、透光部を有する液
晶画像表示装置の製造方法に関する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコンオンインシュレーター（ＳＯＩ）技術とし
て広く知られ、通常のＳｉ集積回路を作製するバルクＳ
ｉ基体では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。即ち、ＳＯＩ技術を利用することで、 ．誘電体分離が容易で高集積化が可能、 ．対放射線耐性に優れている、 ．浮遊容量が低減され高速化が可能、 ．ウエル工程が省略できる、 ．ラッチアップを防止できる、 ．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、Ｓｐｅｃｉａｌ Ｉｓｓｕｅ：“Ｓｉｎｇｌｅ−
ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ ｏｎ ｎｏｎ−ｓｉ
ｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒｓ”；
ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊｏｕｒ
ｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ
ｕｍｅ ６３，ｎｏ ３，ｐｐ４２９〜５９０（１９８
３）．にまとめられている。

【０００４】また、古くは、単結晶サファイア基体上
に、ＳｉをＣＶＤ法（化学気相法）で、ヘテロエピタキ
シーさせて形成するＳＯＳ（シリコンオンサファイア）
が知られており、最も成熟したＳＯＩ技術として一応の
成功を収めはしたが、Ｓｉ層と下地サファイア基体界面
の格子不整合により大量の結晶欠陥、サファイア基体か
らのアルミニュームのＳｉ層への混入、そして何よりも
基体の高価格と大面積化への遅れにより、その応用の広
がりが妨げられている。比較的近年には、サファイア基
体を使用せずにＳＯＩ構造を実現しようという試みが行
なわれている。この試みは、次の二つに大別される。 （１）Ｓｉ単結晶基体を表面酸化後に、窓を開けてＳｉ
基体を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ₂ 上へ単結晶Ｓｉ
層を形成する技術。 （２）Ｓｉ単結晶基体そのものの表面を活性層として使
用し、その下部にＳｉＯ₂ を形成する技術。

【０００５】上記（１）を実現する手段として、ＣＶＤ
法により、直接、単結晶層Ｓｉを横方向エピタキシャル
成長させる方法、非晶質Ｓｉを堆積して、熱処理により
固相横方向エピタキシャル成長させる方法、非晶質或い
は、多結晶Ｓｉ層に電子線、レーザー光等のエネルギー
ビームを収束して照射し、溶融再結晶により単結晶層を
ＳｉＯ₂ 上に成長させる方法、そして、棒状ヒーターに
より帯状に溶融領域を走査する方法（Ｚｏｎｅ ｍｅｌ
ｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）が知
られている。これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。例えば、ＣＶＤ法は平坦薄膜化するには、犠牲酸化
が必要となり、固相成長法ではその結晶性が悪い。ま
た、ビームアニール法では、収束ビーム走査による処理
時間と、ビームの重なり具合、焦点調整などの制御性に
問題がある。このうち、Ｚｏｎｅ Ｍｅｌｔｉｎｇ Ｒ
ｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がもっとも成熟し
ており、比較的大規模な集積回路も試作されてはいる
が、依然として、亜粒界等の結晶欠陥は、多数残留して
おり、少数キャリヤーデバイスを作成するにいたってい
ない。また、何れの方法もＳｉ基体を必要とするためガ
ラスのような透明な非晶質絶縁物基体上に良質な単結晶
Ｓｉ層は得られない。

【０００６】上記（２）の方法であるＳｉ基体をエピタ
キシャル成長の種子として用いない方法においては、次
の３種類の方法が挙げられる。

【０００７】．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基体に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基体と同じ程厚く堆積した後、Ｓｉ基
体の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する方
法である。この方法においては、結晶性は、良好である
が、多結晶Ｓｉを数百μｍも厚く堆積する工程と、単結
晶Ｓｉ基体を裏面より研磨して分離したＳｉ活性層のみ
を残す工程とを要するために、制御性及び生産性の点か
ら問題がある。

【０００８】．サイモックス（ＳＩＭＯＸ：Ｓｅｐｅ
ｒａｔｉｏｎ ｂｙ ｉｏｎ ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基体中に酸素のイオ
ン注入によりＳｉＯ₂ 層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した方法で
ある。しかしながら、ＳｉＯ₂ 層形成をするためには、
酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入する必
要があり、その注入時間は長大であり、生産性は高いと
はいえず、また、ウエハーコストは高い。更に、結晶欠
陥は多く残存し、工業的に見て、少数キャリヤーデバイ
スを作製できる充分な品質に至っていない。

【０００９】．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法である。この方法は、Ｐ
型Ｓｉ単結晶基体表面にＮ型Ｓｉ層をプロトンイオン注
入（イマイ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖ
ｏｌ ６３，５４７（１９８３））、もしくは、エピタ
キシャル成長とパターニングによって島状に形成し、表
面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によ
りＰ型のＳｉ基体のみを多孔質化したのち、増速酸化に
よりＮ型Ｓｉ島を誘電体分離する方法である。本方法で
は、分離されているＳｉ領域は、デバイス工程のまえに
決定されており、デバイス設計の自由度を制限する場合
があるという問題点がある。

【００１０】ところで、透光性基体上に半導体素子を形
成することは、光受光素子であるコンタクトセンサー、
投影型液晶画像表示装置を構成するうえにおいて重要で
ある。更に、センサーや表示装置の画素（絵素）をより
一層、高密度化、高解像度化、高精細化するには、高性
能な駆動素子が必要となる。また、画素を切り替えるス
イッチング素子とその駆動回路及び周辺回路の端子数は
膨大なものとなり、両者を別々に作成して後の相互の接
続はもはや機械的な接続では不可能な密度となる。その
結果、上記半導体素子、及び周辺駆動回路は同一の基体
内に同一のプロセスを経ることにより、作成されること
が望ましく、その相互間の接続は、通常の集積回路内で
行われているように導電性薄膜のパターニングによって
成されるべきものであり、そのことにより初めて、高密
度実装が可能となるのである。さらに作成されるべき製
品の高性能化という必然的な工業的要請から透光性基体
上に設けられる素子としても優れた結晶性を有する単結
晶層を用いて作成されることが必要となる。

【００１１】しかしながら、ガラスに代表される透光性
基体上には一般には、その結晶構造の無秩序性を反映し
て、非晶質か、良くて、多結晶層しか形成されず、その
欠陥の多い結晶構造に、要求される或いは今後要求され
るに十分な性能を持った駆動素子を作成することは困難
であった。それは、基体の結晶構造が非晶質であること
によっており、単にＳｉ層を堆積しても、良質な単結晶
層は得られない。Ｓｉ単結晶基体を用いる前述した何れ
の方法を用いても光透過性基体上に良質な単結晶層を得
るという目的には不適当である。

【００１２】尚、ガラスに代表される透光性基体とＳｉ
基体との貼り合わせ、及び研磨によるＳｉの薄膜化によ
り、透光性基体上に単結晶薄膜Ｓｉを作成しようとする
試み（阿部、桑原、中里、内山、吉沢、電子情報通信学
会技術研究報告、ＳＤＭ９０−１５６、７７（１９９
０））は有るが、両者の熱膨張係数の差が１桁も有るた
め、成功した例はない。

【００１３】従って従来より、フラットパネルディスプ
レイとして、或いは、プロジェクションテレビとして商
品化されてきたアクティブマトリクス素子を設けた液晶
表示装置は、ガラス基板上にアモルファス又は多結晶の
Ｓｉ半導体層を形成して薄膜トランジスタ（ＴＦＴ）と
したものを用いていた。

【００１４】図１に、従来用いられてきたアクティブマ
トリクス型液晶表示装置を説明する為の模式図を示し
た。１は画素スイッチ、５は液晶画素、６は透明基板、
２はバッファ部、３は水平シフトレジスタ部、４は垂直
シフトレジスタ部、である。テレビの輝度信号や音声信
号は、ある帯域に圧縮され、その周波数に追随できる駆
動能力を持った水平シフトレジスタ３によって駆動して
いるバッファ部２に送られる。次に、垂直シフトレジス
タ４によって画素スイッチ１がＯＮしている期間に液晶
に信号が転送される。

【００１５】各回路に要求される性能は、高品位テレビ
を念頭に考えるとフレーム周波数６０Ｈｚ、走査線本数
約１０００本、水平走査期間約３０μｓｅｃ（有効走査
期間２７μｓｅｃ）、水平画素数約１５００個、とする
と、テレビ信号は、約４５ＭＨｚの周波数でバッファ部
に転送されてくる。また、走査線１本当りの信号転送に
許される期間は、１〜２μｓｅｃとなる。従って、各要
素回路に要求される性能としては、水平シフトレジス
タの駆動能力は、４５ＭＨｚ以上。垂直シフトレジス
タの駆動能力は、５００ｋＨｚ以上。水平シフトレジ
スタで駆動され、テレビ信号をバッファ部に転送するト
ランスファスイッチの駆動能力は、４５ＭＨｚ以上。
画素スイッチの駆動能力は、５００ｋＨｚ以上。とな
る。ここで言う駆動能力とは、液晶画素にある階調数Ｎ
を出そうとした場合、液晶の最大又は最少の透過率を与
える電圧をＶｍ、Ｖ−Ｔ（電圧−透過率）曲線から得ら
れる液晶の閾値電圧をＶｔとすると、上記期間内に、 Ｖｍ−（Ｖｍ−Ｖｔ）／Ｎ［Ｖ］ 以上の電圧が転送されることを意味する。

【００１６】これから明らかなように、画素スイッチ、
及び、垂直シフトレジスタは、比較的駆動能力が小さく
ても良いが、水平シフトレジスタ、及びバッファ部は、
高速の駆動を必要とされる。このため、現状の液晶表示
素子では、画素スイッチや垂直シフトレジスタは、ガラ
ス基板上に堆積された多結晶ＳｉやアモルファスＳｉＴ
ＦＴで液晶とモノリシックに形成し、その他の周辺回路
は、ＩＣチップを外から実装することで対応している。

【００１７】この場合に明るい表示画像を得る為には液
晶画素部を透過する光の光量を上げなければならない。
一方、ＩＣチップを実装する為にガラス基板はある値以
上の強度をもたなければならず、その厚みが大きいもの
を利用していた。よって、透過光量を十分に上げ且つ厚
いガラス基板を用いることは製造コストも高くする原因
となっていた。本発明者らの知見によれば、液晶画素部
の下の基体の透明部分は薄く高光透過率とし、且つ十分
な機械的強度を有することが必要であることが判明し
た。

【００１８】しかも、このような構成は、液晶画像表示
装置に限らず、密着型イメージセンサやＸ線マスク又は
ビューファインダー、圧力センサ、マイクロメカニクス
等の半導体光学部材にも応用可能であることも、判明し
たのである。

【００１９】一方で、多結晶シリコンＴＦＴによって、
周辺回路までモノリシックに形成しようとする試みはな
されているが、個々のＴＦＴの駆動能力が小さいため、
トランジスタサイズを大きくしたり、回路上複雑な工夫
が必要である。

【００２０】

【発明が解決しようとする課題】表示装置の画素（絵
素）をより一層、高密度化、高解像度化、高精細化する
には、高性能な駆動素子が必要となる。また、画素を切
り替えるスイッチング素子とその駆動回路及び周辺回路
の端子数は膨大なものとなり、前述したように両者を別
々に作成した後の相互の接続は、もはや機械的な接続
（ワイヤーボンデング、バンプ接続等）では不可能な密
度となる。その結果、上記半導体素子及び、周辺駆動回
路は同一の基板内に同一のプロセスを経ることにより、
作成されることが望ましく、その相互間の接続は、通常
の集積回路工程で行なわれているように導電性薄膜のパ
ターニングによってなされるべきものであり、そのこと
により初めて、高密度実装が可能となるのである。さら
に作成されるべき製品の高性能化という必然的な工業的
要請から透光性基板上に設けられる素子としても最も優
れた結晶性を有する単結晶層を用いて作成されることが
必要となる。

【００２１】従って、非晶質Ｓｉや、多結晶Ｓｉではそ
の欠陥の多い結晶構造ゆえに要求される或いは今後要求
されるに十分な性能を持った駆動素子を作成することは
非常に困難である。

【００２２】そして、本発明者らは、上述した基体の技
術的課題とは別に、高性能な液晶画像表示装置を得る為
には、液晶画素部のスイッチング素子の構成と、周辺回
路の半導体素子の構成とを新たな観点から設計しなけれ
ばならないことに気づいたのである。

【００２３】

【課題を解決するための手段】本発明は、基体と該基体
上に形成された液晶画素部とを有し、前記基体における
前記液晶画素部の下方の部分が透光性である液晶画像表
示装置の製造方法において、多孔質化された第１の基体
上に形成された単結晶半導体層を、透光性絶縁層を介し
て、非透光性の第２の基体に貼り合わせ、前記第１の基
体をエッチングを含む処理により除去し、前記第２の基
体の前記透光性絶縁層上に前記液晶画素部を形成した
後、前記液晶画素部の下方にある前記第２の基体の一部
を、前記単結晶半導体層が形成されていない面側から除
去することにより透光部を形成して、前記液晶画素部に
光入射可能とした液晶画像表示装置の製造方法である。

【００２４】

【００２５】本発明によれば、経済性に優れて、大面積
に渡り均一平坦な、極めて優れた結晶性を有するＳｉ単
結晶基板を用い、半導体能動素子を欠陥の著しく少ない
Ｓｉ単結晶層上に作成することにより、上記半導体素子
の浮遊容量が低減し、高速動作が可能で、ラッチアップ
現象等のない、耐放射線特性の優れた素子及び回路を液
晶画像表示画素と同一基板上に集積した高性能な装置が
提供できる。

【００２６】更に、本発明による液晶画像表示装置にお
ける可視光領域の光に関して非透過性の基板は厚みが約
６００μｍと厚いため、液晶画素部の下方を精度良く除
去するには工夫がいる。後述するように、基板除去後の
斜面とメンブレンのなす角は５５°〜９０°であること
が好ましく、９０°であることがより好ましい。更に、
メンブレンに達した時点で確実に該基板の除去が終了す
ることが好ましいが、本発明では該基板として異方性エ
ッチング特性を有する基板を使用しているため、５５°
以上の角度で精度良い除去が可能となる。

【００２７】

【発明の実施の形態】以下、本発明の実施態様例を図面
を参照しながら詳述する。

【００２８】図２は、本発明の液晶画像表示装置の製造
方法の一実施形態の工程を模式的に示した模式図であ
る。図２（ａ）において、基板７は非透光性基板、８は
透光性絶縁層、９は半導体単結晶層である。この基板構
造はＳＯＩ構造として広く知られており、２枚の半導体
基板を絶縁物層を介して貼り合せ、片方の基板を薄層化
するもので、絶縁層を自由に選択できるという点におい
て適している。図２（ａ）に示されたＳＯＩ基板に公知
の集積回路プロセス技術を用いて、図２（ｂ）に示され
るように液晶画像表示装置に必要な各半導体能動素子で
ある、画素スイッチング素子１０及び、駆動回路１１、
周辺回路１２を作成する。そののちに、図２（ｃ）にあ
るように、カバーガラス１５と封止材１３を用いて、液
晶１４を封入する。この液晶部分には、配向膜、対向電
極、フィルター、偏光板等が必要であることはいうまで
もないが、これらは公知の技術事項であるのでここでは
省略する。このままでは、基板は可視光に対して透過で
はないので、光源を基板の裏に配置した投射型表示装置
としては使用されない。そこで、最後に図２（ｄ）に示
したように液晶画素部の下方１６にあたる非透光性基板
７を裏面より、透光性絶縁層８まで除去して実質的に光
透過にし、投射型液晶画像表示装置を作成する。機械的
強度或いは、信頼性向上要請から部分的に除去した領域
１６を透明性樹脂、スピンオングラス等で充填すること
も可能である。

【００２９】更に、本発明の液晶画像表示装置は、非透
光性基板を除去することにより得られる透光領域にＳｉ
Ｎ_x 絶縁層を少なくとも設けて、該透光領域の機械的強
度を補強し、信頼性を向上させることが好ましい。

【００３０】ＳｉＮ_x 絶縁層の形成方法はスパッタ或い
は、減圧ＣＶＤ、プラズマＣＶＤ法が挙げられるが、制
御性の面から減圧ＣＶＤ法が好ましい。膜構成として
は、デバイスの上層膜（保護膜）に設けても、層間絶縁
膜（配線間膜）に設けても下地絶縁膜に設けてもよく、
また、これらの複数部分に設けてもよい。更に、ＳｉＮ
_x 絶縁層の膜厚及びパターニングにより強度をコントロ
ールすることも可能である。

【００３１】図３は、本発明の液晶画像表示装置の製造
方法の他の実施形態の工程を模式的に示した模式図であ
る。本例は、図３（ａ）〜（ｃ）は図２（ａ）〜（ｃ）
と同じ工程であり、図３（ｄ）に示したように、液晶画
素部の下方１６にあたる非透光性基板７を裏面より、透
光性絶縁層８まで除去して実質的に光透過にした後、更
に、補強層として該透光領域に裏面よりＳｉＮ_x 絶縁層
１７を形成し、投射型液晶画像表示装置を作成する。

【００３２】また、上述した表示装置においては、スイ
ッチング素子１０の半導体活性層の層厚を、駆動回路１
１を含む周辺回路１２の半導体活性層の層厚より薄くす
ることにより高性能な装置とすることができる。

【００３３】 次に、本発明の液晶画像表示装置の製造
方法に用いられる多孔質半導体（第１の基体）について
説明する。

【００３４】本発明において用いる多孔質半導体として
の多孔質Ｓｉは、Ｕｈｌｉｒ等によって１９５６年に半
導体の電解研磨の研究過程において発見された（Ａ．Ｕ
ｈｌｉｒ，Ｂｅｌｌ Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏ
ｌ ３５，３３３（１９５６））。また、ウナガミ等
は、陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶
液中のＳｉの陽極反応には正孔が必要であり、その反応
は、次のようであると報告している（Ｔ．ウナガミ：
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，ｖｏｌ．１２
７，４７６（１９８０））。

【００３５】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ →ＳｉＦ₂ ＋２Ｈ⁺ ＋ｎｅ^- ＳｉＦ₂ ＋２ＨＦ→ＳｉＦ₄ ＋Ｈ₂ ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ →ＳｉＦ₄ ＋４Ｈ⁺ ＋λｅ^- ＳｉＦ₄ ＋２ＨＦ→Ｈ₂ ＳｉＦ₆ ここで、ｅ⁺ 及びｅ^- はそれぞれ、正孔と電子を表して
いる。また、ｎ及びλは夫々Ｓｉ１原子が溶解するため
に必要な正孔の数であり、ｎ＞２又はλ＞４なる条件が
満たされた場合に多孔質Ｓｉが形成されるとしている。

【００３６】このように、多孔質Ｓｉを作成するために
は、正孔が必要であり、Ｎ型Ｓｉに比べてＰ型Ｓｉの方
が多孔質Ｓｉに変質し易い。しかし、Ｎ型Ｓｉも正孔の
注入があれば、多孔質Ｓｉに変質することが知られてい
る（Ｒ．Ｐ．Ｈｏｌｍｓｔｒｏｍ ａｎｄ Ｊ．Ｙ．Ｃ
ｈｉ．Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．４２，
３８６（１９８３））。

【００３７】この多孔質Ｓｉ層は、単結晶Ｓｉの密度
２．３３ｇ／ｃｍ³ に比べて、ＨＦ溶液濃度を５０〜２
０％に変化させることで、その密度を１．１〜０．６ｇ
／ｃｍ³ の範囲に変化させることができる。この多孔質
Ｓｉ層は、透過電子顕微鏡による観察によれば、平均約
６００Å程度の径の孔が形成される。その密度は単結晶
Ｓｉに比べると、半分以下になるにもかかわらず、単結
晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層
をエピタキシャル成長させることも可能である。

【００３８】一般にＳｉ単結晶を酸化すると、その体積
は約２．２倍に増大するが、多孔質Ｓｉの密度を制御す
ることにより、その体積膨張を抑制することが可能とな
り、基体の反りと、表面残留単結晶層に導入されるクラ
ックを回避できる。単結晶Ｓｉの多孔質Ｓｉに対する酸
化後の体積比Ｒは次のように表わすことができる。

【００３９】Ｒ＝２．２×（Ａ／２．３３） ここで、Ａは多孔質Ｓｉの密度である。もし、Ｒ＝１、
即ち酸化後の体積膨張がない場合には、Ａ＝１．０６
（ｇ／ｃｍ³ ）となり、多孔質Ｓｉ層の密度を１．０６
にすれば、体積膨張を抑制することができる。

【００４０】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、非多孔質Ｓｉ層のエッチン
グ速度に比べて、著しく増速される。

【００４１】 本発明の液晶画像表示装置の製造方法
は、以上説明した多孔質Ｓｉ層の性質を利用したもので
あり、本発明によれば、透光性の絶縁層を介して非透光
性の第２の基体上に単結晶Ｓｉ層を形成した後、必要な
領域のみ非透光性基体部分を除去することで、非透光性
基体上に形成された単結晶Ｓｉ層の必要な領域のみ部分
的に光照射することが可能となり、ガラスに代表される
透光性基体を用いずに、容易に、しかも生産性、均一
性、制御性、経済性の面で卓越した、結晶性が単結晶ウ
エハ並に優れたＳｉ層を持つ透光性のＳＯＩ構造を作成
することが可能となる。

【００４２】先ず、本発明に好適に用いることができる
エッチング液について説明する。

【００４３】図４から図１１に、多孔質Ｓｉと非多孔質
Ｓｉ個別に各々に対する、弗酸、弗酸とアルコールとの
混合液、弗酸と過酸化水素水との混合液、弗酸とアルコ
ールと過酸化水素水との混合液、バッファード弗酸、バ
ッファード弗酸とアルコールとの混合液、バッファード
弗酸と過酸化水素水との混合液、及びバッファード弗酸
とアルコールと過酸化水素水との混合液によるエッチン
グ特性をそれぞれ示す。

【００４４】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下に示す。陽極化成によって形
成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定され
るものではなく、他の結晶構造のＳｉでも可能である。

【００４５】 印加電圧 ：２．６（Ｖ） 電流密度 ：３０（ｍＡ・ｃｍ^-2） 陽極化成溶液 ：ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間 ：２．４（時間） 多孔質Ｓｉの厚み：３００（μｍ） Ｐｏｒｏｓｉｔｙ：５６（％） 図４に、多孔質Ｓｉと非多孔質である単結晶Ｓｉを弗酸
に浸潤し、攪拌したときのエッチングされた多孔質Ｓｉ
と単結晶Ｓｉの厚みのエッチング時間依存性を示す。

【００４６】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸（白丸）に浸潤し、攪拌した。後
に、該多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉ
は急速にエッチングされ、４０分ほどで９０μｍ、更
に、８０分経過させると２０５μｍも、高度の表面性を
有して、均一にエッチングされる。エッチング速度は溶
液濃度及び、温度に依存する。

【００４７】また、５００μｍ厚の単結晶Ｓｉを室温に
おいて４９％弗酸（黒丸）に浸潤し、攪拌した。後に、
該単結晶Ｓｉの厚みの減少を測定した。単結晶Ｓｉは、
８０分経過した後にも、６０Å以下しかエッチングされ
なかった。

【００４８】図５に、多孔質Ｓｉと非多孔質である単結
晶Ｓｉを弗酸とアルコールとの混合液に攪拌することな
しに浸潤した時のエッチングされた多孔質Ｓｉと単結晶
Ｓｉの厚みのエッチング時間依存性を示す。

【００４９】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸とアルコールとの混合液（１０：
１）（白丸）に攪拌することなしに浸潤した。後に、該
多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速
にエッチングされ、４０分ほどで８５μｍ、更に、８０
分経過させると１９５μｍも、高度の表面性を有して、
均一にエッチングされる。エッチング速度は溶液濃度及
び、温度に依存する。

【００５０】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪拌することなく、除去でき、均一
に且つ効率よく多孔質Ｓｉをエッチングすることができ
る。

【００５１】また、５００μｍ厚の単結晶Ｓｉを室温に
おいて４９％弗酸とアルコールとの混合液（１０：１）
（黒丸）に攪拌することなしに浸潤した。後に、該単結
晶Ｓｉの厚みの減少を測定した。単結晶Ｓｉは、８０分
経過した後にも、６０Å以下しかエッチングされなかっ
た。

【００５２】図６に、多孔質Ｓｉと非多孔質である単結
晶Ｓｉを弗酸と過酸化水素水との混合液に浸潤し、攪拌
した時のエッチングされた多孔質Ｓｉと単結晶Ｓｉの厚
みのエッチング時間依存性を示す。

【００５３】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸と３０％過酸化水素水との混合液
（１：５）（白丸）に浸潤し、攪拌した。後に、該多孔
質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速にエ
ッチングされ、４０分ほどで１１２μｍ、更に、８０分
経過させると２５６μｍも、高度の表面性を有して、均
一にエッチングされる。エッチング速度は溶液濃度及
び、温度に依存する。

【００５４】特に、過酸化水素水を添加することによっ
て、Ｓｉの酸化を増速し、反応速度を無添加に比べて増
速することが可能となり、更に過酸化水素水の比率を変
えることにより、その反応速度を制御することができ
る。

【００５５】また、５００μｍ厚の単結晶Ｓｉを室温に
おいて４９％弗酸と３０％過酸化水素水との混合液
（１：５）（黒丸）に浸潤し、攪拌した。後に、該単結
晶Ｓｉの厚みの減少を測定した。単結晶Ｓｉは、８０分
経過した後にも、６０Å以下しかエッチングされなかっ
た。

【００５６】図７に、多孔質Ｓｉと非多孔質である単結
晶Ｓｉを弗酸とアルコールと過酸化水素水との混合液に
攪拌することなしに浸潤した時のエッチングされた多孔
質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性を示
す。

【００５７】上記条件により作成した多孔質Ｓｉを室温
において４９％弗酸とアルコールと３０％過酸化水素水
との混合液（１０：６：５０）（白丸）に攪拌すること
なしに浸潤した。後に、該多孔質Ｓｉの厚みの減少を測
定した。多孔質Ｓｉは急速にエッチングされ、４０分ほ
どで１０６μｍ、更に、８０分経過させると２４４μｍ
も、高度の表面性を有して、均一にエッチングされる。
エッチング速度は溶液濃度及び、温度に依存する。

【００５８】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪拌することなく、除去でき、均一
にかつ効率よく多孔質Ｓｉをエッチングすることができ
る。

【００５９】また特に、過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、更に過酸化水素水の比率
を変えることにより、その反応速度を制御することがで
きる。

【００６０】また、５００μｍ厚の単結晶Ｓｉを室温に
おいて４９％弗酸とアルコールと３０％過酸化水素水と
の混合液（１０：６：５０）（黒丸）に攪拌することな
しに浸潤した。後に、該単結晶Ｓｉの厚みの減少を測定
した。単結晶Ｓｉは、８０分経過した後にも、６０Å以
下しかエッチングされなかった。図８に、多孔質Ｓｉと
非多孔質である単結晶Ｓｉをバッファード弗酸に浸潤
し、攪拌した時のエッチングされた多孔質Ｓｉと単結晶
Ｓｉの厚みのエッチング時間依存性を示す。

【００６１】上記条件により作成した多孔質Ｓｉを室温
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
₄ Ｆ＋Ｈ₂ Ｏ）（白丸）に浸潤し、攪拌した。後に、該
多孔質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速
にエッチングされ、４０分ほどで７０μｍ、更に、１２
０分経過させると１４０μｍも、高度の表面性を有し
て、均一にエッチングされる。エッチング速度は溶液濃
度及び、温度に依存する。

【００６２】また、５００μｍ厚の単結晶Ｓｉを室温に
おいてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ₄
Ｆ＋Ｈ₂ Ｏ）（黒丸）に浸潤し、攪拌した。後に、該単
結晶Ｓｉの厚みの減少を測定した。単結晶Ｓｉは、１２
０分経過した後にも、１００Å以下しかエッチングされ
なかった。

【００６３】図９に、多孔質Ｓｉと非多孔質である単結
晶Ｓｉをバッファード弗酸とアルコールとの混合液に攪
拌することなしに浸潤したときのエッチングされた多孔
質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依存性を示
す。

【００６４】上記条件により作成した多孔質Ｓｉを室温
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
₄ Ｆ＋Ｈ₂ Ｏ）とアルコールとの混合液（１０：１）
（白丸）に攪拌することなしに浸潤した。後に、該多孔
質Ｓｉの厚みの減少を測定した。多孔質Ｓｉは急速にエ
ッチングされ、４０分ほどで６７μｍ、更に、１２０分
経過させると１１２μｍも、高度の表面性を有して、均
一にエッチングされる。エッチング速度は溶液濃度及
び、温度に依存する。

【００６５】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪拌することなく、除去でき、均一
に且つ効率よく多孔質Ｓｉをエッチングすることができ
る。

【００６６】また、５００μｍ厚の単結晶Ｓｉを室温に
おいてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ₄
Ｆ＋Ｈ₂ Ｏ）とアルコールとの混合液（１０：１）（黒
丸）に攪拌することなしに浸潤した。後に、該単結晶Ｓ
ｉの厚みの減少を測定した。単結晶Ｓｉは、１２０分経
過した後にも、１００Å以下しかエッチングされなかっ
た。

【００６７】図１０に、多孔質Ｓｉと非多孔質である単
結晶Ｓｉをバッファード弗酸と過酸化水素水との混合液
に浸潤し、攪拌した時のエッチングされた多孔質Ｓｉと
単結晶Ｓｉの厚みのエッチング時間依存性を示す。

【００６８】上記条件により作成した多孔質Ｓｉを室温
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
₄ Ｆ＋Ｈ₂ Ｏ）と３０％過酸化水素水との混合液（１：
５）（白丸）に浸潤し、攪拌した。後に、該多孔質Ｓｉ
の厚みの減少を測定した。多孔質Ｓｉは急速にエッチン
グされ、４０分ほどで８８μｍ、更に、１２０分経過さ
せると１４７μｍも、高度の表面性を有して、均一にエ
ッチングされる。エッチング速度は溶液濃度及び、温度
に依存する。

【００６９】特に、過酸化水素水を添加することによっ
て、Ｓｉの酸化を増速し、反応速度を無添加にくらべて
増速することが可能となり、更に過酸化水素水の比率を
変えることにより、その反応速度を制御することができ
る。

【００７０】また、５００μｍ厚の単結晶Ｓｉを室温に
おいてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ₄
Ｆ＋Ｈ₂ Ｏ）と３０％過酸化水素水との混合液（１：
５）（黒丸）に浸潤し、攪拌した。後に、該単結晶Ｓｉ
の厚みの減少を測定した。単結晶Ｓｉは、１２０分経過
した後にも、１００Å以下しかエッチングされなかっ
た。

【００７１】図１１に、多孔質Ｓｉと非多孔質である単
結晶Ｓｉをバッファード弗酸とアルコールと過酸化水素
水との混合液に攪拌することなしに湿潤した時のエッチ
ングされた多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング
時間依存性を示す。

【００７２】上記条件により作成した多孔質Ｓｉを室温
においてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ
₄ Ｆ＋Ｈ₂ Ｏ）とアルコールと３０％過酸化水素水との
混合液（１０：６：５０）（白丸）に攪拌することなし
に浸潤した。後に、該多孔質Ｓｉの厚みの減少を測定し
た。多孔質Ｓｉは急速にエッチングされ、４０分ほどで
８３μｍ、更に、１２０分経過させると１４０μｍも、
高度の表面性を有して、均一にエッチングされる。エッ
チング速度は溶液濃度及び、温度に依存する。

【００７３】特に、アルコールを添加することによっ
て、エッチングによる反応生成気体の気泡を、瞬時にエ
ッチング表面から、攪拌することなく、除去でき、均一
に且つ効率よく多孔質Ｓｉをエッチングすることができ
る。

【００７４】また特に、過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加にくら
べて増速することが可能となり、更に過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。

【００７５】また、５００μｍ厚の単結晶Ｓｉを室温に
おいてバッファード弗酸（４．５％ＨＦ＋３６％ＮＨ₄
Ｆ＋Ｈ₂ Ｏ）とアルコールと３０％過酸化水素水との混
合液（１０：６：５０）（黒丸）に攪拌することなしに
浸潤した。後に、該単結晶Ｓｉの厚みの減少を測定し
た。単結晶Ｓｉは、１２０分経過した後にも、１００Å
以下しかエッチングされなかった。

【００７６】以上説明したエッチング液によるエッチン
グ後の多孔質Ｓｉと単結晶Ｓｉを水洗し、その表面を二
次イオンにより微量分析したところ何ら不純物は検出さ
れなかった。

【００７７】尚、過酸化水素水の溶液濃度は、ここでは
３０％であるが、過酸化水素水の添加効果がそこなわれ
ず、且つ製造工程等で実用上差し支えない濃度で設定さ
れる。

【００７８】溶液濃度及び温度の条件は、弗酸、バッフ
ァード弗酸及び上記過酸化水素水、又は上記アルコール
の効果を奏し、エッチング速度が製造工程等で実用上差
し支えない範囲で設定される。

【００７９】本願では、一例として、前述した溶液濃
度、室温の場合について取り上げたが、本発明は係る条
件に限定されるものではない。

【００８０】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、更に好
ましくは５〜８０％の範囲で設定される。

【００８１】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、更に好ましくは１〜７０％の範囲で設定
され、バッファード弗酸中のＮＨ₄ Ｆ濃度は、エッチン
グ液に対して、好ましくは１〜９５％、より好ましくは
５〜９０％、更に好ましくは５〜８０％の範囲で設定さ
れる。

【００８２】Ｈ₂ Ｏ₂ 濃度は、エッチング液に対して、
好ましくは１〜９５％、より好ましくは５〜９０％、更
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。

【００８３】アルコール濃度は、エッチング液に対し
て、好ましくは８０％以下、より好ましくは６０％以
下、更に好ましくは４０％以下で、且つ上記アルコール
の効果を奏する範囲で設定される。

【００８４】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、更に好ましくは５〜６０℃の範囲
で設定される。

【００８５】本発明に用いられるアルコールはエチルア
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、更に上記アルコール添加効果を
望むことのできるアルコールを用いることができる。

【００８６】次に基体を多孔質化した後に単結晶をエピ
タキシャル成長させる方法について説明する。

【００８７】図１２（ａ）に示すように、先ず、Ｓｉ単
結晶基体を用意して、ＨＦ溶液を用いた陽極化成（Ａｎ
ｏｄｉｚａｔｉｏｎ）法によって、その全部を多孔質化
して多孔質単結晶Ｓｉ基体１８とする。種々の成長法に
より、エピタキシャル成長を多孔質化した基体表面に行
い、薄膜単結晶層１９を形成する。

【００８８】 図１２（ｂ）に示すように、もう一つの
Ｓｉ基体２０を用意して、その表面に透光性の絶縁層２
１を形成した後、多孔質Ｓｉ基体上の単結晶Ｓｉ層上に
形成した透光性の絶縁層２２表面に、絶縁層２１を表面
に持つＳｉ基体を貼りつける。この貼り付け工程は、洗
浄した表面同士を密着させ、その後酸化雰囲気或いは、
窒素雰囲気中で加熱する。絶縁層２２は最終的な活性層
である単結晶層１９の界面準位を低減させるために形成
するものである。

【００８９】図１２（ｃ）に示すように、多孔質Ｓｉ基
体１８を全部、上記多孔質Ｓｉの選択エッチング液によ
って、多孔質Ｓｉのみを無電解湿式化学エッチングして
絶縁層２１，２２上に薄膜化した単結晶Ｓｉ層１９を残
存させ形成する。本工程により、絶縁層２１，２２を介
したＳｉ基体２０上に結晶性がＳｉウエハーと同等な単
結晶Ｓｉ層１９が平坦に、しかも均一に薄層化されて、
ウエハー全域に、大面積に形成される。

【００９０】次に、図１２（ｄ）に示すように、透光性
にする裏面領域を除いて、全てをエッチング防止膜２３
で被覆した後、開口部から絶縁層２１の絶縁面、或いは
単結晶Ｓｉ層１９の単結晶面が露出するまで、Ｓｉ基体
２０或いはＳｉ基体２０及び絶縁層２１，２２をエッチ
ングして除去する。図１２はＳｉ基体２０のみをエッチ
ングして除去した例を示してある。エッチング防止膜２
３としては、Ｓｉ ₃ Ｎ ₄ 層やアピエゾンワックスを用いる
ことができる。

【００９１】図１２（ｅ）に示すように、エッチング防
止膜２３を剥離した後には、一部分が透光性になったＳ
ｉ基体２０、絶縁層２１，２２上に結晶性がシリコンウ
エハーと同等な単結晶Ｓｉ層１９が平坦に、しかも均一
に薄層化されて、ウエハー全域に、大面積に形成され
る。

【００９２】透光性になった領域の表面の薄層（Ｍｅｍ
ｂｒａｎｅ）（単結晶Ｓｉ層、或いは単結晶Ｓｉ層と絶
縁層）の直下に支持体は存在していない。

【００９３】上述した基体を透光性にする前に電子デバ
イスを単結晶半導体層に形成する方法について説明す
る。

【００９４】先ず、図１２（ａ）の工程と同様にして、
多孔質単結晶Ｓｉ基体１８上に薄膜単結晶層１９を形成
する（図１３（ａ））。

【００９５】次に、図１２（ｂ）の工程と同様にして、
もう一つのＳｉ基体２０の表面に絶縁層２１を形成し、
多孔質Ｓｉ基体上の単結晶Ｓｉ層上に形成した絶縁層２
２表面に貼りつける（図１３（ｂ））。

【００９６】図１２（ｃ）の工程と同様にして、多孔質
Ｓｉ基体１８をエッチングして絶縁層２１，２２上に薄
膜化した単結晶Ｓｉ層１９を残存させ形成する。さら
に、単結晶Ｓｉ層１９にトランジスタ、ダイオード、コ
ンデンサ、抵抗等の電子デバイス或いはそれらの集積回
路２４を形成する（図１３（ｃ））。

【００９７】次に、図１２（ｄ）の工程と同様にして、
透光性にする裏面領域を除いて、全てをエッチング防止
膜２３で被覆した後、開口部から絶縁層２１の絶縁面、
或いは単結晶Ｓｉ層１９の単結晶面が露出するまで、Ｓ
ｉ基体２０或いはＳｉ基体２０及び絶縁層２１，２２を
エッチングして除去する。透光性にする領域には、少な
くとも１個以上の電子デバイスが含まれている。図１３
（ｄ）にはＳｉ基体２０のみをエッチングして除去した
例を示してある。

【００９８】 図１３（ｅ）に示すように、エッチング
防止膜２３を剥離した後には、一部分が透光性になった
Ｓｉ基体２０、絶縁層２１，２２上の単結晶Ｓｉ層１９
中に電子デバイス２４が形成されており、しかも透光性
になっている。

【００９９】透光性になった領域の表面の電子デバイス
が組み込まれている薄層（Ｍｅｍｂｒａｎｅ）（単結晶
Ｓｉ層、或いは単結晶Ｓｉ層と絶縁層）の直下に支持体
は存在していない。

【０１００】次に、多孔質化を行なう前に単結晶層を形
成し、その後、陽極化成により選択的に、基体のみを多
孔質化する方法について説明する。

【０１０１】先ず、図１４（ａ）に示すように、種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層３２を形成する。或いは、Ｐ型Ｓｉ単結晶基体３１
の表面にプロトンをイオン注入してＮ型単結晶層３２を
形成する。

【０１０２】次に、図１４（ｂ）に示すように、Ｐ型Ｓ
ｉ単結晶基体３１を裏面よりＨＦ溶液を用いた陽極化成
（Ａｎｏｄｉｚａｔｉｏｎ）法によって、多孔質単結晶
Ｓｉ基体３３に変質させる。

【０１０３】図１２（ｂ）の工程と同様にして、もう一
つのＳｉ基体３４の表面に絶縁層３５を形成し多孔質Ｓ
ｉ基体上の単結晶Ｓｉ層上に形成した絶縁層３６表面に
貼り付ける（図１４（ｃ））。

【０１０４】図１２（ｃ）の工程と同様にして、多孔質
Ｓｉ基体３３をエッチングして絶縁層３５，３６上に薄
膜化した単結晶Ｓｉ層３２を残存させ形成する（図１４
（ｄ））。

【０１０５】次に、図１２（ｄ）の工程と同様にして、
透光性にする裏面領域を除いて、全てをエッチング防止
膜３７で被覆した後、開口部から絶縁層３５の絶縁面、
或いは単結晶Ｓｉ層３２の単結晶面が露出するまで、Ｓ
ｉ基体３４或いはＳｉ基体３４及び絶縁層３５，３６を
エッチングして除去する。図１４（ｅ）にはＳｉ基体３
４のみをエッチングして除去した例を示してある。

【０１０６】図１４（ｆ）に示すように、エッチング防
止膜３７を剥離した後には、一部分が透光性になったＳ
ｉ基体３４、絶縁層３５，３６上に結晶性がシリコンウ
エハーと同等な単結晶Ｓｉ層３２が平坦に、しかも均一
に薄層化されて、ウエハー全域に、大面積に形成され
る。

【０１０７】透光性になった領域の表面の薄層（Ｍｅｍ
ｂｒａｎｅ）（単結晶Ｓｉ層、或いは単結晶Ｓｉ層と絶
縁層）の直下に支持体は存在していない。

【０１０８】次に基体を透光性にする前に電子デバイス
を単結晶半導体層に形成する方法について説明する。

【０１０９】 先ず、図１４（ａ）の工程と同様にし
て、種々の薄膜成長法によるエピタキシャル成長により
低不純物濃度層３２を形成する（図１５（ａ））。或い
は、Ｐ型Ｓｉ単結晶基体４１の表面にプロトンをイオン
注入してＮ型単結晶層３２を形成する。

【０１１０】次に、図１４（ｂ）の工程と同様にして、
Ｐ型Ｓｉ単結晶基体３１を裏面よりＨＦ溶液を用いた陽
極化成（Ａｎｏｄｉｚａｔｉｏｎ）法によって、多孔質
単結晶Ｓｉ基体３３に変質させる（図１５（ｂ））。

【０１１１】図１４（ｃ）の工程と同様にして、もう一
つのＳｉ基体３４の表面に絶縁層３５を形成し、多孔質
Ｓｉ基体上の単結晶Ｓｉ層上に形成した絶縁層３６表面
に貼り付ける（図１５（ｃ））。

【０１１２】図１４（ｄ）の工程と同様にして、多孔質
Ｓｉ基体３３をエッチングして絶縁層３５，３６上に薄
膜化した単結晶Ｓｉ層３２を残存させ形成する（図１５
（ｄ））。

【０１１３】 ここで、図１５（ｄ）に示すように、単
結晶Ｓｉ層３２にトランジスタ、ダイオード、コンデン
サ、抵抗等の電子デバイス或いはそれらの集積回路３８
を形成する。

【０１１４】 次に、図１４（ｅ）の工程と同様にし
て、透光性にする裏面領域を除いて、全てをエッチング
防止膜３７で被覆した後、開口部から絶縁層３５の絶縁
面、或いは単結晶Ｓｉ層３２の単結晶面が露出するま
で、Ｓｉ基体３４或いはＳｉ基体３４及び絶縁層３５，
３６をエッチングして除去する。透光性にする領域に
は、少なくとも１個以上の電子デバイスが含まれてい
た。図１５（ｅ）にはＳｉ基体３４のみをエッチングし
て除去した例を示してある

【０１１５】 図１５（ｆ）に示すように、エッチング
防止膜３７を剥離した後には、一部分が透光性になった
Ｓｉ基体３７、絶縁層３５，３６上の単結晶Ｓｉ層３２
中に電子デバイス３７が形成されており、しかも透光性
になっている

【０１１６】透光性になった領域の表面の電子デバイス
が組み込まれている薄層（Ｍｅｍｂｒａｎｅ）（単結晶
Ｓｉ層、或いは単結晶Ｓｉ層と絶縁層）の直下に支持体
は存在していない。

【０１１７】本発明において、多孔質化Ｓｉ基体の上に
Ｓｉをエピタキシャル成長させる単結晶Ｓｉ薄膜の厚さ
は好ましくは５０μｍ以下、更に好ましくは２０μｍ以
下である。

【０１１８】 また、本発明においては、貼り合わせは
それぞれの表面を洗浄後に室温で接触させるだけでファ
ンデルワールス力で簡単には剥すことができない程充分
に密着しているが、これを更に２００〜９００℃、好ま
しくは６００〜９００℃の温度で窒素雰囲気下熱処理し
完全に貼り合わせる。

【０１１９】 本発明の製造方法においては、上記のよ
うにして単結晶Ｓｉ層を形成した基板を用いて、通常の
方法により回路を形成し、液晶表示装置を構成すること
ができる

【０１２０】本発明においては、第２の基体として半導
体もしくは導電体を用いることにより、本発明により得
られる液晶表示装置において、裏面電位を制御すること
ができる。

【０１２１】 本発明による液晶表示装置において、制
御する裏面電極の電位は、支持基板をゲート電極、下地
絶縁層をゲート絶縁膜とする寄生トランジスタのオフ領
域であり、図１６に示すように、ＣＭＯＳインバータ等
ＰＭＯＳトランジスタとＮＭＯＳトランジスタを併用す
る場合には、両寄生トランジスタのオフ領域が重なる部
分を採用する。また、その電極の取り出しには表示装置
の機能に支障を来さない範囲でいかなる手段をとっても
構わないが、基板に半導体を用いて基板裏面から取り出
す場合、アルミニウム等金属電極を介して配線すること
により制御が容易になる。また、後述するように基板の
上側から取り出しを行っても良い。このように上側から
取り出すと、パッケージ側への配線が容易で小型化、組
み立て歩留が向上する。

【０１２２】 また、本発明に用いることができる導電
体基板は、単結晶Ｓｉ薄膜形成時に加熱処理して貼り合
わせるため、９００℃以上の高融点を有する金属が望ま
しい。半導体基板を用いる場合には、通常良く用いられ
ているＰ型或いはＮ型のＳｉ基板を用いることができ
る。

【０１２３】 本発明において、画素部の下方の第２の
基体は裏面からエッチング除去して透明化を図る。エッ
チングはＳｉと下地絶縁層のエッチングレートの比が充
分とれる（１０：１以上）エッチング液を用いるのが望
ましい。例えば絶縁層として最も一般的なＳｉＯ₂を用
いる場合、エッチング液としてＫＯＨ、エチレンジアミ
ン水溶液が用いられる。ＫＨＯは１０〜７０％の水溶液
で、液温は５０〜１２０℃、望ましくはＫＯＨ２０〜５
０％、液温７０〜１１０℃である。この時、Ｓｉのエッ
チレートは１〜１０μｍ／ｍｉｎが得られる。また、エ
チレンジアミン水溶液は、正確には、エチレン、ピロカ
ラコール、水の混合液であり、その組成は例えば１０：
１：１０である。液温は８０〜１５０℃、エッチレート
は０．５〜５μｍ／ｍｉｎが実現できる。更に精密なエ
ッチングレートの制御にはピラジンを５〜２０％添加す
ると良い。図１７にエッチングした状態を示した。図１
７のように、耐エッチング層で周辺駆動回路部を保護し
て基板をエッチング除去し、周辺駆動部の基板を残す。
図１７において１０００は耐エッチング層、１００１は
裏面電極、１００２は基板、１００３は酸化シリコン
層、１００４はエッチングストッパ、１００５は酸化シ
リコン層、１００６はデバイスを形成する為の半導体層
である。

【０１２４】このくり抜き部は強度が充分であればその
ままでも構わないが、補強するために光透過性の充填材
を充填しても良い。充填材として好ましくは一般に最も
良く用いられているＳｉ系樹脂が挙げられる。

【０１２５】本発明の液晶表示装置は、周辺駆動回路の
基板の電位を制御することにより、寄生ＭＯＳトランジ
スタの動作によるリーク電流が減少し、該駆動回路に用
いた半導体装置のチャネル電位が安定する。更に、活性
層が単結晶Ｓｉ薄膜からなるため、半導体装置を多結晶
ＴＦＴで作成した場合の５〜１００倍高速で動作させる
ことができる。また、裏面からエッチングすることによ
り、画像表示部の基板を除去して画像表示部のみ透明化
すると共に、残された基板により剛性が保たれる。

【０１２６】また本発明においては、例えば駆動回路に
低消費電力のＣＭＯＳインバータ、スイッチング素子に
裏面リークが無く耐圧性の高いＰＭＯＳトランジスタを
用いれば、消費電力を低減した液晶表示装置が、両方に
ＰＭＯＳトランジスタを用いれば、安価な液晶表示装置
を、駆動回路にＮＭＯＳトランジスタ、スイッチング素
子にＰＭＯＳトランジスタを用いれば裏面リークがな
く、しかも安価な液晶表示装置を提供できる。

【０１２７】以下、具体的な実施例によって本発明を説
明する。

【０１２８】

【実施例】（実施例１） ３００μｍの厚みを持ったＰ型（１００）単結晶Ｓｉ基
板にＨＦ溶液中において陽極化成を施し、多孔質Ｓｉ基
板を形成した。

【０１２９】陽極化成条件は以下の通りであった。

【０１３０】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： ２．４ （時間） 多孔質Ｓｉの厚み： ３００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） こうして得られたＰ型（１００）多孔質Ｓｉ基板上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層を１．０μｍ
の層厚で成長させた。堆積条件は、以下の通りである。

【０１３１】 ソースガス： ＳｉＨ₄ キャリヤーガス： Ｈ₂ 温度： ８５０℃ 圧力： １×１０^-2Ｔｏｒｒ 成長速度： ３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に１０００Åの酸化
層を形成し、その酸化表面に、表面に５０００Åの酸化
層、１０００Åの窒化層を形成したもう一方のＳｉ基板
を重ねあわせ、窒素雰囲気中で８００℃、０．５時間加
熱することにより、２つのＳｉ基板を、強固に貼り合せ
た。

【０１３２】その後、該貼り合せた基板を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で撹拌することなく選択エッチングした。
６５分後には、非多孔質Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。非多孔質Ｓｉ単結晶の該エッチング液に対するエッ
チング速度は、極めて低く６５分後でもエッチング量は
５０Å以下であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる程度のものであっ
た。こうしたところ、２００μｍの厚みをもった多孔質
化されたＳｉ基板は、除去され、ＳｉＯ₂ 上に１．０μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。ソースガ
スとして、ＳｉＨ₂ Ｃｌを用いた場合には、成長温度を
数十度上昇させる必要があるが、多孔質基板に特有な増
速エッチング特性は、維持された。

【０１３３】上記単結晶Ｓｉ薄膜に電解効果トランジス
タを作成し、相互に接続することにより、相補性素子、
及びその集積回路を作成し、液晶画像表示装置に必要な
画素切り替え素子、駆動周辺回路を形成した。尚、各ト
ランジスタの製造方法については公知のＭＯＳ集積回路
製造技術を用いた。

【０１３４】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後共通電極を形成し、配向処
理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立て液晶を注入し
た。この液晶に関する諸工程は、公知の液晶表示装置製
造技術を適用した。

【０１３５】この後Ｓｉ基板側に液晶画素部の直下を除
いて耐弗酸性ゴムを被覆し、弗酸、酢酸、硝酸の混合液
を用いて、絶縁層までＳｉ基板を部分的に除去し、更に
信頼性向上のため除去された凹部に透明樹脂を充填し
て、光透過による投射型液晶画像表示装置を完成した。

【０１３６】（実施例２） ２００μｍの厚みを持ったＰ型（１００）Ｓｉ基板上に
常圧ＣＶＤ法により、Ｓｉエピタキシャル層を５μｍの
厚みに成長させた。堆積条件は、以下の通りである。

【０１３７】 反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １０００ ＳＣＣＭ Ｈ₂ ２３０ ｌ／ｍｉｎ． 温度： １０８０ ℃ 圧力： ７６０ Ｔｏｒｒ 時間： １ ｍｉｎ． こうして得られたＳｉ基板にＨＦ溶液中において陽極化
成を施し、多孔質層を形成した。

【０１３８】陽極化成条件は以下の通りであった。

【０１３９】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： １．６ （時間） 多孔質Ｓｉの厚み： ２００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） 前述したようにこの陽極化成では、Ｐ型（１００）Ｓｉ
基板のみが多孔質化されＳｉエピタキシャル層には変化
がなかった。

【０１４０】次に、このエピタキシャル層の表面に１０
００Åの酸化層を形成し、その酸化表面に、表面に５０
００Åの酸化層と５００Åの窒化膜とを形成して絶縁層
を配したもう一方のＳｉ基板を重ねあわせ、窒素雰囲気
中で８００℃、０．５時間加熱することにより、２つの
Ｓｉ基板に、強固に貼り合せた。

【０１４１】その後、該貼り合せた基板を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で撹拌することなく選択エッチングを施し
た。６５分後には、単結晶Ｓｉ層だけがエッチングされ
ずに残り、単結晶Ｓｉをエッチ・ストップの材料とし
て、多孔質Ｓｉ基板は選択エッチングされ、完全に除去
された。非多孔質Ｓｉ単結晶の該エッチング液に対する
エッチング速度は、極めて低く、６５分後でもエッチン
グ量は５０Å以下であり、多孔質層のエッチング速度と
の選択比は十の五乗以上にも達し、非多孔質層における
エッチング量（数十Å）は実用上無視できる程度のもの
であった。そうしたところ、２００μｍの厚みをもった
多孔質化されたＳｉ基板は、除去され、ＳｉＯ₂ 上に５
μｍの厚みを持った単結晶Ｓｉ層が形成できた。透過電
子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶
欠陥は導入されておらず、良好な結晶性が維持されてい
ることが確認された。上記単結晶Ｓｉ薄膜にバイポーラ
及び電解効果トランジスタを作成し、相互に接続するこ
とにより、相補性素子、及びその集積回路を作成し、液
晶画像表示装置に必要な画素切り替え素子、駆動周辺回
路を形成した。尚、各トランジスタの製造方法について
は公知のＭＯＳ及びＢｉ−ＣＭＯＳ集積回路製造技術を
用いた。

【０１４２】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後共通電極を形成し、配向処
理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立てて液晶を注入
した。この液晶に関する諸工程は、公知の液晶表示装置
製造技術を適用した。

【０１４３】こののちＳｉ基板側に液晶画素部の直下を
除いて耐弗酸性ゴムを被覆し、弗酸、酢酸、硝酸の混合
液を用いて、絶縁層までＳｉ基板を部分的に除去し、更
に信頼性向上のため除去された凹部にスピンオングラス
を充填して、光透過による投射型液晶画像表示装置を完
成した。

【０１４４】（実施例３） ２００μｍの厚みを持ったＰ型（１００）Ｓｉ基板表面
にプロトンのイオン注入によって、Ｎ型Ｓｉ層を１μｍ
形成した。Ｈ⁺ 注入量は５×１０¹⁵（ｉｏｎｓ／ｃｍ
² ）であった。この基板に５０％のＨＦ溶液中において
陽極化成を施した。この時の電流密度は、１００ｍＡ／
ｃｍ² であった。この時の多孔質化速度は、８．４μｍ
／ｍｉｎ．であり、２００μｍの厚みを持ったＰ型（１
００）Ｓｉ基板全体は、２４分で多孔質化された。この
陽極化成では、Ｐ型（１００）Ｓｉ基板のみが多孔質化
され、Ｎ型Ｓｉ層には変化がなかった。

【０１４５】次に、このＮ型Ｓｉ層の表面に１０００Å
の酸化層を形成し、その酸化表面に、表面に５０００Å
の酸化窒化層を形成したもう一方のＳｉ基板を重ねあわ
せ、窒素雰囲気中で８００℃、０．５時間加熱すること
により、２つのＳｉ基板を強固に貼り合せた。

【０１４６】その後、貼り合せた基板に４９％弗酸とア
ルコールと３０％過酸化水素水との混合液（１０：６：
５０）中で撹拌することなく選択エッチングを施した。
６５分後には、単結晶Ｓｉ層だけがエッチングされずに
残り、単結晶Ｓｉをエッチ・ストップの材料として、多
孔質Ｓｉ基板は選択エッチングされ、完全に除去され
た。非多孔質Ｓｉ単結晶の該エッチング液に対するエッ
チング速度は、極めて低く６５分後でもエッチング量は
５０Å以下であり、多孔質層のエッチング速度との選択
比は十の五乗以上にも達し、非多孔質層におけるエッチ
ング量（数十Å）は実用上無視できる程度のものであっ
た。そうしたところ、２００μｍの厚みをもった多孔質
化されたＳｉ基板は、除去され、ＳｉＯ₂ 上に１．０μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。透過電子
顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。

【０１４７】上記単結晶Ｓｉ薄膜にバイポーラ及び電解
効果トランジスタを作成し、相互に接続することによ
り、相補性素子、及びその集積回路を作成し、液晶画像
表示装置に必要な画素切り替え素子、駆動周辺回路を形
成した。尚、各トランジスタの製造方法については公知
のＭＯＳ及びＢｉ−ＣＭＯＳ集積回路製造技術を用い
た。

【０１４８】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後共通電極を形成し、配向処
理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立てて液晶を注入
した。この液晶に関する諸工程は、公知の液晶表示装置
製造技術を適用した。

【０１４９】この後Ｓｉ基板裏面側に液晶画素部の直下
を除いてアピエゾンワックスを被覆し、弗酸、酢酸、硝
酸の混合液を用いて、絶縁層までＳｉ基板を部分的に除
去し、更に信頼性向上のため除去された凹部にクリヤー
モールドを充填して、光透過による投射型液晶画像表示
装置を完成した。

【０１５０】（実施例４） ５００μｍの厚みを持ったＰ型（１００）単結晶Ｓｉ基
板に５０％のＨＦ溶液中において陽極化成を施した。こ
の時の電流密度は、１０ｍＡ／ｃｍ² であった。１０分
で表面に２０μｍの厚みを持った多孔質層が形成された
該Ｐ型（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍの厚みに低温成
長させた。堆積条件は、以下の通りである。

【０１５１】 ガス： ＳｉＨ₂ Ｃｌ₂ （０．６ ｌ／ｍｉｎ） Ｈ₂ （１００ ｌ／ｍｉｎ） 温度： ８５０ ℃ 圧力： ５０ Ｔｏｒｒ 成長速度： ０．１ μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に０．８μｍの酸化層を表面に有する
別のＳｉ基板を重ねあわせ、窒素雰囲気中で９００℃、
１．５時間加熱することにより、２つの基板を、強固に
貼り合せた。

【０１５２】その後に、Ｓｉ基板を裏面から研削により
４９０μｍの厚みで除去して多孔質層を表出させた。

【０１５３】その後、該貼り合せた基板に４９％弗酸と
アルコールと過酸化水素水との混合液（１０：６：５
０）中で撹拌することなく選択エッチングを施した。１
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ層は選択エッチングされ、完全に除去された。

【０１５４】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、１５分後でも４０
Å弱程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる程度のものであっ
た。Ｓｉ₃ Ｎ₄ 層を除去した後には、絶縁層を表面に有
するＳｉ基板上に０．５μｍの厚みを持った単結晶Ｓｉ
層が形成出来た。

【０１５５】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえる。

【０１５６】上記単結晶Ｓｉ薄膜に電解効果トランジス
タを作成し、相互に接続することにより、相補性素子、
及びその集積回路を作成し、液晶画像表示装置に必要な
画素切り替え素子、駆動周辺回路を形成した。尚、各ト
ランジスタの製造方法については公知のＭＯＳ集積回路
製造技術を用いた。

【０１５７】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後共通電極を形成し、配向処
理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立てて液晶を注入
した。この液晶に関する諸工程は、公知の液晶表示装置
製造技術を適用した。

【０１５８】この後Ｓｉ基板裏面側に液晶画素部の直下
を除いてアピエゾンワックスを被覆し、弗酸、酢酸、硝
酸の混合液を用いて、絶縁層までＳｉ基板を部分的に除
去し、更に信頼性向上のため除去された凹部にクリヤー
モールドを充填して、光透過による投射型液晶画像表示
装置を完成した。

【０１５９】以上の実施例に示したように、本発明によ
る液晶画像表示装置は、経済性に優れて、大面積に亘り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いており、半導体能動素子が欠陥の著しく少ない
Ｓｉ単結晶層上に作成されているため、上記半導体素子
の浮遊容量が低減し、高速動作が可能で、ラッチアップ
現象等のない、耐放射線特性の優れた素子及び回路を液
晶画像表示画素と同一基板上に集積した高性能な装置が
提供できる。

【０１６０】また、本発明による液晶画像表示装置は、
多孔質基板或いは多孔質層を選択除去することにより、
非透明基板上に形成された良質な単結晶層に作成される
ことによって、高性能なものとなる。また、Ｓｉ基板を
非結晶基板に採用することにより熱的、機械的、化学的
或いは物理的にも従来のシリコン集積回路プロセスとき
わめて整合性の良い出発材料となり得る。

【０１６１】また、一般にかなり光の強度の強い光源を
投影型液晶画像表示装置に使用すると周辺回路部分に光
が当たると半導体層中に光励起電流が誘起され誤動作の
原因となる場合があるが、本発明による装置において
は、周辺回路部分は遮光されているために、係る問題点
を回避することができる。

【０１６２】 （参考実施例５） ２００μｍの厚みを持ったＰ型（１００）単結晶Ｓｉ基
体をＨＦ溶液中において陽極化成を行った

【０１６３】陽極化成条件は以下の通りであった。

【０１６４】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： １．６ （時間） 多孔質Ｓｉの厚み： ２００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） 該Ｐ型（１００）多孔質Ｓｉ基体上にＭＢＥ（分子線エ
ピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法により、Ｓｉエピタキシャル層を０．５μｍ
低温成長させた。堆積条件は、以下の通りである。

【０１６５】 温度： ７００℃ 圧力： １×１０^-9Ｔｏｒｒ 成長速度： ０．１ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に１００ｎｍの酸化
層を形成し、その酸化表面に、表面に５００ｎｍの酸化
層を形成したもう一方のＳｉ基体を重ねあわせ、酸素雰
囲気中で８００℃、０．５時間加熱することにより、両
者のＳｉ基体は、強固に接合された。

【０１６６】その後、該貼り合せた基体を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングする。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基体は選択エッチングされ、完全に除去された。

【０１６７】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く６５分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。即
ち、２００μｍの厚みをもった多孔質化されたＳｉ基体
は、除去され、ＳｉＯ₂ 上に０．５μｍの厚みを持った
単結晶Ｓｉ層が形成できた。

【０１６８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１６９】この後、基体全体をＳｉ₃ Ｎ₄ で被覆し、
透光性にする領域の裏面のＳｉ₃ Ｎ₄ のみをエッチング
して除去する。この基体を先ず弗硝酸（８４：１６）溶
液で１９分エッチングし、１０μｍだけＳｉ基体を残
す。次に弗硝酸酢酸（１：３：８）溶液で１０分エッチ
ングすると、Ｓｉ₃ Ｎ₄ の開口部のみがエッチングさ
れ、ＳｉＯ₂ が露出した。Ｓｉ₃ Ｎ₄ を除去した後に
は、基体の一部分が透光性になった結晶性がＳｉウエハ
ー並に優れたＳｉ層を持つＳＯＩ基材が作製できた。

【０１７０】 （参考実施例６）参考 実施例５と同様にしてＰ型（１００）単結晶Ｓｉ基
体をＨＦ溶液中において陽極化成を行い、得られたＰ型
（１００）多孔質Ｓｉ基体上にプラズマＣＶＤ法によ
り、Ｓｉエピタキシャル層を０．５μｍ低温成長させ
た。堆積条件は、以下の通りである。

【０１７１】 ガス： ＳｉＨ₄ 高周波電力： １００Ｗ 温度： ８００℃ 圧力： １×１０^-2Ｔｏｒｒ 成長速度： ２．５ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に１００ｎｍの酸化
層を形成し、その酸化表面に、表面に５００ｎｍの酸化
層を形成したもう一方のＳｉ基体を重ねあわせ、酸素雰
囲気中で９００℃、０．５時間加熱することにより、両
者のＳｉ基体は、強固に接合された。

【０１７２】その後、該貼り合わせた基体を４９％弗酸
と３０％過酸化水素水との混合液（１：５）で撹拌しな
がら選択エッチングする。６２分後には、単結晶Ｓｉ層
だけがエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉ基体は選択エッチン
グされ、完全に除去された。

【０１７３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く６２分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。即
ち、２００μｍの厚みをもった多孔質化されたＳｉ基体
は除去され、ＳｉＯ₂ 上に０．５μｍの厚みを持った単
結晶Ｓｉ層が形成できた。

【０１７４】この後、基体全体をＳｉ₃ Ｎ₄ で被覆し、
透光性にする領域の裏面のＳｉ₃ Ｎ₄ のみをエッチング
して除去する。この基体を先ず弗硝酸（８４：１６）溶
液で１９分エッチングし、１０μｍだけＳｉ基体を残
す。次に弗硝酸酢酸（１：３：８）溶液で１０分エッチ
ングすると、Ｓｉ₃ Ｎ₄ の開口部のみがエッチングさ
れ、ＳｉＯ₂ が露出した。Ｓｉ₃ Ｎ₄ を除去した後に
は、基体の一部分が透光性になった結晶性がＳｉウエハ
ー並に優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０１７５】 （参考実施例７）参考 実施例５と同様にしてＰ型（１００）単結晶Ｓｉ基
体をＨＦ溶液中において陽極化成を行い、得られたＰ型
（１００）多孔質Ｓｉ基体上にバイアス・スパッター法
により、Ｓｉエピタキシャル層を０．５μｍ低温成長さ
せた。堆積条件は、以下の通りである。

【０１７６】 ＲＦ周波数： １００ＭＨｚ 高周波電力： ６００Ｗ 温度： ３００℃ Ａｒ圧力： ８×１０^-3Ｔｏｒｒ 成長時間： ６０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス： ＋５Ｖ 次に、このエピタキシャル層の表面に１００ｎｍの酸化
層を形成し、その酸化表面に、表面にＳｉＯ₂ （３００
ｎｍ）／Ｓｉ₃ Ｎ₄ （１００ｎｍ）を形成したもう一方
のＳｉ基体を重ねあわせ、窒素雰囲気中で９００℃、
０．５時間加熱することにより、両者のＳｉ基体は、強
固に接合された。

【０１７７】その後、該貼り合わせた基体を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングする。８２分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基体は選択エッチング
され、完全に除去された。

【０１７８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く８２分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。即
ち、２００μｍの厚みをもった多孔質化されたＳｉ基体
は除去され、ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 上に０．５μｍの厚
みを持った単結晶Ｓｉ層が形成できた。

【０１７９】この後、基体全体をエッチング防止膜とし
てＳｉ₃ Ｎ₄ で被覆し、透光性にする領域の裏面のＳｉ
₃ Ｎ₄ のみをエッチングして除去する。この基体を先ず
弗硝酸（８４：１６）溶液で１９分エッチングし、１０
μｍだけＳｉ基体を残す。次に弗硝酸酢酸（１：３：
８）溶液で１０分エッチングすると、Ｓｉ₃ Ｎ₄ の開口
部のみがエッチングされ、Ｓｉ₃ Ｎ₄ が露出した。Ｓｉ
₃ Ｎ₄ を除去した後には、基体の一部分が透光性になっ
た結晶性がＳｉウエハー並に優れたＳｉ層を持つＳＯＩ
基材が作成できた。

【０１８０】 （参考実施例８） ２００μｍの厚みを持ったＮ型（１００）単結晶Ｓｉ基
体を実施例５と同じ条件で、ＨＦ溶液中において陽極化
成を行い、得られたＮ型（１００）多孔質Ｓｉ基体上に
液相成長法により、Ｓｉエピタキシャル層を５μｍ低温
成長させた。成長条件は、以下の通りである。

【０１８１】 溶媒： Ｓｎ 温度： ９００℃ 成長雰囲気： Ｈ₂ 成長時間： ５０分 次に、このエピタキシャル層の表面に１００ｎｍの酸化
層を形成し、その酸化表面に、表面に５００ｎｍの酸化
層を形成したもう一方のＳｉ基体を重ねあわせ、窒素雰
囲気中で１０００℃、０．５時間加熱することにより、
両者のＳｉ基体は、強固に接合された。

【０１８２】その後、該貼り合わせた基体を４９％弗酸
で撹拌しながら選択エッチングする。７８分後には、単
結晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉ
をエッチ・ストップの材料として、多孔質Ｓｉ基体は選
択エッチングされ、完全に除去された。

【０１８３】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く７８分後でも５０Å
以下程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数十Å）は実用上無視できる膜厚減少である。即
ち、２００μｍの厚みをもった多孔質化されたＳｉ基体
は除去され、ＳｉＯ₂ 上に５μｍの厚みを持った単結晶
Ｓｉ層が形成できた。

【０１８４】この後、基体全体をエッチング防止膜とし
てＳｉＯ₂ で被覆し、透光性にする領域の裏面のＳｉＯ
₂ のみをエッチングして除去する。この基体をエチレン
ジアミン（１７ｍｌ）＋水（８ｍｌ）＋ピロカテコール
（３ｇ）で４時間エッチングすると、ＳｉＯ₂ の開口部
のみがエッチングされ、Ｓｉ層直下のＳｉＯ₂ 層が露出
した。エッチング防止膜のＳｉＯ₂ を除去した後には、
基体の一部分が透光性になった結晶性がＳｉウエハー並
に優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０１８５】 （参考実施例９）参考 実施例５と同様にしてＰ型（１００）単結晶Ｓｉ基
体をＨＦ溶液中において陽極化成を行い、得られたＰ型
（１００）多孔質Ｓｉ基体上に減圧ＣＶＤ法により、Ｓ
ｉエピタキシャル層を１μｍ成長させた。堆積条件は、
以下の通りである。

【０１８６】 ソースガス： ＳｉＨ₄ キャリヤーガス： Ｈ₂ 温度： ８５０℃ 圧力： １×１０^-2Ｔｏｒｒ 成長速度： ３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面に１００ｎｍの酸化
層を形成し、その酸化表面に、表面に５００ｎｍの酸化
層を形成したもう一方のＳｉ基体を重ねあわせ、窒素雰
囲気中で１０００℃、０．５時間加熱することにより、
両者のＳｉ基体は、強固に接合された。

【０１８７】その後、該貼り合わせた基体をバッファー
ド弗酸（３６％ＮＨ₄ Ｆ＋４．５％ＨＦ＋Ｈ₂ Ｏ）とア
ルコールと３０％過酸化水素水との混合液（１０：６：
５０）で撹拌することなく選択エッチングする。２０５
分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基体は選択エッチングされ、完全に除去された。

【０１８８】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２０５分後でも１０
０Å以下程度であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量（数十Å）は実用上無視できる膜厚減少であ
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ基体は除去され、ＳｉＯ₂ 上に１μｍの厚みを持った
単結晶Ｓｉ層が形成できた。

【０１８９】ソースガスとして、ＳｉＨ₂ Ｃｌ₂ を用い
た場合には、成長温度を数十度上昇させる必要がある
が、多孔質基体に特有な増速エッチング特性は維持され
た。

【０１９０】単結晶Ｓｉ層上にＭＯＳＦＥＴを作成し
た。尚、ＭＯＳＦＥＴの製造方法については公知の集積
回路製造技術が用いられるので、ここでは説明を省略す
る。

【０１９１】この後、基体全体をエッチング防止膜とし
てＳｉＯ₂ で被覆し、透光性にする領域の裏面のＳｉＯ
₂ のみをエッチングして除去する。この基体を６ＭＫＯ
Ｈで２００分エッチングすると、ＳｉＯ₂ の開口部のみ
がエッチングされ、Ｓｉ層直下のＳｉＯ₂ 層が露出し
た。エッチング防止膜のＳｉＯ₂ を除去した後には、基
体の一部分が透光性になった結晶性がＳｉウエハー並に
優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０１９２】 （参考実施例１０） ２００μｍの厚みを持ったＰ型（１００）Ｓｉ基体上に
ＣＶＤ法により、Ｓｉエピタキシャル層を１μｍ成長さ
せた。堆積条件は、以下の通りである。

【０１９３】 反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １０００ ＳＣＣＭ Ｈ₂ ２３０ ｌ／ｍｉｎ． 温度： １０８０ ℃ 圧力： ８０ Ｔｏｒｒ 時間： ２ ｍｉｎ． この基体を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。また、この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり、２００μｍの厚みを持ったＰ型（１００）
Ｓｉ基体全体は、２４分で多孔質化された。前述したよ
うにこの陽極化成では、Ｐ型（１００）Ｓｉ基体のみが
多孔質化されＳｉエピタキシャル層には変化がなかっ
た。

【０１９４】次に、このエピタキシャル層の表面に１０
０ｎｍの酸化層を形成し、その酸化表面に、表面に５０
０ｎｍの酸化層を形成したもう一方のＳｉ基体を重ねあ
わせ、窒素雰囲気中で９００℃、０．５時間加熱するこ
とにより、両者のＳｉ基体は、強固に接合された。

【０１９５】その後、該貼り合わせた基体をバッファー
ド弗酸（３６％ＮＨ₄ Ｆ＋４．５％ＨＦ＋Ｈ₂ Ｏ）と３
０％過酸化水素水との混合液（１：５）で撹拌しながら
選択エッチングする。１９１分後には、単結晶Ｓｉ層だ
けがエッチングされずに残り、単結晶Ｓｉをエッチ・ス
トップの材料として、多孔質Ｓｉ基体は選択エッチング
され、完全に除去された。

【０１９６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く１９１分後でも１０
０Å以下程度であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量（数十Å）は実用上無視できる膜厚減少であ
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ基体は除去され、ＳｉＯ₂ 上に１．０μｍの厚みを持
った単結晶Ｓｉ層が形成できた。

【０１９７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１９８】この後、基体全体をＳｉ₃ Ｎ₄ で被覆し、
透光性にする領域の裏面のＳｉ₃ Ｎ₄ のみをエッチング
して除去する。この基体を先ず弗硝酸（８４：１６）溶
液で１９分エッチングし、１０μｍだけＳｉ基体を残
す。次に弗硝酸酢酸（１：３：８）溶液で１０分エッチ
ングすると、Ｓｉ₃ Ｎ₄ の開口部のみがエッチングさ
れ、ＳｉＯ₂ が露出した。Ｓｉ₃ Ｎ₄ を除去した後に
は、基体の一部分が透光性になった結晶性がＳｉウエハ
ー並に優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０１９９】 （参考実施例１１） ２００μｍの厚みを持ったＰ型（１００）Ｓｉ基体上に
常圧ＣＶＤ法により、Ｓｉエピタキシャル層を５μｍ成
長させた。堆積条件は、以下の通りである。

【０２００】 反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １０００ ＳＣＣＭ Ｈ₂ ２３０ ｌ／ｍｉｎ． 温度： １０８０ ℃ 圧力： ７６０ Ｔｏｒｒ 時間： １ ｍｉｎ． 上記Ｓｉ基体をＨＦ溶液中において陽極化成を行った。

【０２０１】陽極化成条件は以下の通りであった。

【０２０２】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： １．６ （時間） 多孔質Ｓｉの厚み： ２００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） 前述したようにこの陽極化成では、Ｐ型（１００）Ｓｉ
基体のみが多孔質化されＳｉエピタキシャル層には変化
がなかった。

【０２０３】次に、このエピタキシャル層の表面に１０
０ｎｍの酸化層を形成し、その酸化表面に、表面に５０
０ｎｍの酸化層を形成したもう一方のＳｉ基体を重ねあ
わせ、酸素雰囲気中で９００℃、０．５時間加熱するこ
とにより、両者のＳｉ基体は、強固に接合された。

【０２０４】その後、該貼り合わせた基体を４９％弗酸
とアルコールとの混合液（１０：１）で撹拌することな
く選択エッチングする。２７５分後には、単結晶Ｓｉ層
だけがエッチングされずに残り、単結晶Ｓｉをエッチ・
ストップの材料として、多孔質Ｓｉ基体は選択エッチン
グされ、完全に除去された。

【０２０５】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２７５分後でも１０
０Å以下程度であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量（数十Å）は実用上無視できる膜厚減少であ
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ基体は除去され、ＳｉＯ₂ 上に５μｍの厚みを持った
単結晶Ｓｉ層が形成できた。

【０２０６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２０７】この後、基体全体をＳｉ₃ Ｎ₄ で被覆し、
透光性にする領域の裏面のＳｉ₃ Ｎ₄ のみをエッチング
して除去する。この基体を先ず弗硝酸（８４：１６）溶
液で１９分エッチングし、１０μｍだけＳｉ基体を残
す。次に弗硝酸酢酸（１：３：８）溶液で１０分エッチ
ングすると、Ｓｉ₃ Ｎ₄ の開口部のみがエッチングさ
れ、ＳｉＯ₂ が露出した。Ｓｉ₃ Ｎ₄ を除去した後に
は、基体の一部分が透光性になった結晶性がＳｉウエハ
ー並に優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０２０８】 （参考実施例１２） ２００μｍの厚みを持ったＰ型（１００）Ｓｉ基体表面
にプロトンのイオン注入によって、Ｎ型Ｓｉ層を１μｍ
形成した。Ｈ⁺注入量は５×１０¹⁵（ｉｏｎｓ／ｃｍ²）
であった。この基体に５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
²であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり、２００μｍの厚みを持ったＰ型（１０
０）Ｓｉ基体全体は、２４分で多孔質化された。前述し
たようにこの陽極化成では、Ｐ型（１００）Ｓｉ基体の
みが多孔質化されＮ型Ｓｉ層には変化がなかった。

【０２０９】次に、このＮ型Ｓｉ層の表面に１００ｎｍ
の酸化層を形成し、その酸化表面に、表面にＳｉＯ₂
（２００ｎｍ）／Ｓｉ₃ Ｎ₄ （１００ｎｍ）を形成した
もう一方のＳｉ基体を重ねあわせ、酸素雰囲気中で８０
０℃、０．５時間加熱することにより、両者のＳｉ基体
は、強固に接合された。

【０２１０】その後、該貼り合わせた基体をバッファー
ド弗酸（３６％ＮＨ₄ Ｆ＋４．５％ＨＦ＋Ｈ₂ Ｏ）で撹
拌しながら選択エッチングする。２５８分後には、単結
晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉを
エッチ・ストップの材料として、多孔質Ｓｉ基体は選択
エッチングされ、完全に除去された。

【０２１１】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く２５８分後でも１０
０Å以下程度であり、多孔質層のエッチング速度との選
択比は十の五乗以上にも達し、非多孔質層におけるエッ
チング量（数十Å）は実用上無視できる膜厚減少であ
る。即ち、２００μｍの厚みを持った多孔質化されたＳ
ｉ基体は除去され、ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 上に１．０μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。

【０２１２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２１３】この後、基体全体をエッチング防止膜とし
てＳｉ₃ Ｎ₄ で被覆し、透光性にする領域の裏面のＳｉ
₃ Ｎ₄ のみをエッチングして除去する。この基体を先ず
弗硝酸（８４：１６）溶液で１９分エッチングし、１０
μｍだけＳｉ基体を残す。次に弗硝酸酢酸（１：３：
８）溶液で１０分エッチングすると、Ｓｉ₃ Ｎ₄ の開口
部のみがエッチングされ、Ｓｉ₃ Ｎ₄ が露出した。エッ
チング防止膜のＳｉ₃ Ｎ₄ を除去した後には、基体の一
部分が透光性になった結晶性がＳｉウエハー並に優れた
Ｓｉ層を持つＳＯＩ基材が作成できた。

【０２１４】 （参考実施例１３） ５００μｍの厚みを持ったＰ型（１００）単結晶Ｓｉ基
体を５０％のＨＦ溶液中において陽極化成を行った。こ
の時の電流密度は、１０ｍＡ／ｃｍ²であった。１０分
で表面に２０μｍの厚みを持った多孔質層が形成され
た。該Ｐ型（１００）多孔質Ｓｉ基体上に減圧ＣＶＤ法
により、Ｓｉエピタキシャル層を０．５μｍに低温成長
させた。堆積条件は、以下の通りである。

【０２１５】 ガス： ＳｉＨ₂ Ｃｌ₂ （０．６ ｌ／ｍｉｎ） Ｈ₂ （１００ ｌ／ｍｉｎ） 温度： ８５０ ℃ 圧力： ５０ Ｔｏｒｒ 成長速度： ０．１ μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に８００ｎｍの酸化層を表面に有する
Ｓｉ基体を重ねあわせ、酸素雰囲気中で９００℃、１．
５時間加熱することにより、両者の基体は、強固に接合
された。

【０２１６】その後に、Ｓｉ基体の裏面から４９０μｍ
研削により除去して多孔質層を表出させた。

【０２１７】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼り合わせた２枚の基体を被覆し
て、多孔質基体上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【０２１８】その後、該貼り合せた基体を４９％弗酸と
アルコールと過酸化水素水との混合液（１０：６：５
０）で撹拌することなく選択エッチングする。１５分後
には、単結晶Ｓｉ層だけがエッチングされずに残り、単
結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓｉ
層は選択エッチングされ、完全に除去された。

【０２１９】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く、１５分後でも４０
Å弱程度であり、多孔質層のエッチング速度との選択比
は十の五乗以上にも達し、非多孔質層におけるエッチン
グ量（数Å）は実用上無視できる膜厚減少である。Ｓｉ
₃ Ｎ₄ 層を除去した後には、絶縁層を表面に有するＳｉ
基体上に０．５μｍの厚みを持った単結晶Ｓｉ層が形成
できた。

【０２２０】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ層のみ
を排除しえる。

【０２２１】この後、基体全体をエッチング防止膜とし
てＳｉＯ₂ で被覆し、透光性にする領域の裏面のＳｉＯ
₂ のみをエッチングして除去する。この基体をエチレン
ジアミン（１７ｍｌ）＋水（８ｍｌ）＋ピロカテコール
（３ｇ）で４時間エッチングすると、ＳｉＯ₂ の開口部
のみがエッチングされ、Ｓｉ層直下のＳｉＯ₂ 層が露出
した。エッチング防止膜のＳｉＯ₂ を除去した後には、
基体の一部分が透光性になった結晶性がＳｉウエハー並
に優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０２２２】 （参考実施例１４）参考 実施例１０と同様にしてＰ型（１００）Ｓｉ基体上
にＣＶＤ法により、Ｓｉエピタキシャル層を１μｍ成長
させ、基体を５０％のＨＦ溶液中において陽極化成を行
った。

【０２２３】次に、このエピタキシャル層の表面に８０
０ｎｍの酸化層を表面に有するＳｉ基体を重ねあわせ、
窒素雰囲気中で１１００℃、０．５時間加熱することに
より、両者のＳｉ基体は、強固に接合された。

【０２２４】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼り合わせた２枚の基体を被覆し
て、多孔質基体上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【０２２５】その後、該貼り合わせた基体を４９％弗酸
と過酸化水素水との混合液（１：５）で撹拌しながら選
択エッチングする。６２分後には、単結晶Ｓｉ層だけが
エッチングされずに残り、単結晶Ｓｉをエッチ・ストッ
プの材料として、多孔質Ｓｉ基体は選択エッチングさ
れ、完全に除去された。

【０２２６】非多孔質Ｓｉ単結晶の該エッチング液に対
するエッチング速度は、極めて低く６２分後でも５０Å
弱程度であり、多孔質層のエッチング速度との選択比は
十の五乗以上にも達し、非多孔質層におけるエッチング
量（数十Å）は実用上無視できる膜厚減少である。即
ち、２００μｍの厚みを持った多孔質化されたＳｉ基体
は除去され、Ｓｉ₃ Ｎ₄ 層を除去した後には、絶縁性基
体上に１μｍの厚みを持った単結晶Ｓｉ層が形成でき
た。

【０２２７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０２２８】単結晶Ｓｉ層上にＭＯＳＦＥＴを作成し
た。尚、ＭＯＳＦＥＴの製造方法については公知の集積
回路製造技術が用いられるので、ここでは説明を省略す
る。

【０２２９】この後、基体全体をエッチング防止膜とし
てＳｉＯ₂ で被覆し、透光性にする領域の裏面のＳｉＯ
₂ のみをエッチングして除去する。この基体を６ＭＫＯ
Ｈで２００分エッチングすると、ＳｉＯ₂ の開口部のみ
がエッチングされ、Ｓｉ層直下のＳｉＯ₂ 層が露出し
た。エッチング防止膜のＳｉＯ₂ を除去した後には、基
体の一部分が透光性になった結晶性がＳｉウエハー並に
優れたＳｉ層を持つＳＯＩ基材が作成できた。

【０２３０】 以上の参考実施例に示したように、多孔
質Ｓｉ基体を少なくとも湿式化学エッチングを含む工程
により除去することによって非透光性の絶縁物基体（Ｓ
ｉ基体上に絶縁層を形成したもの）上の表面に単結晶半
導体層を形成し、該絶縁物基体の一部分を、単結晶半導
体層が形成されていない面（裏面）から表面付近の絶縁
層、或いは単結晶半導体層が露出するまで、少なくとも
湿式化学エッチングを含む処理により除去し、連続なる
薄層を直下の支持体なしに残存させ、非透光性基体を部
分的に透光性に変えることができる。

【０２３１】 また、本参考実施例によれば、透光性に
変える前に、少なくとも透光性になる部分に電子デバイ
スを形成して後、上記の方法により透光性に変えること
ができる。

【０２３２】 本参考実施例によれば、非透光性絶縁性
基体上に単結晶Ｓｉ層を形成した後、必要な領域のみ非
透光性基体部分を除去することにより、透光性に変える
ことができ、ガラスに体表される透光性基体を用いず
に、容易に、しかも生産性、均一性、制御性、経済性の
面で卓越した、結晶性が単結晶ウエハー並に優れたＳｉ
層を持つ透光性のＳＯＩ構造の基材を作成することが可
能になる。

【０２３３】 また、本参考実施例による透光性ＳＯＩ
基材は、ビューファインダー、コンタクトセンサ、或い
は液晶ディスプレイ用の透光性基体として利用でき、更
に、Ｘ線マスク、圧力センサ、及びマイクロメカニクス
等に応用され得る。

【０２３４】（実施例１５） 図１８は、本実施例の概略工程図である。

【０２３５】３００μｍの厚みを持ったＰ型（１００）
単結晶Ｓｉ基板にＨＦ溶液中において陽極化成を施し、
多孔質Ｓｉ基板を形成した。

【０２３６】陽極化成条件は以下の通りであった。

【０２３７】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： ２．４ （時間） 多孔質Ｓｉの厚み： ３００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） こうして得られたＰ型（１００）多孔質Ｓｉ基板１０１
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層１０２
を１．０μｍの層厚で成長させた。堆積条件は、以下の
通りである。

【０２３８】 ソースガス： ＳｉＨ₄ キャリヤーガス： Ｈ₂ 温度： ８５０℃ 圧力： １×１０^-2Ｔｏｒｒ 成長速度： ３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層１０２の表面に１０００Å
の酸化層１０３を形成し、その酸化表面に、表面に５０
００Åの酸化層１０４、１０００Åの窒化層１０５を形
成したもう一方のＳｉ基板１０７を重ね合せ、窒素雰囲
気中で８００℃、０．５時間加熱することにより、２つ
のＳｉ基板を、強固に貼り合せた。

【０２３９】その後、該貼り合せた基板を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で撹拌することなく選択エッチングした。
６５分後には、非多孔質Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板１０１は選択エッチングされ、完全に除
去された。非多孔質Ｓｉ単結晶の該エッチング液に対す
るエッチング速度は、極めて低く６５分後でもエッチン
グ量は５０Å以下であり、多孔質層のエッチング速度と
の選択比は十の五乗以下にも達し、非多孔質層１０１に
おけるエッチング量（数十Å）は実用上無視できる程度
のものであった。こうしたところ、２００μｍの厚みを
持った多孔質化されたＳｉ基板１０１は、除去され、Ｓ
ｉＯ₂ １０３上に１．０μｍの厚みを持った単結晶Ｓｉ
層１０２が形成できた。ソースガスとして、ＳｉＨ₂ Ｃ
ｌを用いた場合には、成長速度を数十度上昇させる必要
があるが、多孔質基板に特有な増速エッチング特性は、
維持された。

【０２４０】上記単結晶Ｓｉ薄膜１０２に電解効果トラ
ンジスタを作成し、相互に接続することにより、相補性
素子、及びその集積回路を作成し、液晶画像表示装置に
必要な画素切り替え素子、駆動周辺回路を形成した。
尚、各トランジスタの製造方法については公知のＭＯＳ
集積回路製造技術を用いた。

【０２４１】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後に共通電極を形成し、配向
処理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立て液晶を注入し
た。この液晶に関する諸工程は、公知の液晶表示装置製
造技術を適用した。

【０２４２】この後液晶画素部の下部のＳｉ基板１０７
を以下の方法で除去した。

【０２４３】３０重量％のＫＯＨ水溶液を約１１０℃に
加熱し、ＳｉＮをマスクとしてＳｉの（１００）方向に
エッチングを進行させた。エッチレートは結晶面に対し
て異方性を示し、（１００）面に対しては約３００μｍ
／ｈである。エッチング後の形状を図１９に示すが、エ
ッチング後の斜面のなす角は５５°であり、高い異方性
を示していることが分かる。また、絶縁層１０４に達す
るとエッチングは実質的に終了する。即ち、横方向への
サイドエッチレートは非常に小さい。この方法により高
い精度で液晶画素部の下部のＳｉ基板１０７の除去が可
能となる。

【０２４４】最後に、信頼性向上のため除去された凹部
にスピンオングラスを充填し、光透過による投射型液晶
画像表示装置を完成した。

【０２４５】（実施例１６） Ｓｉ基板１０７の除去を以下の方法で行った以外は、実
施例１５と同様にして液晶画像表示装置を完成した。

【０２４６】エチレンジアミン７５ｍｌ、カテコール１
２ｇ、水２４ｍｌ、ピラジン０．４５ｇの割合で作成し
た混液を約１１５℃に加熱し、ＳｉＮをマスクとしてエ
ッチングを行った。本方法は、ＳｉＯ₂ に対する選択比
が１０００以上と非常に高く、ＳｉＯ₂ をメンブレン及
び耐エッチングマスクとして使用可能である。

【０２４７】（実施例１７） Ｓｉ基板１０７の除去をＲＩＥで行った以外は、実施例
１５と同様にして液晶画像表示装置を完成した。マスク
パターンに対してほぼ垂直にエッチングすることができ
た。

【０２４８】（実施例１８） Ｓｉ基板１０７の除去を以下の方法で行った以外は、実
施例１５と同様にして液晶画像表示装置を完成した。

【０２４９】ヒドラジンと水の１：１水溶液を約１００
℃に加熱し、ＳｉＯ₂ をマスクとして、異方性エッチン
グを行った。エッチレートは２μｍ／ｍｉｎである。

【０２５０】（実施例１９） 可視光領域の光に対して非透過性の基板として、表面に
Ａｌ₂ Ｏ₃ （ルビー）膜を有するＡｌ基板を使用し、Ｃ
ｌ系のガスでプラズマエッチングによりＡｌを除去した
以外は実施例１５と同様にして液晶画像表示装置を完成
した。

【０２５１】本発明によれば異方性エッチング特性を有
する基板を自由に選定できるため、本実施例の如く基板
としてルビー膜等を選ぶことにより、きれいな液晶面を
得ることができる。

【０２５２】（実施例２０） Ｓｉ基板を図２０に示す如く、りんごの形に除去した以
外は実施例１５と同様にして液晶画像表示装置を完成し
た。

【０２５３】本発明によれば精度良いエッチングが可能
であるため、本実施例の如く種々の模様をバックライト
により浮かび上がらせることも可能である。

【０２５４】以上の実施例に示したように、本発明によ
る液晶画像表示装置は、経済性に優れて、大面積に亘り
均一平坦な、極めて優れた結晶性を有するＳｉ単結晶基
板を用いており、半導体能動素子が欠陥の著しく少ない
Ｓｉ単結晶層上に作成されているため、上記半導体素子
の浮遊容量が低減し、高速動作が可能で、ラッチアップ
現象等のない、耐放射線特性の優れた素子及び回路を液
晶画像表示画素と同一基板上に集積した高性能な装置が
提供できる。

【０２５５】また、本発明による液晶画像表示装置は、
多孔質基板或いは多孔質層を異方性エッチングにて選択
除去することにより、非透明基板上に形成された良質な
単結晶層に作成されることによって、高性能なものとな
る。また、Ｓｉ基板を非透明電極に採用することにより
熱的、機械的、化学的或いは物理的にも従来のシリコン
集積回路プロセスと極めて整合性の良い出発材料となり
得る。

【０２５６】また、一般にかなり光の強度の強い光源を
投影型液晶画像表示装置に使用すると周辺回路部分に光
が当たると半導体層中に光励起電流が誘起され誤動作の
原因となる場合があるが、本発明による装置において
は、周辺回路部分は遮光されているために、係る問題点
を回避することができる。

【０２５７】更に、本発明による液晶画像表示装置は、
非透光性基板に異方性エッチング特性を有する基板を用
いるため、液晶画素部の下方を精度良く除去することが
できる。

【０２５８】（実施例２１） 図２１に本実施例の製造工程の概略を示す。

【０２５９】３００μｍの厚みを持ったＰ型（１００）
単結晶Ｓｉ基板にＨＦ溶液中において陽極化成を施し、
多孔質Ｓｉ基板を形成した。

【０２６０】陽極化成条件は以下の通りであった。

【０２６１】 印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１ 時間： ２．４ （時間） 多孔質Ｓｉの厚み： ３００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） こうして得られたＰ型（１００）多孔質Ｓｉ基板１０１
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層１０２
を１．０μｍの層厚で成長させた。堆積条件は、以下の
通りである。

【０２６２】 ソースガス： ＳｉＨ₄ キャリヤーガス： Ｈ₂ 温度： ８５０℃ 圧力： １×１０^-2Ｔｏｒｒ 成長速度： ３．３ ｎｍ／ｓｅｃ 次に、このエピタキシャル層１０２の表面に１０００Å
の酸化層１０３を形成し、その酸化膜表面に５０００Å
の酸化層１０４、１０００Åの窒化層１０５及び補強材
として、２０００Å以上のＳｉＨ_x 絶縁層１０６を形成
したもう一方のＳｉ基板１０７を重ね合せ、窒素雰囲気
中で８００℃、０．５時間加熱することにより、２つの
Ｓｉ基板を、強固に貼り合せた。

【０２６３】その後、該貼り合せた基板を４９％弗酸と
アルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で撹拌することなく選択エッチングした。
６５分後には、非多孔質Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチ・ストップの材料として、
多孔質Ｓｉ基板１０１は選択エッチングされ、完全に除
去された。非多孔質Ｓｉ単結晶の該エッチング液に対す
るエッチング速度は、極めて低く６５分後でもエッチン
グ量は５０Å以下であり、多孔質層のエッチング速度と
の選択比は十の五乗以下にも達し、非多孔質層１０１に
おけるエッチング量（数十Å）は実用上無視できる程度
のものであった。こうしたところ、２００μｍの厚みを
持った多孔質化されたＳｉ基板１０１は、除去され、Ｓ
ｉＯ₂ １０３上に１．０μｍの厚みを持った単結晶Ｓｉ
層１０２が形成できた。ソースガスとして、ＳｉＨ₂ Ｃ
ｌを用いた場合には、成長温度を数十度上昇させる必要
があるが、多孔質基板に特有な増速エッチング特性は、
維持された。

【０２６４】上記単結晶Ｓｉ薄膜１０２に電解効果トラ
ンジスタを作成し、相互に接続することにより、相補性
素子、及びその集積回路を作成し、液晶画像表示装置に
必要な画素切り替え素子、駆動周辺回路を形成した。
尚、各トランジスタの製造方法については公知のＭＯＳ
集積回路製造技術を用いた。

【０２６５】カバーガラスにブラックマトリクス及びカ
ラーフィルターを形成した後に共通電極を形成し、配向
処理した。アクティブ・マトリクス基板に配向処理を施
し、シール材を印刷したのち両者を組立て液晶を注入し
た。この液晶に関する諸工程は、公知の液晶表示装置製
造技術を適用した。

【０２６６】この後Ｓｉ基板１０７側に液晶画素部の直
下を除いて耐弗酸性ゴムを被覆し、弗酸、酢酸、硝酸の
混合液を用いて、絶縁層１０４までＳｉ基板１０７を部
分的に除去し、光透過による投射型液晶画像表示装置を
完成した。

【０２６７】本実施例の如く、Ｓｉ基板上に絶縁膜を形
成した基板とＳｉ基板を多孔質化した後、多孔質Ｓｉ上
にＳｉをエピタキシャル成長した基板のボンディングに
よって形成される基板では、Ｓｉ単結晶膜の下地絶縁膜
に対する制約はないため、厚みを数μｍにすることも可
能であり、また、ＳｉＮ膜等も使用することができる。

【０２６８】また、ＳＯＩ基板作成時に膜強度向上のた
めの光透過膜を非透光性基板と単結晶ＴＦＴの間に設け
ることにより、ＴＦＴを形成する上で製造上の制約を受
けることがなく、自由度のある製造方法を提供すること
が可能となる。更に、非透光層除去前に補強層が形成さ
れるため、非透光層除去時のダメージも回避できる。

【０２６９】 （参考実施例２２） ＳｉＮ_x絶縁層を、図２２の如くＳｉの選択エッチング
（Ｎ／Ｐ⁺）により、絶縁膜下側に５０００ÅのＳｉ層
１１０を残し、そのＳｉ層１１０を８００〜１０００℃
程度で熱酸化し、Ｓｉ層１１０を透光性とした後、その
熱酸化膜１１０上に、ＣＶＤ法によりＳｉＮ_x絶縁層１
１１を形成した以外は実施例２１と同様にして、液晶画
像表示装置を作成した。本実施例によれば、２層の補強
膜により強度の向上が可能である。

【０２７０】また、ＳｉＮ_x 絶縁層上に更にＩＴＯの如
く透光性薄膜の導電膜を形成することにより裏面電位の
コントロールが可能となる。

【０２７１】（実施例２３） 図２３の如く、ＳｉＴＦＴの層間絶縁膜として、膜強度
の大きいＬｐ−ＳｉＮ１５６を用いた以外は実施例１と
同様にして液晶画像表示装置を作成した。Ｌｐ−ＳｉＮ
膜を層間絶縁膜として使用した場合の問題点は金属膜と
の密着性、Ｈ₂のプロテクト効果、等がある。

【０２７２】金属膜との密着性については、ＳｉＯ₂ 又
はＢＰＳＧ等の膜でサンドイッチ構造をとることにより
問題解決する。また、Ｈ₂ プロテクト効果については、
あらかじめＭＯＳチャネル部の不純物濃度をコントロー
ルしておくことにより、Ｖｔｈ（しきい値電圧）を制御
できる。

【０２７３】 （参考実施例２４） 図２４に示すようにＯ⁺を１×１０¹⁸ｃｍ^-2程度２００
ｋｅｖでイオン注入し、これを１３００℃程度の熱処理
を加えることにより基板２０１中にＳｉＯ₂層２０２が
形成される。

【０２７４】以上の様にして作成した基板２０１に熱酸
化法及びＬＰ−ＣＶＤ法によりＳｉＯ₂ ２０４／ＳｉＮ
_x ２０５の２層膜が表裏に形成される。続いて、裏面を
パターニングし、パネル部の窓あけを行う。

【０２７５】次に、ＫＯＨ系等によりＳｉのエッチング
を行う。Ｌｐ−ＳｉＮ膜はＫＯＨのマスク材となる。Ｓ
ｉのエッチングにおいて、全てをエッチング又は一部を
残しエッチングする。続いてこれを熱酸化することによ
り、パネル部裏面のみ熱酸化される。

【０２７６】この後、表面ＳｉＮ膜を剥離し、ＴＦＴを
形成していく工程により、熱酸化及びＣＶＤ法を用いる
ことにより裏面側は更に補強される。特にＬＯＣＯＳ酸
化法等に用いられるＬｐ−ＳｉＮ膜２０７は、膜の内部
応力が〜１０¹⁰ｄｙｎ／ｃｍ² 程度のテンシルな膜であ
り、裏面補強膜としては最適である。２０９はゲート電
極、２１０はＭＯＳトランジスタのソース及びドレイン
である。

【０２７７】非透光性基板２０１を裏面からエッチング
した場合、透光領域の膜強度が非透光性基板上面の絶縁
膜２０２及びＳｉ層２０３のみで決定されるが、これら
はＴＦＴの制約から、膜構成における自由度は狭い。し
かし、本実施例によればＴＦＴの制約を受けずに裏面の
膜強度を向上できる。

【０２７８】（実施例２５） 図２５の如く、ＳｉＮ_x 絶縁層２５１を透光領域中央部
から周辺部へ向かって小さくなる様にパターニングした
以外は実施例２１と同様にして液晶画像表示装置を作成
した。

【０２７９】本実施例によれば、透光領域の強度の調節
が可能となり、特に強度の弱い透光領域の中心部の強度
を補強することができる。

【０２８０】 以上詳述したように、本発明による液晶
画像表示装置は、経済性に優れて、大面積に亘り均一平
坦な、極めて優れた結晶性を有するＳｉ単結晶基板を用
いており、半導体能動素子が欠陥の著しく少ないＳｉ単
結晶層上に作成されているため、上記半導体素子の浮遊
容量が低減し、高速動作が可能で、ラッチアップ現象等
のない、耐放射線特性の優れた素子及び回路を液晶画像
表示画素と同一基板上に集積した高性能な装置が提供で
きる。

【０２８１】また、本発明による液晶画像表示装置は、
多孔質基板或いは多孔質層を選択除去することにより、
非透明基板上に形成された良質な単結晶層に作成される
ことによって、高性能なものとなる。また、Ｓｉ基板を
非透明基板に採用することにより熱的、機械的、化学的
或いは物理的にも従来のシリコン集積回路プロセスと極
めて整合性の良い出発材料となり得る。

【０２８２】また、一般にかなり光の強度の強い光源を
投影型液晶画像表示装置に使用すると周辺回路部分に光
が当たると半導体層中に光励起電流が誘起され誤動作の
原因となる場合があるが、本発明による装置において
は、周辺回路部分は遮光されているために、係る問題点
を回避することができる。

【０２８３】更に、本発明による液晶画像表示装置は、
非透光性基板を除去した透光領域にＳｉＮ_x 絶縁層を設
けることにより、該領域の強度が補強され、信頼性が向
上する。

【０２８４】 （実施例２６） 図２６に周辺駆動回路にＣＭＯＳインバータ、画素電極
のスイッチング素子にＰＭＯＳトランジスタを用いた液
晶表示装置の一例を示す。本図はトランジスタ等半導体
装置を組み込んだ側の基板のみの断面図である。図中６
１は支持基板、６２は下地絶縁層、６３は素子分離酸化
膜、６４はＮＭＯＳトランジスタのソース領域、６５は
ＮＭＯＳトランジスタのドレイン領域、６６はＰＭＯＳ
トランジスタのドレイン領域、６７はＰＭＯＳトランジ
スタのソース領域、６８はゲート酸化膜、６９はゲート
電極、７０はＮＭＯＳトランジスタのチャネル領域、７
１はＰＭＯＳトランジスタのチャネル領域、７２はＮ型
電界緩和領域、７３はＰ型電界緩和領域、７４はＡｌ
（配線）電極、７５はＮＭＯＳトランジスタ、７６、７
７はＰＭＯＳトランジスタ、７８は保持容量部、７９が
ＣＭＯＳインバータ、８０、８１は層間絶縁膜、８２は
共通電極、８３は画素電極である。８４は裏面充填材、
８５は裏面電極である。

【０２８５】上記のように構成した基板と、共通電極を
設けたもう一方の基板とをスペーサを介して対向配置
し、液晶を封入してパネルとする。

【０２８６】液晶表示装置は反射型、透過型何れも光が
画像表示部を通過し得ることが必須条件である。従って
従来は一枚の石英板が用いられている。一方、トランジ
スタの活性層としてはＳｉが一般にも良く知られている
が、活性層として最も望ましい単結晶Ｓｉはその製造が
極めて困難であり、石英上に形成することが事実上でき
なかった。そのため、画素表示部にトランジスタを形成
する場合、及び周辺の駆動回路と共に集積化する場合に
は石英上でも形成可能な多結晶Ｓｉが用いられてきた。

【０２８７】しかしながら、より高品質な画像要求に応
じて画面をより高精細化し、高速駆動するためには多結
晶Ｓｉでは限界があり、単結晶Ｓｉを用いた半導体装置
を有する液晶表示装置の構成が望まれていた。

【０２８８】そこで本実施例は、半導体又は導電体を基
板とし、絶縁層を介して単結晶Ｓｉ薄膜を形成した後、
画像表示部のみ上記基板を除去して透明化し、且つ周辺
駆動回路部の基板には裏面電位の制御手段を設けて基板
電位を制御することにより、半導体装置の性能を高めて
高速化を実現した液晶表示装置である。

【０２８９】即ち半導体又は導電体基板上に絶縁層を介
して形成された単結晶Ｓｉ薄膜により活性層を形成した
半導体能動素子を有するアクティブマトリクス方式の液
晶表示装置であって、画像表示部が上記基板を除去して
上記絶縁層のみもしくは除去した後に透明性充填材を充
填することにより透明性を有し、周辺駆動回路部には上
記基板が残され且つ裏面電位制御手段を有していること
を特徴とするものである。

【０２９０】 本実施例に係る単結晶Ｓｉ薄膜は多孔質
Ｓｉ基体を用いた方法により得られる。後者の製造方法
で得られる多結晶Ｓｉ薄膜はほとんど欠陥が無く、トラ
ンジスタの活性層として理想的な半導体である。

【０２９１】本実施例は、周辺駆動回路に消費電力の少
ないＣＭＯＳインバータ、画素電極のスイッチングに裏
面リークがなく耐圧性の高いＰＭＯＳトランジスタ、基
板にＰ型Ｓｉ基板を用い、該基板の裏面にアルミニウム
等金属電極を設けて基板電位を制御している。透光性の
充填材８４には、Ｓｉ系の樹脂を用いた。

【０２９２】本実施例では、下地絶縁層に８０００Åの
Ｓｉ酸化膜を、ＳｉのエッチングにはＫＯＨの３０％水
溶液を用い、１００℃にて４μｍ／ｍｉｎのエッチング
レートを得た。この時の耐エッチング膜として、ＬＰ−
ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で堆積した５０
００ÅのＳｉ窒化膜を使用した。この膜の厚さは厚い方
が望ましいが、６０００〜８０００Å以上では膜にクラ
ックが入り易く、耐エッチング性を劣化させる。従って
１０００〜６０００Å程度が望ましい。

【０２９３】図２７に上記裏面電極の配線状態を示し
た。図中９０は共通電極を設けた対向基板であり、接着
材９１により基板と対向配置し、液晶９２を挟持してい
る。また、９３がＣＭＯＳインバータ等駆動回路部上の
パッドで有り、９４のボンディングワイヤーによりパッ
ケージ９５側に接続され、一方裏面電極８５はペースト
導電材料を介してパッケージ９５に固定され、ボンディ
ングワイヤー９６により該パッケージ９５側に接続され
電位が制御されている。またＳｉ支持基板の厚みは５５
０μｍであり、チップ全体の強度を保つのに充分であ
る。

【０２９４】また、図２８は本実施例を実現するために
とった別の形態を示す。図２８は裏面電極をデバイス領
域の上面に設けた構造であり、５０１は素子間を分離す
る分離層、５０２は裏面電極である。本方法では、デバ
イスを形成後、コンタクトホールを加工する際に層間絶
縁膜６３、下地絶縁膜６２を貫通する開口部５０３を設
ける。コンタクトのオーミック性を向上させるためにボ
ロンを１×１０¹⁵ｃｍ^-2イオン注入し、低抵抗ｐ型拡散
層５０４を形成した後Ａｌを堆積することで図２８の構
造を得た。

【０２９５】本構成で、下地絶縁層の膜厚（Ｔ_BOX ）を
８０００Åとし、Ｖ_SS＝０Ｖ、Ｖ_DD＝１４Ｖ、裏面電位
を２〜５Ｖとして良好に駆動することができた。そし
て、表示部の光透過率を９０％以上とした６４階調、４
０万画素の液晶表示装置を実現した。

【０２９６】本実施例の液晶表示装置は、単結晶Ｓｉ薄
膜を半導体装置の活性層に用いたことにより、装置全体
に用いた半導体装置を従来の多結晶ＴＦＴより５〜１０
０倍高速駆動させることができ、更に裏面電位を制御す
ることにより周辺駆動回路に用いた半導体装置の寄生素
子のリーク電流を充分小さくすることで回路の性能を高
めることができるため３２階調以上の高精細で画素数数
万以上の高画質な画像表示を行うことができる液晶表示
装置を、更に画像表示部の基板のみ除去することにより
単結晶Ｓｉを用いた回路でも表示部を透明化した上で充
分な強度を確保した液晶表示装置である。

【０２９７】（実施例２７） 上記のようなボンディングを必要としないためには、同
一基板上に画像表示領域と周辺回路を設けることが考え
られる。

【０２９８】図２９は同一基板上に液晶画素部と周辺回
路とを設けた場合の模式断面図である。

【０２９９】図２９に示すように同一基板絶縁層５０６
上に、画素ＴＦＴと画素電極を含む画像表示領域５０７
と、これを駆動する周辺回路５０８とを形成し、互いに
データ線とゲート線とで接続され、画像表示領域は光を
透過させるために、例えば半導体基板をＫＯＨなどのエ
ッチング液でエッチングすることにより透明化し、周辺
回路領域は、周辺回路内のデバイス特性（例えばＭＯＳ
のリーク電流量など）が、周辺回路裏面の電位の影響を
受けるので、所定の電位を印加できるよう裏面に半導体
もしくは導電体基板５０９を残すことで、前記構造が実
現できる。

【０３００】しかしながら、同一基板内で透明基板領域
と導電体基板領域を形成する際、当然ながら基板膜厚の
遷移する領域５１０が生じ、図２９に示すように周辺回
路形成の領域の一部が遷移領域にまでおよんだ場合、導
電体基板の遷移領域は膜厚が一定でないため、電界のか
かり方が異なってきて周辺回路に、デバイス特性のばら
つきが発生する、画像表示領域の一部が遷移領域におよ
んだ場合、透明化が不完全な欠陥画素となる等の悪影響
を与える問題がある。

【０３０１】本実施例は、絶縁層を介して半導体もしく
は導電体基板となっている部分と絶縁層のみからなる部
分を有し、半導体もしくは導電体基板となっている部分
上部に周辺回路、絶縁層のみからなる部分に画像表示領
域を設け、両者の間の接続が周辺回路及び画像表示領域
内において使用しているものと同一の配線材料にてなさ
れ、且つ半導体もしくは導電体基板厚の遷移領域よりも
配線領域が広いことを特徴とする画像表示装置である。

【０３０２】即ち、本実施例は、上記遷移領域上に周辺
回路及び画像表示領域が存在しないため、周辺回路に悪
影響を及ぼすことがない。

【０３０３】ここで、遷移領域よりも配線領域が広いと
は、配線領域を遷移領域＋０．３ｍｍ以上とることが望
ましい。これは遷移領域の形成される位置のアライメン
トマージンを見込んだ値であり、例えアライメントずれ
が生じても遷移領域は領域５０７，５０８にかかること
はない。

【０３０４】図３０は本発明による画像表示装置の要部
断面図であり、図３１は平面図である。平面図は後述の
各実施例と共通するものである。５０９は半導体もしく
は導電体基板、５０６は絶縁層、５０８は周辺回路形成
領域、５０７は画像表示領域、５１１は５０８と５０７
とを電気的に絶縁する分離領域である。５１０は基板膜
厚の遷移領域である。

【０３０５】周辺回路形成領域５０８と画像表示領域５
０７は絶縁層上の半導体領域に半導体デバイス製造工程
により作成される。これらは例えばＬＯＣＯＳ工程、ト
レンチ分離工程、ＰＮ接合分離工程などで形成された素
子分離領域５１１により電気的に分離されている。配線
部材５１２は周辺回路形成領域５０８と画像表示領域５
０７を接続するもので、配線部材にはＡｌ，Ｔｉ，Ｔ
ａ，Ｍｏ，Ｃｕ，Ｗなどの金属、ＴｉＳｉ₂ ，ＴａＳｉ
₂ ，ＷＳｉ₂ ，ＭｏＳｉ₂ などのシリサイドの他、多孔
質ＳｉやＩＴＯがＣＶＤ法、スパッタ法、蒸着法などに
よって膜堆積後、フォトリソグラフィ工程により所望の
パターンが形成され用いられる。

【０３０６】これら配線部材５１２は通常数千Åの膜
厚、１〜１００μｍ程度の幅で形成される。

【０３０７】周辺回路５０８は遷移領域５１０を除いた
半導体もしくは導電体基板上に形成し、画像表示領域５
０７は遷移領域を除いた透明基板上に形成し、両領域を
電気的に絶縁し、所望の端子を配線部材５１２で接続す
ることで、特性ばらつきの少ない周辺回路と、画像欠陥
の少ない画像表示領域とを同一基板上に形成することが
でき、低コストで微細なパターニングが可能な高解像度
の画像表示装置を実現することができる。

【０３０８】（実施例２８） 図３２は本発明による画像表示装置の他の態様を示す要
部断面図である。

【０３０９】図３２に示す態様は配線部材を２層（５１
３，５１４）設けた多重配線の場合であり、実施例２７
で示した効果に加え断線等に強い利点がある。エッチン
グの結果生じる膜厚の遷移領域は一般に数百μｍの幅が
あり、例えば５００μｍ幅の遷移領域に１０μｍピッチ
で配線を形成するとすると、長さ５００μｍ、幅７μｍ
といった細長い配線で領域５０８と５０７を接続しなけ
ればならず、配線の断線は深刻な問題である。多重配線
構造をとれば冗長性が増し、断線に対し強くなる。多重
配線とする場合の組み合せは種々考えられ、例えば５１
３をＡｌ，５１４を多結晶Ｓｉ、５１３をＩＴＯ，５１
４をＡｌなどである。また、配線部材を３層以上設ける
ことも可能である。

【０３１０】（実施例２９） 図３３は配線部材に単結晶Ｓｉを用いた場合を示し、図
３３（ａ）は単結晶Ｓｉ５１６を表面に、図３３（ｂ）
は単結晶Ｓｉ５１６を埋め込みで形成した場合を示す。
単結晶Ｓｉ５１６は分離領域５１１と電気的に絶縁して
いる。

【０３１１】単結晶配線を用いると、数十Ω／□という
低抵抗の配線を基板表面の平坦性をそこなうことなく形
成できるので、例えば液晶表示装置に本発明を用いた場
合、段差に起因する液晶の配向乱れを低減することがで
きる。

【０３１２】（実施例３０） 図３４は、周辺回路５０８と画像表示部５０７が完全分
離された構造をなす場合を示している。

【０３１３】本実施例では周辺回路５０８と画像表示部
５０７とが完全分離されているので絶縁されているのは
勿論のこと、これらの間の容量結合も小さくなるので画
像表示部５０７でのクロストークや周辺回路５０８の誤
動作といった問題が低減される。

【０３１４】 （参考実施例３１） 図３５に示した本実施例は、一般的な半導体製造工程に
より作成した液晶表示装置の例である。周辺回路５０８
及び画像表示領域５０７は絶縁層上の半導体層中につく
りこまれ、両者はＬＯＣＯＳ絶縁膜５１７によって絶縁
されている。また配線部材５１２はこのＬＯＣＯＳ５１
７上に形成され、コンタクトホールを介して周辺回路５
０８と画像表示領域５０７とを相互に接続している。Ｌ
ＯＣＯＳ５１７のある領域を境に周辺回路下には半導体
基板５０９があり、その電位を所望の値Ｖ_Refに設定す
ることでデバイスの特性ばらつきを抑えている。５１５
は配線５１２と、領域５０８，５０７とが不必要な場所
で短絡するのを防ぐための絶縁膜である。

【０３１５】以上の説明はＴＦＴを用いた表示装置を例
にとって行なってきたが、本発明においてはＴＦＴに限
定されるものではなく、ダイオードやＭＩＭ素子を用い
たアクティブマトリクス液晶表示装置や駆動回路を内蔵
した単純マトリクス型液晶表示装置においても同様の効
果が得られることは言うまでもない。

【０３１６】画像表示部と周辺回路との接続が微細なパ
ターニングで低コストに行なうことができる。また、周
辺回路が確実に半導体もしくは導電体基板上に形成され
るので、周辺回路のデバイス特性のばらつきが低減され
る。透明化が不完全な画像欠陥の領域を低減できる。

【０３１７】（実施例３２） 次にＣＭＯＳインバータの特性を利用し、これを周辺駆
動回路に用い、スイッチング素子にはＰＭＯＳトランジ
スタを用いたアクティブマトリクス方式の液晶表示装置
について説明する。

【０３１８】図３６（ａ）に液晶表示装置の各画素の等
価回路を示した。５２０はゲート電極、５２１は蓄積容
量部、５２２は液晶容量である。従来の液晶表示装置に
おいては、トランジスタの活性層は多結晶Ｓｉ薄膜であ
る。

【０３１９】現在では上記のように、例えば一つの表示
装置内でも複数の種類の半導体装置を組み合わせて回路
を形成するのが一般的である。しかしながら、半導体装
置はそれぞれ特性が異なり、複数種の半導体装置を同じ
基板上に形成することによって、個々の装置に最適の条
件に設定することができず、各装置の有する問題を解決
できないままに用いることにもなってしまう。

【０３２０】図３６（ｂ）にＳＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｉｇｅｎ）
基板を用いて形成したＮＭＯＳトランジスタ５２３、Ｐ
ＭＯＳトランジスタ５２４を有するＣＭＯＳインバータ
の等価回路を示す。ＣＭＯＳインバータの基板側には、
支持基板をゲート電極、支持基板と活性層間の絶縁層を
ゲート絶縁層とする寄生ＭＯＳトランジスタが発生す
る。従来のＣＭＯＳインバータの場合、この寄生ＭＯＳ
トランジスタのしきい値電圧の絶対値を大きくする事が
困難であり、Ｖ_backをいかなる値に設定しても、寄生Ｎ
ＭＯＳ又はＰＭＯＳトランジスタが動作し、リーク電流
が流れてしまう。図３６（ｃ）にこのＣＭＯＳトランジ
スタの入出力特性を示す。本図に示したように、Ｖ_back
＝０Ｖ付近では、寄生ＰＭＯＳトランジスタが動作して
いるためにＶ_inがＶ_DDに近づいてもＰＭＯＳトランジス
タのリーク電流により、出力が完全にＶ_SSまで落ちな
い。一方Ｖ_back＝３Ｖ付近では、寄生ＮＭＯＳトランジ
スタが動作しているためにＶ_inがＶ_SSに近づいてもＮＭ
ＯＳトランジスタのリーク電流により、出力が完全にＶ
_DDにまで上がらない。

【０３２１】ＣＭＯＳインバータには上記のような問題
が有るが、薄膜単結晶上に作製したＮＭＯＳトランジス
タを単独では例えば、静特性に段差ができる「キンク」
現象が見られ、これを緩和させるために、発生したホー
ルが逃げる通路を与える必要が有る。

【０３２２】また、ＰＭＯＳトランジスタにおいてはソ
ース・ドレインとチャネル領域間の寄生容量により駆動
速度が限定されてしまう。

【０３２３】このように、半導体能動素子の特性はそれ
ぞれ異なり、また、半導体能動素子を組み込む用途によ
っても求める特性や条件が異なり、複数の半導体能動素
子を同じ基板上に形成する場合には、それらの条件等が
相反する場合も有り、より望む特性を得るための方法が
望まれていた。

【０３２４】 本発明者等は上記課題を解決すべく鋭意
検討を行った結果、各半導体能動素子の特性がその活性
層の膜厚によりある程度制御できることに着目し、本実
施例を達成するに至った。例えば、上記したＣＭＯＳイ
ンバータの入出力特性を改良するためには活性層を従来
よりも厚く、高速駆動を優先して完全空乏型を設計する
には活性層を薄く、またＮＭＯＳトランジスタの「キン
ク」の防止には厚い活性層を、さらに、耐圧性の付与に
はＮＭＯＳ、ＰＭＯＳトランジスタの活性層を厚く設計
することが有効である。

【０３２５】本実施例は上記の観点に鑑み、複数の半導
体能動素子を用いる半導体装置において、それぞれによ
り優れた特性を引き出すためには、求める特性に応じて
活性層の膜厚を制御するという手段を講じたものであ
る。

【０３２６】 即ち本実施例は、絶縁層上に形成した単
結晶半導体薄膜により形成した活性層を有する複数の半
導体能動素子を有する半導体装置において、該半導体能
動素子の活性層の膜厚が少なくとも２種類存在すること
を特徴とする半導体装置を提供するものである。本実施
例において、複数の半導体能動素子は、複数の種類の素
子を用いることだけでなく、同じ素子を複数個用いる場
合も含んでいる。

【０３２７】さらに本実施例は、上記手段を応用し、周
辺駆動回路にＣＭＯＳインバータを、画素のスイッチン
グ素子にＰＭＯＳ或いはＮＭＯＳトランジスタを用いた
アクティブマトリクス方式の液晶表示装置であって、上
記ＣＭＯＳインバータの活性層の膜厚が、上記スイッチ
ング素子の活性層の膜厚よりも厚いことを特徴とする液
晶表示装置を提供するものである。

【０３２８】本実施例に係る、異なる活性層の形成方法
について説明する。

【０３２９】 活性層は、単結晶半導体薄膜よりなる
が、説明の都合上通常最も良く用いられているＳｉにつ
いて説明する。単結晶Ｓｉ薄膜の形成方法としては、多
孔質Ｓｉ基体上に単結晶Ｓｉ薄膜をエピタキシャル成長
させた後、基板を貼り合わせて多孔質Ｓｉ基体をエッチ
ング除去する。このようにして得た単結晶Ｓｉ薄膜はほ
とんど欠陥が無く、高速駆動を行うことができる。

【０３３０】本実施例に係る単結晶Ｓｉ層は上述した実
施例と同様に単結晶Ｓｉ基体を多孔質化した多孔質Ｓｉ
基体を用いて形成したものである。

【０３３１】次に、活性層の厚さを変える方法について
説明する。

【０３３２】図３７にその方法を２つ挙げた。先ず単結
晶Ｓｉ層５２７を下地絶縁層５２６上に有する支持基板
５２５を用意し、表面を１００〜５００Å熱酸化し、パ
ッドＳｉＯ₂ 層５２８を形成する。ＬＰ−ＣＶＤにより
ＳｉＮ層５２９を１０００〜３０００Å堆積した後、パ
ターニングを行い、図３７（ａ）を得る。次に塩素系の
ガスを用いてＳｉＯ₂ 層５２８とＳｉＮ層５２９が除去
された部分の単結晶Ｓｉを表面よりエッチングする。例
えば、元のＳｉ層５２７の厚さを１００００Åとした
時、２０００〜６０００Åエッチングする。これにより
図３７（ｂ）を得る。この後、ＳｉＯ₂ 層５２８、Ｓｉ
Ｎ層５２９を順次除去すると、厚い単結晶Ｓｉ層Ａと薄
い単結晶Ｓｉ層Ｂが得られる。また、（ａ）を用意した
後に、９００〜１２００℃で酸素又は水蒸気ガス雰囲気
中で熱処理することにより、ＳｉＮ層５２９で覆われて
いない部分だけ酸化することができる（ｃ）。元のＳｉ
層５２７の厚さを１００００Åとした時、選択ＳｉＯ₂
層が６０００〜１５０００Åになるまで酸化する。この
後、この選択ＳｉＯ₂ 層を含めて不要な部分をエッチン
グすることにより（ｂ）の異なる膜厚の単結晶Ｓｉ層が
得られる。

【０３３３】このようにして設計条件に合わせて単結晶
Ｓｉの膜厚を変え半導体能動素子を形成する。

【０３３４】本実施例は、複数の半導体能動素子を有す
る半導体装置の場合に、各活性層を望ましい状態に変
え、結果的に、同じ装置内に異なる膜厚の活性層を存在
させることによって、各素子の特性を向上せしめ、延て
は装置全体の性能を高めたものである。

【０３３５】より具体的には、装置の目的に応じて膜厚
を設定する。例えば、高耐圧、高電圧が要求される場合
には、膜厚を厚く設定することが効果的である。これは
個々のトランジスタの性能向上のみならず、厚膜化によ
り寄生素子（例えば寄生ＰＭＯＳトランジスタ等）の動
作を抑制する効果も有り、有効である。また、比較的低
い電圧で高速性が要求される場合には薄膜が望ましい。
薄膜にすると、個々のトランジスタの性能向上のみなら
ず、主に寄生容量の減少効果による回路全体の特性向上
にも有効である。

【０３３６】本実施例に係る活性層の膜厚の最適値は目
的とする装置によっても異なる。例えばＮＭＯＳトラン
ジスタであれば、ホットキャリアの発生がＰＭＯＳトラ
ンジスタより顕著であるため、耐圧性が低下し易い。従
って、高耐圧、高電圧の要求される回路では、ＮＭＯＳ
トランジスタの活性層の最適値はＰＭＯＳトランジスタ
よりも厚くなる。

【０３３７】図３８に本発明による液晶表示装置の実施
例の断面図を示す。基本的な構成は前述した図２６に示
される液晶表示装置と同じであり、重複する説明は省
く。本実施例においては、周辺駆動回路に使用したＣＭ
ＯＳインバータ５９の活性層の膜厚が厚く、８０００〜
１００００Å、一方、画素電極のスイッチングに用いる
ＰＭＯＳトランジスタ５７の活性層は２０００〜６００
０Åである。また、駆動回路のＣＭＯＳインバータにお
けるＰＭＯＳトランジスタとＮＭＯＳトランジスタの活
性層の間はそれぞれ接合分離されている。本実施例にお
いては、前記した単結晶Ｓｉ薄膜の製造法により活性層
を形成しているため、支持基板６１としてＳｉ基板を用
い、透明性の必要な表示部をエッチング除去したくり抜
き部８４としているが、上記単結晶Ｓｉ薄膜はガラス等
透明基板上にも形成できるため、全面ガラス基板にする
こともできる。

【０３３８】図３９（ａ）に本実施例の等価回路図を示
す。３００が信号線３１０を駆動するための水平シフト
レジスタ、３０１〜３０３がそれぞれ赤（Ｒ）、緑
（Ｇ）、青（Ｂ）のビデオ信号線、３０４が信号をバッ
ファー容量へＭＯＳ転送するためのトランジスタ、３０
５は各信号線の信号を一旦蓄えておくバッファー容量、
３０６はバッファー容量に蓄えられた信号を画素部へ転
送するためのＭＯＳトランジスタスイッチ、３０７は液
晶容量、３０８はゲート線６９を駆動するための垂直シ
フトレジスタ、３０９が表示部であり、図３９（ｂ）に
示すように該表示部３０９は支持基板を除去したくり抜
き部８４であり、周辺の駆動回路が形成された部分はＳ
ｉ基板の残った不透明部３１２である。

【０３３９】本実施例において、駆動回路に用いたＰＭ
ＯＳ、ＮＭＯＳトランジスタ５５、５６のソース、ドレ
イン６４〜６７は下地酸化膜１２から数千Å以上離れて
いるために、下地酸化膜１２の上面に支持基板電位によ
る反転層が形成されても、ソース／ドレイン間に電流が
流れることがない。このため寄生ＭＯＳトランジスタの
動作を問題にする必要がなく、その入出力特性は、Ｖ_DD
＝８Ｖ、Ｖ_SS＝−６Ｖ、下地絶縁膜厚＝５０００Åで図
３６（ｃ）に示した理想曲線を示す。

【０３４０】尚、このように、下地酸化膜をゲート酸化
膜とするＭＯＳトランジスタが動作しないための、ソー
ス／ドレイン底面から下地酸化膜上面までの距離は、主
にチャネル領域の不純物濃度により異なるが、２０００
〜１００００Å程度に設定するのが好ましい。また、例
えこの距離がなくても寄生ＭＯＳトランジスタのしきい
値の絶対値を大きくして動作を制御することができる。

【０３４１】本実施例においては、比較的薄い下地絶縁
膜厚５０００Åでも充分寄生トランジスタをオフさせる
ことができるため、容易に高電圧駆動が可能となった。
本実施例ではＶ_DD−Ｖ_SS＝１４Ｖが可能となったため、
液晶表示に用いられる液晶には±５Ｖ以上の電圧を印加
することが可能となった。以上の結果、１０万画素以上
の液晶パネルを６４階調以上の高階調で実現できた。

【０３４２】本実施例においては画素部のスイッチング
素子にＰＭＯＳトランジスタを使用したが、ＮＭＯＳト
ランジスタを用いても同様の構成が可能である。

【０３４３】 （参考実施例３３） 次に、別の参考実施例としてＳＯＩ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ）上に形成したＣＭＯＳ回路
で実現したＬＳＩを図４０（ａ）に示す。図中４１１は
支持基板、４１２は下地絶縁層、４１３は素子分離酸化
膜、４１４はＮＭＯＳソース領域、４１５はＮＭＯＳド
レイン領域、４１６はＰＭＯＳドレイン領域、４１７は
ＰＭＯＳソース領域、４１８はゲート酸化膜、４１９は
ゲート電極、４２０はＮＭＯＳチャネル領域、４２１は
ＰＭＯＳチャネル領域、４２４〜４２７は電極、４４０
は層間絶縁膜である。本実施例において、ＮＭＯＳトラ
ンジスタの活性層厚は４０００〜１００００Å、ＰＭＯ
Ｓトランジスタの活性層厚は５００〜３０００Åであ
る。

【０３４４】図に示す通り、ＮＭＯＳトランジスタのソ
ース４１４、ドレイン４１５は下地絶縁層に達していな
い。このＮＭＯＳ、ＰＭＯＳトランジスタの静特性を図
４０（ｂ）、（ｃ）に示す。このように、通常ＮＭＯＳ
トランジスタで見られる「キンク」が見られず、また、
裏面のリーク電流が流れていないため、支持基板４１１
のＳｉ電位を０〜＋７Ｖの範囲で自由に設定することが
できる。

【０３４５】本実施例のＮＭＯＳ、ＰＭＯＳトランジス
タを用いてＣＭＯＳリングオシレータ及びシフトレジス
タを構成したところ、ゲート長０．２〜３．０μｍの範
囲で、リングオシレータ、シフトレジスタの動作を確認
し、特にＮＭＯＳトランジスタの耐圧性が向上したた
め、ゲート長０．５μｍでも７Ｖの駆動が可能であっ
た。

【０３４６】本実施例を応用すると、例えば通常のＣＭ
ＯＳインバータでは、ＰＭＯＳトランジスタとＮＭＯＳ
トランジスタの電流駆動力を揃え、オン・オフ特性を対
等にして回路設計の自由度を向上するために、ＰＭＯＳ
トランジスタとＮＭＯＳトランジスタの面積を変えてい
るが、これを活性層の膜厚を変えることでＮＭＯＳトラ
ンジスタを小面積化し、装置全体の集積度を向上させる
こともできる。

【０３４７】 （参考実施例３４） 更に別の参考実施例を図４１に示す。本実施例は、１０
Ｖ以上の高耐圧ＭＯＳＦＥＴと完全空乏型高速ＣＭＯＳ
ロジックを集積化した半導体装置である。図中、６１１
は支持基板、６１２は下地絶縁層、６１３は素子分離酸
化膜、６１４はＮＭＯＳソース領域、６１５はＮＭＯＳ
ドレイン領域、６１６はＰＭＯＳドレイン領域、６１７
はＰＭＯＳソース領域、６１８はゲート酸化膜、６１９
はゲート電極、６２０はＮＭＯＳチャネル領域、６２１
はＰＭＯＳチャネル領域、６２４は高耐圧ＮＭＯＳソー
ス、及びドレイン電極、６２５はＣＭＯＳロジック側の
ＰＭＯＳ，ＮＭＯＳトランジスタの電極、６４０は層間
絶縁膜、６４３は高耐圧ＮＭＯＳドレイン電界緩和領
域、６４４は高耐圧ＮＭＯＳソース領域、６４５はＮＭ
ＯＳドレイン領域である。

【０３４８】本実施例の高耐圧ＮＭＯＳ ＦＥＴはドレ
イン近傍で発生したホールが耐圧を劣化させることな
く、図４２に示すように、１５Ｖ以上の耐圧を示した。
これは活性層の膜厚を高めてホールの逃げ道を確保した
ことによる。一方、ロジック部のＮＭＯＳトランジスタ
は活性層の膜厚が薄く、耐圧は８Ｖであるものの、ドレ
イン、ソース容量が小さく、また、チャネル部が完全空
乏化されたことにより、バルク上に形成した同じ回路と
比べて２倍程度の動作速度の改善が見られた。

【０３４９】 （参考実施例３５） 図４３に更に別の参考実施例の、高速Ｂｉ−ＣＭＯＳ
ＳＲＡＭ（バイポーラ型トランジスタのＣＭＯＳインバ
ータを用いたスタチック ランダムアクセスメモリ）の
主要部断面を示す。

【０３５０】先ずＳＲＡＭについて簡単に説明する。図
４４に本実施例におけるロジック回路搭載スタティック
ＲＡＭの全体構成図を示す。後述のクロック整形回路７
０５より入力されたクロックは、初段のクロックドライ
バーＡ７０１で６つに分割され、次段のクロックドライ
バーＢ７０３を駆動する。該初段のクロックドライバー
Ａ７０１は、一部のクロックドライバーＢ７０３、ロジ
ック回路（例えばフリップフロップ７０２）などと共
に、１０００個のゲートを有するゲートアレイ７０４上
に作られている。ゲートアレイ７０４の周囲は、ＳＲＡ
Ｍのマクロセルが５１２ｗｏｒｄ×１８ｂｉｔ構成で配
置され、さらにその周囲を入出力回路７０６が囲ってい
る。

【０３５１】次に上記ＳＲＡＭマクロセルの詳細を図４
５に示す。１つのマクロセルは６４本のワード線（水平
方向のライン）、９ビットのデータ線（１セル当たり２
本有る垂直方向のライン）上にアレイ状に配置されたメ
モリセル８１１、該ワード線をドライブする６４のワー
ド線ドライバー１〜６４：８０９、８１０、ワード線を
選択するためのデコーダ８０２、ワード線を選択するコ
ードを一旦蓄えておくアドレスラッチ８０１、選択され
たメモリセル８１１にデータを書き込むための電流スイ
ッチ８０３、各メモリセル８１１に書かれたデータを読
み出すためのセンス・アンプ８０８、読み出されたデー
タを増幅しておく出力バッファー８０７、及びメモリセ
ルデータを消去する放電回路８０６などにより構成され
る８０４のアレイ１として破線で囲った部分がチップ上
で多数繰り返されている。但しワード線ドライバーはア
レイ間で共通になっていることが図に示されている。

【０３５２】図４４中のクロック整形回路の詳細を図４
６に示す。クロック整形回路は、入力信号Ｐ１、Ｎ１の
立ち上がり、立ち下がりの遅れを解消し、より理想形に
近いパルス信号を出力Ｐ０、Ｎ０として得るための回路
であり、入力信号を差動増幅するバッファー９０２、差
動増幅で構成される整形回路９０３、遅延回路９０１よ
りなる。Ｖ_CCは高圧側電源、Ｖ_EEは低圧側電源を示して
いる。

【０３５３】尚、本実施例では、ワードドライバー、電
流スイッチ、放電回路、パルス整形回路をバイポーラト
ランジスタで構成しその他の回路部はＣＭＯＳインバー
タで構成した。

【０３５４】次に図４３に示したＣＭＯＳインバータと
バイポーラ型トランジスタについて説明する。図４３中
７１１は支持基板、７１２は下地絶縁層、７１３は素子
分離酸化膜、７１４はＮＭＯＳソース領域、７１５はＮ
ＭＯＳドレイン領域、７１６はＰＭＯＳドレイン領域、
７１７はＰＭＯＳソース領域、７１８はゲート酸化膜、
７１９はゲート電極、７２０はＮＭＯＳチャネル領域、
７２１はＰＭＯＳチャネル領域、７２４はＮＭＯＳソー
ス電極、７２５はＮＭＯＳドレイン電極、７２６はＰＭ
ＯＳドレイン電極、７２７はＰＭＯＳソース電極、７３
０はＮＰＮバイポーラトランジスタ、７３１はＮＭＯＳ
トランジスタ、７３２はＰＭＯＳトランジスタ、７４０
はコレクタ埋込層、７４１はコレクタ引出し層、７４２
は真性コレクタ領域、７４３はｐ型ベース領域、７４４
はｎ⁺ 型エミッタ領域、７４５はエミッタ領域、７４６
はコレクタ領域、７４７はベース領域、７４８はエミッ
タ電極、７５０は層間絶縁膜である。

【０３５５】本実施例においてはコレクタ埋込層抵抗を
充分に低くするために活性層の厚さを１．０μｍとし、
ＭＯＳトランジスタ側は接合容量を低減するために完全
空乏型として、活性層厚を５００〜３０００Åとする。

【０３５６】本実施例では、コレクタ基板容量をほぼ０
ｆＦとした。また、ＳＯＩ ＭＯＳを用いることで、バ
イポーラ構成のロジックに比べ、速度で約１０％劣化し
たものの、消費電力を１／１０に抑えることができた。

【０３５７】本実施例にも具体的に挙げたように、半導
体能動素子はその用途によって求められる特性や条件が
異なっており、同じ基板の上で異なる要求を満足するた
めには、半導体活性層の膜厚を変えて要求される特性を
充分に引き出す本実施例の構成は非常に簡単でかつ有効
な手段である。本実施例により、従来のよりも性能の高
い半導体装置をコストの上昇をさせることなく得ること
ができる。

【０３５８】

【発明の効果】以上説明したように、本発明によると従
来の問題点を解決した優れた駆動素子が得られ、画像品
質の高い優れた液晶画像表示装置が提供できる。

【図面の簡単な説明】

【図１】従来のアクティブマトリクス型液晶表示装置の
模式図である。

【図２】本発明の一実施態様の基本工程を説明する為の
模式図である。

【図３】本発明の別の実施態様の基本工程を説明する為
の模式図である。

【図４】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図５】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図６】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図７】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図８】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図９】多孔質シリコンと非多孔質シリコンとにおける
エッチング特性を示すグラフである。

【図１０】多孔質シリコンと非多孔質シリコンとにおけ
るエッチング特性を示すグラフである。

【図１１】多孔質シリコンと非多孔質シリコンとにおけ
るエッチング特性を示すグラフである。

【図１２】本発明の実施態様の基本工程を説明する為の
模式図である。

【図１３】本発明の他の実施態様の基本工程を説明する
為の模式図である。

【図１４】本発明の他の実施態様の基本工程を説明する
為の模式図である。

【図１５】本発明の他の実施態様の基本工程を説明する
為の模式図である。

【図１６】下地絶縁層の厚さとＣＭＯＳの動作電圧の関
係を示す模式図である。

【図１７】本発明の液晶表示装置の半導体基体部分の製
造方法を説明する為の模式図である。

【図１８】本発明の実施例１５による液晶表示装置の製
造工程を説明する為の模式図である。

【図１９】本発明の実施例１６による液晶表示装置の液
晶画素部下方の様子を説明する為の模式図である。

【図２０】本発明の実施例２０による液晶表示装置の液
晶画素部下方の様子を説明する為の模式図である。

【図２１】本発明の実施例２１による液晶表示装置の製
造工程を説明する為の模式図である。

【図２２】本発明の参考実施例２２による液晶表示装置
を示す模式的断面図である。

【図２３】本発明の実施例２３による液晶表示装置の一
部分を示す模式的断面図である。

【図２４】本発明の参考実施例２４による液晶表示装置
の製造工程を説明する為の模式図である。

【図２５】本発明の実施例２５による液晶表示装置の一
部分を示す模式的底面図である。

【図２６】本発明の実施例２６による液晶表示装置を示
す模式的断面図である。

【図２７】本発明の実施例２６による液晶表示装置の裏
面電極の配線状態を示す模式的断面図である。

【図２８】本発明の実施例２６による液晶表示装置の裏
面電極の他の配線状態を示す模式的断面図である。

【図２９】本発明にかかる液晶表示装置の一部分を説明
する為の模式図である。

【図３０】本発明の実施例２７による液晶表示装置の一
部分を示す模式的断面図である。

【図３１】本発明の実施例２７による液晶表示装置の模
式的平面図である。

【図３２】本発明の実施例２８による液晶表示装置の一
部分を示す模式的断面図である。

【図３３】本発明の実施例２９による液晶表示装置の一
部分を示す模式的断面図である。

【図３４】本発明の実施例３０による液晶表示装置の一
部分を示す模式的断面図である。

【図３５】本発明の参考実施例３１による液晶表示装置
の一部分を示す模式的断面図である。

【図３６】ＭＯＳトランジスタの動作を説明する為の模
式図である。

【図３７】本発明にかかる単結晶Ｓｉ層の厚さを変える
方法を説明する模式図である。

【図３８】本発明の実施例３２による液晶表示装置を示
す模式的断面図である。

【図３９】本発明の実施例３２による液晶表示装置の回
路構成を説明する為の模式図である。

【図４０】本発明の参考実施例３３のＬＳＩを構成する
ＣＭＯＳトランジスタを説明する為の模式図である。

【図４１】本発明の参考実施例３４によるＣＭＯＳ回路
の模式的断面図である。

【図４２】本発明の参考実施例３４によるＭＯＳトラン
ジスタの特性を示すグラフである。

【図４３】本発明の参考実施例３５によるＳＲＡＭの模
式的断面図である。

【図４４】本発明の参考実施例３５によるＳＲＡＭの回
路ブロックの構成を説明する為の模式図である。

【図４５】図４４に示したＳＲＡＭの回路構成図であ
る。

【図４６】本発明の参考実施例３５に用いられるクロッ
ク整形回路の回路構成図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｚ ６２７Ｄ (31)優先権主張番号 特願平4−40490 (32)優先日 平成４年１月31日(1992．1．31) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平4−40448 (32)優先日 平成４年１月31日(1992．1．31) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平4−40453 (32)優先日 平成４年１月31日(1992．1．31) (33)優先権主張国 日本（ＪＰ） (31)優先権主張番号 特願平4−40449 (32)優先日 平成４年１月31日(1992．1．31) (33)優先権主張国 日本（ＪＰ） (72)発明者 星 淳一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 石崎 明 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 光地 哲伸 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 須川 成利 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 井上 俊輔 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 小泉 徹 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 渡邉 高典 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 宮脇 守 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 平４−299317（ＪＰ，Ａ) 特開 平２−198428（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 G02F 1/13 101 G02F 1/1333 500

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 基体と該基体上に形成された液晶画素部
   とを有し、 前記基体における前記液晶画素部の下方の部分が透光性
   である液晶画像表示装置の製造方法において、多孔質化された第１の基体上に形成された単結晶半導体
   層を、 透光性絶縁層を介して、非透光性の第２の基体に貼り合
   わせ、 前記第１の基体をエッチングを含む処理により除去し、 前記第２の基体の前記透光性絶縁層上に前記液晶画素部
   を形成した後、前記液晶画素部の下方にある前記第２の
   基体の一部を、前記単結晶半導体層が形成されていない
   面側から除去することにより透光部を形成して、 前記液
   晶画素部に光入射可能としたことを特徴とする液晶画像
   表示装置の製造方法。
2. 【請求項２】 前記第１の基体の除去に次いで、前記単
   結晶半導体層に半導体素子を形成する工程を有すること
   を特徴とする請求項１記載の液晶画像表示装置の製造方
   法。
3. 【請求項３】 前記第１の基体が陽極化成により多孔質
   化されることを特徴とする請求項１記載の液晶画像表示
   装置の製造方法。
4. 【請求項４】 前記第１の基体はＳｉからなることを特
   徴とする請求項１記載の液晶画像表示装置の製造方法。
5. 【請求項５】 前記単結晶半導体層はＳｉからなること
   を特徴とする請求項１記載の液晶画像表示装置の製造方
   法。
6. 【請求項６】 前記第２の基体はＳｉからなることを特
   徴とする請求項１記載の液晶画像表示装置の製造方法。
7. 【請求項７】 前記エッチングはウエットエッチングで
   あることを特徴とする請求項１記載の液晶画像表示装置
   の製造方法。