JPH06214241A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06214241A JPH06214241A JP2164193A JP2164193A JPH06214241A JP H06214241 A JPH06214241 A JP H06214241A JP 2164193 A JP2164193 A JP 2164193A JP 2164193 A JP2164193 A JP 2164193A JP H06214241 A JPH06214241 A JP H06214241A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- circuit
- seal area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶セルギャップが均一で、かつチップサイ
ズの拡大を伴わず、しかも生産性に優れる液晶表示装置
の提供を目的とする。 【構成】 画素領域を形成する四辺の周囲に同一段差を
もつ回路素子２〜４を設け、前記回路素子上に液晶シー
ル領域６を設けた液晶表示装置。
ズの拡大を伴わず、しかも生産性に優れる液晶表示装置
の提供を目的とする。 【構成】 画素領域を形成する四辺の周囲に同一段差を
もつ回路素子２〜４を設け、前記回路素子上に液晶シー
ル領域６を設けた液晶表示装置。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関す
る。更に詳しくは、液晶セルギャップの均一な液晶表示
装置に関する。
る。更に詳しくは、液晶セルギャップの均一な液晶表示
装置に関する。
【０００２】
【従来の技術】一般に液晶表示装置は、内面に電極を有
して対向する２枚の基板間に液晶層を設け、両基板を貼
り合わせてなり、画素領域周辺には液晶素子を駆動する
ための周辺回路が設けられる。
して対向する２枚の基板間に液晶層を設け、両基板を貼
り合わせてなり、画素領域周辺には液晶素子を駆動する
ための周辺回路が設けられる。
【０００３】従来、両基板を貼り合わせる場合、図５に
示す様にシール領域３２を周辺回路３１上に設けると液
晶ギャップの分布が生じ、これが±０．１μ以上になる
と色ムラが生じるという問題があった。
示す様にシール領域３２を周辺回路３１上に設けると液
晶ギャップの分布が生じ、これが±０．１μ以上になる
と色ムラが生じるという問題があった。
【０００４】これを避けるため、図６に示す様に周辺回
路３１の外側にシール領域３２を設けると、チップサイ
ズが大きくなり、特にビューファインダー等の非常に小
さいセルサイズが要求される液晶表示装置では大きな問
題となる。
路３１の外側にシール領域３２を設けると、チップサイ
ズが大きくなり、特にビューファインダー等の非常に小
さいセルサイズが要求される液晶表示装置では大きな問
題となる。
【０００５】また、図７に示す様に絶縁層よりなる平坦
化膜３４を設ける方法もあるが、平坦化膜３４形成とい
う余分なプロセスが必要になり、また画素電極３５上の
絶縁層が厚くなると印加電圧が大きくしなければならな
いという問題がある。更に、半導体基板としてアモルフ
ァスシリコン、ポリシリコンを用いた場合には周辺回路
部３１の段差が小さく平坦化も容易であるが、単結晶シ
リコンを用いた場合には段差が大きいため、平坦化する
ためには平坦化膜３４の膜厚を厚くしなければならない
という問題がある。
化膜３４を設ける方法もあるが、平坦化膜３４形成とい
う余分なプロセスが必要になり、また画素電極３５上の
絶縁層が厚くなると印加電圧が大きくしなければならな
いという問題がある。更に、半導体基板としてアモルフ
ァスシリコン、ポリシリコンを用いた場合には周辺回路
部３１の段差が小さく平坦化も容易であるが、単結晶シ
リコンを用いた場合には段差が大きいため、平坦化する
ためには平坦化膜３４の膜厚を厚くしなければならない
という問題がある。
【０００６】
【発明が解決しようとする課題】本発明は、上記従来の
問題点を解決し、液晶セルギャップが均一で、かつチッ
プサイズの拡大を伴わず、しかも生産性に優れる液晶表
示装置の提供を目的とする。
問題点を解決し、液晶セルギャップが均一で、かつチッ
プサイズの拡大を伴わず、しかも生産性に優れる液晶表
示装置の提供を目的とする。
【０００７】
【課題を解決するための手段】即ち、本発明は画素領域
の少なくとも対向する二辺の周囲に同一段差をもつ回路
素子を設け、前記回路素子上に液晶シール領域を設ける
ことを特徴とする液晶表示装置である。
の少なくとも対向する二辺の周囲に同一段差をもつ回路
素子を設け、前記回路素子上に液晶シール領域を設ける
ことを特徴とする液晶表示装置である。
【０００８】
【実施例】以下、実施例により本発明を詳細に説明す
る。
る。
【０００９】（実施例１）図１は本実施例の液晶表示装
置の上面図、図２は図１のＡ−Ａ’断面図である。図１
及び図２において、１は縦方向に信号線横方向にゲート
線、その交点に各画素電極に信号を転送するためのトラ
ンジスタスイッチが二次元的に配列された画素領域、２
は水平走査回路、３は水平走査回路２と同じ段差を持つ
垂直走査回路、４は水平走査回路２と同じ段差を持つ水
平方向ダミー回路、５は水平走査回路２と同じ段差を持
つ垂直方向ダミー回路、６は液晶シール領域、７は液
晶、８は半導体基板、９は対向基板である。
置の上面図、図２は図１のＡ−Ａ’断面図である。図１
及び図２において、１は縦方向に信号線横方向にゲート
線、その交点に各画素電極に信号を転送するためのトラ
ンジスタスイッチが二次元的に配列された画素領域、２
は水平走査回路、３は水平走査回路２と同じ段差を持つ
垂直走査回路、４は水平走査回路２と同じ段差を持つ水
平方向ダミー回路、５は水平走査回路２と同じ段差を持
つ垂直方向ダミー回路、６は液晶シール領域、７は液
晶、８は半導体基板、９は対向基板である。
【００１０】半導体基板８は、図５に示す方法により製
造されたＳｉ基板である。該Ｓｉ基板は経済性に優れ
て、大面積に渡り均一平坦な極めて優れた結晶性を有す
るＳｉ単結晶基板であり、半導体アクティブ素子が、欠
落の著しく少ないＳｉ単結晶層上に作成されているた
め、上記半導体素子の浮遊容量が低減し、高速動作が可
能で、ラッチアップ現象等のない、耐放射線特性の優れ
た素子及び回路を液晶画像表示画素と同一基板上に集積
した高性能な液晶表示体を提供できる。
造されたＳｉ基板である。該Ｓｉ基板は経済性に優れ
て、大面積に渡り均一平坦な極めて優れた結晶性を有す
るＳｉ単結晶基板であり、半導体アクティブ素子が、欠
落の著しく少ないＳｉ単結晶層上に作成されているた
め、上記半導体素子の浮遊容量が低減し、高速動作が可
能で、ラッチアップ現象等のない、耐放射線特性の優れ
た素子及び回路を液晶画像表示画素と同一基板上に集積
した高性能な液晶表示体を提供できる。
【００１１】以下に、図５に従いＳｉ基板の製造方法の
一例を説明する。
一例を説明する。
【００１２】３００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板にＨＦ溶液中において陽極化成を施
し、多孔質Ｓｉ基板を形成する。
０）単結晶Ｓｉ基板にＨＦ溶液中において陽極化成を施
し、多孔質Ｓｉ基板を形成する。
【００１３】上記陽極化性条件は以下の通りであった。
【００１４】印加電圧： ２．６ （Ｖ） 電流密度： ３０ （ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： ２．４ （時間） 多孔質Ｓｉの厚み：３００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） こうして得られたＰ型（１００）多孔質Ｓｉ基板１０１
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層１０２
を１．０ミクロンの層厚で成長させる。堆積条件は以下
のとおりである。
１：１ 時間： ２．４ （時間） 多孔質Ｓｉの厚み：３００ （μｍ） Ｐｏｒｏｓｉｔｙ： ５６ （％） こうして得られたＰ型（１００）多孔質Ｓｉ基板１０１
上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層１０２
を１．０ミクロンの層厚で成長させる。堆積条件は以下
のとおりである。
【００１５】ソースガス： ＳｉＨ4 キャリヤーガス： Ｈ2 温度： ８５０℃ 圧力： １×１０-2Ｔｏｒｒ 成長速度： ３．３ｎｍ／ｓｅｃ 次に、このエピタキシャル層１０２の表面に１０００オ
ングストロームの酸化層１０３を形成し、その酸化表面
に、表面に５０００オングストロームの酸化層１０４、
１０００オングストロームの窒化層１０５を形成したも
う一方のＳｉ基板１０７を重ね合せ、窒素雰囲気中で８
００℃、０．５時間加熱することにより、２つのＳｉ基
板を、強固に貼り合わせる。
ングストロームの酸化層１０３を形成し、その酸化表面
に、表面に５０００オングストロームの酸化層１０４、
１０００オングストロームの窒化層１０５を形成したも
う一方のＳｉ基板１０７を重ね合せ、窒素雰囲気中で８
００℃、０．５時間加熱することにより、２つのＳｉ基
板を、強固に貼り合わせる。
【００１６】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で攪拌することなく選択エッチングした。
６５分後には、非多孔質Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチング・ストップ材料とし
て、多孔質Ｓｉ基板１０１は選択エッチングされ、完全
に除去された。非多孔質Ｓｉ単結晶の該エッチング液に
対するエッチング速度は、極めて低く６５分後でもエッ
チング層は５０オングストローム以下であり、多孔質層
のエッチング速度との選択比は十の五乗以下にも達し、
非多孔質層におけるエッチング量（数十オングストロー
ム）は実用上無視できる程度のものである。こうする
と、２００ミクロンの厚みをもった多孔質化されたＳｉ
基板１０１は、除去され、ＳｉＯ2 １０３上に１．０μ
ｍの厚みをもった単結晶Ｓｉ層１０２が形成できる。ソ
ースガスとして、ＳｉＨ2 Ｃｌを用いた場合には、成長
温度を数十度上昇させる必要があるが、多孔質基板に特
有な増速エッチング特性は、維持される。
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）中で攪拌することなく選択エッチングした。
６５分後には、非多孔質Ｓｉ層だけがエッチングされず
に残り、単結晶Ｓｉをエッチング・ストップ材料とし
て、多孔質Ｓｉ基板１０１は選択エッチングされ、完全
に除去された。非多孔質Ｓｉ単結晶の該エッチング液に
対するエッチング速度は、極めて低く６５分後でもエッ
チング層は５０オングストローム以下であり、多孔質層
のエッチング速度との選択比は十の五乗以下にも達し、
非多孔質層におけるエッチング量（数十オングストロー
ム）は実用上無視できる程度のものである。こうする
と、２００ミクロンの厚みをもった多孔質化されたＳｉ
基板１０１は、除去され、ＳｉＯ2 １０３上に１．０μ
ｍの厚みをもった単結晶Ｓｉ層１０２が形成できる。ソ
ースガスとして、ＳｉＨ2 Ｃｌを用いた場合には、成長
温度を数十度上昇させる必要があるが、多孔質基板に特
有な増速エッチング特性は、維持される。
【００１７】上記単結晶シリコン薄膜１０２にＴＦＴを
形成し、そののちＳｉ基板側に液晶画素部の直下を除い
て耐弗酸性ゴムを被覆し、弗酸、酢酸、硝酸の混合液を
用いて、絶縁層までシリコン基板を部分的に除去し、光
透過部１１０を形成する。こうして図５（ｄ）に示すよ
うなＴＦＴ付基板を作成する。
形成し、そののちＳｉ基板側に液晶画素部の直下を除い
て耐弗酸性ゴムを被覆し、弗酸、酢酸、硝酸の混合液を
用いて、絶縁層までシリコン基板を部分的に除去し、光
透過部１１０を形成する。こうして図５（ｄ）に示すよ
うなＴＦＴ付基板を作成する。
【００１８】半導体基板８としては、Ｓｉウェハ以外に
石英ガラスを用いることができるが、上述の如く平坦化
の困難な単結晶Ｓｉ基板を用いた場合に、本発明は特に
有効である。
石英ガラスを用いることができるが、上述の如く平坦化
の困難な単結晶Ｓｉ基板を用いた場合に、本発明は特に
有効である。
【００１９】本実施例によれば、半導体基板８上の画素
領域１周辺の四辺に同じ段差を持つパターン２〜５を配
置し、その上に液晶シール領域６を設けているため、液
晶セルギャップが均一になる。また、周辺走査回路２、
３上に液晶シール領域６を配置しているのでチップサイ
ズを小さくできる。更に、ダミー回路４、５は周辺操作
回路２、３と同一プロセスで形成できるため生産性にも
優れる。
領域１周辺の四辺に同じ段差を持つパターン２〜５を配
置し、その上に液晶シール領域６を設けているため、液
晶セルギャップが均一になる。また、周辺走査回路２、
３上に液晶シール領域６を配置しているのでチップサイ
ズを小さくできる。更に、ダミー回路４、５は周辺操作
回路２、３と同一プロセスで形成できるため生産性にも
優れる。
【００２０】（実施例２）図３は本実施例の液晶表示装
置の上面図である。図３において、１１は縦方向に信号
線横方向にゲート線、その交点に各画素電極に信号を転
送するためのトランジスタスイッチが二次元的に配列さ
れた画素領域、１２は奇数信号線に映像信号を入力する
水平走査回路、１３は偶数信号線に映像信号を入力する
水平走査回路、１４は奇数ゲート線にゲート信号を入力
する垂直走査回路、１５は偶数ゲート線にゲート信号を
入力する垂直走査回路、１６は液晶シール領域であり、
走査回路１２〜１５は同一段差を有する。
置の上面図である。図３において、１１は縦方向に信号
線横方向にゲート線、その交点に各画素電極に信号を転
送するためのトランジスタスイッチが二次元的に配列さ
れた画素領域、１２は奇数信号線に映像信号を入力する
水平走査回路、１３は偶数信号線に映像信号を入力する
水平走査回路、１４は奇数ゲート線にゲート信号を入力
する垂直走査回路、１５は偶数ゲート線にゲート信号を
入力する垂直走査回路、１６は液晶シール領域であり、
走査回路１２〜１５は同一段差を有する。
【００２１】本実施例においては、画素領域１１周辺の
四辺に同じ段差を持つパターン１２〜１５を配置し、か
つこれらを全て周辺走査回路として利用する。本実施例
も実施例１と同様に、同じ段差を持つ周辺走査回路１２
〜１５上に液晶シール領域１６を配置しているので液晶
セルギャップの均一化、チップサイズの縮小化を達成で
きる。
四辺に同じ段差を持つパターン１２〜１５を配置し、か
つこれらを全て周辺走査回路として利用する。本実施例
も実施例１と同様に、同じ段差を持つ周辺走査回路１２
〜１５上に液晶シール領域１６を配置しているので液晶
セルギャップの均一化、チップサイズの縮小化を達成で
きる。
【００２２】（実施例３）図４は本実施例の液晶表示装
置の上面図である。図４において、２１は縦方向に信号
線横方向にゲート線、その交点に各画素電極に信号を転
送するためのトランジスタスイッチが二次元的に配列さ
れた画素領域、２２は水平走査回路、２３は奇数ゲート
線にゲート信号を入力する垂直走査回路、２４は垂直走
査回路２３と同じ段差を持つ偶数ゲート線にゲート信号
を入力する垂直走査回路、２５は液晶シール領域であ
る。
置の上面図である。図４において、２１は縦方向に信号
線横方向にゲート線、その交点に各画素電極に信号を転
送するためのトランジスタスイッチが二次元的に配列さ
れた画素領域、２２は水平走査回路、２３は奇数ゲート
線にゲート信号を入力する垂直走査回路、２４は垂直走
査回路２３と同じ段差を持つ偶数ゲート線にゲート信号
を入力する垂直走査回路、２５は液晶シール領域であ
る。
【００２３】本実施例の如く、少なくとも画素領域２１
の対向する二辺に同じ段差を持つパターン２３、２４を
配置し、その上に液晶シール領域２５を設ければ、充分
に液晶セルギャップの均一化が達成できる。また、図４
よりも明らかな様に更なるチップサイズの縮小化が図れ
る。
の対向する二辺に同じ段差を持つパターン２３、２４を
配置し、その上に液晶シール領域２５を設ければ、充分
に液晶セルギャップの均一化が達成できる。また、図４
よりも明らかな様に更なるチップサイズの縮小化が図れ
る。
【００２４】
【発明の効果】以上説明の様に、本発明によればチップ
サイズの拡大を伴うことなく、更には余分な工程を追加
することなく、セルギャップが均一で、色ムラのない液
晶表示装置を得ることができる。
サイズの拡大を伴うことなく、更には余分な工程を追加
することなく、セルギャップが均一で、色ムラのない液
晶表示装置を得ることができる。
【図１】本発明実施例１の液晶表示装置の上面図。
【図２】図１のＡ−Ａ’断面図。
【図３】本発明実施例２の液晶表示装置の上面図。
【図４】本発明実施例３の液晶表示装置の上面図。
【図５】半導体基板の製造方法を示す図。
【図６】従来の液晶表示装置の断面図。
【図７】従来の液晶表示装置の断面図。
【図８】従来の液晶表示装置の断面図。
Claims (1)
- 【請求項１】画素領域の少なくとも対向する二辺の周囲
に同一段差をもつ回路素子を設け、前記回路素子上に液
晶シール領域を設けることを特徴とする液晶表示装置。
Priority Applications (16)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164193A JPH06214241A (ja) | 1993-01-18 | 1993-01-18 | 液晶表示装置 |
| DE69333137T DE69333137T2 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| DE69333192T DE69333192T2 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| EP04012642A EP1473585A1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| DE69334103T DE69334103T2 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| EP03016342A EP1378785A3 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| EP04022587A EP1507162B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| EP93103103A EP0558058B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| EP06115969A EP1703317B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| DE69330318T DE69330318T2 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| EP00100574A EP1003065B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| EP00107888A EP1022604B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| DE69334236T DE69334236D1 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| DE69333753T DE69333753T2 (de) | 1992-02-27 | 1993-02-26 | Flüssigkristallanzeigevorrichtung |
| EP00107887A EP1022603B1 (en) | 1992-02-27 | 1993-02-26 | Liquid crystal display device |
| US08/419,762 US5513028A (en) | 1992-02-27 | 1995-04-10 | Liquid crystal display with display area having same height as peripheral portion thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2164193A JPH06214241A (ja) | 1993-01-18 | 1993-01-18 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214241A true JPH06214241A (ja) | 1994-08-05 |
Family
ID=12060693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2164193A Pending JPH06214241A (ja) | 1992-02-27 | 1993-01-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214241A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488840B1 (ko) * | 2001-09-13 | 2005-05-11 | 세이코 엡슨 가부시키가이샤 | 액정 장치 및 전자 기기 |
| KR100500186B1 (ko) * | 2000-07-26 | 2005-07-14 | 가시오게산키 가부시키가이샤 | 액정표시장치 |
| KR100755645B1 (ko) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그의 제조방법 |
| KR100983501B1 (ko) * | 2003-06-26 | 2010-09-24 | 삼성전자주식회사 | 표시장치 |
| JP2013200573A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9316880B2 (en) | 1995-12-21 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
-
1993
- 1993-01-18 JP JP2164193A patent/JPH06214241A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9316880B2 (en) | 1995-12-21 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100500186B1 (ko) * | 2000-07-26 | 2005-07-14 | 가시오게산키 가부시키가이샤 | 액정표시장치 |
| KR100755645B1 (ko) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그의 제조방법 |
| KR100488840B1 (ko) * | 2001-09-13 | 2005-05-11 | 세이코 엡슨 가부시키가이샤 | 액정 장치 및 전자 기기 |
| KR100983501B1 (ko) * | 2003-06-26 | 2010-09-24 | 삼성전자주식회사 | 표시장치 |
| JP2013200573A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5513028A (en) | Liquid crystal display with display area having same height as peripheral portion thereof | |
| EP0530972B1 (en) | Liquid crystal image display unit | |
| JPH05217825A (ja) | 半導体基板の作製方法 | |
| JP2824818B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| JPH05210110A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH02306664A (ja) | 薄膜トランジスタの製造方法 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH05241200A (ja) | 液晶表示装置 | |
| JPH05241139A (ja) | 液晶表示装置 | |
| JP2862737B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05241183A (ja) | 液晶表示体 | |
| JPH05210116A (ja) | 液晶表示装置 | |
| JP3154100B2 (ja) | 液晶画像表示装置の製造方法 | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05210115A (ja) | 液晶表示装置 | |
| JPH05326953A (ja) | アクティブマトリックス型画像表示パネルの製造方法 | |
| JP3098815B2 (ja) | 液晶表示装置 | |
| JP3595568B2 (ja) | 液晶表示装置の製造方法 | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| JP3023729B2 (ja) | 液晶表示装置 | |
| JPH05218316A (ja) | 半導体装置及びその製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04133034A (ja) | 光弁基板用単結晶薄膜半導体装置 | |
| JPH05232507A (ja) | アクティブマトリックス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |