JP3201029B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP3201029B2 JP3201029B2 JP35025092A JP35025092A JP3201029B2 JP 3201029 B2 JP3201029 B2 JP 3201029B2 JP 35025092 A JP35025092 A JP 35025092A JP 35025092 A JP35025092 A JP 35025092A JP 3201029 B2 JP3201029 B2 JP 3201029B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- layer
- thin film
- poly
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 239000010408 film Substances 0.000 claims description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 230000005855 radiation Effects 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 28
- 230000017525 heat dissipation Effects 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 85
- 238000004519 manufacturing process Methods 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000011521 glass Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000000191 radiation effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイパネ
ルや密着型イメージセンサ等の画像入出力装置の駆動回
路として用いられる薄膜トランジスタに係り、特に、ポ
リシリコン薄膜を動作層として用いることにより安価な
ガラス基板上に形成可能な薄膜トランジスタにおける動
作層の放熱効率を向上させるための構造に関する。
ルや密着型イメージセンサ等の画像入出力装置の駆動回
路として用いられる薄膜トランジスタに係り、特に、ポ
リシリコン薄膜を動作層として用いることにより安価な
ガラス基板上に形成可能な薄膜トランジスタにおける動
作層の放熱効率を向上させるための構造に関する。
【０００２】
【従来の技術】画像入出力装置の小型化及び高機能化を
図るため、前記画像入出力装置の駆動回路には、大面積
基板に多数の素子を同時に形成できる薄膜トランジスタ
（ＴＦＴ）が使用されている。前記基板として安価なガ
ラス板を使用可能とするため、薄膜トランジスタの動作
層としては、ＴＦＴの作製プロセスを６００℃以下に抑
え、且つ高移動度を有するpoly-Si薄膜材料が適してい
る。その理由としては、ガラス基板の耐熱温度は、熱歪
を考慮すると最高で６００℃位と考えられ、また、画像
入出力装置の駆動回路の高駆動能力を確保するために
は、電子の移動度が高い必要があるからである。すなわ
ち、poly-Si薄膜材料を形成する方法としては、例え
ば、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）
を堆積し、これをパルスレーザであるエキシマレーザに
てアニールすることによりpoly-Si薄膜が得られ、この
方法によると、紫外線で高エネルギーだが短いパルス幅
のビームを出射できるエキシマレーザを用いるため、膜
内の欠陥を少なくでき且つガラス基板に熱ダメージを与
えにくい。
図るため、前記画像入出力装置の駆動回路には、大面積
基板に多数の素子を同時に形成できる薄膜トランジスタ
（ＴＦＴ）が使用されている。前記基板として安価なガ
ラス板を使用可能とするため、薄膜トランジスタの動作
層としては、ＴＦＴの作製プロセスを６００℃以下に抑
え、且つ高移動度を有するpoly-Si薄膜材料が適してい
る。その理由としては、ガラス基板の耐熱温度は、熱歪
を考慮すると最高で６００℃位と考えられ、また、画像
入出力装置の駆動回路の高駆動能力を確保するために
は、電子の移動度が高い必要があるからである。すなわ
ち、poly-Si薄膜材料を形成する方法としては、例え
ば、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）
を堆積し、これをパルスレーザであるエキシマレーザに
てアニールすることによりpoly-Si薄膜が得られ、この
方法によると、紫外線で高エネルギーだが短いパルス幅
のビームを出射できるエキシマレーザを用いるため、膜
内の欠陥を少なくでき且つガラス基板に熱ダメージを与
えにくい。
【０００３】上記したエキシマレーザアニールを用いた
従来のpoly-Si薄膜トランジスタの製造方法について、
図５を参照しながら説明する。ガラス等の絶縁性基板１
１上にＬＰＣＶＤ法等により１０００オングストローム
の膜厚にアモルファスシリコン（ａ−Ｓｉ）を堆積して
ａ−Ｓｉ膜１２を形成する（図５（ａ））。続いて、こ
のａ−Ｓｉ膜１２をエキシマレーザによりアニールし、
poly-Si膜１３とする（図５（ｂ））。次に、poly-Si膜
１３を島状にパターニングして動作層１４を形成し、更
に、ＳｉＯ2の堆積によるゲート絶縁膜１５、poly-Siの
堆積及びパターニングによるゲート電極１６を順次形成
する（図５（ｃ））。続いて、ゲート電極１６をマスク
としてイオン注入を行ない、活性化アニールしてソース
電極１７ａ及びドレイン電極１７ｂを形成した後、Ｓｉ
Ｏ2等の堆積による層間絶縁膜１８の形成する（図５
（ｄ））。続いて、コンタクト孔１９の形成、金属膜の
着膜及びパターニングによる配線２０の形成、ＳｉＮ等
の着膜によるパッシベーション膜２１の形成をそれぞれ
行ない、ポリシリコン薄膜を動作層として用いる薄膜ト
ランジスタ（poly-SiＴＦＴ）を作製する（図５
（ｅ））。
従来のpoly-Si薄膜トランジスタの製造方法について、
図５を参照しながら説明する。ガラス等の絶縁性基板１
１上にＬＰＣＶＤ法等により１０００オングストローム
の膜厚にアモルファスシリコン（ａ−Ｓｉ）を堆積して
ａ−Ｓｉ膜１２を形成する（図５（ａ））。続いて、こ
のａ−Ｓｉ膜１２をエキシマレーザによりアニールし、
poly-Si膜１３とする（図５（ｂ））。次に、poly-Si膜
１３を島状にパターニングして動作層１４を形成し、更
に、ＳｉＯ2の堆積によるゲート絶縁膜１５、poly-Siの
堆積及びパターニングによるゲート電極１６を順次形成
する（図５（ｃ））。続いて、ゲート電極１６をマスク
としてイオン注入を行ない、活性化アニールしてソース
電極１７ａ及びドレイン電極１７ｂを形成した後、Ｓｉ
Ｏ2等の堆積による層間絶縁膜１８の形成する（図５
（ｄ））。続いて、コンタクト孔１９の形成、金属膜の
着膜及びパターニングによる配線２０の形成、ＳｉＮ等
の着膜によるパッシベーション膜２１の形成をそれぞれ
行ない、ポリシリコン薄膜を動作層として用いる薄膜ト
ランジスタ（poly-SiＴＦＴ）を作製する（図５
（ｅ））。
【０００４】
【発明が解決しようとする問題点】上記プロセスで作製
されたpoly-SiＴＦＴは、熱伝導率の良好なシリコン
（Ｓｉ）基板上に直接形成されるＴＦＴとは異なり、熱
伝導率が低い絶縁性基板１１上に形成される。絶縁性基
板１１として、ガラス基板を用いた場合、その熱伝導率
は０．０１４ｗ／cm・degであり、前記Ｓｉ基板に比較
して熱伝導率が２桁以上低くなるので、次のような問題
点があった。例えば、液晶ディスプレイ等において、po
ly-SiＴＦＴから成る駆動回路を前記液晶ディスプレイ
と同一のガラス基板上に形成する場合、駆動回路では比
較的大きな電流が流れるので消費電力も大きくなる。し
かしながら、ガラス基板の熱伝導率が小さいため、ＴＦ
Ｔの動作層１４のチャネル領域で発生した熱は散逸され
ずらく、ＴＦＴのチャネル温度が上昇しやすい。
されたpoly-SiＴＦＴは、熱伝導率の良好なシリコン
（Ｓｉ）基板上に直接形成されるＴＦＴとは異なり、熱
伝導率が低い絶縁性基板１１上に形成される。絶縁性基
板１１として、ガラス基板を用いた場合、その熱伝導率
は０．０１４ｗ／cm・degであり、前記Ｓｉ基板に比較
して熱伝導率が２桁以上低くなるので、次のような問題
点があった。例えば、液晶ディスプレイ等において、po
ly-SiＴＦＴから成る駆動回路を前記液晶ディスプレイ
と同一のガラス基板上に形成する場合、駆動回路では比
較的大きな電流が流れるので消費電力も大きくなる。し
かしながら、ガラス基板の熱伝導率が小さいため、ＴＦ
Ｔの動作層１４のチャネル領域で発生した熱は散逸され
ずらく、ＴＦＴのチャネル温度が上昇しやすい。
【０００５】具体例で説明すると、チャネル幅が５０μ
ｍ、チャネル長が１０μｍ、電界効果移動度が６０cm2
／Ｖ・ｓ、しきい値電圧ＶTHが２Ｖのｎ型poly-SiＴＦ
Ｔのチャネルを導通状態とし、約４０ｍＶの消費電力と
なるようにソース電極及びドレイン電極間に電圧を印加
したところ、poly-SiＴＦＴの表面温度は１７０〜２１
０℃に達することを確認した。この温度上昇は、電気ス
トレスによるＴＦＴの劣化を加速し、特にしきい値電圧
の上昇等の特性劣化をまねいてしまう。従って、poly-S
iＴＦＴは、アモルファス−SiＴＦＴに比較して高速・
大電流動作が可能であるのもかかわらず、熱伝導率の低
いガラス基板等の絶縁性基板上に作製する場合において
は十分な信頼性を確保することができなかった。
ｍ、チャネル長が１０μｍ、電界効果移動度が６０cm2
／Ｖ・ｓ、しきい値電圧ＶTHが２Ｖのｎ型poly-SiＴＦ
Ｔのチャネルを導通状態とし、約４０ｍＶの消費電力と
なるようにソース電極及びドレイン電極間に電圧を印加
したところ、poly-SiＴＦＴの表面温度は１７０〜２１
０℃に達することを確認した。この温度上昇は、電気ス
トレスによるＴＦＴの劣化を加速し、特にしきい値電圧
の上昇等の特性劣化をまねいてしまう。従って、poly-S
iＴＦＴは、アモルファス−SiＴＦＴに比較して高速・
大電流動作が可能であるのもかかわらず、熱伝導率の低
いガラス基板等の絶縁性基板上に作製する場合において
は十分な信頼性を確保することができなかった。
【０００６】そこで、チャネル領域で発生した熱を逃す
構造として、例えば、ガラス基板と動作層（半導体活性
層）との間に熱伝導率の良好な物質で形成された放熱層
を介在させることにより、水平方向に熱を拡散させるこ
とにより基板への放熱面積を大きくし、温度上昇を防止
して放熱効率を図ることが考えられる。前記放熱層の材
料としては、poly-SiＴＦＴの製造プロセスに適用可能
とするために、熱伝導率が良好で且つ基板との密着力が
十分であること、上部にＴＦＴを形成するので表面平坦
性が良好であること、膜中にＴＦＴ特性を損なうような
不純物を含まないこと等、多くの条件が必要である。熱
伝導率の良好な物質による放熱層としては、アモルファ
スＳｉ膜、ダイヤモンド薄膜、Ａｌ2Ｏ3膜等が存在する
が、現時点においては、前記した条件を全て満足するよ
うな材料は見当らない。
構造として、例えば、ガラス基板と動作層（半導体活性
層）との間に熱伝導率の良好な物質で形成された放熱層
を介在させることにより、水平方向に熱を拡散させるこ
とにより基板への放熱面積を大きくし、温度上昇を防止
して放熱効率を図ることが考えられる。前記放熱層の材
料としては、poly-SiＴＦＴの製造プロセスに適用可能
とするために、熱伝導率が良好で且つ基板との密着力が
十分であること、上部にＴＦＴを形成するので表面平坦
性が良好であること、膜中にＴＦＴ特性を損なうような
不純物を含まないこと等、多くの条件が必要である。熱
伝導率の良好な物質による放熱層としては、アモルファ
スＳｉ膜、ダイヤモンド薄膜、Ａｌ2Ｏ3膜等が存在する
が、現時点においては、前記した条件を全て満足するよ
うな材料は見当らない。
【０００７】すなわち、例えば、放熱層をダイヤモンド
薄膜で形成した場合、ダイヤモンド薄膜自体が汚染源と
なるとともに、その表面平坦性が悪くなる。また、放熱
層をＡｌ2Ｏ3膜で形成した場合、基板との密着性が低く
放熱層が剥離したり、膜中の不純物がpoly-SiＴＦＴの
動作層に混入するという問題がある。また、アモルファ
スＳｉ膜を使用する場合、熱伝導率が前記２つの膜に比
較して低いので、膜厚を厚くする必要があり、その結果
表面平坦性が劣化し、ＴＦＴ特性に悪影響を及ぼす。更
に、poly-SiＴＦＴの作製プロセスにおいて、エキシマ
レーザでアニールしてpoly-Siを得る場合、前記放熱層
の存在によりレーザにて溶融されたアモルファスシリコ
ンが固化するときの固化速度が増加してしまうことが確
認された。このため、結晶粒径の小さなpoly-Siしか得
ることができないという問題が生じた。従って、放熱層
を介在させる構造では、poly-SiＴＦＴの作製プロセス
に悪影響を与えず且つ良好な特性を有した信頼性の高い
poly-SiＴＦＴを得ることが困難であった。
薄膜で形成した場合、ダイヤモンド薄膜自体が汚染源と
なるとともに、その表面平坦性が悪くなる。また、放熱
層をＡｌ2Ｏ3膜で形成した場合、基板との密着性が低く
放熱層が剥離したり、膜中の不純物がpoly-SiＴＦＴの
動作層に混入するという問題がある。また、アモルファ
スＳｉ膜を使用する場合、熱伝導率が前記２つの膜に比
較して低いので、膜厚を厚くする必要があり、その結果
表面平坦性が劣化し、ＴＦＴ特性に悪影響を及ぼす。更
に、poly-SiＴＦＴの作製プロセスにおいて、エキシマ
レーザでアニールしてpoly-Siを得る場合、前記放熱層
の存在によりレーザにて溶融されたアモルファスシリコ
ンが固化するときの固化速度が増加してしまうことが確
認された。このため、結晶粒径の小さなpoly-Siしか得
ることができないという問題が生じた。従って、放熱層
を介在させる構造では、poly-SiＴＦＴの作製プロセス
に悪影響を与えず且つ良好な特性を有した信頼性の高い
poly-SiＴＦＴを得ることが困難であった。
【０００８】本発明は上記実情に鑑みてなされたもの
で、poly-SiＴＦＴの作製プロセスにおいてＴＦＴ部分
に悪影響を与えずに、ＴＦＴの放熱効率を増加させるこ
とが可能な薄膜トランジスタの構造を提供することを目
的とする。
で、poly-SiＴＦＴの作製プロセスにおいてＴＦＴ部分
に悪影響を与えずに、ＴＦＴの放熱効率を増加させるこ
とが可能な薄膜トランジスタの構造を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
請求項１記載の発明は、絶縁性基板上または絶縁膜上に
形成されたポリシリコン薄膜を動作層として用いる薄膜
トランジスタ（poly-Si ＴＦＴ）において、ＴＦＴの側
方位置にＴＦＴ形成後に積層して畝状に形成された放熱
層を具備することを特徴としている。
請求項１記載の発明は、絶縁性基板上または絶縁膜上に
形成されたポリシリコン薄膜を動作層として用いる薄膜
トランジスタ（poly-Si ＴＦＴ）において、ＴＦＴの側
方位置にＴＦＴ形成後に積層して畝状に形成された放熱
層を具備することを特徴としている。
【００１０】請求項２記載の発明は、絶縁性基板上また
は絶縁膜上に形成されたポリシリコン薄膜を動作層とし
て用いる薄膜トランジスタ（poly-Si ＴＦＴ）におい
て、ＴＦＴの側方位置にＴＦＴ形成後に積層して形成さ
れた放熱層を具備し、前記放熱層は金属配線を介してポ
リシリコン薄膜に接続され、前記金属配線が接続された
ポリシリコン薄膜部分を高抵抗領域としたことを特徴と
している。
は絶縁膜上に形成されたポリシリコン薄膜を動作層とし
て用いる薄膜トランジスタ（poly-Si ＴＦＴ）におい
て、ＴＦＴの側方位置にＴＦＴ形成後に積層して形成さ
れた放熱層を具備し、前記放熱層は金属配線を介してポ
リシリコン薄膜に接続され、前記金属配線が接続された
ポリシリコン薄膜部分を高抵抗領域としたことを特徴と
している。
【００１１】
【００１２】
【００１３】
【００１４】
【作用】本発明によれば、放熱層はＴＦＴ形成後に積層
されるので、poly-Si ＴＦＴの作製プロセスにおいて、
放熱層の存在によりＴＦＴ部分に悪影響を与えることが
ない。
されるので、poly-Si ＴＦＴの作製プロセスにおいて、
放熱層の存在によりＴＦＴ部分に悪影響を与えることが
ない。
【００１５】また、放熱層は、ＴＦＴの側方位置に形成
されているので、放熱層をＴＦＴの配線材料と同一材料
及び同一工程で形成でき、特に新たな工程を設けること
なく放熱層を形成することができる。
されているので、放熱層をＴＦＴの配線材料と同一材料
及び同一工程で形成でき、特に新たな工程を設けること
なく放熱層を形成することができる。
【００１６】請求項１の発明によれば、放熱層を畝状に
形成したので、大気に触れる表面積を広くすることがで
き、放熱効果を高めることができる。
形成したので、大気に触れる表面積を広くすることがで
き、放熱効果を高めることができる。
【００１７】請求項２の発明によれば、放熱層は熱伝導
率が良好な金属配線を介してポリシリコン薄膜に接続さ
れているので、動作層に発生した熱を直接放熱層に伝達
させることができる。
率が良好な金属配線を介してポリシリコン薄膜に接続さ
れているので、動作層に発生した熱を直接放熱層に伝達
させることができる。
【００１８】また、金属配線が接続されたポリシリコン
薄膜部分を高抵抗領域としているので、各ＴＦＴで放熱
層を共用することができる。
薄膜部分を高抵抗領域としているので、各ＴＦＴで放熱
層を共用することができる。
【００１９】
【実施例】以下、実施例に基づいて本発明を具体的に説
明する。ガラス等の絶縁性基板１１上にＬＰＣＶＤ法等
により１０００オングストロームの膜厚にアモルファス
シリコン（ａ−Ｓｉ）を５００℃で堆積してａ−Ｓｉ膜
１２を形成する（図１（ａ））。続いて、このａ−Ｓｉ
膜１２をＫｒＦエキシマレーザ（２４８ｎｍ発振、パル
ス幅２０nsec、エネルギー密度４５０ｍＪ／cm2）によ
りアニールし、poly-Si膜１３を形成する（図１
（ｂ））。尚、poly-Si膜１３は、他のレーザによるア
ニールや、固相成長法等で形成してもよい。次に、poly
-Si膜１３を島状にパターニングして動作層１４を形成
し、更に、ＬＰＣＶＤ法により１０００オングストロー
ムの膜厚にＳｉＯ2の堆積してゲート絶縁膜１５を形成
する。次に、３０００オングストロームの膜厚にpoly-S
iを堆積し、パターニングして動作層１４上に位置する
ゲート絶縁膜１５上にゲート電極１６を形成する（図１
（ｃ））。続いて、ゲート電極１６をマスクとしてイオ
ン注入により、ｎチャネルＴＦＴとする場合にはリン
（Ｐ）、ｐチャネルＴＦＴとする場合にはボロン（Ｂ）
をドーパントとして注入し、活性化アニールしてソース
電極１７ａ及びドレイン電極１７ｂを形成する。次に、
ＬＰＣＶＤ法により７０００オングストロームの膜厚に
ＳｉＯ2を堆積して層間絶縁膜１８を形成する。更に、
コンタクト孔１９の形成、金属膜の着膜及びパターニン
グによる配線２０の形成、ＳｉＮ等の着膜によるパッシ
ベーション膜２１の形成をそれぞれ行なう（図１
（ｅ））。
明する。ガラス等の絶縁性基板１１上にＬＰＣＶＤ法等
により１０００オングストロームの膜厚にアモルファス
シリコン（ａ−Ｓｉ）を５００℃で堆積してａ−Ｓｉ膜
１２を形成する（図１（ａ））。続いて、このａ−Ｓｉ
膜１２をＫｒＦエキシマレーザ（２４８ｎｍ発振、パル
ス幅２０nsec、エネルギー密度４５０ｍＪ／cm2）によ
りアニールし、poly-Si膜１３を形成する（図１
（ｂ））。尚、poly-Si膜１３は、他のレーザによるア
ニールや、固相成長法等で形成してもよい。次に、poly
-Si膜１３を島状にパターニングして動作層１４を形成
し、更に、ＬＰＣＶＤ法により１０００オングストロー
ムの膜厚にＳｉＯ2の堆積してゲート絶縁膜１５を形成
する。次に、３０００オングストロームの膜厚にpoly-S
iを堆積し、パターニングして動作層１４上に位置する
ゲート絶縁膜１５上にゲート電極１６を形成する（図１
（ｃ））。続いて、ゲート電極１６をマスクとしてイオ
ン注入により、ｎチャネルＴＦＴとする場合にはリン
（Ｐ）、ｐチャネルＴＦＴとする場合にはボロン（Ｂ）
をドーパントとして注入し、活性化アニールしてソース
電極１７ａ及びドレイン電極１７ｂを形成する。次に、
ＬＰＣＶＤ法により７０００オングストロームの膜厚に
ＳｉＯ2を堆積して層間絶縁膜１８を形成する。更に、
コンタクト孔１９の形成、金属膜の着膜及びパターニン
グによる配線２０の形成、ＳｉＮ等の着膜によるパッシ
ベーション膜２１の形成をそれぞれ行なう（図１
（ｅ））。
【００２０】上記プロセスでポリシリコン薄膜を動作層
１４として用いる薄膜トランジスタ（poly-SiＴＦＴ）
を作製した後、スパッタ法により室温にて圧力が４ｍＴ
orr、２ＡのＤＣバイアスの条件で、１μｍの膜厚にＣ
ｕを堆積して少なくともＴＦＴ上部を覆うように放熱層
３０を形成する（図１（ｆ））。Ｃｕの熱伝導率は４０
０Ｗ／ｍ・Ｋと非常に高いので放熱効率を向上させるこ
とができる。すなわち、従来構造においては、動作層１
４で発生したジュール熱は、熱伝導率が１Ｗ／ｍ・Ｋ以
下のガラス（絶縁性）基板１１やＳｉＯ2で形成された
ゲート絶縁膜１５や層間絶縁膜１８を伝わるしかなく、
前記発生した熱は動作層１４に畜熱する傾向があった
が、上記実施例では放熱層３０の存在により、放熱層３
０から熱を逃がすことができるので、放熱効果を向上さ
せることができる。
１４として用いる薄膜トランジスタ（poly-SiＴＦＴ）
を作製した後、スパッタ法により室温にて圧力が４ｍＴ
orr、２ＡのＤＣバイアスの条件で、１μｍの膜厚にＣ
ｕを堆積して少なくともＴＦＴ上部を覆うように放熱層
３０を形成する（図１（ｆ））。Ｃｕの熱伝導率は４０
０Ｗ／ｍ・Ｋと非常に高いので放熱効率を向上させるこ
とができる。すなわち、従来構造においては、動作層１
４で発生したジュール熱は、熱伝導率が１Ｗ／ｍ・Ｋ以
下のガラス（絶縁性）基板１１やＳｉＯ2で形成された
ゲート絶縁膜１５や層間絶縁膜１８を伝わるしかなく、
前記発生した熱は動作層１４に畜熱する傾向があった
が、上記実施例では放熱層３０の存在により、放熱層３
０から熱を逃がすことができるので、放熱効果を向上さ
せることができる。
【００２１】従来例の具体例で述べた条件（チャネル幅
が５０μｍ、チャネル長が１０μｍ、電界効果移動度が
６０cm2／Ｖ・ｓ、しきい値電圧ＶTHが２Ｖのｎ型poly-
SiＴＦＴを使用し、消費電力を約４０ｍＶとした）で放
熱効果を比較したところ、poly-SiＴＦＴの表面温度は
１００℃以下となり、放熱効率の改善を図ることができ
た。また、放熱層３０の堆積及び形成により、ＴＦＴが
劣化することはなかった。これは、放熱層３０をＴＦＴ
の作製プロセスの最終段で形成するためであり、放熱層
３０の表面性や熱処理による変性がＴＦＴの特性に影響
を与えないからである。
が５０μｍ、チャネル長が１０μｍ、電界効果移動度が
６０cm2／Ｖ・ｓ、しきい値電圧ＶTHが２Ｖのｎ型poly-
SiＴＦＴを使用し、消費電力を約４０ｍＶとした）で放
熱効果を比較したところ、poly-SiＴＦＴの表面温度は
１００℃以下となり、放熱効率の改善を図ることができ
た。また、放熱層３０の堆積及び形成により、ＴＦＴが
劣化することはなかった。これは、放熱層３０をＴＦＴ
の作製プロセスの最終段で形成するためであり、放熱層
３０の表面性や熱処理による変性がＴＦＴの特性に影響
を与えないからである。
【００２２】上記プロセスで作製したpoly-SiＴＦＴ
（チャネル幅／チャネル長＝５０μｍ／６μｍ）を次の
条件でストレス印加し、ストレス前後のしきい値電圧Ｖ
THの変化を評価した。使用したpoly-SiＴＦＴはｐチャ
ネル型であり、導通状態となるようにゲート電極、ドレ
イン電極にそれぞれ−２０Ｖを３２０００秒間印加する
と、表１に示すように、放電層３０の有無によりストレ
ス前後でしきい値電圧が変化した。
（チャネル幅／チャネル長＝５０μｍ／６μｍ）を次の
条件でストレス印加し、ストレス前後のしきい値電圧Ｖ
THの変化を評価した。使用したpoly-SiＴＦＴはｐチャ
ネル型であり、導通状態となるようにゲート電極、ドレ
イン電極にそれぞれ−２０Ｖを３２０００秒間印加する
と、表１に示すように、放電層３０の有無によりストレ
ス前後でしきい値電圧が変化した。
【００２３】
【表１】 ストレス前後におけるしきい値電圧ＶTH ストレス前 ストレス後 サンプル１（Ｃｕ放熱層無し） −２．０Ｖ −９．５Ｖ サンプル２（Ｃｕ放熱層有り） −２．０Ｖ −４．０Ｖ
【００２４】放熱層の無いサンプル１は、導通状態とな
るストレス印加によりチャネル温度が上昇し、しきい値
電圧ＶTHが７．５Ｖ（変動幅）劣化した。一方、放熱層
を有するサンプル２では、チャネル温度の上昇を小さく
することができるので、しきい値電圧ＶTHの変動が少な
いことが確認できた。
るストレス印加によりチャネル温度が上昇し、しきい値
電圧ＶTHが７．５Ｖ（変動幅）劣化した。一方、放熱層
を有するサンプル２では、チャネル温度の上昇を小さく
することができるので、しきい値電圧ＶTHの変動が少な
いことが確認できた。
【００２５】次に、導通状態とした場合のpoly-SiＴＦ
Ｔの消費電力と、しきい値電圧ＶTHの変動幅との関係に
ついて、図２を参照しながら説明する。図中、実線は本
実施例のものであり、点線は従来構造によるものであ
る。従来例のpoly-SiＴＦＴでは、消費電力の上昇とと
もにpoly-SiＴＦＴの動作層における表面温度は上昇
し、しきい値電圧ＶTHの変動幅も大きく増加する。本実
施例のpoly-SiＴＦＴによれば、しきい値電圧ＶTHの変
動幅を小さくすことができる。消費電力が２０ｍＷ以下
であれば、しきい値電圧ＶTHの変動幅は１Ｖ以下に抑え
ることができる。実際の駆動回路の回路動作はＡＣ駆動
であるため、その消費電力はトランジスタ当たり２０ｍ
Ｗ以下程度であり、上記実施例のpoly-SiＴＦＴの構造
によれば、信頼性の高いpoly-SiＴＦＴとすることがで
きる。
Ｔの消費電力と、しきい値電圧ＶTHの変動幅との関係に
ついて、図２を参照しながら説明する。図中、実線は本
実施例のものであり、点線は従来構造によるものであ
る。従来例のpoly-SiＴＦＴでは、消費電力の上昇とと
もにpoly-SiＴＦＴの動作層における表面温度は上昇
し、しきい値電圧ＶTHの変動幅も大きく増加する。本実
施例のpoly-SiＴＦＴによれば、しきい値電圧ＶTHの変
動幅を小さくすことができる。消費電力が２０ｍＷ以下
であれば、しきい値電圧ＶTHの変動幅は１Ｖ以下に抑え
ることができる。実際の駆動回路の回路動作はＡＣ駆動
であるため、その消費電力はトランジスタ当たり２０ｍ
Ｗ以下程度であり、上記実施例のpoly-SiＴＦＴの構造
によれば、信頼性の高いpoly-SiＴＦＴとすることがで
きる。
【００２６】上記実施例では、放熱層３０の材料として
Ｃｕを使用したが、熱伝導率が良好であり且つ堆積や加
工が容易な材料、例えば、半導体装置の作製において一
般的に使用されているＭｏ（熱伝導率が１４０Ｗ／ｍ・
Ｋ），Ａｌ（熱伝導率が２４０Ｗ／ｍ・Ｋ），Ａｕ（熱
伝導率が３２０Ｗ／ｍ・Ｋ）等の金属でもよい。また、
放熱層３０を形成する場合において、下層への影響や放
熱層の酸化が懸念される場合には、ＴｉＮ膜等のバリア
層を放熱層の下層若しくは上層に配置する。また、放熱
層３０は、poly-SiＴＦＴの作製プロセス上問題がなけ
れば、金属膜以外のダイヤモンド膜やＡＩＮ膜を使用し
てもよい。更に、熱伝導率の高い半導体膜、例えば、単
結晶Ｓｉ（熱伝導率が１７０Ｗ／ｍ・Ｋ）を使用しても
よい。また、poly-Si（熱伝導率が２０Ｗ／ｍ・Ｋ）を
使用することもできる。すなわち、放熱層３０の材料と
しては、その膜厚をある程度薄くするため、熱伝導率が
１０Ｗ／ｍ・Ｋ以上、好ましくは１００Ｗ／ｍ・Ｋ以上
であることが必要である。熱伝導率が１００Ｗ／ｍ・Ｋ
以上であれば、放熱層３の膜厚を１μｍ以下としても十
分な放熱効果を持たせることができる。また、作成プロ
セスに問題がなければ、放電層を保護膜下に形成しても
勿論よいが、その場合、保護膜として要求される耐湿性
等の諸条件と合致する材料を見出さなければならない。
Ｃｕを使用したが、熱伝導率が良好であり且つ堆積や加
工が容易な材料、例えば、半導体装置の作製において一
般的に使用されているＭｏ（熱伝導率が１４０Ｗ／ｍ・
Ｋ），Ａｌ（熱伝導率が２４０Ｗ／ｍ・Ｋ），Ａｕ（熱
伝導率が３２０Ｗ／ｍ・Ｋ）等の金属でもよい。また、
放熱層３０を形成する場合において、下層への影響や放
熱層の酸化が懸念される場合には、ＴｉＮ膜等のバリア
層を放熱層の下層若しくは上層に配置する。また、放熱
層３０は、poly-SiＴＦＴの作製プロセス上問題がなけ
れば、金属膜以外のダイヤモンド膜やＡＩＮ膜を使用し
てもよい。更に、熱伝導率の高い半導体膜、例えば、単
結晶Ｓｉ（熱伝導率が１７０Ｗ／ｍ・Ｋ）を使用しても
よい。また、poly-Si（熱伝導率が２０Ｗ／ｍ・Ｋ）を
使用することもできる。すなわち、放熱層３０の材料と
しては、その膜厚をある程度薄くするため、熱伝導率が
１０Ｗ／ｍ・Ｋ以上、好ましくは１００Ｗ／ｍ・Ｋ以上
であることが必要である。熱伝導率が１００Ｗ／ｍ・Ｋ
以上であれば、放熱層３の膜厚を１μｍ以下としても十
分な放熱効果を持たせることができる。また、作成プロ
セスに問題がなければ、放電層を保護膜下に形成しても
勿論よいが、その場合、保護膜として要求される耐湿性
等の諸条件と合致する材料を見出さなければならない。
【００２７】本発明の他の実施例について図３及び図４
を参照しながら説明する。ガラス等の絶縁性基板１１上
にＬＰＣＶＤ法等により１０００オングストロームの膜
厚にアモルファスシリコン（ａ−Ｓｉ）を５００℃で堆
積してａ−Ｓｉ膜を形成する。続いて、このａ−Ｓｉ膜
をＫｒＦエキシマレーザ（２４８ｎｍ発振、パルス幅２
０nsec、エネルギー密度４５０ｍＪ／cm2）によりアニ
ールし、poly-Si膜を形成する。次に、poly-Si膜を島状
にパターニングして動作層１４及びこれに連続する接続
部４０を形成し、更に、ＬＰＣＶＤ法により１０００オ
ングストロームの膜厚にＳｉＯ2の堆積し、動作層１４
を覆うとともに、接続部４０の側方位置（図における右
側）に延設されるゲート絶縁膜１５を形成する。次に、
１０００オングストロームの膜厚にpoly-Siを堆積し、
パターニングして動作層１４上に位置するゲート絶縁膜
１５上にゲート電極１６を形成する。
を参照しながら説明する。ガラス等の絶縁性基板１１上
にＬＰＣＶＤ法等により１０００オングストロームの膜
厚にアモルファスシリコン（ａ−Ｓｉ）を５００℃で堆
積してａ−Ｓｉ膜を形成する。続いて、このａ−Ｓｉ膜
をＫｒＦエキシマレーザ（２４８ｎｍ発振、パルス幅２
０nsec、エネルギー密度４５０ｍＪ／cm2）によりアニ
ールし、poly-Si膜を形成する。次に、poly-Si膜を島状
にパターニングして動作層１４及びこれに連続する接続
部４０を形成し、更に、ＬＰＣＶＤ法により１０００オ
ングストロームの膜厚にＳｉＯ2の堆積し、動作層１４
を覆うとともに、接続部４０の側方位置（図における右
側）に延設されるゲート絶縁膜１５を形成する。次に、
１０００オングストロームの膜厚にpoly-Siを堆積し、
パターニングして動作層１４上に位置するゲート絶縁膜
１５上にゲート電極１６を形成する。
【００２８】次に、ゲート電極１６及び接続部４０を覆
うレジスト４１をマスクとしてイオン注入によりドーパ
ントを注入し、活性化アニールしてソース電極１７ａ及
びドレイン電極１７ｂを形成する（図３（ａ），図４
（ａ））。プラズマＣＶＤ法により９０００オングスト
ロームの膜厚にＳｉＯ2を堆積し、ＴＦＴを覆うととも
にＴＦＴの側方位置（図における右側）に延設される層
間絶縁膜１８を形成する。 ゲート絶縁膜１５及び層間
絶縁膜１８をパターニングして、ＴＦＴの側方位置のゲ
ート絶縁膜１５及び層間絶縁膜１８を３μｍ間隔で除去
し、複数の方形孔４２を形成する。続いて、ゲート絶縁
膜１５及び層間絶縁膜１８をパターニングして、ソース
電極及びドレイン電極上に位置するコンタクト孔１９、
接続部４１上に位置するコンタクト孔４３をそれぞれ穿
孔する。次に、水素プラズマ処理を行ない、動作層１４
の半導体とゲート絶縁膜１５との界面のダングリングボ
ンドを水素で終端して欠陥準位密度を低減させる。
うレジスト４１をマスクとしてイオン注入によりドーパ
ントを注入し、活性化アニールしてソース電極１７ａ及
びドレイン電極１７ｂを形成する（図３（ａ），図４
（ａ））。プラズマＣＶＤ法により９０００オングスト
ロームの膜厚にＳｉＯ2を堆積し、ＴＦＴを覆うととも
にＴＦＴの側方位置（図における右側）に延設される層
間絶縁膜１８を形成する。 ゲート絶縁膜１５及び層間
絶縁膜１８をパターニングして、ＴＦＴの側方位置のゲ
ート絶縁膜１５及び層間絶縁膜１８を３μｍ間隔で除去
し、複数の方形孔４２を形成する。続いて、ゲート絶縁
膜１５及び層間絶縁膜１８をパターニングして、ソース
電極及びドレイン電極上に位置するコンタクト孔１９、
接続部４１上に位置するコンタクト孔４３をそれぞれ穿
孔する。次に、水素プラズマ処理を行ない、動作層１４
の半導体とゲート絶縁膜１５との界面のダングリングボ
ンドを水素で終端して欠陥準位密度を低減させる。
【００２９】アルミニウム（Ａｌ）を３０００オングス
トロームの膜厚に着膜し、フォトリソ法によりパターニ
ングして、ソース電極１７ａ及びドレイン電極１７ｂに
接続される配線２０を形成する。このパターニングの際
に、コンタクト孔４３を覆う引き出し部４５が端部に形
成された方形状の放熱層４４を形成し、前記方形孔４３
を覆うように構成する。歩留り上問題がなければ、放熱
層４４と配線２０を異なった金属で形成してもかまわな
い。放熱層４４は、方形孔４２の存在により表面が凹凸
となるように畝状に形成される。更に、全体を覆うよう
にＳｉＮ等の着膜によるパッシベーション膜２１を形成
する。パッシベーション膜２１には、前記放熱層４４を
大気にさらすための開口部４６を設けている。
トロームの膜厚に着膜し、フォトリソ法によりパターニ
ングして、ソース電極１７ａ及びドレイン電極１７ｂに
接続される配線２０を形成する。このパターニングの際
に、コンタクト孔４３を覆う引き出し部４５が端部に形
成された方形状の放熱層４４を形成し、前記方形孔４３
を覆うように構成する。歩留り上問題がなければ、放熱
層４４と配線２０を異なった金属で形成してもかまわな
い。放熱層４４は、方形孔４２の存在により表面が凹凸
となるように畝状に形成される。更に、全体を覆うよう
にＳｉＮ等の着膜によるパッシベーション膜２１を形成
する。パッシベーション膜２１には、前記放熱層４４を
大気にさらすための開口部４６を設けている。
【００３０】上記実施例によれば、放熱層４４を熱伝導
率の高いＡｌ（熱伝導率が２４０Ｗ／ｍ・Ｋ）で形成
し、この放熱層４４はコンタクト孔４３及び接続部４０
により直接動作層１４に接続されているので、動作層１
４で発生したジュール熱は、放熱層４４と伝わって大気
中に放熱されるので、放熱効果の向上を図ることができ
る。その結果、ＴＦＴの温度上昇を抑えることができ、
しきい値変動等の特性劣化を防止することができる。ま
た、放熱層４４をＴＦＴの配線２０の材料と同一材料で
同一工程で形成できるので、特に新たな工程を設けるこ
となく放電層４４を形成することができ、製造プロセス
の簡略化が図れる。また、放熱層４４を畝状に形成した
ので、大気に触れる表面積を広くすることができ、放熱
効率を向上させることができる。また、放熱層４４と配
線２０との間には、ドーパントが注入されていない高抵
抗領域の接続部４０が存在し、接触抵抗は１００ＭΩと
非常に高いため、放熱層４４により生じる容量性の負荷
がＴＦＴの動作に影響を与えることを防いでいる。従っ
て、上記実施例では各ＴＦＴに対して放熱層４４を形成
するように構成したが、放熱層４４を複数のＴＦＴで共
用することが可能であり、その結果、放熱層４４の占有
面積を低減させて小型化を図ることができる。
率の高いＡｌ（熱伝導率が２４０Ｗ／ｍ・Ｋ）で形成
し、この放熱層４４はコンタクト孔４３及び接続部４０
により直接動作層１４に接続されているので、動作層１
４で発生したジュール熱は、放熱層４４と伝わって大気
中に放熱されるので、放熱効果の向上を図ることができ
る。その結果、ＴＦＴの温度上昇を抑えることができ、
しきい値変動等の特性劣化を防止することができる。ま
た、放熱層４４をＴＦＴの配線２０の材料と同一材料で
同一工程で形成できるので、特に新たな工程を設けるこ
となく放電層４４を形成することができ、製造プロセス
の簡略化が図れる。また、放熱層４４を畝状に形成した
ので、大気に触れる表面積を広くすることができ、放熱
効率を向上させることができる。また、放熱層４４と配
線２０との間には、ドーパントが注入されていない高抵
抗領域の接続部４０が存在し、接触抵抗は１００ＭΩと
非常に高いため、放熱層４４により生じる容量性の負荷
がＴＦＴの動作に影響を与えることを防いでいる。従っ
て、上記実施例では各ＴＦＴに対して放熱層４４を形成
するように構成したが、放熱層４４を複数のＴＦＴで共
用することが可能であり、その結果、放熱層４４の占有
面積を低減させて小型化を図ることができる。
【００３１】
【発明の効果】請求項１の薄膜トランジスタによれば、
放熱層をＴＦＴの側方位置に畝状に形成したので、大気
に触れる表面積を広くすることができ、動作層に発生し
た熱を効率よく逃がすことができ、放熱効果の向上を図
ることができる。
放熱層をＴＦＴの側方位置に畝状に形成したので、大気
に触れる表面積を広くすることができ、動作層に発生し
た熱を効率よく逃がすことができ、放熱効果の向上を図
ることができる。
【００３２】請求項２の薄膜トランジスタによれば、Ｔ
ＦＴの側方位置に形成した放熱層について、熱伝導率が
良好な金属配線を介してポリシリコン薄膜に接続するこ
とにより、動作層に発生した熱を直接放熱層に伝達さ
せ、放熱効果の向上を図ることができる。
ＦＴの側方位置に形成した放熱層について、熱伝導率が
良好な金属配線を介してポリシリコン薄膜に接続するこ
とにより、動作層に発生した熱を直接放熱層に伝達さ
せ、放熱効果の向上を図ることができる。
【００３３】
【００３４】
【００３５】また、金属配線が接続されたポリシリコン
薄膜部分を高抵抗領域としているので、各ＴＦＴで放熱
層を共用することができ、放熱層の占有面積を低減させ
ることができる。
薄膜部分を高抵抗領域としているので、各ＴＦＴで放熱
層を共用することができ、放熱層の占有面積を低減させ
ることができる。
【図１】 （ａ）ないし（ｆ）は、本発明の一実施例に
係るpoly-SiＴＦＴの製造プロセスを説明するための製
造工程断面説明図である。
係るpoly-SiＴＦＴの製造プロセスを説明するための製
造工程断面説明図である。
【図２】 実施例のpoly-SiＴＦＴによる消費電力とし
きい値電圧ＶTHの変動幅との関係を示すグラフ図であ
る。
きい値電圧ＶTHの変動幅との関係を示すグラフ図であ
る。
【図３】 （ａ）ないし（ｅ）は、本発明の他の実施例
に係るpoly-SiＴＦＴの製造プロセスを説明するための
製造工程断面説明図である。
に係るpoly-SiＴＦＴの製造プロセスを説明するための
製造工程断面説明図である。
【図４】 （ａ）ないし（ｄ）は、図３の実施例のpoly
-SiＴＦＴの製造プロセスを説明するための製造工程平
面説明図である。
-SiＴＦＴの製造プロセスを説明するための製造工程平
面説明図である。
【図５】 （ａ）ないし（ｅ）は、従来のpoly-SiＴＦ
Ｔの製造プロセスを説明するための製造工程図である。
Ｔの製造プロセスを説明するための製造工程図である。
１１…絶縁性基板、 １２…ａ−Ｓｉ膜、 １３…poly
-Si膜、 １４…動作層、 １５…ゲート絶縁膜、 １
６…ゲート電極、 １７ａ…ソース電極、 １７ｂ…ド
レイン電極、 １８…層間絶縁膜、 １９…コンタクト
孔、 ２０…配線、 ２１…パッシベーション膜、 ３
０…放熱層、 ４０…接続部、 ４２…方形孔、 ４３
…コンタクト孔、 ４４…放熱層、 ４５…引き出し
部、 ４６…開口部
-Si膜、 １４…動作層、 １５…ゲート絶縁膜、 １
６…ゲート電極、 １７ａ…ソース電極、 １７ｂ…ド
レイン電極、 １８…層間絶縁膜、 １９…コンタクト
孔、 ２０…配線、 ２１…パッシベーション膜、 ３
０…放熱層、 ４０…接続部、 ４２…方形孔、 ４３
…コンタクト孔、 ４４…放熱層、 ４５…引き出し
部、 ４６…開口部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−133036（ＪＰ，Ａ) 特開 平３−295267（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786
Claims (2)
- 【請求項１】絶縁性基板上または絶縁膜上に形成された
ポリシリコン薄膜を動作層として用いる薄膜トランジス
タ（poly-Si ＴＦＴ）において、ＴＦＴの側方位置にＴＦＴ形成後に積層して畝状に形成
された放熱層を具備する ことを特徴とする薄膜トランジ
スタ。 - 【請求項２】絶縁性基板上または絶縁膜上に形成された
ポリシリコン薄膜を動作層として用いる薄膜トランジス
タ（poly-Si ＴＦＴ）において、 ＴＦＴの側方位置にＴＦＴ形成後に積層して形成された
放熱層を具備し、 前記放熱層は金属配線を介してポリシリコン薄膜に接続
され、 前記金属配線が接続されたポリシリコン薄膜部分を高抵
抗領域としたことを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35025092A JP3201029B2 (ja) | 1992-12-04 | 1992-12-04 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35025092A JP3201029B2 (ja) | 1992-12-04 | 1992-12-04 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177386A JPH06177386A (ja) | 1994-06-24 |
| JP3201029B2 true JP3201029B2 (ja) | 2001-08-20 |
Family
ID=18409236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35025092A Expired - Fee Related JP3201029B2 (ja) | 1992-12-04 | 1992-12-04 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201029B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4032443B2 (ja) | 1996-10-09 | 2008-01-16 | セイコーエプソン株式会社 | 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置 |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7288420B1 (en) | 1999-06-04 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP4515349B2 (ja) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| JP4532453B2 (ja) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| JP4515469B2 (ja) * | 1999-06-04 | 2010-07-28 | 株式会社半導体エネルギー研究所 | 電気光学装置の作製方法 |
| JP4532452B2 (ja) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| SG143945A1 (en) | 2001-02-19 | 2008-07-29 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
| JP4223218B2 (ja) * | 2001-02-19 | 2009-02-12 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP4675352B2 (ja) * | 2007-04-23 | 2011-04-20 | 株式会社リコー | 半導体集積回路装置 |
| JP5089652B2 (ja) * | 2009-06-12 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 複合化回路及び複合化回路を有する電子装置 |
| US9299914B2 (en) | 2011-04-01 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device, manufacturing method of the same, and mobile phone |
-
1992
- 1992-12-04 JP JP35025092A patent/JP3201029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177386A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101884110B (zh) | 氧化物半导体薄膜晶体管 | |
| KR0131057B1 (ko) | 전자회로 및 그의 반도체장치 | |
| KR101206033B1 (ko) | ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법 | |
| JP2923700B2 (ja) | 半導体装置およびその作製方法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JP3201029B2 (ja) | 薄膜トランジスタ | |
| CN103081078A (zh) | 薄膜晶体管及其制造方法以及显示装置 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4578618B2 (ja) | 半導体装置及びその作製方法 | |
| JPH06232160A (ja) | 薄膜トランジスタの製造方法 | |
| US7253037B2 (en) | Method of fabricating thin film transistor | |
| JPS6347980A (ja) | 薄膜トランジスタの製造方法 | |
| JP2805035B2 (ja) | 薄膜トランジスタ | |
| JP7492410B2 (ja) | 画素回路及びその製造方法 | |
| JPH0745832A (ja) | 薄膜トランジスタ | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP3378415B2 (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JP2002043577A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001168341A (ja) | 半導体装置及び半導体装置の活性化方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2021190599A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0785480B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH10313122A (ja) | 薄膜トランジスタ | |
| JPH11340473A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |