JP3205501B2 - アクティブマトリクス表示装置およびその修正方法 - Google Patents

アクティブマトリクス表示装置およびその修正方法

Info

Publication number
JP3205501B2
JP3205501B2 JP5523696A JP5523696A JP3205501B2 JP 3205501 B2 JP3205501 B2 JP 3205501B2 JP 5523696 A JP5523696 A JP 5523696A JP 5523696 A JP5523696 A JP 5523696A JP 3205501 B2 JP3205501 B2 JP 3205501B2
Authority
JP
Japan
Prior art keywords
wiring
display device
active matrix
line
matrix display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5523696A
Other languages
English (en)
Other versions
JPH09243989A (ja
Inventor
謙 金森
厚志 伴
幹雄 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5523696A priority Critical patent/JP3205501B2/ja
Priority to US08/811,781 priority patent/US6072559A/en
Priority to TW086102756A priority patent/TW418337B/zh
Priority to KR1019970008286A priority patent/KR970066692A/ko
Publication of JPH09243989A publication Critical patent/JPH09243989A/ja
Application granted granted Critical
Publication of JP3205501B2 publication Critical patent/JP3205501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより表
示を実行する表示装置に関し、特に絵素電極をマトリク
ス状に配列して高密度表示を行うアクティブマトリクス
表示装置に関するものである。
【０００２】
【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置等においては、マトリクス状に配
列された複数の表示絵素のうちの所望の絵素を選択する
ことにより、画面上に表示パターンを形成する方法が用
いられてきた。表示絵素を選択して画面上に表示パター
ンを形成する方式の一つとして、アクティブマトリクス
駆動方式がある。
【０００３】アクティブマトリクス駆動方式は、個々の
独立した電極で形成された絵素電極をマトリクス状に配
列し、この絵素電極のそれぞれに連結されたスイッチン
グ素子を制御して表示駆動する方式である。アクティブ
マトリクス駆動方式は、高コントラストの表示が可能で
あり、液晶テレビジョン、ワードプロセッサやコンピュ
ータの端末表示等に実用化されている。絵素電極を選択
駆動するスイッチング素子としては、ＴＦＴ（薄膜トラ
ンジスタ）素子、ＭＩＭ（導電体−絶縁膜−導電体）素
子、ＭＯＳトランジスタ素子、ダイオード等が一般に用
いられている。絵素電極とこの絵素電極に対向する対向
電極との間に印加される電圧をスイッチング素子を用い
てスイッチングすることにより、その間に介在する液
晶、ＥＬ発光層あるいはプラズマ発光体等の表示媒体の
光学的変調が表示パターンとして視認される。絵素電極
はソースバスまたはゲートバスと同層に形成されること
が多く、絵素電極はソースバスおよびゲートバスの配線
と接触しないように配置される。
【０００４】また、絶縁膜の上に絵素電極を設けること
により、絵素電極とバスラインとを別の層に形成するこ
とも提案されている（特開昭６１−１５６０２５号公報
等）。このような構成では、絵素電極とバスラインとが
別層で形成されるため、絵素電極の面積を拡大すること
ができ、このことにより表示装置の開口率が向上する。
【０００５】
【発明が解決しようとする課題】上記表示装置の一絵素
の平面図を図１９に示す。また、図１９のＡ−Ａ断面図
を図２０に示す。ここではスイッチング素子としてＴＦ
Ｔを用いている。１１１１ａおよび１１１１ｂはゲート
バスライン、１１１２ａおよび１１１２ｂはソースバス
ライン、そして１１１５はＴＦＴのドレイン電極であ
る。図２０に示されるように、ソースバスライン１１１
２ａおよび１１１２ｂの上部に、絶縁膜１１３３が基板
全体にわたって形成されている。絶縁膜１１３３にスル
ーホール１１１６を穿ち、このスルーホールを介して絵
素電極１１４０がドレイン電極１１１５に電気的に接続
されている。このように絵素電極１１４０とゲートバス
ライン１１１１ａ、１１１１ｂおよびソースバスライン
１１１２ａ、１１１２ｂとが別層に形成されるため、絵
素電極１１４０をソースバスライン１１１２ａおよび１
１１２ｂ、ゲートバスライン１１１１ａおよび１１１１
ｂに重ねることが可能となり、開口率の向上がなされて
いる。（図１９では繁雑さを避けるために、絵素電極１
１４０は表示していない。絵素電極１１４０はゲートバ
スライン１１１１ａおよび１１１１ｂ、ソースバスライ
ン１１１２ａおよび１１１２ｂに重なっている。） ところで、高密度の表示を行う表示装置の場合、スイッ
チング素子を設ける基板を作製する段階において、洗浄
不足やダストの付着などの理由により、絵素電極１１４
０とバスライン１１１２ａまたは１１１２ｂとの、また
はバスライン１１１２ａとバスライン１１１２ｂとの電
気的漏洩（リーク）が図らずも形成されることがある。
このリークにより、上記基板を備えた表示装置が完成し
たときに、点欠陥あるいは線欠陥が現れることがある。
絵素数が１０万個〜１００万個以上もある大型表示パネ
ルをこのような欠陥なしで作成するには高度な技術を要
する。
【０００６】このような欠陥のうち、図２１に示すよう
に、隣接するソースバスライン１１１２ａと１１１２ｂ
とが何らかの原因でリークしている場合を考える（以下
ＳＳリークと呼ぶ）。このリークは表示上２本の線欠陥
をもたらす。このような欠陥をもった表示パネルをその
まま表示装置に組み込んで表示装置を完成させた場合に
は、その表示装置は不良となってしまい、製品歩留りの
観点から見て大きな問題となる。
【０００７】ところで、図２１のように、導電体パター
ン１１２１が残ることによってリークが発生していた場
合は、ソースバスライン１１１２ａとソースバスライン
１１１２ｂとの間のドレイン電極１１１５も電気的につ
ながっている。絵素１１４０は本来充電すべき電位を保
持できなくなり、点欠陥が識別される。このとき、上記
絵素を組み込んだ表示パネルが作成された段階で、点欠
陥部分を捜しだしてレーザートリミング等でリーク部分
を切断部１１２２のように切断することができれば、こ
のＳＳリークは消失する。このように、表示パネルを表
示装置に組み込む前の段階でＳＳリークを発見し消失さ
せることによって、ＳＳリークが生じていた表示パネル
を商品に利用することができる。
【０００８】一方、図２２に示すように、ゲートバスラ
イン１１１１ａとゲートバスライン１１１１ｂとの中間
付近に導電体パターン１１６１が残ることにより、ソー
スバスライン１１１２ａとソースバスライン１１１２ｂ
との間にリークが起こっていた場合には、点欠陥が現れ
ることはない。このリークはソースバスライン同士のリ
ークであるからである。ゆえに、点灯表示する段階で、
線欠陥のみが認識され、このリークを修正すべき目印と
なる点欠陥が存在しないので、このリークを修正するこ
とはかなり困難である。線欠陥を起こしているソースバ
スライン１１１２ａまたは１１１２ｂに沿って、顕微鏡
で端から端までたどっていくことでリークの発生箇所を
見つけることは不可能ではないが、膨大な時間がかかる
ため、現実の生産ライン上でこのような方法を行うこと
は難しい。このリークは、絵素電極とソースバスライン
を絶縁膜をはさんで別の層に形成する場合に起こり得る
問題である。これは、ソース配線として、ＩＴＯなどの
透明導電膜を用いた場合ではさらに顕著である。
【０００９】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、絵素電極とバスラインと
を別の層に形成するアクティブマトリクス表示装置であ
って、ＳＳリークの検出を容易に行うことができるアク
ティブマトリクス表示装置を提供すること、およびＳＳ
リークを容易に検出し修正する方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明によるアクティブ
マトリクス表示装置は、基板と、該基板の上部に位置す
る第１の層に設けられ第１の方向に設けられた走査配線
と、該基板の上部に位置する第２の層に設けられ第２の
方向に設けられた信号配線と、該走査配線および該信号
配線と接続されたスイッチング素子と、該走査配線、該
信号配線および該スイッチング素子の上部に設けられた
絶縁膜と、該絶縁膜の上部に設けられ該スイッチング素
子と接続された絵素電極とを備えたアクティブマトリク
ス表示装置であって、該スイッチング素子の電極に接続
された延長配線が該第２の層に設けられており、該延長
配線は、該信号配線と交わらず、且つ、その線幅が該信
号配線の線幅より細くなるように形成されており、その
ことにより上記目的が達成される。
【００１１】本発明によるアクティブマトリクス表示装
置では、上記の構造により、延長配線が設けられた箇所
では、隣接する信号線どうしのリーク不良箇所が画素欠
陥として認識されるので、リークしている場所を容易に
特定することができる。
【００１２】前記延長配線は前記絵素電極と接続されて
いてもよい。
【００１３】前記延長配線が直線で、かつ、前記信号配
線と平行に設けられていてもよい。
【００１４】前記延長配線が、前記スイッチング素子と
接続された走査配線と隣り合う走査配線近傍まで延びて
いてもよい。
【００１５】このことにより、前記延長配線が前記信号
配線に沿った方向にくまなく形成されるので、リークの
発生箇所が必ず特定できる。
【００１６】前記アクティブマトリクス表示装置は、前
記走査配線と平行に設けられたバスラインを更に有し、
前記基板の表面に直交する方向から見て前記延長配線と
該バスラインとが重なる領域に該延長配線と前記絵素電
極とを接続するコンタクトホールを有していてもよい。
【００１７】前記延長配線と前記信号配線とは同一の材
料で形成されていてもよい。
【００１８】本発明によるアクティブマトリクス表示装
置の修正方法は、前記信号線に電流を流す工程と、点欠
陥を検索して点欠陥を有する絵素を特定する工程と、該
点欠陥を有する絵素のリーク箇所を特定する工程と、リ
ーク箇所のリークを除去する工程とを包含しており、そ
のことにより上記目的が達成される。
【００１９】本発明によるアクティブマトリクス表示装
置の修正方法によれば、上記の工程を包含していること
により、前記延長配線を用いて隣接する信号配線どうし
のリーク不良箇所を特定することによって、簡単にリー
ク箇所を発見することができるので、修正時間の短縮や
工程管理に役立てることができる。
【００２０】
【発明の実施の形態】（実施の形態１） 図１に本発明によるアクティブマトリクス表示装置の一
絵素部分の平面図を示す。１１ａおよび１１ｂはゲート
バスライン、１２はソースバスライン、１３はＴＦＴ、
１７はアンテナ線である。本発明による表示装置の一絵
素部分の基本的構造は、アンテナ線１７が存在する以外
は、図１９に示した従来の表示装置の一絵素部分の構造
と同じである。図２は図１のＣ−Ｃ線の断面図である。
なお、絶縁層の材料としてアクリル等の樹脂を使用する
場合は、図３に示すように、絶縁層を他の層の厚みに比
べて１桁厚く（例えば３〜５μｍ程度）積層して絶縁膜
３４を形成することもできる。
【００２１】以下、この表示装置の製造工程を説明す
る。
【００２２】まず、透明絶縁性基板１０上にゲートバス
ライン１１ａおよび１１ｂを作成する。透明絶縁性基板
１０として本実施の形態１ではガラス基板を採用した。
ガラス基板１０上にＴａ、Ｔｉ、Ａｌ、Ｃｒ等の単層ま
たは多層の導電体をスパッタリング法を用いて積層さ
せ、次いでパターニングしてゲートバスライン１１ａお
よび１１ｂを得る。本実施の形態１ではＴａを使用し
た。このとき、同時に、ゲートバスライン１１ａおよび
１１ｂの下にベースコート膜としてＴａ2Ｏ5等の絶縁膜
を形成する構造も可能である。次にゲートバスライン１
１ａおよび１１ｂの上にゲート絶縁膜３０を積層する。
本実施の形態１ではプラズマＣＶＤ法を用いてＳｉＮ x
膜を３０００Å積層し、ゲート絶縁膜３０を形成した。
続いて半導体層３１をゲート絶縁膜３０に連続して、プ
ラズマＣＶＤ法を用いて作成する。半導体層３１はアモ
ルファスシリコンａ−Ｓｉ（ｉ）である。半導体層３１
の膜厚は１０００Åとした。半導体層３１をパターニン
グした後、リンを添加したｎ+アモルファスシリコン層
３２を積層する。 ｎ+アモルファスシリコン層３２を積
層する理由は、半導体層３１と、この後に積層するソー
スまたはドレイン電極との間のオーミックコンタクトを
良好にするためである。アモルファスの代わりに、マイ
クロクリスタル（微結晶）のＳｉでもかまわない。本実
施の形態１では、ａ−Ｓｉ（ｎ+）を８００Åの厚みで
プラズマＣＶＤ法により積層し、パターニングした後、
ソース導電体をスパッタリング法で積層する。ソース導
電体としてはＴａ、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ等が用いら
れるが、本実施の形態１ではＴａを採用した。このソー
ス導電体としてのＴａをパターニングしてソースバスラ
イン１２、ＴＦＴのソース電極１４及びドレイン電極１
５、そしてドレイン電極１５と接続されたアンテナ線１
７を形成する。アンテナ線１７は、図１のように、ソー
ス配線１２と平行に、ドレイン電極１５からゲートバス
ライン１１ｂの近傍まで延びるような形に形成すること
が望ましい。しかし、アンテナ線１７は特にゲートバス
ライン１１ｂ近傍まで延びていなくてもよい。アンテナ
線１７が設けられた範囲内において、後述する本発明の
効果が得られるので、必要に応じてアンテナ線１７の長
さを決めることができる。たとえば、ゲートバスライン
１１ａと１１ｂの中間位置よりもゲートバスライン１１
ａ側の領域でリークが多発する場合は、図４に示すよう
に、ドレイン電極１５からゲートバスライン１１ａと１
１ｂとの中間位置までの長さを有するアンテナ線１７ｂ
を設けておけばよい。アンテナ線１７の面積については
特に制限はないが、アンテナ線１７は本質的に表示装置
には不要なので、開口率を減らさないよう、できるだけ
細く形成することが望ましい。また、アンテナ線１７と
ソースバスライン１２とのリーク点欠陥（絵素電極とソ
ースバスラインとの点欠陥）を発生しにくくするために
も、アンテナ線１７はできるだけ細い方がよい。たとえ
このアンテナ線１７が断線したとしても、表示上は問題
が発生しないので、アンテナ線１７の線幅をソースバス
ライン１２の線幅よりも細く形成することも可能であ
る。アンテナ線１７の線幅を細くすることにより、アン
テナ線１７が断線しやすくなるが、ＳＳリークが起こっ
た絵素でアンテナ線１７が断線していなければよい。Ｓ
Ｓリークが起こった絵素とアンテナ線１７が断線した絵
素とが一致する可能性は極めて低いため、多少の断線が
起こったとしても実質的に本発明の効果が失われること
はない。
【００２３】続いて、感光性を有するアクリル樹脂を
３．０μｍの厚さに形成することにより、絶縁層３３を
形成する。このアクリル樹脂の比誘電率は３．５に設定
されている。ただし、絶縁層３３に用いる材料はアクリ
ル樹脂に限られず、エポキシ樹脂であってもかまわな
い。この絶縁層３３にドレイン電極１５上に位置するコ
ンタクトホール１６をパターニングする。
【００２４】次に透明導電性物質を積層して絵素電極４
０を形成する。本実施の形態１では透明導電性物質とし
てＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用い
た。ＩＴＯをスパッタリング法により積層し、パターニ
ングすることにより絵素電極４０を形成した。絵素電極
４０は、コンタクトホール１６を介してＴＦＴ１３のド
レイン電極１５と導電状態にある。
【００２５】図５に示すように、絵素電極４０が配列さ
れた表示パネル基板５１とこの基板に対向する表示パネ
ル基板５２との間には、絵素電極４０に印加される駆動
電圧に応答して光学的特性が変化する表示媒体が介挿さ
れる。本実施の形態１では表示媒体として液晶５３を用
いた。液晶分子を配向させるために、絵素電極４０の上
に配向膜５４を形成する。また、表示パネル基板５２に
は、色表示を得るためのカラーフィルター５５、対向電
極としてのＩＴＯ５６、そして配向膜５７が積層してあ
る。
【００２６】次に、本実施の形態１における表示装置に
おいて、ＳＳリークが生じた際の修復方法について述べ
る。図６から明らかなように、導電体パターン６１がソ
ースバスライン１２ａとソースバスライン１２ｂとの間
に残って絵素内にＳＳリークが発生するときには、ソー
スバスライン１２ａと１２ｂとの間にアンテナ線１７が
必ず存在するので、アンテナ線１７とリークすることな
くソースバスライン１２ａと１２ｂとが電気的につなが
ることはありえない。ＳＳリーク発生箇所では、絵素電
極４０はソースバスライン１２ａと電気的に接続される
ことになる。この場合、この絵素は電圧の保持時間の
間、絵素に充電された電位を保てない。したがって、表
示装置としての動作を行うと、この絵素は点欠陥として
認識される。ＳＳリークは２本の線欠陥として認識され
るので、ソースバスライン１２ａおよび１２ｂの２本の
ライン上に存在する点欠陥を認識することにより、ＳＳ
リークが発生している絵素を特定することができる。
【００２７】上記のような方法によってＳＳリークの発
生した絵素を特定した後に、修正のため、ＳＳリーク箇
所である導電体パターン６１にＹＡＧレーザー光などの
光エネルギーを照射する。このときレーザー光のエネル
ギーを１０-9〜１０-6Ｊ／μｍ2とする。領域２２にレ
ーザー光を照射することで照射部の導電体パターンを四
散させ、ソースバスライン１２ａと１２ｂとを電気的に
絶縁状態にすることが可能である。レーザー光の照射は
液晶パネル基板５１の裏側から照射しても、対向する表
示パネル基板５２の方から照射しても良い。本実施の形
態１では、対向する表示パネル基板５２にはカラーフィ
ルター５５の樹脂層が形成されており、導電体パターン
６１の形状が識別しにくいため、液晶パネル基板５１の
裏側から照射した。
【００２８】（実施の形態２） 本発明によるアクティブマトリクス表示装置の実施の形
態２を図７に示す。図７のＢ−Ｂ線断面の構造を図８
に、Ｄ−Ｄ線断面の構造を図９に示す。実施の形態１で
は絶縁層３３に設けられたコンタクトホール１６をドレ
イン電極１５の上部に作成した。この場合、コンタクト
ホール１６を開けるときのプロセス上の制約により、コ
ンタクトホール１６の大きさは決まってくる。コンタク
トホール１６が大きくなると、ドレイン電極１５も必然
的に大きくなり、ドレイン電極１５が大きくなることに
より開口率が低下する。
【００２９】本実施の形態２では、ガラス基板１１０上
に絶縁膜１３０を積層した後に、導電体を積層してソー
スバスライン１１２を形成する前にＩＴＯなどの透明導
電体をスパッタリングで積層し、ソースバスライン１１
２の形成後にパターニングしてコンタクト部３９および
アンテナ線１８を得る。この場合、コンタクト部３９お
よびアンテナ線１８は透明であるから、開口率はそれら
の面積に影響しない。なお、本実施の形態２では図９に
示すように、ソース配線１１２をＴａ１２１とＩＴＯ１
２２との２層構造とした。この構造により、Ｔａ１２１
に断線があった場合でもＴａ１２１上のＩＴＯ１２２で
接続されるため、断線冗長構造となっている。なお、ソ
ース電極１１４とコンタクト部３９との積層の順番を逆
にして、コンタクト部３９がソース電極１１４の上部に
位置するようにしてもかまわない。
【００３０】（実施の形態３） 本発明によるアクティブマトリクス表示装置の実施の形
態３を図１０に示す。図１０のＥ−Ｅ線断面の構造を図
１１に示す。
【００３１】表示装置の保持特性を向上させるため、各
絵素電極と並列に付加容量を設けることが一般的に行わ
れている。本実施の形態３では付加容量を形成するた
め、ゲートバスライン３１１ａと３１１ｂとの間に、こ
れらゲートバスライン３１１ａおよび３１１ｂと平行し
て付加容量のためのバスライン３１８を、ゲートバスラ
イン３１１ａおよび３１１ｂと同じ導電体を使って、ガ
ラス基板３１０上に同時にパターニングして得る。この
付加容量用のバスライン３１８の電位を対向電極（図示
せず）の電位と同じにする（Ｃｓ ｏｎ Ｃｏｍ方
式）。
【００３２】コンタクトホール３１６を付加容量バスラ
イン３１８の上部に設けることが可能である。通常は、
ドレイン電極３１５の大きさに依存してコンタクトホー
ル３１６の大きさが制限されるが、本発明によるアクテ
ィブマトリクス表示装置では、付加容量バスライン３１
８上にコンタクトホール３１６を設けることにより、よ
り大きなコンタクトホールが得られるとともに、ドレイ
ン電極３１５の大きさを縮小することができる。この場
合、付加容量は絵素電極３４０／ゲート絶縁膜３３０／
付加容量バスライン３１８で形成される。この場合、３
１７がアンテナ線になる。
【００３３】図１２に示すように、付加容量を隣接する
ゲートバスライン４１１ａ上に形成することも一般的に
行われている（Ｃｓ ｏｎ Ｇａｔｅ方式）。図１３に
図１２のＦ−Ｆ線断面の構造を示す。本実施の形態３の
場合は、ゲートバスライン４１１ｂ上まで引き延ばして
いる配線４３９がアンテナ線となる。
【００３４】この場合、付加容量は絵素電極４４０／絶
縁膜４３３／絶縁膜４３０／隣接ゲートバスライン４１
１ａで形成される。また、付加容量用配線の構造によっ
て付加容量を形成する場合もある。
【００３５】（実施の形態４） 本発明によるアクティブマトリクス表示装置の実施の形
態４を図１４に示す。本実施の形態４では、図１０に示
される表示装置においてソースバスライン３１２を形成
する導電体をコンタクト部３３９となる透明導電体層で
兼用するものである。
【００３６】この場合、ソースバスライン５１２ａと５
１２ｂとをリークさせる導電体パターン５２０も透明な
ので、顕微鏡でリーク箇所を見つけることは難しい。し
かしながら、実施の形態７で後述する本発明による検査
方法を用いることにより、このようなリーク箇所を容易
に見つけることができる。
【００３７】（実施の形態５） 本発明によるアクティブマトリクス表示装置の実施の形
態５を図１５に示す。
【００３８】本実施の形態５では、アンテナ線６１７を
ゲート配線６１１をまたぐように形成した。アンテナ線
６１７は、ソース配線６１２と同じ層に形成される。ア
ンテナ線６１７とゲート配線６ｌｌとの間にはゲート絶
縁膜が有るため、アンテナ線６１７とゲート配線６１１
とがリークすることはない。なお、本実施の形態５では
アンテナ線６１７を、ソース配線間の中間の位置ではな
く、ＴＦＴよりに形成した。その理由は、ＳＳリークは
１画素をゲート配線６１１の方向（横方向）にすべてま
たがない限りおこらないため、アンテナ線６１７はソー
ス配線６１２と接触しなければどの位置にあっても良い
ためである。そのため、アンテナ配線６１７はソース配
線６１２と平行になっていなくてもよい。例えば、アン
テナ線６１７はソース配線６１２に対して斜めに形成さ
れていても構わない。さらに、アンテナ線６１７は、直
線になっていなくてもよい。例えば、蛇行していても構
わない。アンテナ線６１７がソース配線６１２と平行に
なっていなくても、直線でなくとも、欠陥位置の特定に
用いることができることは明らかである。
【００３９】（実施の形態６） 本発明によるアクティブマトリクス表示装置の実施の形
態６を図１６に示す。本実施の形態６の表示装置は、ソ
ース配線の断線冗長構造としてソースバスライン７１２
ａと平行に、ソースバスライン７１２ａと電気的に接続
された予備線７１２ｂを設けたものにアンテナ線７１７
を応用したものである。
【００４０】予備線７１２ｂを設けたことにより、ソー
スバスライン７１２ａが断線したとしてもソースバスラ
インの機能が失われることはない。しかしながら、ソー
スバスライン７１２ａと隣接するソースバスライン７１
４ａの予備線７１４ｂとの距離が近くなることにより、
リークが発生しやすい。したがって、予備線７１４ｂを
有する構造では製造工程の初期の段階での修正がより重
要になってくる。
【００４１】本実施の形態６のアクティブマトリクス表
示装置では、上述したアンテナ線の効果によりリーク箇
所の特定が容易なので、多少リークが発生しやすくても
問題がない。したがって、このように予備線７１４ｂを
設ける構造において、本発明の効果はより顕著である。
【００４２】（実施の形態７） 図１７および図１８を参照して、本発明による検査方法
の一実施形態を説明する。本実施の形態７の検査方法
は、ＴＦＴが形成された段階で基板を検査する方法であ
る。
【００４３】実施の形態１で説明したようにアクティブ
マトリクス基板を製造する。まず、ガラス基板１０上に
Ｔａを材料としてゲートバスライン１１を作成する。次
にゲートバスライン１１上にＳｉＮ x でゲート絶縁膜３
０を形成する。続いて半導体層３１をゲート絶縁膜３０
に連続して、プラズマＣＶＤ法を用いて作成する。半導
体層はアモルファスシリコンａ−Ｓｉ（ｉ）である。半
導体層３１の膜厚は１０００Åとした。半導体層３１を
パターニングした後、リンを添加したｎ+アモルファス
シリコン層３２を８００Åの厚みでプラズマＣＶＤ法で
積層し、パターニングした後、Ｔａを材料としてソース
導電体をスパッタリング法で積層する。このソース導電
体をバターニングしてソースバスライン１２、ＴＦＴの
ソース電極１４、ドレイン電極１５およびアンテナ線１
７を形成する。
【００４４】この段階で基板検査を行う。なぜならば、
早い段階で不良を発見することにより、修正がより容易
になるからである。また、早い段階で修正を行うことに
より、損失を少なくすることができるからである。ここ
では、ボルテージ・イメージ法を用い、図１７に示す検
査装置にて検査を行った。
【００４５】簡単にこの検査装置を説明する。まず正ま
たは負の電圧（例えば＋２０ボルトまたは−２０ボル
ト）のいずれかの信号をソース配線１２より入力し、ド
レイン電極１５およびアンテナ線１７に電荷をチャージ
する。その状態でランプ８５５より光８６０（実線矢
印）をハーフミラー８５４を介しポッケルス素子と呼ば
れる光学変調素子８５２に照射する。ポッケルス素子と
は、置かれた場所の電界強度に応じて屈折率が変化する
特殊な結晶板である。そのため、反射板８５３に照射さ
れた光の反射光８６１（点線矢印）の偏光状態が絵素の
表面電位に応じて変化する。その反射光８６１をλ／４
板８５１により位相分を除去し、ＣＣＤなどの撮像手段
８５０で撮像する。この構成により、撮像信号が絵素の
表面電位として扱えるようになる。その撮像結果を画像
処理し、基準パターンと比較して良否（ＳＳリークが発
生しているか否か）を判定する。なお、この検査装置で
は、図１８に示すように１枚の透明絶縁性基板１０を８
×６セクションに分け、上記説明してきた方法を繰返し
行う事により、表示装置全体の検査を行うことができ
る。
【００４６】層間絶縁膜３３としてアクリルなどのあま
り耐熱性の高くないものを用いた場合に、層間絶縁膜３
３に起因する表示装置の表示不良がおこる場合があった
が、この段階でＳＳリークを発見し修正を行うことによ
り、それを防ぐことができるようになった。
【００４７】以上、上記実施の形態では、いずれも絵素
電極を逆スタガー構造のソースバスライン上に形成され
た絶縁膜の上に形成している。しかし、それ以外に、ゲ
ート形成の前に絵素電極を形成する場合でも、ソースの
ドレイン電極にアンテナ線１７を設ける構造にしてもよ
い。本発明の主眼は、絵素電極がゲートバスラインおよ
びソースバスラインのどちらの配線に対しても絶縁層を
介して形成されている場合に、ソース電極を意図的に延
伸してＳＳリークを検出させることにある。
【００４８】
【発明の効果】本発明によるアクティブマトリクス表示
装置では、絵素電極と接続されるスイッチング素子の電
極に、信号線と交わらないような延長線が前記信号線と
同層に設けられていることにより、延長線が設けられた
箇所では、隣接する信号線どうしのリーク不良箇所が画
素欠陥となるので、リークしている場所を容易に特定す
ることができる。
【００４９】また、本発明によるアクティブマトリクス
表示装置では、画素電極に接続される接続線が前記信号
線と交わらないように同層に設けられていることによ
り、接続線が設けられた箇所では、隣接する信号線どう
しのリーク不良箇所が画素欠陥となるので、リークして
いる場所を容易に特定することができる。
【００５０】本発明によるアクティブマトリクス表示装
置の修正方法では、延長線を用いて、隣接する信号線ど
うしのリーク不良箇所を容易に特定することができるの
で、修正時間の短縮や工程管理に役立てることができ
る。従って、アクティブマトリクス表示装置のコストダ
ウンに大きく寄与する。
【図面の簡単な説明】
【図１】本発明によるアクティブマトリクス表示装置の
１絵素部分の平面図である。
【図２】図１のＣ−Ｃ線断面の構造を示す図である。
【図３】図１のＣ−Ｃ線断面の他の構造を示す図であ
る。
【図４】本発明によるアクティブマトリクス表示装置の
１絵素部分の平面図である。
【図５】本発明によるアクティブマトリクス表示装置の
断面図である。
【図６】本発明によるアクティブマトリクス表示装置の
リークの発生および修正を説明する図である。
【図７】本発明によるアクティブマトリクス表示装置の
１絵素部分の平面図である。
【図８】図７のＢ−Ｂ線断面の構造を示す図である。
【図９】図７のＤ−Ｄ線断面の構造を示す図である。
【図１０】本発明によるアクティブマトリクス表示装置
の１絵素部分の平面図である。
【図１１】図１０のＥ−Ｅ線断面の構造を示す図であ
る。
【図１２】本発明によるアクティブマトリクス表示装置
の１絵素部分の平面図である。
【図１３】図１２のＦ−Ｆ線断面の構造を示す図であ
る。
【図１４】本発明によるアクティブマトリクス表示装置
の１絵素部分の平面図である。
【図１５】本発明によるアクティブマトリクス表示装置
の１絵素部分の平面図である。
【図１６】本発明によるアクティブマトリクス表示装置
の１絵素部分の平面図である。
【図１７】本発明によるアクティブマトリクス表示装置
のリーク箇所を発見する際に用いる検査装置を説明する
図である。
【図１８】本発明によるアクティブマトリクス表示装置
の検査方法を説明する図である。
【図１９】従来のアクティブマトリクス表示装置の１絵
素部分の平面図である。
【図２０】図１９のＡ−Ａ線断面の構造を示す図であ
る。
【図２１】従来のアクティブマトリクス表示装置におけ
るリークを説明する図である。
【図２２】従来のアクティブマトリクス表示装置におけ
るリークを説明する図である。
【符号の説明】
１１、１１ａ、１１ｂ ゲートバスライン １２、１２ａ、１２ｂ ソースバスライン １３ ＴＦＴ １４ ソース電極 １５ ドレイン電極 １６ コンタクトホール １７、１７ｂ、１８ アンテナ線 １０ 透明絶縁性基板 ３０ ゲート絶縁膜 ３１ 半導体層 ３２ ｎ+アモルファスシリコン層 ３３、３４ 絶縁層 ３９ コンタクト部 ４０ 絵素電極 ６１ 導電体パターン ３１８ バスライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−208132（ＪＰ，Ａ) 特開 平２−281133（ＪＰ，Ａ) 特開 平４−72552（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/13 101 G01R 31/00 G02F 1/1368 G09F 9/30 333

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板と、該基板の上部に位置する第１の
    層に設けられ第１の方向に設けられた走査配線と、該基
    板の上部に位置する第２の層に設けられ第２の方向に設
    けられた信号配線と、該走査配線および該信号配線と接
    続されたスイッチング素子と、該走査配線、該信号配線
    および該スイッチング素子の上部に設けられた絶縁膜
    と、該絶縁膜の上部に設けられ該スイッチング素子と接
    続された絵素電極とを備えたアクティブマトリクス表示
    装置であって、該スイッチング素子の電極に接続された延長配線が該第
    ２の層に設けられており、該延長配線は、該信号配線と
    交わらず、且つ、その線幅が該信号配線の線幅より細く
    なるように形成されていることを特徴とする アクティブ
    マトリクス表示装置。
  2. 【請求項２】 前記延長配線が前記絵素電極と接続され
    ている請求項１に記載のアクティブマトリクス表示装
    置。
  3. 【請求項３】 前記延長配線が直線で、かつ、前記信号
    配線と平行に設けられた請求項１から２のいずれかに記
    載のアクティブマトリクス表示装置。
  4. 【請求項４】 前記延長配線が、前記スイッチング素子
    と接続された走査配線と隣り合う走査配線近傍まで延び
    ている請求項１から３のいずれかに記載のアクティブマ
    トリクス表示装置。
  5. 【請求項５】 前記走査配線と平行に設けられたバスラ
    インを前記第１の層に更に有する請求項２から４のいず
    れかに記載のアクティブマトリクス表示装置であって、
    前記基板の表面に直交する方向から見て前記延長配線と
    該バスラインとが重なる領域に、該延長配線と前記絵素
    電極とを接続するコンタクトホールを有するアクティブ
    マトリクス表示装置。
  6. 【請求項６】 前記延長配線と前記信号配線とが同一の
    材料で形成される請求項１から５のいずれかに記載のア
    クティブマトリクス表示装置。
  7. 【請求項７】 前記信号線に電流を流す工程と、 点欠陥を検索して点欠陥を有する絵素を特定する工程
    と、 該点欠陥を有する絵素のリーク箇所を特定する工程と、 リーク箇所のリークを除去する工程とを包含する請求項
    １から６のいずれかに記載のアクティブマトリクス表示
    装置の修正方法。
JP5523696A 1996-03-12 1996-03-12 アクティブマトリクス表示装置およびその修正方法 Expired - Fee Related JP3205501B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5523696A JP3205501B2 (ja) 1996-03-12 1996-03-12 アクティブマトリクス表示装置およびその修正方法
US08/811,781 US6072559A (en) 1996-03-12 1997-03-06 Active matrix display device having defect repair extension line beneath each pixel
TW086102756A TW418337B (en) 1996-03-12 1997-03-06 Active matrix display device and defect repair method
KR1019970008286A KR970066692A (ko) 1996-03-12 1997-03-12 액티브 매트릭스 디스플레이 장치 및 이의 결함 수정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5523696A JP3205501B2 (ja) 1996-03-12 1996-03-12 アクティブマトリクス表示装置およびその修正方法

Publications (2)

Publication Number Publication Date
JPH09243989A JPH09243989A (ja) 1997-09-19
JP3205501B2 true JP3205501B2 (ja) 2001-09-04

Family

ID=12992981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5523696A Expired - Fee Related JP3205501B2 (ja) 1996-03-12 1996-03-12 アクティブマトリクス表示装置およびその修正方法

Country Status (4)

Country Link
US (1) US6072559A (ja)
JP (1) JP3205501B2 (ja)
KR (1) KR970066692A (ja)
TW (1) TW418337B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430773B1 (ko) * 1998-07-14 2004-05-10 가부시끼가이샤 도시바 액티브 매트릭스형 액정표시장치
KR100290015B1 (ko) * 1999-05-13 2001-05-15 구본준, 론 위라하디락사 박막트랜지스터형 광 감지센서와 그 제조방법
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100587366B1 (ko) * 2000-08-30 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
JP3884625B2 (ja) * 2001-03-14 2007-02-21 シャープ株式会社 液晶表示装置及びその欠陥修復方法
JP2004054069A (ja) * 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP2004294787A (ja) * 2003-03-27 2004-10-21 Sharp Corp 表示装置およびその配線修復方法
EP1719165A1 (en) * 2004-02-25 2006-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
WO2006033878A1 (en) * 2004-09-17 2006-03-30 Boehringer Ingelheim International, Gmbh Process for preparing macrocyclic hcv protease inhibitors
US7304780B2 (en) * 2004-12-17 2007-12-04 Sipix Imaging, Inc. Backplane design for display panels and processes for their manufacture
CN100555366C (zh) * 2005-09-22 2009-10-28 夏普株式会社 有源矩阵衬底、显示装置、电视接收装置、有源矩阵衬底的制造方法、以及显示装置的制造方法
KR20070038610A (ko) * 2005-10-06 2007-04-11 삼성전자주식회사 표시 장치의 수리 장치 및 수리 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184929A (ja) * 1982-04-23 1983-10-28 Citizen Watch Co Ltd 立体視装置
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
JPS61156025A (ja) * 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
US4688896A (en) * 1985-03-04 1987-08-25 General Electric Company Information conversion device with auxiliary address lines for enhancing manufacturing yield
JPS62135810A (ja) * 1985-12-10 1987-06-18 Nippon Kayaku Co Ltd 液晶表示素子
US4857907A (en) * 1986-04-30 1989-08-15 501 Sharp Kabushiki Kaisha Liquid-crystal display device
JPS6435351A (en) * 1987-07-31 1989-02-06 Nikkiso Co Ltd Method for diagnosing water quality analyzer for water quality control of thermal power plant
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
US4923948A (en) * 1987-09-24 1990-05-08 Japan Synthetic Rubber Co., Ltd. Curable composition
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5335102A (en) * 1990-05-11 1994-08-02 Sharp Kabushiki Kaisha Liquid crystal display element and method for treating defective pixels therein
JP3109674B2 (ja) * 1990-06-08 2000-11-20 セイコーエプソン株式会社 液晶表示装置
EP0465111B1 (en) * 1990-07-05 1996-05-15 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
JPH0474714A (ja) * 1990-07-09 1992-03-10 Seiko Epson Corp Ｔｉ系超伝導材料
JP2998255B2 (ja) * 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
JPH0588199A (ja) * 1991-09-27 1993-04-09 Sanyo Electric Co Ltd 液晶表示装置
JPH06186580A (ja) * 1992-12-17 1994-07-08 Seiko Epson Corp 液晶表示装置
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp., Tokio/Tokyo Substrat mit aktiver Matrix
JPH06230422A (ja) * 1993-02-03 1994-08-19 Fujitsu Ltd 液晶パネル
JP3517890B2 (ja) * 1993-02-18 2004-04-12 日産化学工業株式会社 液晶表示素子用絶縁膜形成用塗布液
CA2099067C (en) * 1993-06-23 2001-02-13 Makoto Oe Plane light source unit
JP3091603B2 (ja) * 1993-07-23 2000-09-25 シャープ株式会社 液晶表示装置
JP3644980B2 (ja) * 1993-09-06 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3228631B2 (ja) * 1993-12-24 2001-11-12 東京エレクトロン株式会社 テスタ
US5495445A (en) * 1994-05-31 1996-02-27 Townsend And Townsend And Crew Redundancy scheme for memory circuits
KR0163933B1 (ko) * 1995-01-27 1999-01-15 김광호 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
KR0182014B1 (ko) * 1995-08-23 1999-05-01 김광호 액정 표시 장치용 박막트랜지스터 기판

Also Published As

Publication number Publication date
KR970066692A (ko) 1997-10-13
TW418337B (en) 2001-01-11
JPH09243989A (ja) 1997-09-19
US6072559A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
CN101566770B (zh) 液晶显示设备的阵列基板及其制造方法
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
JP3205501B2 (ja) アクティブマトリクス表示装置およびその修正方法
US20070296674A1 (en) Display device
US7330222B2 (en) Display device and method for fabricating the same
CN110361900A (zh) 位置输入装置
JPH1010493A (ja) 液晶表示装置および液晶表示基板
JP3251474B2 (ja) アクティブマトリクス基板
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
US7253851B2 (en) Pixel and method for pixel repair
JPH10232412A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
TW201209494A (en) Liquid crystal display (LCD) panel and repairing method thereof
JPH09258244A (ja) 液晶表示装置
US8274104B2 (en) Repair structure and active device array substrate
US6577357B2 (en) Display device and defect repairing method of the same with low stacked conductor regions to facilitate laser cutting
JPH0324524A (ja) アクティブマトリクス表示装置
JP2760459B2 (ja) アクティブマトリクス型基板
KR100293503B1 (ko) 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법
JP2000221527A (ja) 液晶表示装置
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JPH02179616A (ja) 液晶表示装置および液晶表示パネルの製造方法
KR950004218B1 (ko) 매트릭스 어드레스 표시장치 및 그 제조방법
JPH04331923A (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04