JP3206601B2 - 積層サーミスタ - Google Patents
積層サーミスタInfo
- Publication number
- JP3206601B2 JP3206601B2 JP27881990A JP27881990A JP3206601B2 JP 3206601 B2 JP3206601 B2 JP 3206601B2 JP 27881990 A JP27881990 A JP 27881990A JP 27881990 A JP27881990 A JP 27881990A JP 3206601 B2 JP3206601 B2 JP 3206601B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor layer
- thermistor
- resistance
- temperature
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は積層サーミスタに関し、特にたとえば突入
電流防止用積層サーミスタに関する。
電流防止用積層サーミスタに関する。
〔従来技術〕 スイッチング電源では、交流入力を直接ダイオードに
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば数十アンペアという大電流であり、スイッチ接点やダ
イオードの劣化を早めてしまう。この突入電流を抑制す
る方法の１つとして、従来より、サーミスタの動特性を
利用するものがある。すなわち、サーミスタは常温で数
Ω〜数十Ωの抵抗値を有し、スイッチがオンされたとき
この抵抗値によって突入電流を抑制する。また、サーミ
スタはスイッチング電源の安定状態では自己発熱し、そ
の抵抗値は常温の1/10程度になるので、電力ロスなどの
支障は生じない。
よって整流し、それを電解コンデンサで平滑化する。そ
のため、スイッチング時に電解コンデンサにサージ電流
が流れ、これを突入電流という。この突入電流はたとえ
ば数十アンペアという大電流であり、スイッチ接点やダ
イオードの劣化を早めてしまう。この突入電流を抑制す
る方法の１つとして、従来より、サーミスタの動特性を
利用するものがある。すなわち、サーミスタは常温で数
Ω〜数十Ωの抵抗値を有し、スイッチがオンされたとき
この抵抗値によって突入電流を抑制する。また、サーミ
スタはスイッチング電源の安定状態では自己発熱し、そ
の抵抗値は常温の1/10程度になるので、電力ロスなどの
支障は生じない。
このような突入電流防止用サーミスタとして、常温付
近で使用できるものとしては、Mn−Ni系,Mn−Ni−Co系
またはMn−Ni−Co系などの酸化物があり、また、800℃
前後で使用できるものとしてはZr−Ｙ系などの酸化物が
ある。これらのサーミスタは温度係数が大きい上、形状
や抵抗値の自由度が大きく、また安価である等の利点を
有している。
近で使用できるものとしては、Mn−Ni系,Mn−Ni−Co系
またはMn−Ni−Co系などの酸化物があり、また、800℃
前後で使用できるものとしてはZr−Ｙ系などの酸化物が
ある。これらのサーミスタは温度係数が大きい上、形状
や抵抗値の自由度が大きく、また安価である等の利点を
有している。
このような半導体特性を利用するサーミスタの抵抗温
度特性は以下の式で表される。
度特性は以下の式で表される。
R1＝R2exp｛（1/T1−1/T2）Ｂ｝ T1,T2 ：温度〔ｋ〕 R1,R2 ：温度T1,T2における抵抗値 Ｂ〔ｋ〕：サーミスタ定数 この式からよく分かるように、従来のサーミスタで
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の固定抵抗
体とを組み合わせたり、または、サーミスタ定数Ｂに制
約を設けて用いなければならない等、実用性に問題があ
った。この問題を解決するために、サーミスタ定数の異
なる２種以上のサーミスタ材料を組み合わせ、シート積
層で同時焼成して得られる突入電流防止用サーミスタが
提案されている。
は、抵抗温度特性が直線的でないため、特に低温側での
抵抗値が急激に増大してしまう。したがって、従来のサ
ーミスタを突入電流防止用として用いるには、低温側で
の抵抗値を低く安定化させる必要がある。そのため、従
来では、数種類の負特性サーミスタと数種類の固定抵抗
体とを組み合わせたり、または、サーミスタ定数Ｂに制
約を設けて用いなければならない等、実用性に問題があ
った。この問題を解決するために、サーミスタ定数の異
なる２種以上のサーミスタ材料を組み合わせ、シート積
層で同時焼成して得られる突入電流防止用サーミスタが
提案されている。
しかし、上述のように異なる材料を組み合わせる方法
では、それぞれの材料系の比抵抗値が大きく異なるの
で、チップサイズと目標抵抗値とを合致させる設計に限
界があった。
では、それぞれの材料系の比抵抗値が大きく異なるの
で、チップサイズと目標抵抗値とを合致させる設計に限
界があった。
それゆえに、この発明の主たる目的は、低温側におい
ても抵抗温度特性が安定であり、しかもチップサイズお
よび抵抗値の設計自由度を大きくできる、積層サーミス
タを提供することである。
ても抵抗温度特性が安定であり、しかもチップサイズお
よび抵抗値の設計自由度を大きくできる、積層サーミス
タを提供することである。
この発明は、サーミスタ定数が相対的に大きく負の抵
抗温度特性を有する抵抗体層と、抵抗体層内に埋設され
るとともに抵抗体層の端面に交互に引き出された内部電
極と、内部電極と導電的に接続されるとともに抵抗体層
の端面に形成された外部電極と、抵抗体層の主面上であ
って外部電極間に跨って配置され、サーミスタ定数が相
対的に小さく負の抵抗温度特性を有する膜状抵抗体層と
からなることを特徴とする、積層サーミスタである。
抗温度特性を有する抵抗体層と、抵抗体層内に埋設され
るとともに抵抗体層の端面に交互に引き出された内部電
極と、内部電極と導電的に接続されるとともに抵抗体層
の端面に形成された外部電極と、抵抗体層の主面上であ
って外部電極間に跨って配置され、サーミスタ定数が相
対的に小さく負の抵抗温度特性を有する膜状抵抗体層と
からなることを特徴とする、積層サーミスタである。
サーミスタ定数の相対的に大きい抵抗体層上にサーミ
スタ定数の相対的に小さい抵抗体層をたとえば厚膜法に
よって形成し、高サーミスタ定数の抵抗体層と並列接続
する。両抵抗体層の抵抗温度特性が合成され、その合成
抵抗温度特性は必要な温度範囲でほぼ直線にすることが
できる。
スタ定数の相対的に小さい抵抗体層をたとえば厚膜法に
よって形成し、高サーミスタ定数の抵抗体層と並列接続
する。両抵抗体層の抵抗温度特性が合成され、その合成
抵抗温度特性は必要な温度範囲でほぼ直線にすることが
できる。
この発明によれば、サーミスタ定数の相対的に小さい
抵抗層をたとえば厚膜法によって膜状に形成するので、
特に低温側における抵抗温度特性が安定化され、したが
って、比較的簡単に、目標チップサイズと目標抵抗値と
を合致させることができ、設計の自由度が大幅に改善さ
れる。したがって、従来のような固定抵抗との組み合わ
せ等の使用上の煩雑さが解消されるだけでなく、より広
範囲にわたって抵抗値の調整が可能となる。
抵抗層をたとえば厚膜法によって膜状に形成するので、
特に低温側における抵抗温度特性が安定化され、したが
って、比較的簡単に、目標チップサイズと目標抵抗値と
を合致させることができ、設計の自由度が大幅に改善さ
れる。したがって、従来のような固定抵抗との組み合わ
せ等の使用上の煩雑さが解消されるだけでなく、より広
範囲にわたって抵抗値の調整が可能となる。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
第１図および第２図を参照して、この実施例の突入電
流防止用の積層サーミスタ10は、概略、サーミスタ定数
の相対的に大きい抵抗体層12とサーミスタ定数の相対的
に小さい膜状抵抗体層20とを含む。抵抗体層12は、内部
電極14の一方端面をサーミスタ基板16の一方端面と面一
になるように配置した後、特に第２図からよく分かるよ
うに、内部電極14が互い違いになるようにサーミスタ基
板16を所定枚数積層することによって形成される。した
がって、内部電極14は抵抗体層12内に埋設されるととも
に、抵抗体層12の両端面に交互に引き出されることにな
る。
流防止用の積層サーミスタ10は、概略、サーミスタ定数
の相対的に大きい抵抗体層12とサーミスタ定数の相対的
に小さい膜状抵抗体層20とを含む。抵抗体層12は、内部
電極14の一方端面をサーミスタ基板16の一方端面と面一
になるように配置した後、特に第２図からよく分かるよ
うに、内部電極14が互い違いになるようにサーミスタ基
板16を所定枚数積層することによって形成される。した
がって、内部電極14は抵抗体層12内に埋設されるととも
に、抵抗体層12の両端面に交互に引き出されることにな
る。
このようにして得られる抵抗体層12には、内部電極14
が交互に露出する両端面から上下主面の一部にかけて、
それぞれ内部電極14と導電的に接続される断面コ字状の
外部電極18が形成される。
が交互に露出する両端面から上下主面の一部にかけて、
それぞれ内部電極14と導電的に接続される断面コ字状の
外部電極18が形成される。
そして、抵抗体層12の一方主面上に膜状抵抗体層20が
たとえば印刷法によって形成される。この膜状抵抗体層
20は２つの外部電極18に跨がって配置され、したがっ
て、抵抗体層12と膜状抵抗体層20とは並列接続される。
たとえば印刷法によって形成される。この膜状抵抗体層
20は２つの外部電極18に跨がって配置され、したがっ
て、抵抗体層12と膜状抵抗体層20とは並列接続される。
このように、サーミスタ定数の大きい抵抗体層12とサ
ーミスタ定数の小さい膜状抵抗体層20とを並列接続し、
それぞれの抵抗−温度特性を調整することによって、そ
の合成抵抗温度係数は一定の温度範囲でほぼ直線とな
る。したがって、所望の低温領域にこの温度範囲がくる
ように調整することによって、低温側での抵抗温度特性
が安定する。
ーミスタ定数の小さい膜状抵抗体層20とを並列接続し、
それぞれの抵抗−温度特性を調整することによって、そ
の合成抵抗温度係数は一定の温度範囲でほぼ直線とな
る。したがって、所望の低温領域にこの温度範囲がくる
ように調整することによって、低温側での抵抗温度特性
が安定する。
すなわち、膜状抵抗体層20の抵抗値Ｒは、Rsをシート
抵抗値（Ω）、ｌを長さ、そしてｗを幅とすると、以下
の式によって求められる。
抵抗値（Ω）、ｌを長さ、そしてｗを幅とすると、以下
の式によって求められる。
Ｒ＝RS×Ｎ ここで、厚みｔを一定にすれば、RS＝ρ/t＝一定とな
り、また、Ｎ＝l/wで与えられる。
り、また、Ｎ＝l/wで与えられる。
したがって、膜状抵抗体層20の抵抗値Ｒは、形状比
（l/w）によって決定されることがわかる。すなわち、
外部電極18と膜状抵抗体層20の形状および大きさ等を調
整することによって、抵抗値Ｒを広範囲に選択すること
が可能となる。
（l/w）によって決定されることがわかる。すなわち、
外部電極18と膜状抵抗体層20の形状および大きさ等を調
整することによって、抵抗値Ｒを広範囲に選択すること
が可能となる。
実験例 まず、Mn−Ni系酸化物からなる高サーミスタ定数の抵
抗材料に、MnCO3,NiCO3,CoCO3およびAl2O3を所定量秤量
混合した後、900℃で２時間仮焼して、その仮焼物にバ
インダ，可塑剤および純水を加えて十分に混練してスラ
リを作成した。ドクタブレード法を用いてスラリをテー
プキャスティングし、厚さ0.3mmの高サーミスタ定数の
グリーンテープを作成した。このグリーンテープの一方
主面上に所定間隔毎に長方形の所定面積を有する内部電
極ペースト層14′を塗布した。なお、この内部電極ペー
ストとしては、Ptペーストを用いた。そして、その一方
端面に内部電極ペースト層14′が露出しかつそれぞれ同
じ大きさとなるように、グリーンテープを切断して、複
数のグリーンテープユニット16′を作成した。そして、
第３図図示のように、内部電極ペースト層14′が互い違
いになるようにグリーンテープユニット16′を所定枚数
積層し、熱圧着してグリーンユニット12′を得た。この
グリーンユニット12′を1300℃で２時間一体焼成し、第
１図および第２図図示の抵抗体層12を得た。
抗材料に、MnCO3,NiCO3,CoCO3およびAl2O3を所定量秤量
混合した後、900℃で２時間仮焼して、その仮焼物にバ
インダ，可塑剤および純水を加えて十分に混練してスラ
リを作成した。ドクタブレード法を用いてスラリをテー
プキャスティングし、厚さ0.3mmの高サーミスタ定数の
グリーンテープを作成した。このグリーンテープの一方
主面上に所定間隔毎に長方形の所定面積を有する内部電
極ペースト層14′を塗布した。なお、この内部電極ペー
ストとしては、Ptペーストを用いた。そして、その一方
端面に内部電極ペースト層14′が露出しかつそれぞれ同
じ大きさとなるように、グリーンテープを切断して、複
数のグリーンテープユニット16′を作成した。そして、
第３図図示のように、内部電極ペースト層14′が互い違
いになるようにグリーンテープユニット16′を所定枚数
積層し、熱圧着してグリーンユニット12′を得た。この
グリーンユニット12′を1300℃で２時間一体焼成し、第
１図および第２図図示の抵抗体層12を得た。
その後、抵抗体層12の両端面から上下主面の一部にか
けてAg−Pdペーストを焼き付けることによって外部電極
18を形成した。この外部電極18は所望の抵抗値に基づい
てその寸法が設定される。
けてAg−Pdペーストを焼き付けることによって外部電極
18を形成した。この外部電極18は所望の抵抗値に基づい
てその寸法が設定される。
そして、抵抗体層12の一方主面上に２つの外部電極18
に跨がるようにして低サーミスタ定数の膜状抵抗体層20
を形成した。膜状抵抗体層20の材料としては、温度変化
率の小さいたとえばCo−Li系酸化物とRuO2ガラスビヒク
ルとを所定量混合し、３本ローラで混練して抵抗ペース
トとした。この抵抗ペーストをスクリーン印刷機によっ
て所望の形状比（l/w）に印刷し、これを乾燥した後850
℃で２時間焼成し、積層サーミスタ10を得た。このよう
にして得られた積層サーミスタ10の抵抗温度特性を次表
に示す。
に跨がるようにして低サーミスタ定数の膜状抵抗体層20
を形成した。膜状抵抗体層20の材料としては、温度変化
率の小さいたとえばCo−Li系酸化物とRuO2ガラスビヒク
ルとを所定量混合し、３本ローラで混練して抵抗ペース
トとした。この抵抗ペーストをスクリーン印刷機によっ
て所望の形状比（l/w）に印刷し、これを乾燥した後850
℃で２時間焼成し、積層サーミスタ10を得た。このよう
にして得られた積層サーミスタ10の抵抗温度特性を次表
に示す。
この表において、R-10/25は−10℃の抵抗値と25℃の
抵抗値との変化割合を示し、B60〜100は60℃〜100℃で
のサーミスタ定数値の合成値を示す。
抵抗値との変化割合を示し、B60〜100は60℃〜100℃で
のサーミスタ定数値の合成値を示す。
この表からサーミスタ定数が3390の単一材料からなる
もののR-10/25の値と比較しても、低温側での抵抗温度
係数が安定していることがわかる。
もののR-10/25の値と比較しても、低温側での抵抗温度
係数が安定していることがわかる。
【図面の簡単な説明】 第１図はこの発明の一実施例を示す斜視図である。 第２図はこの実施例を示す断面図である。 第３図はこの実施例のグリーンユニットの分解斜視図で
ある。 図において、10は積層サーミスタ、12は抵抗体層、14は
内部電極、16はサーミスタ基板、18は外部電極、20は膜
状抵抗体層を示す。
ある。 図において、10は積層サーミスタ、12は抵抗体層、14は
内部電極、16はサーミスタ基板、18は外部電極、20は膜
状抵抗体層を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−295403（ＪＰ，Ａ) 特開 昭61−121302（ＪＰ，Ａ)
Claims (1)
- 【請求項１】サーミスタ定数が相対的に大きく負の抵抗
温度特性を有する抵抗体層と、前記抵抗体層内に埋設さ
れるとともに前記抵抗体層の端面に交互に引き出された
内部電極と、前記内部電極と導電的に接続されるととも
に前記抵抗体層の端面に形成された外部電極と、前記抵
抗体層の主面上であって前記外部電極間に跨って配置さ
れ、サーミスタ定数が相対的に小さく負の抵抗温度特性
を有する膜状抵抗体層とからなることを特徴とする、積
層サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27881990A JP3206601B2 (ja) | 1990-10-17 | 1990-10-17 | 積層サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27881990A JP3206601B2 (ja) | 1990-10-17 | 1990-10-17 | 積層サーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152601A JPH04152601A (ja) | 1992-05-26 |
| JP3206601B2 true JP3206601B2 (ja) | 2001-09-10 |
Family
ID=17602594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27881990A Expired - Lifetime JP3206601B2 (ja) | 1990-10-17 | 1990-10-17 | 積層サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206601B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101923930B (zh) * | 2009-06-12 | 2011-08-24 | 深圳市安培盛科技有限公司 | 一种智能化的ptc过压、过流保护器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135570C (zh) * | 1997-06-04 | 2004-01-21 | 泰科电子有限公司 | 电路保护器件 |
| US6362723B1 (en) * | 1999-11-18 | 2002-03-26 | Murata Manufacturing Co., Ltd. | Chip thermistors |
| JP4660922B2 (ja) * | 2000-12-19 | 2011-03-30 | 株式会社村田製作所 | サーミスタ及びその製造方法 |
| JP2002231508A (ja) * | 2001-01-31 | 2002-08-16 | Oizumi Seisakusho:Kk | リニアライズドサーミスタ |
| KR100732785B1 (ko) * | 2006-01-13 | 2007-06-27 | 삼화콘덴서공업주식회사 | 필터 어레이 소자 및 그 제조방법 |
-
1990
- 1990-10-17 JP JP27881990A patent/JP3206601B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101923930B (zh) * | 2009-06-12 | 2011-08-24 | 深圳市安培盛科技有限公司 | 一种智能化的ptc过压、过流保护器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152601A (ja) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11273914A (ja) | 積層型バリスタ | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JPH04152601A (ja) | 積層サーミスタ | |
| JP3047466B2 (ja) | 積層サーミスタ | |
| JP3832071B2 (ja) | 積層バリスタ | |
| JPH05343202A (ja) | 正特性サーミスタ用積層型半導体磁器 | |
| JPH04150001A (ja) | サーミスタ素子 | |
| JP3528972B2 (ja) | Ｎｔｃサーミスタ | |
| US6222262B1 (en) | Lanthanum cobalt oxide semiconductor ceramic and related devices | |
| JP2001143904A (ja) | 複合積層サーミスタ | |
| JPH10199709A (ja) | 積層型バリスタ | |
| JP3632592B2 (ja) | チップサーミスタおよびその製造方法 | |
| JP3000670B2 (ja) | サーミスタ装置 | |
| JP2005303160A (ja) | 積層型半導体セラミック電子部品 | |
| JP3039005B2 (ja) | チップバリスタ | |
| JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
| JP2001185409A (ja) | 厚膜抵抗体、厚膜抵抗器および厚膜抵抗器の製造方法 | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ | |
| JP3245946B2 (ja) | 抵抗体 | |
| JP3245933B2 (ja) | 抵抗体 | |
| JPS6243523B2 (ja) | ||
| JP4660922B2 (ja) | サーミスタ及びその製造方法 | |
| JP3265667B2 (ja) | チップサーミスタ | |
| JPH0653008A (ja) | 積層型サ−ミスタ | |
| JP3214440B2 (ja) | 抵抗素子の製造方法及び抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |