JP3207094B2 - 磁気抵抗効果素子及びメモリー素子 - Google Patents
磁気抵抗効果素子及びメモリー素子Info
- Publication number
- JP3207094B2 JP3207094B2 JP29440995A JP29440995A JP3207094B2 JP 3207094 B2 JP3207094 B2 JP 3207094B2 JP 29440995 A JP29440995 A JP 29440995A JP 29440995 A JP29440995 A JP 29440995A JP 3207094 B2 JP3207094 B2 JP 3207094B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetic
- semiconductor
- magnetic film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Measuring Magnetic Variables (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ヘッドやセン
サー等の磁気抵抗効果素子及びこれを利用したメモリー
素子に関する。
サー等の磁気抵抗効果素子及びこれを利用したメモリー
素子に関する。
【０００２】
【従来の技術】近年、Ｃｒ、Ｒｕ等の金属非磁性薄膜を
介して反強磁性的に結合している［Ｆｅ／Ｃｒ］、［Ｃ
ｏ／Ｒｕ］人工格子膜が強磁場（１〜１０ｋＯｅ）で巨
大磁気抵抗効果を示すことが発見された（フィジカル
レヴュー レター ６１ 第２４７２項 （１９８８
年）； 同 ６４ 第２３０４項 （１９９０） （Ｐ
ｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒ Ｖｏ
ｌ．６１， ｐ２４７２，１９８８； 同 Ｖｏｌ．６
４， ｐ２３０４，１９９０））。これらの膜は大きな
磁気抵抗変化を示すものの、この磁気抵抗効果を生じさ
せるのに必要な磁界が数ｋＯｅと大きく、実用上問題が
あった。また、Ｃｕからなる金属非磁性薄膜で分離さ
れ、磁気的結合をしていない保磁力の異なる磁性薄膜Ｎ
ｉ−ＦｅとＣｏを用いた［Ｎｉ−Ｆｅ／Ｃｕ／Ｃｏ］人
工格子膜でも巨大磁気抵抗効果が発見され、室温印加磁
界０．５ｋＯｅで磁気抵抗変化率が約８％のものが得ら
れている（ジャーナル オブ フィジカル ソサイアテ
ィー オブ ジャハ゜ン ５９第３０６１頁 （１９９
０年） （Ｊｏｕｒｎａｌ ｏｆ ＰｈｙｓｉｃａｌＳ
ｏｃｉｅｔｙ ｏｆ Ｊａｐａｎ Ｖｏｌ．５９， ｐ
３０６１， １９９０））。しかし、この場合でも、実
用上特性が十分ではなく、さらに小さな印加磁界でより
大きな磁気抵抗変化を示す磁気抵抗効果素子の開発が要
望されていた。微小印加磁界で動作するものとしては、
反強磁性材料のＦｅ−ＭｎをＮｉ−Ｆｅ／Ｃｕ／Ｎｉ−
Ｆｅにつけたスピンバルブ型のものが提案されている
（ジャーナル オブ マグネティズム アンド マグネ
ティック マテリアルズ ９３ 第１０１頁 （１９９
１年） （Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ
ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ ９
３，ｐ１０１，１９９１））。しかし、この場合には、
磁気抵抗変化率が２〜４％と小さくなるという問題点が
ある。
介して反強磁性的に結合している［Ｆｅ／Ｃｒ］、［Ｃ
ｏ／Ｒｕ］人工格子膜が強磁場（１〜１０ｋＯｅ）で巨
大磁気抵抗効果を示すことが発見された（フィジカル
レヴュー レター ６１ 第２４７２項 （１９８８
年）； 同 ６４ 第２３０４項 （１９９０） （Ｐ
ｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｌｅｔｔｅｒ Ｖｏ
ｌ．６１， ｐ２４７２，１９８８； 同 Ｖｏｌ．６
４， ｐ２３０４，１９９０））。これらの膜は大きな
磁気抵抗変化を示すものの、この磁気抵抗効果を生じさ
せるのに必要な磁界が数ｋＯｅと大きく、実用上問題が
あった。また、Ｃｕからなる金属非磁性薄膜で分離さ
れ、磁気的結合をしていない保磁力の異なる磁性薄膜Ｎ
ｉ−ＦｅとＣｏを用いた［Ｎｉ−Ｆｅ／Ｃｕ／Ｃｏ］人
工格子膜でも巨大磁気抵抗効果が発見され、室温印加磁
界０．５ｋＯｅで磁気抵抗変化率が約８％のものが得ら
れている（ジャーナル オブ フィジカル ソサイアテ
ィー オブ ジャハ゜ン ５９第３０６１頁 （１９９
０年） （Ｊｏｕｒｎａｌ ｏｆ ＰｈｙｓｉｃａｌＳ
ｏｃｉｅｔｙ ｏｆ Ｊａｐａｎ Ｖｏｌ．５９， ｐ
３０６１， １９９０））。しかし、この場合でも、実
用上特性が十分ではなく、さらに小さな印加磁界でより
大きな磁気抵抗変化を示す磁気抵抗効果素子の開発が要
望されていた。微小印加磁界で動作するものとしては、
反強磁性材料のＦｅ−ＭｎをＮｉ−Ｆｅ／Ｃｕ／Ｎｉ−
Ｆｅにつけたスピンバルブ型のものが提案されている
（ジャーナル オブ マグネティズム アンド マグネ
ティック マテリアルズ ９３ 第１０１頁 （１９９
１年） （Ｊｏｕｒｎａｌ ｏｆ Ｍａｇｎｅｔｉｓｍ
ａｎｄ Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌｓ ９
３，ｐ１０１，１９９１））。しかし、この場合には、
磁気抵抗変化率が２〜４％と小さくなるという問題点が
ある。
【０００３】また、これらの人工格子磁気抵抗効果膜を
用いたメモリー素子が提案されている。その１つは保磁
力の異なる２種類の磁性層を用いたものであり（ジャパ
ニーズ ジャーナル オブ アプライド フィジックス
Ｌ４１５−４１７ １９９５ （Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ， Ｌ４１５−４１７ １９９５））、もう１つは上
記のスピンバルブ膜を用いたものである（１９９５ ダ
イジェスト オブ インターマグ′９５ ＡＰ−０３
１９９５ （Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｍａｇ′
９５ ＡＰ−０３ １９９５））。これらのメモリー素
子の場合にも、読み出し出力の改善上、より大きな磁気
抵抗変化を示すものが求められている。
用いたメモリー素子が提案されている。その１つは保磁
力の異なる２種類の磁性層を用いたものであり（ジャパ
ニーズ ジャーナル オブ アプライド フィジックス
Ｌ４１５−４１７ １９９５ （Ｊａｐａｎｅｓｅ
Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ， Ｌ４１５−４１７ １９９５））、もう１つは上
記のスピンバルブ膜を用いたものである（１９９５ ダ
イジェスト オブ インターマグ′９５ ＡＰ−０３
１９９５ （Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｍａｇ′
９５ ＡＰ−０３ １９９５））。これらのメモリー素
子の場合にも、読み出し出力の改善上、より大きな磁気
抵抗変化を示すものが求められている。
【０００４】
【発明が解決しようとする課題】しかし、上記した従来
の人工格子膜では、スピン偏極していない電子を用いる
ために磁性界面での散乱効率が悪く、理論上の磁気抵抗
変化率が得られていないのが現状である。
の人工格子膜では、スピン偏極していない電子を用いる
ために磁性界面での散乱効率が悪く、理論上の磁気抵抗
変化率が得られていないのが現状である。
【０００５】本発明は、従来技術における前記課題を解
決するため、スピン偏極した電子を用いることにより、
小さな磁界で大きな磁気抵抗変化を示す磁気抵抗効果素
子及び出力が大きなメモリー素子を提供することを目的
とする。
決するため、スピン偏極した電子を用いることにより、
小さな磁界で大きな磁気抵抗変化を示す磁気抵抗効果素
子及び出力が大きなメモリー素子を提供することを目的
とする。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るメモリー素子は、光励起により電子の
スピン偏極が可能な半導体部と、前記半導体部に接して
設けられた角型の磁化曲線を有する磁性膜部と、前記半
導体部と前記磁性膜部のそれぞれに接して設けられた情
報読み出し用導体線部と、前記磁性膜部の近傍に絶縁膜
を介して設けられた情報記録用導体線部とを備えた構成
を有するものである。このように、本発明のメモリー素
子は、磁性膜に磁化曲線の角型性の良好なものを用い、
その主構成要素として、磁性膜部と半導体部に接続され
た情報読み出し用導体線と、この磁性膜部の近傍に絶縁
膜を介して設けられた情報記録用導体線とを有してい
る。
め、本発明に係るメモリー素子は、光励起により電子の
スピン偏極が可能な半導体部と、前記半導体部に接して
設けられた角型の磁化曲線を有する磁性膜部と、前記半
導体部と前記磁性膜部のそれぞれに接して設けられた情
報読み出し用導体線部と、前記磁性膜部の近傍に絶縁膜
を介して設けられた情報記録用導体線部とを備えた構成
を有するものである。このように、本発明のメモリー素
子は、磁性膜に磁化曲線の角型性の良好なものを用い、
その主構成要素として、磁性膜部と半導体部に接続され
た情報読み出し用導体線と、この磁性膜部の近傍に絶縁
膜を介して設けられた情報記録用導体線とを有してい
る。
【０００７】また、前記本発明のメモリー素子の構成に
おいては、半導体部が格子定数の異なる２種類の半導体
からなるのが好ましい。また、前記本発明のメモリー素
子の構成においては、磁性膜部と半導体部との間に非磁
性金属膜が設けられているのが好ましい。また、この場
合には、非磁性金属膜が２種類の非磁性金属膜からなる
のが好ましい。また、この場合には、非磁性金属膜の膜
厚が１００ｎｍ以下であるのが好ましい。
おいては、半導体部が格子定数の異なる２種類の半導体
からなるのが好ましい。また、前記本発明のメモリー素
子の構成においては、磁性膜部と半導体部との間に非磁
性金属膜が設けられているのが好ましい。また、この場
合には、非磁性金属膜が２種類の非磁性金属膜からなる
のが好ましい。また、この場合には、非磁性金属膜の膜
厚が１００ｎｍ以下であるのが好ましい。
【０００８】また、前記本発明のメモリー素子の構成に
おいては、磁性膜部と半導体部との問に非磁性絶縁膜が
設けられているのが好ましい。
おいては、磁性膜部と半導体部との問に非磁性絶縁膜が
設けられているのが好ましい。
【０００９】
【００１０】
【００１１】また、本発明に係る磁気抵抗効果素子は、
光励起により電子のスピン偏極が可能な半導体部と、前
記半導体部に接して設けられた磁性膜部と、前記半導体
部と前記磁性膜部のそれぞれに設けられた電極部とを備
えた磁気抵抗効果素子であって、前記半導体部が格子定
数の異なる２種類の半導体からなることを特徴とするも
のである。このように、本発明の磁気抵抗効果素子は、
従来の磁性膜を少なくとも２つ使用する人工格子磁気抵
抗効果素子とことなり、磁性膜を１つしか使用せず、光
励起によってスピン偏極が生じた半導体部の電子が磁性
膜の磁化状態によってその界面での磁気的散乱が大きく
異なることを利用したものである。
光励起により電子のスピン偏極が可能な半導体部と、前
記半導体部に接して設けられた磁性膜部と、前記半導体
部と前記磁性膜部のそれぞれに設けられた電極部とを備
えた磁気抵抗効果素子であって、前記半導体部が格子定
数の異なる２種類の半導体からなることを特徴とするも
のである。このように、本発明の磁気抵抗効果素子は、
従来の磁性膜を少なくとも２つ使用する人工格子磁気抵
抗効果素子とことなり、磁性膜を１つしか使用せず、光
励起によってスピン偏極が生じた半導体部の電子が磁性
膜の磁化状態によってその界面での磁気的散乱が大きく
異なることを利用したものである。
【００１２】また、前記本発明の磁気抵抗効果素子の構
成においては、磁性膜部と半導体部との間に非磁性金属
膜が設けられているのが好ましい。また、この場合に
は、非磁性金属膜が２種類の非磁性金属膜からなるのが
好ましい。また、この場合には、非磁性金属膜の膜厚が
１００ｎｍ以下であるのが好ましい。
成においては、磁性膜部と半導体部との間に非磁性金属
膜が設けられているのが好ましい。また、この場合に
は、非磁性金属膜が２種類の非磁性金属膜からなるのが
好ましい。また、この場合には、非磁性金属膜の膜厚が
１００ｎｍ以下であるのが好ましい。
【００１３】また、前記本発明の磁気抵抗効果素子の構
成においては、磁性膜部と半導体部との間に非磁性絶縁
膜が設けられているのが好ましい。
成においては、磁性膜部と半導体部との間に非磁性絶縁
膜が設けられているのが好ましい。
【００１４】
【００１５】
【００１６】また、前記本発明のメモリー素子の構成に
おいては、情報記録用導体線部が直交する２本の導体線
からなり、前記２本の導体線を流れる電流によって生じ
る合成磁界の方向が、磁性膜部の磁化容易軸方向とほぼ
同じ方向に設定されているのが好ましい。
おいては、情報記録用導体線部が直交する２本の導体線
からなり、前記２本の導体線を流れる電流によって生じ
る合成磁界の方向が、磁性膜部の磁化容易軸方向とほぼ
同じ方向に設定されているのが好ましい。
【００１７】
【発明の実施の形態】前記本発明の磁気抵抗効果素子の
構成によれば、偏向可能な光源と、前記光源を用いた光
励起により電子のスピン偏極が可能な半導体部と、前記
半導体部に接して設けられた磁性膜部と、前記半導体部
と前記磁性膜部のそれぞれに設けられた電極部とを備え
ていることにより、以下のような作用を奏することがで
きる。すなわち、半導体レーザー等の偏向可能な光源を
用いて半導体部に励起されたスピン偏極した電子は、半
導体部と磁性膜部のそれぞれに設けられた電極部に電界
を印加することにより、磁性膜部側の電極に向かって流
れ、磁性膜部との界面で磁気的散乱を受ける。このと
き、磁性膜部の磁化状態によってスピン偏極した電子の
散乱確率が大きく異なる。従って、励起された電子のス
ピンをアップ状態かダウン状態にしておけば、磁性膜部
に印加された検知すべき磁界によって磁性膜の磁化状態
が変化して、磁性膜界面での偏極電子の散乱確率が変化
する。これにより、半導体部と磁性膜部に設けられた電
極間の磁気抵抗変化が生じるので、磁界変化を検知する
ことができる。
構成によれば、偏向可能な光源と、前記光源を用いた光
励起により電子のスピン偏極が可能な半導体部と、前記
半導体部に接して設けられた磁性膜部と、前記半導体部
と前記磁性膜部のそれぞれに設けられた電極部とを備え
ていることにより、以下のような作用を奏することがで
きる。すなわち、半導体レーザー等の偏向可能な光源を
用いて半導体部に励起されたスピン偏極した電子は、半
導体部と磁性膜部のそれぞれに設けられた電極部に電界
を印加することにより、磁性膜部側の電極に向かって流
れ、磁性膜部との界面で磁気的散乱を受ける。このと
き、磁性膜部の磁化状態によってスピン偏極した電子の
散乱確率が大きく異なる。従って、励起された電子のス
ピンをアップ状態かダウン状態にしておけば、磁性膜部
に印加された検知すべき磁界によって磁性膜の磁化状態
が変化して、磁性膜界面での偏極電子の散乱確率が変化
する。これにより、半導体部と磁性膜部に設けられた電
極間の磁気抵抗変化が生じるので、磁界変化を検知する
ことができる。
【００１８】また、前記本発明の磁気抵抗効果素子の構
成において、半導体部が格子定数の異なる２種類の半導
体からなるという好ましい例によれば、これによる応力
によってバンドの縮退がさらに解け、より大きな偏極率
を有する電子を光励起することが可能となる。
成において、半導体部が格子定数の異なる２種類の半導
体からなるという好ましい例によれば、これによる応力
によってバンドの縮退がさらに解け、より大きな偏極率
を有する電子を光励起することが可能となる。
【００１９】また、前記本発明の磁気抵抗効果素子の構
成において、磁性膜部と半導体部との間に非磁性金属膜
が設けられているという好ましい例によれば、磁性膜部
と半導体部の界面での反応が防止され、良好な界面が得
られる。そして、このような良好な界面とすることによ
り、界面での電子の磁気的散乱が高められる。また、こ
の場合、非磁性金属膜がＣｕ、Ａｇ及びＡｕから選ばれ
る少なくとも１つであるという好ましい例によれば、磁
性膜部／非磁性金属膜の平坦で明確な界面が容易に得ら
れる。特に、非磁性金属膜としてＣｕを用いれば、大き
な磁気抵抗変化率が実現される。また、この場合、非磁
性金属膜が２種類の非磁性金属膜からなるという好まし
い例によれば、磁性膜部から磁性膜部へ電子をスムーズ
に移動させることができる。この場合さらに、２種類の
非磁性金属膜のうち半導体部に接する側の膜がＣｓで形
成され、磁性膜部に接する側の膜がＣｕ、Ａｇ及びＡｕ
から選ばれる少なくとも１つで形成されているという好
ましい例によれば、半導体部から磁性膜部へ電子を容易
に移動させることができる。また、この場合、非磁性金
属膜の膜厚が１００ｎｍ以下であるという好ましい例に
よれば、電子がスピン状態のメモリーを失うことがな
い。
成において、磁性膜部と半導体部との間に非磁性金属膜
が設けられているという好ましい例によれば、磁性膜部
と半導体部の界面での反応が防止され、良好な界面が得
られる。そして、このような良好な界面とすることによ
り、界面での電子の磁気的散乱が高められる。また、こ
の場合、非磁性金属膜がＣｕ、Ａｇ及びＡｕから選ばれ
る少なくとも１つであるという好ましい例によれば、磁
性膜部／非磁性金属膜の平坦で明確な界面が容易に得ら
れる。特に、非磁性金属膜としてＣｕを用いれば、大き
な磁気抵抗変化率が実現される。また、この場合、非磁
性金属膜が２種類の非磁性金属膜からなるという好まし
い例によれば、磁性膜部から磁性膜部へ電子をスムーズ
に移動させることができる。この場合さらに、２種類の
非磁性金属膜のうち半導体部に接する側の膜がＣｓで形
成され、磁性膜部に接する側の膜がＣｕ、Ａｇ及びＡｕ
から選ばれる少なくとも１つで形成されているという好
ましい例によれば、半導体部から磁性膜部へ電子を容易
に移動させることができる。また、この場合、非磁性金
属膜の膜厚が１００ｎｍ以下であるという好ましい例に
よれば、電子がスピン状態のメモリーを失うことがな
い。
【００２０】また、前記本発明の磁気抵抗効果素子の構
成において、磁性膜部と半導体部との間に非磁性絶縁膜
が設けられているという好ましい例によれば、磁性膜部
と半導体部の界面での反応が防止され、良好な界面が得
られる。そして、このような良好な界面とすることによ
り、界面での電子の磁気的散乱が高められる。また、こ
の場合、非磁性絶縁膜が半導体部と類似の結晶構造を有
するという好ましい例によれば、半導体部上に非磁性絶
縁膜をエピタキシャル成長させることが可能で、電子の
トンネル効果を効率良く生かすことができる。このよう
な非磁性絶縁膜は、半導体部の組成を少し変化させてバ
ンドギャップを広くすることによって得られる。
成において、磁性膜部と半導体部との間に非磁性絶縁膜
が設けられているという好ましい例によれば、磁性膜部
と半導体部の界面での反応が防止され、良好な界面が得
られる。そして、このような良好な界面とすることによ
り、界面での電子の磁気的散乱が高められる。また、こ
の場合、非磁性絶縁膜が半導体部と類似の結晶構造を有
するという好ましい例によれば、半導体部上に非磁性絶
縁膜をエピタキシャル成長させることが可能で、電子の
トンネル効果を効率良く生かすことができる。このよう
な非磁性絶縁膜は、半導体部の組成を少し変化させてバ
ンドギャップを広くすることによって得られる。
【００２１】また、前記本発明の磁気抵抗効果素子の構
成において、磁性膜部は、ＮｉX ＣｏY ＦｅZ を主成分
とし、原子組成比がＸ＝０．６〜０．９、Ｙ＝０〜０．
４、Ｚ＝０〜０．３の範囲の強磁性膜であるという好ま
しい例によれば、磁気抵抗変化が生じやすく、弱磁界で
容易に磁化反転する磁性膜部が得られる。
成において、磁性膜部は、ＮｉX ＣｏY ＦｅZ を主成分
とし、原子組成比がＸ＝０．６〜０．９、Ｙ＝０〜０．
４、Ｚ＝０〜０．３の範囲の強磁性膜であるという好ま
しい例によれば、磁気抵抗変化が生じやすく、弱磁界で
容易に磁化反転する磁性膜部が得られる。
【００２２】また、前記本発明の磁気抵抗効果素子の構
成において、磁性膜部は、ＮｉX´ＣｏY´ＦｅZ´を主
成分とし、原子組成比がＸ′＝０〜０．４、Ｙ′＝０．
２〜０．９５、Ｚ＝０〜０．５の範囲の強磁性膜である
という好ましい例によれば、さらに大きな磁気抵抗変化
率が実現される。
成において、磁性膜部は、ＮｉX´ＣｏY´ＦｅZ´を主
成分とし、原子組成比がＸ′＝０〜０．４、Ｙ′＝０．
２〜０．９５、Ｚ＝０〜０．５の範囲の強磁性膜である
という好ましい例によれば、さらに大きな磁気抵抗変化
率が実現される。
【００２３】また、前記本発明のメモリー素子の構成に
よれば、偏向可能な光源と、前記光源を用いた光励起に
より電子のスピン偏極が可能な半導体部と、前記半導体
部に接して設けられた角型の磁化曲線を有する磁性膜部
と、前記半導体部と前記磁性膜部のそれぞれに接して設
けられた情報読み出し用導体線部と、前記磁性膜部の近
傍に絶縁膜を介して設けられた情報記録用導体線部とを
備えていることにより、以下のような作用を奏すること
ができる。すなわち、情報記録用導体線部に電流を流
し、磁性膜部の保磁力以上の磁界を発生させて磁性膜部
を磁化することにより、磁性膜部に情報を記録すること
ができる。磁性膜部の磁化曲線の角型性が良好な場合に
は、その保磁力以下の磁界では磁化反転せず、記録され
た情報が保持される。また、光励起によってアップ状態
かダウン状態の一方にスピン偏極した電子を半導体部に
発生させ、情報が記録された磁性膜部の磁化状態によっ
て半導体部と磁性膜部に設けられた電極間の抵抗が異な
ることを利用して情報の読み出しを行うことができる。
また、上記の情報記録用導体線部に変化する微小電流を
入力し、これによって発生する磁界を用いて磁性膜部の
磁化状態を変化させ、半導体部と磁性体部のいずれかに
負荷を接続して出力部を設ければ、増幅素子として機能
させることもできる。但し、線形性の良好な増幅素子を
得るためには、情報記録用導体線部によって発生される
磁界方向を磁性膜部の困難軸方向に一致させるのが望ま
しい。
よれば、偏向可能な光源と、前記光源を用いた光励起に
より電子のスピン偏極が可能な半導体部と、前記半導体
部に接して設けられた角型の磁化曲線を有する磁性膜部
と、前記半導体部と前記磁性膜部のそれぞれに接して設
けられた情報読み出し用導体線部と、前記磁性膜部の近
傍に絶縁膜を介して設けられた情報記録用導体線部とを
備えていることにより、以下のような作用を奏すること
ができる。すなわち、情報記録用導体線部に電流を流
し、磁性膜部の保磁力以上の磁界を発生させて磁性膜部
を磁化することにより、磁性膜部に情報を記録すること
ができる。磁性膜部の磁化曲線の角型性が良好な場合に
は、その保磁力以下の磁界では磁化反転せず、記録され
た情報が保持される。また、光励起によってアップ状態
かダウン状態の一方にスピン偏極した電子を半導体部に
発生させ、情報が記録された磁性膜部の磁化状態によっ
て半導体部と磁性膜部に設けられた電極間の抵抗が異な
ることを利用して情報の読み出しを行うことができる。
また、上記の情報記録用導体線部に変化する微小電流を
入力し、これによって発生する磁界を用いて磁性膜部の
磁化状態を変化させ、半導体部と磁性体部のいずれかに
負荷を接続して出力部を設ければ、増幅素子として機能
させることもできる。但し、線形性の良好な増幅素子を
得るためには、情報記録用導体線部によって発生される
磁界方向を磁性膜部の困難軸方向に一致させるのが望ま
しい。
【００２４】また、前記本発明のメモリー素子の構成に
おいて、情報記録用導体線部が直交する２本の導体線か
らなり、前記２本の導体線を流れる電流によって生じる
合成磁界の方向が、磁性膜部の磁化容易軸方向とほぼ同
じ方向に設定されているという好ましい例によれば、多
ビットのメモリー素子が実現される。
おいて、情報記録用導体線部が直交する２本の導体線か
らなり、前記２本の導体線を流れる電流によって生じる
合成磁界の方向が、磁性膜部の磁化容易軸方向とほぼ同
じ方向に設定されているという好ましい例によれば、多
ビットのメモリー素子が実現される。
【００２５】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。図１は本発明に係る磁気抵抗効果素子の一
実施例を示す概略断面図である。図１に示すように、基
板１の上には、バッファー層等を介して励起光用の窓と
なる半導体膜２が設けられている。半導体膜２の上には
半導体膜３が設けられており、半導体膜３の上には非磁
性金属膜（あるいは非磁性絶縁膜）４が設けられてい
る。非磁性金属膜（あるいは非磁性絶縁膜）４の上に
は、磁化曲線の角型性が良好な磁性膜５が設けられてい
る。基板１の下面には電極６が設けられており、磁性膜
５の上には電極７が設けられている。レーザー光は窓用
半導体膜２を通り、この窓用半導体膜２の上に設けられ
た半導体膜３に照射される。これにより、半導体膜３内
にスピン偏極した電子が光励起される。基板１側と磁性
膜５側に設けられた電極６、７に電界を印加すると、こ
のスピン偏極した電子は半導体膜３から中間に設けられ
た非磁性金属膜（あるいは非磁性絶縁膜）４を通り磁性
膜５に向かって流れ、磁性膜５との界面で磁気的散乱を
受ける。このとき、磁性膜５の磁化状態によってスピン
偏極した電子の散乱確率が大きく異なる。従って、励起
された電子のスピンをアップ状態かダウン状態にしてお
けば、磁性膜５に印加された検知すべき磁界によって磁
性膜５の磁化状態が変化し、磁性膜５の界面での偏極電
子の散乱確率が変化する。これにより、基板１と磁性膜
５に設けられた電極６、７間で磁気抵抗変化が生じるの
で、磁界変化を検知することができる。尚、場合によっ
ては、非磁性金属膜（あるいは非磁性絶縁膜）４は設け
なくてもよい。このように磁気抵抗効果素子として用い
る場合には、外部磁界で磁性膜５の磁化状態を変化させ
ることによって素子を動作させることができる。
に説明する。図１は本発明に係る磁気抵抗効果素子の一
実施例を示す概略断面図である。図１に示すように、基
板１の上には、バッファー層等を介して励起光用の窓と
なる半導体膜２が設けられている。半導体膜２の上には
半導体膜３が設けられており、半導体膜３の上には非磁
性金属膜（あるいは非磁性絶縁膜）４が設けられてい
る。非磁性金属膜（あるいは非磁性絶縁膜）４の上に
は、磁化曲線の角型性が良好な磁性膜５が設けられてい
る。基板１の下面には電極６が設けられており、磁性膜
５の上には電極７が設けられている。レーザー光は窓用
半導体膜２を通り、この窓用半導体膜２の上に設けられ
た半導体膜３に照射される。これにより、半導体膜３内
にスピン偏極した電子が光励起される。基板１側と磁性
膜５側に設けられた電極６、７に電界を印加すると、こ
のスピン偏極した電子は半導体膜３から中間に設けられ
た非磁性金属膜（あるいは非磁性絶縁膜）４を通り磁性
膜５に向かって流れ、磁性膜５との界面で磁気的散乱を
受ける。このとき、磁性膜５の磁化状態によってスピン
偏極した電子の散乱確率が大きく異なる。従って、励起
された電子のスピンをアップ状態かダウン状態にしてお
けば、磁性膜５に印加された検知すべき磁界によって磁
性膜５の磁化状態が変化し、磁性膜５の界面での偏極電
子の散乱確率が変化する。これにより、基板１と磁性膜
５に設けられた電極６、７間で磁気抵抗変化が生じるの
で、磁界変化を検知することができる。尚、場合によっ
ては、非磁性金属膜（あるいは非磁性絶縁膜）４は設け
なくてもよい。このように磁気抵抗効果素子として用い
る場合には、外部磁界で磁性膜５の磁化状態を変化させ
ることによって素子を動作させることができる。
【００２６】図２は本発明に係るメモリー素子の一実施
例を示す概略断面図である。図２に示すように、磁性膜
５の近傍には、電気絶縁部９を介して情報記録用の導体
線８が設けられている。尚、他の構成は上記した磁気抵
抗効果素子の構成（図１）と同じであるため、同じ部材
には同一符号を付してその説明は省略する。この場合、
電極６から電極７に至る経路によって情報読み出し用導
体線部が構成されている。このようなメモリー素子とし
て用いる場合には、磁性膜５の近傍に設けられた導体線
８に電流を流し、磁性膜５の保磁力以上の磁界を発生さ
せて磁性膜５をある方向に磁化する。これにより、磁性
膜５に情報が記録される。磁性膜５の磁化曲線の角型性
が良好な場合には、その保磁力以下の磁界では磁化反転
せず、記録された情報が保持される。また、光励起によ
って例えば常にアップ状態にスピン偏極した電子のみを
発生させ、情報が記録された磁性膜５の磁化方向に依存
して磁性膜５の界面でこの電子が散乱され易いか否か
（すなわち、抵抗が高いか低いか）で情報の読み出しを
行うことができる。
例を示す概略断面図である。図２に示すように、磁性膜
５の近傍には、電気絶縁部９を介して情報記録用の導体
線８が設けられている。尚、他の構成は上記した磁気抵
抗効果素子の構成（図１）と同じであるため、同じ部材
には同一符号を付してその説明は省略する。この場合、
電極６から電極７に至る経路によって情報読み出し用導
体線部が構成されている。このようなメモリー素子とし
て用いる場合には、磁性膜５の近傍に設けられた導体線
８に電流を流し、磁性膜５の保磁力以上の磁界を発生さ
せて磁性膜５をある方向に磁化する。これにより、磁性
膜５に情報が記録される。磁性膜５の磁化曲線の角型性
が良好な場合には、その保磁力以下の磁界では磁化反転
せず、記録された情報が保持される。また、光励起によ
って例えば常にアップ状態にスピン偏極した電子のみを
発生させ、情報が記録された磁性膜５の磁化方向に依存
して磁性膜５の界面でこの電子が散乱され易いか否か
（すなわち、抵抗が高いか低いか）で情報の読み出しを
行うことができる。
【００２７】多ビットのメモリー素子を構成する場合に
は、図３に示すように、この素子（磁性膜５）をマトリ
ックス状に配置し、情報記録用の導体線８、８′を各素
子上で交差するように格子状にめぐらす。そして、導体
線８、８′を流れる電流によって生じる合成磁界の方向
を、磁性膜５の磁化容易軸方向とほぼ同じ方向に設定す
る。素子間を絶縁するには、Ｂ（ホウ素）、Ｈ（水
素）、Ｏ（酸素）等のイオンを注入すること等によって
素子間に絶縁部を設けてもよいし、ミリング、エッチン
グ等により半導体膜部を切って分離してもよい。
は、図３に示すように、この素子（磁性膜５）をマトリ
ックス状に配置し、情報記録用の導体線８、８′を各素
子上で交差するように格子状にめぐらす。そして、導体
線８、８′を流れる電流によって生じる合成磁界の方向
を、磁性膜５の磁化容易軸方向とほぼ同じ方向に設定す
る。素子間を絶縁するには、Ｂ（ホウ素）、Ｈ（水
素）、Ｏ（酸素）等のイオンを注入すること等によって
素子間に絶縁部を設けてもよいし、ミリング、エッチン
グ等により半導体膜部を切って分離してもよい。
【００２８】光励起によってスピン偏極した電子を発生
させるには、半導体レーザー等を光源として、半導体膜
３に、そのバンドギャップに対応する波長の光を照射す
ればよい。これにより、その際励起された電子がアップ
スピン（+1/2）状態になる確率とダウンスピン（-1/2）
状態になる確率の差異によりスピン偏極した電子が得ら
れる。具体的な例を挙げれば、ＧａＡｓの場合、Γ点の
Ｐバンドには４重に縮退したＰ3/2 と２重に縮退したＰ
1/2 があり、偏向したレーザー光を照射することによっ
て５０％の偏極率を有する電子を導電帯に励起すること
が可能である。また、ＧａＡｓＰ膜の上に、これとは格
子定数の異なるＧａＡｓ膜を形成したものを半導体膜３
として用いれば、これによる応力によってバンドの縮退
がさらに解け、より大きな偏極率を有する電子を光励起
することが可能となる。
させるには、半導体レーザー等を光源として、半導体膜
３に、そのバンドギャップに対応する波長の光を照射す
ればよい。これにより、その際励起された電子がアップ
スピン（+1/2）状態になる確率とダウンスピン（-1/2）
状態になる確率の差異によりスピン偏極した電子が得ら
れる。具体的な例を挙げれば、ＧａＡｓの場合、Γ点の
Ｐバンドには４重に縮退したＰ3/2 と２重に縮退したＰ
1/2 があり、偏向したレーザー光を照射することによっ
て５０％の偏極率を有する電子を導電帯に励起すること
が可能である。また、ＧａＡｓＰ膜の上に、これとは格
子定数の異なるＧａＡｓ膜を形成したものを半導体膜３
として用いれば、これによる応力によってバンドの縮退
がさらに解け、より大きな偏極率を有する電子を光励起
することが可能となる。
【００２９】磁性膜としては、磁気抵抗変化が生じやす
く、弱磁界で容易に磁化反転するＮｉX ＣｏY ＦｅZ を
主成分とし、原子組成比がＸ＝０．６〜０．９、Ｙ＝０
〜０．４、Ｚ＝０〜０．３のＮｉ−ｒｉｃｈの磁性膜が
望ましい。その代表的なものとしては、Ｎｉ0.8 Ｃｏ
0.15Ｆｅ0.05、Ｎｉ0.68Ｃｏ0.2 Ｆｅ0.12等がある。ま
た、これらよりやや動作磁界が大きくなるが、より大き
な磁気抵抗変化が得られるものとして、ＮｉX´ＣｏY´
ＦｅZ´を主成分し、原子組成比がＸ′＝０〜０．４、
Ｙ′＝０．２〜０．９５、Ｚ′＝０〜０．５のＣｏ−ｒ
ｉｃｈの磁性膜がある。その代表的なものとしては、Ｃ
ｏ0.9 Ｆｅ0.1 、Ｃｏ0.7 Ｎｉ0.1 Ｆｅ0. 2 等がある。
く、弱磁界で容易に磁化反転するＮｉX ＣｏY ＦｅZ を
主成分とし、原子組成比がＸ＝０．６〜０．９、Ｙ＝０
〜０．４、Ｚ＝０〜０．３のＮｉ−ｒｉｃｈの磁性膜が
望ましい。その代表的なものとしては、Ｎｉ0.8 Ｃｏ
0.15Ｆｅ0.05、Ｎｉ0.68Ｃｏ0.2 Ｆｅ0.12等がある。ま
た、これらよりやや動作磁界が大きくなるが、より大き
な磁気抵抗変化が得られるものとして、ＮｉX´ＣｏY´
ＦｅZ´を主成分し、原子組成比がＸ′＝０〜０．４、
Ｙ′＝０．２〜０．９５、Ｚ′＝０〜０．５のＣｏ−ｒ
ｉｃｈの磁性膜がある。その代表的なものとしては、Ｃ
ｏ0.9 Ｆｅ0.1 、Ｃｏ0.7 Ｎｉ0.1 Ｆｅ0. 2 等がある。
【００３０】半導体膜３の上に磁性膜５を直接形成する
と、場合によっては反応が生じたり、界面の綺麗なもの
が得られず、大きな磁気抵抗変化率を得ることができな
い場合がある。このような場合には、上記したように、
両者の界面に非磁性金属膜（あるいはトンネル効果をも
考慮した非磁性絶縁膜）４を挿入するのが望ましい。
と、場合によっては反応が生じたり、界面の綺麗なもの
が得られず、大きな磁気抵抗変化率を得ることができな
い場合がある。このような場合には、上記したように、
両者の界面に非磁性金属膜（あるいはトンネル効果をも
考慮した非磁性絶縁膜）４を挿入するのが望ましい。
【００３１】非磁性金属膜としては、磁性膜界面での反
応が少なく、固溶し難いものが望ましい。磁性膜／非磁
性金属膜の平坦で明確な界面を容易に得ることができる
ことから、非磁性金属膜としてはＣｕ、Ａｇ及びＡｕか
ら選ばれる少なくとも１つであるのが望ましく、特に大
きな磁気抵抗変化率を得るためにはＣｕが望ましい。こ
の非磁性金属膜の膜厚が１００ｎｍよりも厚くなると電
子がスピン状態のメモリーを失うので、非磁性金属膜の
膜厚は１００ｎｍ以下にするのが望ましい。
応が少なく、固溶し難いものが望ましい。磁性膜／非磁
性金属膜の平坦で明確な界面を容易に得ることができる
ことから、非磁性金属膜としてはＣｕ、Ａｇ及びＡｕか
ら選ばれる少なくとも１つであるのが望ましく、特に大
きな磁気抵抗変化率を得るためにはＣｕが望ましい。こ
の非磁性金属膜の膜厚が１００ｎｍよりも厚くなると電
子がスピン状態のメモリーを失うので、非磁性金属膜の
膜厚は１００ｎｍ以下にするのが望ましい。
【００３２】また、半導体膜３から磁性膜５へ電子を容
易に移動させるには、半導体膜側にＣｓ等の非磁性金属
膜を形成することが有効である。従って、非磁性金属膜
は、これらＣｓ等の膜を半導体膜３と接する側に設け、
上記したＣｕ等の膜を磁性膜５と接する側に設けた構成
としてもよい。
易に移動させるには、半導体膜側にＣｓ等の非磁性金属
膜を形成することが有効である。従って、非磁性金属膜
は、これらＣｓ等の膜を半導体膜３と接する側に設け、
上記したＣｕ等の膜を磁性膜５と接する側に設けた構成
としてもよい。
【００３３】非磁性絶縁膜を挿入する場合には、トンネ
ル効果を考慮すると、膜厚は少なくとも１０ｎｍ以下に
する必要がある。さらに、非磁性絶縁膜の組成として
は、半導体膜３とほぼ同じ組成で、かつ、バンドギャッ
プが大きく絶縁体として振る舞う膜が望ましい。
ル効果を考慮すると、膜厚は少なくとも１０ｎｍ以下に
する必要がある。さらに、非磁性絶縁膜の組成として
は、半導体膜３とほぼ同じ組成で、かつ、バンドギャッ
プが大きく絶縁体として振る舞う膜が望ましい。
【００３４】以下に、具体的な実施例を挙げて本発明を
さらに詳細に説明する。 〈第１の実施例〉分子線エピタキシ（ＭＢＥ）を用い
て、ＧａＡｓ基板上にＧａＡｓ膜バッファー層を介して
厚さ約１μｍの窓用のＡｌＧａＡｓ膜を形成し、このＡ
ｌＧａＡｓ膜の上にスピン偏極電子発生用の厚さ約５０
ｎｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜
の上に厚さ約５ｎｍのＣｕ膜と厚さ約５ｎｍのＮｉ0.7
Ｃｏ 0.2 Ｆｅ0.12磁性膜を形成し、基板側と磁性膜側に
それぞれ電極を設けて磁気抵抗効果素子を作製した。
さらに詳細に説明する。 〈第１の実施例〉分子線エピタキシ（ＭＢＥ）を用い
て、ＧａＡｓ基板上にＧａＡｓ膜バッファー層を介して
厚さ約１μｍの窓用のＡｌＧａＡｓ膜を形成し、このＡ
ｌＧａＡｓ膜の上にスピン偏極電子発生用の厚さ約５０
ｎｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜
の上に厚さ約５ｎｍのＣｕ膜と厚さ約５ｎｍのＮｉ0.7
Ｃｏ 0.2 Ｆｅ0.12磁性膜を形成し、基板側と磁性膜側に
それぞれ電極を設けて磁気抵抗効果素子を作製した。
【００３５】この素子に一方向に偏光した波長８３０ｎ
ｍの半導体レーザー光を照射した状態で、約２０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約３０
％の磁気抵抗変化率が得られた。
ｍの半導体レーザー光を照射した状態で、約２０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約３０
％の磁気抵抗変化率が得られた。
【００３６】〈第２の実施例〉上記第１の実施例と同様
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約２μｍの窓
用のＧａＡｓ0.75Ｐ0. 25膜を形成し、このＧａＡｓ0.75
Ｐ0.25膜の上にスピン偏極電子発生用の厚さ約１００ｎ
ｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜の
上に厚さ約１０ｎｍのＣｕ膜と厚さ約５ｎｍのＣｏ0.7
Ｆｅ0.2 Ｎｉ0.1 磁性膜を形成し、基板側と磁性膜側に
それぞれ電極を設けて磁気抵抗効果素子を作製した。
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約２μｍの窓
用のＧａＡｓ0.75Ｐ0. 25膜を形成し、このＧａＡｓ0.75
Ｐ0.25膜の上にスピン偏極電子発生用の厚さ約１００ｎ
ｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜の
上に厚さ約１０ｎｍのＣｕ膜と厚さ約５ｎｍのＣｏ0.7
Ｆｅ0.2 Ｎｉ0.1 磁性膜を形成し、基板側と磁性膜側に
それぞれ電極を設けて磁気抵抗効果素子を作製した。
【００３７】この素子に一方向に偏光した波長８３０ｎ
ｍの半導体レーザー光を照射した状態で、約５０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約５０
％の磁気抵抗変化率が得られた。
ｍの半導体レーザー光を照射した状態で、約５０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約５０
％の磁気抵抗変化率が得られた。
【００３８】〈第３の実施例〉上記第１の実施例と同様
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約２μｍの窓
用のＧａＡｓ0.75Ｐ0. 25膜を形成し、このＧａＡｓ0.75
Ｐ0.25膜の上にスピン偏極電子発生用の厚さ約１００ｎ
ｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜の
上に厚さ約５ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓ絶縁膜と厚さ
約５ｎｍのＣｏ0.7 Ｆｅ0.2 Ｎｉ0.1 磁性膜を形成し、
基板側と磁性膜側にそれぞれ電極を設けて磁気抵抗効果
素子を作製した。
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約２μｍの窓
用のＧａＡｓ0.75Ｐ0. 25膜を形成し、このＧａＡｓ0.75
Ｐ0.25膜の上にスピン偏極電子発生用の厚さ約１００ｎ
ｍのＧａＡｓ膜を成膜した。さらに、このＧａＡｓ膜の
上に厚さ約５ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓ絶縁膜と厚さ
約５ｎｍのＣｏ0.7 Ｆｅ0.2 Ｎｉ0.1 磁性膜を形成し、
基板側と磁性膜側にそれぞれ電極を設けて磁気抵抗効果
素子を作製した。
【００３９】この素子に一方向に偏光した波長８３０ｎ
ｍの半導体レーザー光を照射した状態で、約５０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約７０
％の磁気抵抗変化率が得られた。
ｍの半導体レーザー光を照射した状態で、約５０Ｏｅの
磁界を印加してその磁化方向を反転させ、電極に電圧を
印加して素子の磁気抵抗変化を測定したところ、約７０
％の磁気抵抗変化率が得られた。
【００４０】〈第４の実施例〉上記第１の実施例と同様
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約１μｍの窓
用のＡｌＧａＡｓ膜を形成し、このＡｌＧａＡｓ膜の上
にスピン偏極電子発生用の厚さ約５０ｎｍのＧａＡｓ膜
を成膜した。さらに、このＧａＡｓ膜の上に厚さ約５ｎ
ｍのＣｕ膜と厚さ約５ｎｍのＮｉ0.7 Ｃｏ0.2 Ｆｅ0.12
磁性膜を形成し、基板側と磁性膜側にそれぞれ電極を設
けた。さらに、磁性膜近傍に絶縁膜を介してＡｕ導体線
を形成し、１ビットのメモリー素子を作製した。
に分子線エピタキシ（ＭＢＥ）を用いて、ＧａＡｓ基板
上にＧａＡｓ膜バッファー層を介して厚さ約１μｍの窓
用のＡｌＧａＡｓ膜を形成し、このＡｌＧａＡｓ膜の上
にスピン偏極電子発生用の厚さ約５０ｎｍのＧａＡｓ膜
を成膜した。さらに、このＧａＡｓ膜の上に厚さ約５ｎ
ｍのＣｕ膜と厚さ約５ｎｍのＮｉ0.7 Ｃｏ0.2 Ｆｅ0.12
磁性膜を形成し、基板側と磁性膜側にそれぞれ電極を設
けた。さらに、磁性膜近傍に絶縁膜を介してＡｕ導体線
を形成し、１ビットのメモリー素子を作製した。
【００４１】Ａｕ導体線に電流を流してこの素子の磁性
膜を一方向に磁化した後、この素子に一方向に偏光した
波長８３０ｎｍの半導体レーザー光を照射した状態で、
電極に電圧を印加して素子の磁気抵抗変化を測定したと
ころ、磁性膜の磁化方向によって大きな磁気抵抗変化が
生じる場合と生じない場合があることが分かった。この
ことは、この素子がメモリー素子として動作可能である
ことを示している。
膜を一方向に磁化した後、この素子に一方向に偏光した
波長８３０ｎｍの半導体レーザー光を照射した状態で、
電極に電圧を印加して素子の磁気抵抗変化を測定したと
ころ、磁性膜の磁化方向によって大きな磁気抵抗変化が
生じる場合と生じない場合があることが分かった。この
ことは、この素子がメモリー素子として動作可能である
ことを示している。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
小さな磁界で大きな磁気抵抗変化を示す磁気抵抗効果素
子及び固体メモリー素子が実現される。
小さな磁界で大きな磁気抵抗変化を示す磁気抵抗効果素
子及び固体メモリー素子が実現される。
【図１】本発明に係る磁気抵抗効果素子の一実施例を示
す概略断面図である。
す概略断面図である。
【図２】本発明に係るメモリー素子の一実施例を示す概
略断面図である。
略断面図である。
【図３】本発明の多ビットのメモリー素子の一実施例を
示す概略平面図である。
示す概略平面図である。
１：基板 ２：窓用半導体膜 ３：半導体膜 ４：非磁性金属膜（あるいは非磁性絶縁膜） ５：磁性膜 ６、７：電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｆ 10/32 Ｇ０１Ｒ 33/06 Ｒ (72)発明者 入江 庸介 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平８−250331（ＪＰ，Ａ) 特開 平４−247607（ＪＰ，Ａ) 特開 平６−122963（ＪＰ，Ａ) 特開 平６−97531（ＪＰ，Ａ) 特開 平８−78703（ＪＰ，Ａ) 特開 平５−259403（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 43/08 G11B 5/39 G11C 11/16 G11C 11/14 G01R 33/09 H01F 10/32
Claims (12)
- 【請求項１】 光励起により電子のスピン偏極が可能な
半導体部と、前記半導体部に接して設けられた角型の磁
化曲線を有する磁性膜部と、前記半導体部と前記磁性膜
部のそれぞれに接して設けられた情報読み出し用導体線
部と、前記磁性膜部の近傍に絶縁膜を介して設けられた
情報記録用導体線部とを備えたメモリー素子。 - 【請求項２】 半導体部が格子定数の異なる２種類の半
導体からなる請求項１に記載のメモリー素子。 - 【請求項３】 磁性膜部と半導体部との間に非磁性金属
膜が設けられた請求項１又は２に記載のメモリー素子。 - 【請求項４】 非磁性金属膜が２種類の非磁性金属膜か
らなる請求項３に記載のメモリー素子。 - 【請求項５】 非磁性金属膜の膜厚が１００ｎｍ以下で
ある請求項３に記載のメモリー素子。 - 【請求項６】 磁性膜部と半導体部との問に非磁性絶縁
膜が設けられた請求項１又は２に記載のメモリー素子。 - 【請求項７】 情報記録用導体線部が直交する２本の導
体線からなり、前記２本の導体線を流れる電流によって
生じる合成磁界の方向が、磁性膜部の磁化容易軸方向と
ほぼ同じ方向に設定されている請求項１に記載のメモリ
ー素子。 - 【請求項８】 光励起により電子のスピン偏極が可能な
半導体部と、前記半導体部に接して設けられた磁性膜部
と、前記半導体部と前記磁性膜部のそれぞれに設けられ
た電極部とを備えた磁気抵抗効果素子であって、前記半
導体部が格子定数の異なる２種類の半導体からなること
を特徴とする磁気抵抗効果素子。 - 【請求項９】 磁性膜部と半導体部との間に非磁性金属
膜が設けられた請求項８に記載の磁気抵抗効果素子。 - 【請求項１０】 非磁性金属膜が２種類の非磁性金属膜
からなる請求項９に記載の磁気抵抗効果素子。 - 【請求項１１】 非磁性金属膜の膜厚が１００ｎｍ以下
である請求項９に記載の磁気低抗効果素子。 - 【請求項１２】 磁性膜部と半導体部との間に非磁性絶
縁膜が設けられた請求項８に記載の磁気抵抗効果素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29440995A JP3207094B2 (ja) | 1995-08-21 | 1995-11-13 | 磁気抵抗効果素子及びメモリー素子 |
| US08/702,382 US5691936A (en) | 1995-08-21 | 1996-08-14 | Magnetoresistive element and memory element |
| KR1019960034422A KR100230064B1 (ko) | 1995-08-21 | 1996-08-20 | 자기저항효과 소자 및 메모리 소자 |
| DE69617833T DE69617833T2 (de) | 1995-08-21 | 1996-08-20 | Magnetoresistives Element und Speicherelement |
| EP96113285A EP0759619B1 (en) | 1995-08-21 | 1996-08-20 | Magnetoresistive element and memory element |
| CN96111903A CN1130693C (zh) | 1995-08-21 | 1996-08-21 | 磁电阻效应元件及存储元件 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-212165 | 1995-08-21 | ||
| JP21216595 | 1995-08-21 | ||
| JP29440995A JP3207094B2 (ja) | 1995-08-21 | 1995-11-13 | 磁気抵抗効果素子及びメモリー素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09121066A JPH09121066A (ja) | 1997-05-06 |
| JP3207094B2 true JP3207094B2 (ja) | 2001-09-10 |
Family
ID=26519035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29440995A Expired - Fee Related JP3207094B2 (ja) | 1995-08-21 | 1995-11-13 | 磁気抵抗効果素子及びメモリー素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5691936A (ja) |
| EP (1) | EP0759619B1 (ja) |
| JP (1) | JP3207094B2 (ja) |
| KR (1) | KR100230064B1 (ja) |
| CN (1) | CN1130693C (ja) |
| DE (1) | DE69617833T2 (ja) |
Families Citing this family (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10208320A (ja) * | 1997-01-21 | 1998-08-07 | Toyota Central Res & Dev Lab Inc | 記憶装置 |
| DE19823826A1 (de) | 1998-05-28 | 1999-12-02 | Burkhard Hillebrands | MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher |
| US6215695B1 (en) * | 1998-12-08 | 2001-04-10 | Canon Kabushiki Kaisha | Magnetoresistance element and magnetic memory device employing the same |
| WO2001027592A1 (en) * | 1999-10-13 | 2001-04-19 | Nve Corporation | Magnetizable bead detector |
| US6743639B1 (en) | 1999-10-13 | 2004-06-01 | Nve Corporation | Magnetizable bead detector |
| US6875621B2 (en) * | 1999-10-13 | 2005-04-05 | Nve Corporation | Magnetizable bead detector |
| JP3593652B2 (ja) * | 2000-03-03 | 2004-11-24 | 富士通株式会社 | 磁気ランダムアクセスメモリ装置 |
| US6873144B2 (en) * | 2000-04-07 | 2005-03-29 | Landis+Gyr Inc. | Electronic meter having random access memory with passive nonvolatility |
| JP3604617B2 (ja) | 2000-06-12 | 2004-12-22 | 富士通株式会社 | 磁気検出素子 |
| DE10114963A1 (de) * | 2001-03-20 | 2002-10-02 | Infineon Technologies Ag | Halbleiterelement mit einem semimagnetischen Kontakt |
| US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
| US7573737B2 (en) | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US7391091B2 (en) * | 2004-09-29 | 2008-06-24 | Nve Corporation | Magnetic particle flow detector |
| JP2007095750A (ja) * | 2005-09-27 | 2007-04-12 | Canon Anelva Corp | 磁気抵抗効果素子 |
| JP5732194B2 (ja) * | 2006-05-24 | 2015-06-10 | スティッチング カソリーケ ウニベルシテイト | 磁化可能な媒体を切り替える光磁気スイッチング素子および方法 |
| CN1929049B (zh) * | 2006-08-14 | 2011-08-03 | 南京大学 | 利用激光诱导效应改变CrO2薄膜磁性的方法 |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| EP2682766B1 (en) | 2011-02-01 | 2018-10-17 | Sirc Co., Ltd | Power measuring apparatus |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4823177A (en) * | 1988-06-30 | 1989-04-18 | United States Of America As Represented By The Secretary Of The Navy | Method and device for magnetizing thin films by the use of injected spin polarized current |
| US5173873A (en) * | 1990-06-28 | 1992-12-22 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | High speed magneto-resistive random access memory |
| US5239504A (en) * | 1991-04-12 | 1993-08-24 | International Business Machines Corporation | Magnetostrictive/electrostrictive thin film memory |
| JP3253696B2 (ja) * | 1992-09-11 | 2002-02-04 | 株式会社東芝 | 磁気抵抗効果素子 |
| US5422571A (en) * | 1993-02-08 | 1995-06-06 | International Business Machines Corporation | Magnetoresistive spin valve sensor having a nonmagnetic back layer |
| JP3184352B2 (ja) * | 1993-02-18 | 2001-07-09 | 松下電器産業株式会社 | メモリー素子 |
| US5465185A (en) * | 1993-10-15 | 1995-11-07 | International Business Machines Corporation | Magnetoresistive spin valve sensor with improved pinned ferromagnetic layer and magnetic recording system using the sensor |
| US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
-
1995
- 1995-11-13 JP JP29440995A patent/JP3207094B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-14 US US08/702,382 patent/US5691936A/en not_active Expired - Fee Related
- 1996-08-20 EP EP96113285A patent/EP0759619B1/en not_active Expired - Lifetime
- 1996-08-20 KR KR1019960034422A patent/KR100230064B1/ko not_active Expired - Fee Related
- 1996-08-20 DE DE69617833T patent/DE69617833T2/de not_active Expired - Fee Related
- 1996-08-21 CN CN96111903A patent/CN1130693C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0759619A2 (en) | 1997-02-26 |
| DE69617833D1 (de) | 2002-01-24 |
| CN1130693C (zh) | 2003-12-10 |
| CN1148234A (zh) | 1997-04-23 |
| KR100230064B1 (ko) | 1999-11-15 |
| KR970012323A (ko) | 1997-03-29 |
| US5691936A (en) | 1997-11-25 |
| DE69617833T2 (de) | 2002-04-11 |
| JPH09121066A (ja) | 1997-05-06 |
| EP0759619B1 (en) | 2001-12-12 |
| EP0759619A3 (en) | 1998-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207094B2 (ja) | 磁気抵抗効果素子及びメモリー素子 | |
| JP3085663B2 (ja) | メモリー素子に情報を書き込む方法およびメモリー素子から情報を非破壊的に読み出す方法 | |
| US7203090B2 (en) | High output nonvolatile magnetic memory | |
| US6111784A (en) | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element | |
| JP3293437B2 (ja) | 磁気抵抗効果素子、磁気抵抗効果型ヘッド及びメモリー素子 | |
| KR100498998B1 (ko) | 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리 | |
| CN102280136A (zh) | 磁存储器元件和磁存储器器件 | |
| JP3697369B2 (ja) | 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム | |
| JP3691898B2 (ja) | 磁気抵抗効果素子、磁気情報読み出し方法、及び記録素子 | |
| JP4040173B2 (ja) | メモリ | |
| JP3520192B2 (ja) | 磁気素子とそれを用いた磁気部品および電子部品 | |
| JP4130488B2 (ja) | 磁気記録装置 | |
| JP4146202B2 (ja) | スピントンネルトランジスタ、磁気再生ヘッド、磁気情報再生システム、及び磁気記憶装置 | |
| JP3540083B2 (ja) | 磁気センサ | |
| JP4944315B2 (ja) | 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ | |
| JPH11154389A (ja) | 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法 | |
| JP3515940B2 (ja) | 磁気トンネル接合素子及びそれを用いた磁気メモリ | |
| JPH0945074A (ja) | 磁気抵抗効果を利用したメモリー素子および増幅素子 | |
| JP2002124717A (ja) | 磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリ | |
| JP2003110166A (ja) | 磁気抵抗効果膜およびそれを用いたメモリ | |
| JP2004119771A (ja) | スピンバルブトランジスタ、磁気ヘッド、磁気情報再生システム、および磁気記憶装置 | |
| JPH09162460A (ja) | 磁気抵抗効果素子及び磁気抵抗効果型ヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |