JP3208599B2 - 接続孔埋め込み形成方法 - Google Patents
接続孔埋め込み形成方法Info
- Publication number
- JP3208599B2 JP3208599B2 JP13698892A JP13698892A JP3208599B2 JP 3208599 B2 JP3208599 B2 JP 3208599B2 JP 13698892 A JP13698892 A JP 13698892A JP 13698892 A JP13698892 A JP 13698892A JP 3208599 B2 JP3208599 B2 JP 3208599B2
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- metal
- silicon substrate
- forming
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に微細接続孔埋め込み方法に関するものであ
る。
に係り、特に微細接続孔埋め込み方法に関するものであ
る。
【０００２】
【従来の技術】近年メモリー素子における集積度の大容
量化につれ、素子の微細化が進んでいる。このために接
続孔においても微細化の為に、接続孔へのメタル埋め込
み技術が困難を増している。
量化につれ、素子の微細化が進んでいる。このために接
続孔においても微細化の為に、接続孔へのメタル埋め込
み技術が困難を増している。
【０００３】素子との接続を可能とするためには配線と
して用いているアルミニウム（Ａｌ）等の配線材料を埋
め込む必要がある。その方法として、近年高温スパッタ
によりＡｌ埋め込み技術が注目されている。本方法は、
シリコン（Ｓｉ）基板を数百度に高温加熱した状態でＡ
ｌ合金をスパッタ成膜することにより、Ａｌをリフロー
させ、Ａｌを接続孔内に充填し、かつ平坦化する技術で
ある。この場合、Ａｌの下地として例えばＴｉなどのＡ
ｌと反応し易い材料を用いると、成膜中のＡｌと下地Ｔ
ｉとの界面反応の進行により、両者の間の濡れ性がよく
なり、Ａｌが拡がった良好な埋め込みが行えることが知
られている。
して用いているアルミニウム（Ａｌ）等の配線材料を埋
め込む必要がある。その方法として、近年高温スパッタ
によりＡｌ埋め込み技術が注目されている。本方法は、
シリコン（Ｓｉ）基板を数百度に高温加熱した状態でＡ
ｌ合金をスパッタ成膜することにより、Ａｌをリフロー
させ、Ａｌを接続孔内に充填し、かつ平坦化する技術で
ある。この場合、Ａｌの下地として例えばＴｉなどのＡ
ｌと反応し易い材料を用いると、成膜中のＡｌと下地Ｔ
ｉとの界面反応の進行により、両者の間の濡れ性がよく
なり、Ａｌが拡がった良好な埋め込みが行えることが知
られている。
【０００４】上記接続孔内に、Ａｌを埋め込むにはＡｌ
と下地との良好な埋め込み特性、およびＡｌのシリコン
基板への突き抜けの防止などが要求される。
と下地との良好な埋め込み特性、およびＡｌのシリコン
基板への突き抜けの防止などが要求される。
【０００５】これらの要求に対して、従来以下に述べる
様なＡｌの成膜構造がとられていた。
様なＡｌの成膜構造がとられていた。
【０００６】（１）Ａｌの成膜構造がＡｌ／ＴｉＯＮ／
Ｔｉ これら三層は枚様式マルチチャンバースパッタ装置によ
り真空中で連続成膜される。
Ｔｉ これら三層は枚様式マルチチャンバースパッタ装置によ
り真空中で連続成膜される。
【０００７】（２）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
ＯＮ／Ｔｉ （３）Ａｌの成膜構造がＡｌ／Ｔｉ／ＴｉＮ／Ｔｉ （４）ソース／ドレイン全面にＳＡＬＩＣＩＤＥ（Self
aligned silicide） でＳＩＴＯＸ（Silicidation through oxicide）−Ｔｉ
Ｓｉ2を形成した後に、その上層に層間絶縁膜および接
続孔を形成しＡｌを成膜する。
ＯＮ／Ｔｉ （３）Ａｌの成膜構造がＡｌ／Ｔｉ／ＴｉＮ／Ｔｉ （４）ソース／ドレイン全面にＳＡＬＩＣＩＤＥ（Self
aligned silicide） でＳＩＴＯＸ（Silicidation through oxicide）−Ｔｉ
Ｓｉ2を形成した後に、その上層に層間絶縁膜および接
続孔を形成しＡｌを成膜する。
【０００８】これらの従来の接続孔の埋め込み技術のう
ち（４）の場合についてＭＯＳトランジスタの製造を例
にとり、以下に説明する。
ち（４）の場合についてＭＯＳトランジスタの製造を例
にとり、以下に説明する。
【０００９】図９および図１０はＭＯＳトランジスタ製
造工程断面図である。
造工程断面図である。
【００１０】以下工程順に説明する。
【００１１】（１）図９（ａ）に示す様にシリコン基板
１に素子間分離のためのフィールド酸化膜２を形成す
る。
１に素子間分離のためのフィールド酸化膜２を形成す
る。
【００１２】（２）ゲート酸化を行い多結晶シリコン及
びＷＳｉ2を堆積し、パターニングを行うと図９（ｂ）
に示す様にゲート酸化膜４およびゲート電極３が形成さ
れる。次にＬＤＤ（Lightly doped drain）イオン注入
を行い、ＬＤＤ拡散層５を形成する。
びＷＳｉ2を堆積し、パターニングを行うと図９（ｂ）
に示す様にゲート酸化膜４およびゲート電極３が形成さ
れる。次にＬＤＤ（Lightly doped drain）イオン注入
を行い、ＬＤＤ拡散層５を形成する。
【００１３】（３）シリコン基板１の全面に酸化膜を形
成した後に、全面エッチバックを行い、図９（ｃ）に示
す様にサイドウォール１８を形成する。
成した後に、全面エッチバックを行い、図９（ｃ）に示
す様にサイドウォール１８を形成する。
【００１４】次にソース／ドレイン領域を形成するため
に図９（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図１０（ａ）に示す様に拡散層８を形成
する。
に図９（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図１０（ａ）に示す様に拡散層８を形成
する。
【００１５】（４）シリコン基板１の全面に薄い酸化膜
を形成する。
を形成する。
【００１６】次にＴｉを全面に堆積した後に、熱処理で
ソースおよびドレイン領域上に図１０（ａ）に示す様に
ＳＩＴＯＸ−ＴｉＳｉ2２１を形成する。
ソースおよびドレイン領域上に図１０（ａ）に示す様に
ＳＩＴＯＸ−ＴｉＳｉ2２１を形成する。
【００１７】次に酸化膜上の未反応のＴｉを選択的にエ
ッチングする。
ッチングする。
【００１８】（５）シリコン基板１の上方全面に層間絶
縁膜を形成し、レジストパターニングを行い、ドライエ
ッチングにより、図１０（ｂ）に示す様に層間絶縁膜７
ａおよび接続孔１５を形成する。
縁膜を形成し、レジストパターニングを行い、ドライエ
ッチングにより、図１０（ｂ）に示す様に層間絶縁膜７
ａおよび接続孔１５を形成する。
【００１９】（６）Ｔｉ１３を全面に堆積した後に、Ａ
ｌを全面に形成する。
ｌを全面に形成する。
【００２０】次にレジストパターニングを行い、ドライ
エッチングにより図１０（ｃ）に示す様に、Ａｌ配線１
２を形成する。
エッチングにより図１０（ｃ）に示す様に、Ａｌ配線１
２を形成する。
【００２１】
【発明が解決しようとする課題】しかしながら、上記従
来のいずれの接続孔埋め込み技術にも以下の様な問題が
あった。
来のいずれの接続孔埋め込み技術にも以下の様な問題が
あった。
【００２２】（１）Ａｌの成膜構造がＡｌ／ＴｉＯＮ／
Ｔｉの場合 ＡｌとＴｉＯＮとがお互いに反応しにくく、両者の濡れ
性が悪くＡｌの埋め込み特性が極端に悪くなる。
Ｔｉの場合 ＡｌとＴｉＯＮとがお互いに反応しにくく、両者の濡れ
性が悪くＡｌの埋め込み特性が極端に悪くなる。
【００２３】（２）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
ＯＮ／Ｔｉの場合 ＡｌがＴｉＯＮの上に直接接触する（１）の場合よりも
埋め込み特性が改善されるが、Ｔｉ単層の場合程には改
善されない。それはＡｌ成膜時シリコン基板が数百度に
加熱された際にＴｉＯＮ中の酸素は上層Ｔｉ膜中に拡散
し、とりわけＴｉ膜の薄い接続孔側壁の下部等ではＴｉ
表面にまでこの酸素が達し、この部分のＴｉが酸化さ
れ、Ａｌとの反応が劣下し、埋め込み特性が悪くなるか
らである。
ＯＮ／Ｔｉの場合 ＡｌがＴｉＯＮの上に直接接触する（１）の場合よりも
埋め込み特性が改善されるが、Ｔｉ単層の場合程には改
善されない。それはＡｌ成膜時シリコン基板が数百度に
加熱された際にＴｉＯＮ中の酸素は上層Ｔｉ膜中に拡散
し、とりわけＴｉ膜の薄い接続孔側壁の下部等ではＴｉ
表面にまでこの酸素が達し、この部分のＴｉが酸化さ
れ、Ａｌとの反応が劣下し、埋め込み特性が悪くなるか
らである。
【００２４】（３）Ａｌの成膜構造がＡｌ／Ｔｉ／Ｔｉ
Ｎ／Ｔｉの場合 ＡｌのバリアメタルとしてＴｉＯＮの代わりにＴｉＮを
用いると埋め込み不良の問題は解決されるが、ＴｉＮは
ＴｉＯＮに比べてＡｌのバリア性が不十分であり、高温
スパッタもしくはＡｌシンター等の加熱プロセスにより
Ａｌの突き抜けが起こる。
Ｎ／Ｔｉの場合 ＡｌのバリアメタルとしてＴｉＯＮの代わりにＴｉＮを
用いると埋め込み不良の問題は解決されるが、ＴｉＮは
ＴｉＯＮに比べてＡｌのバリア性が不十分であり、高温
スパッタもしくはＡｌシンター等の加熱プロセスにより
Ａｌの突き抜けが起こる。
【００２５】（４）ソース／ドレイン全面にＳＡＬＩＣ
ＩＤＥでＳＩＴＯＸ−ＴｉＳｉ2２１を形成するため、
図１０（ａ）に示した様に、このＳＩＴＯＸ−ＴｉＳｉ
2２１がフィールド酸化膜２に接触してしまう。しかし
ＴｉＳｉ2にはテンシルのストレスがあり、そのために
フィールド酸化膜２のエッジ部のシリコン基板１に結晶
欠陥を誘発してしまい、シリコン拡散層では接合リーク
を通常より１桁増大させる。
ＩＤＥでＳＩＴＯＸ−ＴｉＳｉ2２１を形成するため、
図１０（ａ）に示した様に、このＳＩＴＯＸ−ＴｉＳｉ
2２１がフィールド酸化膜２に接触してしまう。しかし
ＴｉＳｉ2にはテンシルのストレスがあり、そのために
フィールド酸化膜２のエッジ部のシリコン基板１に結晶
欠陥を誘発してしまい、シリコン拡散層では接合リーク
を通常より１桁増大させる。
【００２６】そこで本発明は、アルミニウム等の電極材
料に対し、バリア特性を有して、しかも埋め込み特性の
良好な接続孔埋め込み形成方法を提供することを目的と
する。
料に対し、バリア特性を有して、しかも埋め込み特性の
良好な接続孔埋め込み形成方法を提供することを目的と
する。
【００２７】
【課題を解決するための手段】上記課題は本発明によれ
ば、シリコン基板の上方全面に形成された層間絶縁膜を
パターニングして形成した接続孔に配線材料を埋め込
む、接続孔埋め込み形成方法であって、前記層間絶縁膜
をパターニングして接続孔を形成した後に、前記接続孔
にシリサイドを形成するための金属を、前記シリコン基
板と前記シリサイドを形成するための金属とが反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。
ば、シリコン基板の上方全面に形成された層間絶縁膜を
パターニングして形成した接続孔に配線材料を埋め込
む、接続孔埋め込み形成方法であって、前記層間絶縁膜
をパターニングして接続孔を形成した後に、前記接続孔
にシリサイドを形成するための金属を、前記シリコン基
板と前記シリサイドを形成するための金属とが反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。
【００２８】また上記課題は本発明によれば、前記金属
が遷移金属であることを特徴とする接続孔埋め込み形成
方法によって好適に解決される。更に上記遷移金属がコ
バルトであることを特徴とする埋め込み形成方法によっ
て好適に解決される。
が遷移金属であることを特徴とする接続孔埋め込み形成
方法によって好適に解決される。更に上記遷移金属がコ
バルトであることを特徴とする埋め込み形成方法によっ
て好適に解決される。
【００２９】また上記課題は本発明によれば、シリコン
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、前記接続孔にシリサイドを
形成するための金属を、前記シリコン基板と前記シリサ
イドを形成するための金属とが反応する温度で堆積する
工程と、前記シリコン基板と反応していない金属を除去
する工程と、前記金属とシリコン基板との反応物質を安
定化させるために高温熱処理を行う工程と、前記接続孔
内に前記シリサイドを形成するための金属を、前記シリ
コン基板とシリサイドを形成するための金属と反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、前記接続孔にシリサイドを
形成するための金属を、前記シリコン基板と前記シリサ
イドを形成するための金属とが反応する温度で堆積する
工程と、前記シリコン基板と反応していない金属を除去
する工程と、前記金属とシリコン基板との反応物質を安
定化させるために高温熱処理を行う工程と、前記接続孔
内に前記シリサイドを形成するための金属を、前記シリ
コン基板とシリサイドを形成するための金属と反応する
温度で堆積する工程を含むことを特徴とする接続孔埋め
込み形成方法によって解決される。
【００３０】また上記課題は本発明によれば、シリコン
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、該接続孔の底部に薄い酸化
膜を形成する工程と、前記接続孔にシリサイドと形成す
るための金属を、前記シリコン基板と前記シリサイドを
形成するための金属とが反応する温度で堆積する工程を
含むことを特徴とする接続孔埋め込み形成方法によって
解決される。
基板の上方全面に形成された層間絶縁膜をパターニング
して形成した接続孔に配線材料を埋め込む、接続孔埋め
込み形成方法であって、前記層間絶縁膜をパターニング
して接続孔を形成した後に、該接続孔の底部に薄い酸化
膜を形成する工程と、前記接続孔にシリサイドと形成す
るための金属を、前記シリコン基板と前記シリサイドを
形成するための金属とが反応する温度で堆積する工程を
含むことを特徴とする接続孔埋め込み形成方法によって
解決される。
【００３１】また上記課題は本発明によれば、前記酸化
膜をシリコン酸化膜またはシリコン酸化窒化膜とし、そ
の膜厚を１０ｎｍ以下とし、前記シリサイドを形成する
ための金属をチタンとし、前記接続孔内に金属を堆積す
る温度を６００℃以上で堆積することを特徴とする接続
孔埋め込み形成方法によって好適に解決される。
膜をシリコン酸化膜またはシリコン酸化窒化膜とし、そ
の膜厚を１０ｎｍ以下とし、前記シリサイドを形成する
ための金属をチタンとし、前記接続孔内に金属を堆積す
る温度を６００℃以上で堆積することを特徴とする接続
孔埋め込み形成方法によって好適に解決される。
【００３２】
【００３３】
【作用】本発明によれば、図８に示す様に層間絶縁膜を
パターニングして接続孔１５を形成した後に、この接続
孔１５にシリコン基板１とシリサイドを形成するための
金属の堆積を、シリコン基板１とこの金属とが反応する
温度で行うことにより、金属原子はシリコン（Ｓｉ）と
反応しようとするためにシリコン方向に活発に拡散し、
Ｓｉと反応してシリサイドを形成することが出来る。そ
の結果、金属の堆積表面においては、この金属原子の拡
散により平坦な面を形成し、接続孔１５の底部のシリコ
ン基板１とのカバレージを向上させることが出来る。し
かもシリサイドを接続孔１５の底部のみに形成している
ので、フィールド酸化膜のエッジ部のシリコンの結晶欠
陥を防止することが出来る。
パターニングして接続孔１５を形成した後に、この接続
孔１５にシリコン基板１とシリサイドを形成するための
金属の堆積を、シリコン基板１とこの金属とが反応する
温度で行うことにより、金属原子はシリコン（Ｓｉ）と
反応しようとするためにシリコン方向に活発に拡散し、
Ｓｉと反応してシリサイドを形成することが出来る。そ
の結果、金属の堆積表面においては、この金属原子の拡
散により平坦な面を形成し、接続孔１５の底部のシリコ
ン基板１とのカバレージを向上させることが出来る。し
かもシリサイドを接続孔１５の底部のみに形成している
ので、フィールド酸化膜のエッジ部のシリコンの結晶欠
陥を防止することが出来る。
【００３４】また本発明によれば、上記金属を遷移金属
とすると、この遷移金属が、シリコンと反応するため拡
散する主な原子（move spieces）となるので、遷移金属
は接続孔１５内で拡散がより活発になり、接続孔１５内
における金属堆積表面を好適に平坦化させることが出来
る。
とすると、この遷移金属が、シリコンと反応するため拡
散する主な原子（move spieces）となるので、遷移金属
は接続孔１５内で拡散がより活発になり、接続孔１５内
における金属堆積表面を好適に平坦化させることが出来
る。
【００３５】また本発明によれば、図４（ｂ）に示す様
に接続孔１５内に金属を、シリコン基板１と金属とが反
応する温度で堆積すると、シリコン基板１とこの金属と
の反応物質（シリサイド）の上層に、未反応の金属が堆
積するので、この未反応の金属のみを選択的に除去する
ことが出来る。その結果、接続孔１５の堆積表面をより
平坦化することが出来る。また、未反応金属のみを除去
した後更に、高温処理を行うことにより上記シリサイド
を安定化することが出来る。
に接続孔１５内に金属を、シリコン基板１と金属とが反
応する温度で堆積すると、シリコン基板１とこの金属と
の反応物質（シリサイド）の上層に、未反応の金属が堆
積するので、この未反応の金属のみを選択的に除去する
ことが出来る。その結果、接続孔１５の堆積表面をより
平坦化することが出来る。また、未反応金属のみを除去
した後更に、高温処理を行うことにより上記シリサイド
を安定化することが出来る。
【００３６】更に、この平坦なシリサイド上に上記金属
をシリコン基板１と反応する温度で接続孔１５内に堆積
させることにより、堆積した金属が活発に拡散しシリコ
ンと反応するので堆積表面を好適に平坦化することが出
来る。
をシリコン基板１と反応する温度で接続孔１５内に堆積
させることにより、堆積した金属が活発に拡散しシリコ
ンと反応するので堆積表面を好適に平坦化することが出
来る。
【００３７】本発明によれば、図２（ｃ）に示す様に接
続孔１５の底部に薄い酸化膜９を形成した後に、図３
（ａ）に示す接続孔１５内に金属を、シリコン基板１と
金属とが反応する温度で堆積することにより、酸化膜、
金属、シリコンとの反応物質であるＳＩＴＯＸ（Silici
dation through oxicide）−シリサイドを形成すること
が出来る。この反応物質はアルミニウム等の電極形成時
のバリア性を有し、しかもシート抵抗の低い好適な電極
の下地を形成する。
続孔１５の底部に薄い酸化膜９を形成した後に、図３
（ａ）に示す接続孔１５内に金属を、シリコン基板１と
金属とが反応する温度で堆積することにより、酸化膜、
金属、シリコンとの反応物質であるＳＩＴＯＸ（Silici
dation through oxicide）−シリサイドを形成すること
が出来る。この反応物質はアルミニウム等の電極形成時
のバリア性を有し、しかもシート抵抗の低い好適な電極
の下地を形成する。
【００３８】また本発明によれば、上記薄い酸化膜をシ
リコン酸化膜あるいはシリコン酸化窒化膜とし、堆積す
る金属をチタン（Ｔｉ）とすることにより、ＳＩＴＯＸ
−ＴｉＳｉ2が形成される。このＳＩＴＯＸ−ＴｉＳｉ2
はシート抵抗は１０Ω以下の低抵抗で、しかも５００℃
の温度までアルミニウムに対してバリア性を有し、好適
な電極の下地材料を形成する。
リコン酸化膜あるいはシリコン酸化窒化膜とし、堆積す
る金属をチタン（Ｔｉ）とすることにより、ＳＩＴＯＸ
−ＴｉＳｉ2が形成される。このＳＩＴＯＸ−ＴｉＳｉ2
はシート抵抗は１０Ω以下の低抵抗で、しかも５００℃
の温度までアルミニウムに対してバリア性を有し、好適
な電極の下地材料を形成する。
【００３９】また本発明によれば、図５（ｂ）に示す様
に接続孔１５の底部及び側壁部にシリコン窒化膜（Ｓｉ
Ｎ）１４を形成した後に、接続孔１５内に金属の堆積を
シリコン基板１と金属とが反応する温度で行う際に、接
続孔の側壁部において、金属とシリコンの酸化膜である
層間絶縁膜７ａとの間にはシリコン窒化膜１４が介在し
ているので金属の酸化を減少させることが出来る。その
結果、アルミニウム等の電極との埋め込み特性を向上さ
せることが出来る。
に接続孔１５の底部及び側壁部にシリコン窒化膜（Ｓｉ
Ｎ）１４を形成した後に、接続孔１５内に金属の堆積を
シリコン基板１と金属とが反応する温度で行う際に、接
続孔の側壁部において、金属とシリコンの酸化膜である
層間絶縁膜７ａとの間にはシリコン窒化膜１４が介在し
ているので金属の酸化を減少させることが出来る。その
結果、アルミニウム等の電極との埋め込み特性を向上さ
せることが出来る。
【００４０】
【実施例】以下本発明による実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００４１】図１〜図３は本発明による第１実施例を示
すＭＯＳトランジスタ製造工程断面図である。
すＭＯＳトランジスタ製造工程断面図である。
【００４２】以下、第１実施例を工程順に説明する。
【００４３】（１）図１（ａ）に示す様にシリコン基板
１に素子間分離のためのフィールド酸化膜２を形成す
る。
１に素子間分離のためのフィールド酸化膜２を形成す
る。
【００４４】（２）ゲート用の酸化を行う。 条件 ガス Ｈ2／Ｏ2＝６／４リットル／分，温度 ８
５０℃，膜厚 １６ｎｍ次に多結晶シリコンを全面に堆
積する。 条件 ガス ＳｉＨ4／ＰＨ3／Ｈ2＝５００／０．３５
／５０ｓｃｃｍ，温度 ５８０℃，圧力 ７９．８Ｐａ，
膜厚 ２００ｎｍ 次にＷＳｉ2を全面に堆積する。 条件 ＷＦ6／ＳｉＨ4／Ｈｅ＝１０／１０００／３６０
ｓｃｃｍ，温度 ３６０℃，圧力 ２６．６Ｐａ，膜厚
１００ｎｍ 次にレジストパターニングを行いドライエッチングでゲ
ート配線部を形成する。 条件 ガス Ｃ2Ｃｌ3Ｆ3／ＳＦ6＝６５／５ｓｃｃｍ，
圧力 １．３３Ｐａ，マイクロ波パワー １００Ｗ,ＲＦ
パワー １００Ｗ このようにして図１（ｂ）に示す様にゲート酸化膜４、
ゲート電極３を形成する。
５０℃，膜厚 １６ｎｍ次に多結晶シリコンを全面に堆
積する。 条件 ガス ＳｉＨ4／ＰＨ3／Ｈ2＝５００／０．３５
／５０ｓｃｃｍ，温度 ５８０℃，圧力 ７９．８Ｐａ，
膜厚 ２００ｎｍ 次にＷＳｉ2を全面に堆積する。 条件 ＷＦ6／ＳｉＨ4／Ｈｅ＝１０／１０００／３６０
ｓｃｃｍ，温度 ３６０℃，圧力 ２６．６Ｐａ，膜厚
１００ｎｍ 次にレジストパターニングを行いドライエッチングでゲ
ート配線部を形成する。 条件 ガス Ｃ2Ｃｌ3Ｆ3／ＳＦ6＝６５／５ｓｃｃｍ，
圧力 １．３３Ｐａ，マイクロ波パワー １００Ｗ,ＲＦ
パワー １００Ｗ このようにして図１（ｂ）に示す様にゲート酸化膜４、
ゲート電極３を形成する。
【００４５】次にＬＤＤイオン（ＡｓまたはＢＦ2）注
入を行い、ＬＤＤ拡散層５を形成する。
入を行い、ＬＤＤ拡散層５を形成する。
【００４６】（３）シリコン基板１の全面に酸化膜を形
成した後に、全面エッチバックを行い、図１（ｃ）に示
す様にサイドウォール１８を形成する。
成した後に、全面エッチバックを行い、図１（ｃ）に示
す様にサイドウォール１８を形成する。
【００４７】次にソース／ドレイン領域を形成するため
に図１（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図２（ａ）に示す様に拡散層８を形成す
る。 ＮＭＯＳの場合、Ａｓ ５０ＫｅＶ，５ｅ１５／ｃｍ2、
ＰＭＯＳの場合、ＢＦ2 ２０ＫｅＶ，３ｅ１５／ｃｍ2
の条件で行う。
に図１（ｃ）に示す様にシリコン基板１の全面にイオン
注入６を行い、図２（ａ）に示す様に拡散層８を形成す
る。 ＮＭＯＳの場合、Ａｓ ５０ＫｅＶ，５ｅ１５／ｃｍ2、
ＰＭＯＳの場合、ＢＦ2 ２０ＫｅＶ，３ｅ１５／ｃｍ2
の条件で行う。
【００４８】（４）図２（ａ）に示す様にシリコン基板
１の全面に層間絶縁膜７を形成する。 条件 ガス流量 ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０
／１００ｓｃｃｍ，温度 ４２０℃，圧力 １３．３Ｐ
ａ，膜厚 ５００ｎｍ さらに１１００℃１０秒の活性化アニールを行う。
１の全面に層間絶縁膜７を形成する。 条件 ガス流量 ＳｉＨ4／Ｏ2／Ｎ2＝２５０／２５０
／１００ｓｃｃｍ，温度 ４２０℃，圧力 １３．３Ｐ
ａ，膜厚 ５００ｎｍ さらに１１００℃１０秒の活性化アニールを行う。
【００４９】（５）レジストパターニングを行い、ドラ
イエッチでパターニングし図２（ｂ）に示す様に接続孔
１５を形成する。 条件 ガス Ｃ4Ｆ8＝５０ｓｃｃｍ，ＲＦパワー １２０
０Ｗ，圧力 ２Ｐａ
イエッチでパターニングし図２（ｂ）に示す様に接続孔
１５を形成する。 条件 ガス Ｃ4Ｆ8＝５０ｓｃｃｍ，ＲＦパワー １２０
０Ｗ，圧力 ２Ｐａ
【００５０】（６）図２（ｃ）に示す様に接続孔１５の
底部に薄い酸化膜９を形成する。 条件 ガス Ｈ2Ｏ／Ｏ2＝１．５／６ １／ｍｉｎ， 温度 ８５０℃， 膜厚 ３ｎｍ
底部に薄い酸化膜９を形成する。 条件 ガス Ｈ2Ｏ／Ｏ2＝１．５／６ １／ｍｉｎ， 温度 ８５０℃， 膜厚 ３ｎｍ
【００５１】（７）図３（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度にまで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ これによりスパッタリングする金属原子は下地Ｓｉと次
々に反応するため接続孔１５内に拡散する。原子は接続
孔１５内に流動するためにＴｉ１０のカバレージもオー
バーハング形状にならず、接続孔１５に均一に形成でき
る。
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度にまで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ これによりスパッタリングする金属原子は下地Ｓｉと次
々に反応するため接続孔１５内に拡散する。原子は接続
孔１５内に流動するためにＴｉ１０のカバレージもオー
バーハング形状にならず、接続孔１５に均一に形成でき
る。
【００５２】さらに、接続孔１５内のＳｉと接している
Ｔｉ１０はシリサイドを形成しているために接続孔１５
内のシート抵抗は１０Ω以下の低抵抗を保つ。その後の
Ａｌ配線とのコンタクト抵抗も１０Ω以下の低抵抗とな
る。さらに形成するシリサイドはＳＩＴＯＸ−ＴｉＳｉ
2１１であるので、５００℃の温度までＡｌに対してバ
リヤ性を有する。
Ｔｉ１０はシリサイドを形成しているために接続孔１５
内のシート抵抗は１０Ω以下の低抵抗を保つ。その後の
Ａｌ配線とのコンタクト抵抗も１０Ω以下の低抵抗とな
る。さらに形成するシリサイドはＳＩＴＯＸ−ＴｉＳｉ
2１１であるので、５００℃の温度までＡｌに対してバ
リヤ性を有する。
【００５３】（８）接続孔１５の底部及び側壁部を含
む、シリコン基板１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い、図３（ｂ）に示す様にしてＡｌ配線１
２を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー １００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本第１実施例によるＭＯＳトランジスタ
が製造される。
む、シリコン基板１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い、図３（ｂ）に示す様にしてＡｌ配線１
２を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー １００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本第１実施例によるＭＯＳトランジスタ
が製造される。
【００５４】図４は第２実施例を示すＭＯＳトランジス
タ製造後半工程断面図である。
タ製造後半工程断面図である。
【００５５】本実施例は第１実施例で示した図３（ａ）
の工程における、ＳＩＴＯＸ−ＴｉＳｉ2の形成時の未
反応Ｔｉを選択的に除去する。その後に安定したＴｉＳ
ｉ2を形成するために９００℃程度の高温アニールを施
す。そしてＡｌ配線を埋め込むために新たにＴｉを堆積
させるものである。以下その工程を説明する。
の工程における、ＳＩＴＯＸ−ＴｉＳｉ2の形成時の未
反応Ｔｉを選択的に除去する。その後に安定したＴｉＳ
ｉ2を形成するために９００℃程度の高温アニールを施
す。そしてＡｌ配線を埋め込むために新たにＴｉを堆積
させるものである。以下その工程を説明する。
【００５６】本実施例は、まず第１実施例で示した
（１）〜（６）の工程を経てシリコン基板１に層間絶縁
膜をパターニングし接続孔１５およびこの接続孔１５の
表面に薄い酸化膜を形成する。
（１）〜（６）の工程を経てシリコン基板１に層間絶縁
膜をパターニングし接続孔１５およびこの接続孔１５の
表面に薄い酸化膜を形成する。
【００５７】（７）図４（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度まで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ これによってスパッタリングする金属原子は下地Ｓｉと
次々に反応するために接続孔１５内に拡散する。原子は
接続孔１５内に流動するために接続孔１５の底部に均一
にＴｉ原子を供給できる。結果として、安定した膜厚の
Ｔｉシリサイドを形成できる。
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
０を形成する。この時シリコン基板１の温度を６００℃
程度まで上昇させる。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ これによってスパッタリングする金属原子は下地Ｓｉと
次々に反応するために接続孔１５内に拡散する。原子は
接続孔１５内に流動するために接続孔１５の底部に均一
にＴｉ原子を供給できる。結果として、安定した膜厚の
Ｔｉシリサイドを形成できる。
【００５８】（８）図４（ｂ）に示す様に層間絶縁膜７
ａおよびＳＩＴＯＸ−ＴｉＳｉ2１１上の未反応のＴｉ
１０を選択的にエッチングする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。
ａおよびＳＩＴＯＸ−ＴｉＳｉ2１１上の未反応のＴｉ
１０を選択的にエッチングする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。
【００５９】次に安定したＴｉＳｉ2を形成するために
９００℃，３０秒程度の熱処理を行う。
９００℃，３０秒程度の熱処理を行う。
【００６０】接続孔１５内はシリサイドを形成している
ために接続孔１５内のシート抵抗は１０Ω以下の低抵抗
を保つ。その後のＡｌ配線とのコンタクト抵抗も１０Ω
以下の低抵抗となる。さらに形成するシリサイドはＳＩ
ＴＯＸ−ＴｉＳｉ2１１であるので、５００℃の温度ま
でＡｌに対してバリヤ性を有する。
ために接続孔１５内のシート抵抗は１０Ω以下の低抵抗
を保つ。その後のＡｌ配線とのコンタクト抵抗も１０Ω
以下の低抵抗となる。さらに形成するシリサイドはＳＩ
ＴＯＸ−ＴｉＳｉ2１１であるので、５００℃の温度ま
でＡｌに対してバリヤ性を有する。
【００６１】（９）図４（ｃ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
３を形成する。この場合もあらかじめ形成したＴｉＳｉ
2を通して、ＴｉとＳｉを反応させることによりＴｉの
カバレージを稼ぐため、Ｔｉ成膜時に６００℃程度の加
熱しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い図４（ｃ）に示す様にしてＡｌ配線１２
を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本第２実施例によるＭＯＳトランジスタ
が製造される。
底部及び側壁部を含む、シリコン基板１の全面にＴｉ１
３を形成する。この場合もあらかじめ形成したＴｉＳｉ
2を通して、ＴｉとＳｉを反応させることによりＴｉの
カバレージを稼ぐため、Ｔｉ成膜時に６００℃程度の加
熱しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ 次にレジストパターニングを行い、上記Ａｌのドライエ
ッチングを行い図４（ｃ）に示す様にしてＡｌ配線１２
を形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本第２実施例によるＭＯＳトランジスタ
が製造される。
【００６２】次に図５および図６は第３実施例を示すＭ
ＯＳトランジスタ製造後半工程断面図である。
ＯＳトランジスタ製造後半工程断面図である。
【００６３】本実施例は接続孔側部のＳｉＯ2上にＳｉ
Ｎを形成させることにより、その後成膜するＴｉの酸化
を抑える方法である。以下本実施例の工程を説明する。
Ｎを形成させることにより、その後成膜するＴｉの酸化
を抑える方法である。以下本実施例の工程を説明する。
【００６４】本実施例は、まず第１実施例で示した
（１）〜（５）までの工程を経てシリコン基板１上に層
間絶縁膜をパターニングし接続孔１５を形成する。
（１）〜（５）までの工程を経てシリコン基板１上に層
間絶縁膜をパターニングし接続孔１５を形成する。
【００６５】（６）図５（ａ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＳｉＮ
１４を形成する。 条件例 ガス ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００／７２０ｓｃｃｍ， 温度 ２５０℃，圧力 ４０Ｐａ，膜厚 １００ｎｍ
底部及び側壁部を含む、シリコン基板１の全面にＳｉＮ
１４を形成する。 条件例 ガス ＳｉＨ4／ＮＨ3／Ｎ2＝１８０／５００／７２０ｓｃｃｍ， 温度 ２５０℃，圧力 ４０Ｐａ，膜厚 １００ｎｍ
【００６６】（７）図５（ｂ）に示す様にＳｉＮ１４を
エッチバックして層間絶縁膜７ａの側壁にＳｉＮ１４ａ
を形成する。次にＳｉＮ１４ａを有した接続孔１５の底
部及び側壁部を含む、シリコン基板１の全面にＴｉ１０
を形成する。 条件例 ガス ＣＨＦ3＝５０ｓｃｃｍ，ＲＦパワー １５０Ｗ，圧力 ２Ｐａ Ｔｉスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ
エッチバックして層間絶縁膜７ａの側壁にＳｉＮ１４ａ
を形成する。次にＳｉＮ１４ａを有した接続孔１５の底
部及び側壁部を含む、シリコン基板１の全面にＴｉ１０
を形成する。 条件例 ガス ＣＨＦ3＝５０ｓｃｃｍ，ＲＦパワー １５０Ｗ，圧力 ２Ｐａ Ｔｉスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， スパッタパワーＤＣ １ＫＷ，膜厚 ５００ｎｍ
【００６７】（８）図５（ｃ）に示す様に未反応Ｔｉを
選択的にエッチする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。
選択的にエッチする。 条件例 ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：２：２溶液に
１０分間浸す。
【００６８】その後、安定したＴｉＳｉ2を形成するた
めに９００℃，３０秒程度の熱処理を加える。
めに９００℃，３０秒程度の熱処理を加える。
【００６９】（９）図６に示す様に接続孔１５の底部及
び側壁部を含む、シリコン基板１の全面にＴｉ１３を堆
積させる。この場合もあらかじめ形成したＴｉＳｉ2を
通して、ＴｉとＳｉを反応させることによりＴｉのカバ
レージを稼ぐため、Ｔｉ成膜時に６００℃程度の加熱を
しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。次にレジストパターニング
を行い、次いでメタル配線膜のドライエッチを行いＡｌ
配線１２を作りトランジスタを形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
び側壁部を含む、シリコン基板１の全面にＴｉ１３を堆
積させる。この場合もあらかじめ形成したＴｉＳｉ2を
通して、ＴｉとＳｉを反応させることによりＴｉのカバ
レージを稼ぐため、Ｔｉ成膜時に６００℃程度の加熱を
しながら堆積を行う。 Ｔｉスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，スパッタパワー １ＫＷ， 膜厚 ３０ｎｍ 次に接続孔１５の底部及び側壁部を含む、シリコン基板
１の全面にＡｌを形成する。次にレジストパターニング
を行い、次いでメタル配線膜のドライエッチを行いＡｌ
配線１２を作りトランジスタを形成する。 条件例は、ＲＦ印加型ＥＣＲエッチャーを使用、 ガス流量 ＢＣｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ， マイクロ波パワー １０００Ｗ，ＲＦパワー ５０Ｗ， 圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
【００７０】次にレジストパターニングを行い、次いで
メタル配線膜のドライエッチを行いＡｌ配線１２を作り
トランジスタを形成する。条件例は、ＲＦ印加型ＥＣＲ
エッチャーを使用、ガス流量 ＢＣｌ3／Ｃｌ2＝６０／
９０ｓｃｃｍ，マイクロ波パワー １０００Ｗ，ＲＦパ
ワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
メタル配線膜のドライエッチを行いＡｌ配線１２を作り
トランジスタを形成する。条件例は、ＲＦ印加型ＥＣＲ
エッチャーを使用、ガス流量 ＢＣｌ3／Ｃｌ2＝６０／
９０ｓｃｃｍ，マイクロ波パワー １０００Ｗ，ＲＦパ
ワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
【００７１】次に図７は本発明による第４実施例を示す
ＭＯＳトランジスタ製造後半工程断面図である。
ＭＯＳトランジスタ製造後半工程断面図である。
【００７２】本実施例は、Ｓｉと反応するための拡散す
る主な原子（move spieces）が金属である場合を示す。
（Ｔｉの場合は move speicesがＳｉである。）接続孔
内のカバレージを積極的に向上させるためにはスパッタ
リングする原子の拡散を接続孔内へより活発に生じさせ
る必要がある。Ｓｉとの反応の move spieces がスパッ
タリングする金属原子であれば接続孔の金属は流動し易
くなる。
る主な原子（move spieces）が金属である場合を示す。
（Ｔｉの場合は move speicesがＳｉである。）接続孔
内のカバレージを積極的に向上させるためにはスパッタ
リングする原子の拡散を接続孔内へより活発に生じさせ
る必要がある。Ｓｉとの反応の move spieces がスパッ
タリングする金属原子であれば接続孔の金属は流動し易
くなる。
【００７３】その例として反応の move spieces が金属
である物質は，Ｃｏ，Ｎｉ，Ｐｄ等の遷移金属のシリサ
イドが考えられる。
である物質は，Ｃｏ，Ｎｉ，Ｐｄ等の遷移金属のシリサ
イドが考えられる。
【００７４】Ｃｏを例とした工程を以下に説明する。
【００７５】本実施例は、まず第１実施例で示した
（１）〜（４）までの工程を経て図７（ａ）に示す様に
シリコン基板１上に層間絶縁膜７ａおよび接続孔１５を
形成する。
（１）〜（４）までの工程を経て図７（ａ）に示す様に
シリコン基板１上に層間絶縁膜７ａおよび接続孔１５を
形成する。
【００７６】（５）図７（ｂ）に示す様に接続孔１５の
底部及び側壁部を含む、シリコン基板１の全面にＣｏ１
６を形成する。この時シリコン基板１の温度を６００℃
程度まで加熱する。 Ｃｏスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，温度 ６００℃， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ 図７（ｂ）に示す様に接続孔１５の底部にＣｏシリサイ
ドＣｏＳｉ2１７が形成される。またＣｏは接続孔１５
の側壁部にもオーバーハング形状にはならず、カバレー
ジ良く形成される。
底部及び側壁部を含む、シリコン基板１の全面にＣｏ１
６を形成する。この時シリコン基板１の温度を６００℃
程度まで加熱する。 Ｃｏスパッタ条件例 Ａｒ＝４０ｓｃｃｍ，圧力 ０．０４Ｐａ， ＲＦバイアス ５０Ｗ，温度 ６００℃， スパッタパワー １ＫＷ，膜厚 ３０ｎｍ 図７（ｂ）に示す様に接続孔１５の底部にＣｏシリサイ
ドＣｏＳｉ2１７が形成される。またＣｏは接続孔１５
の側壁部にもオーバーハング形状にはならず、カバレー
ジ良く形成される。
【００７７】（６）接続孔１５の底部及び側壁部を含
む、シリコン基板１の全面にＡｌを高温スパッタで形成
する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， 温度 ５００℃，スパッタパワーＤＣ １ＫＷ， 膜厚５００ｎｍ この時、接続孔１５内に均一にＣｏが堆積しているため
に、ＡｌはＣｏと反応しながら接続孔１５の底部から上
方へ均一に埋め込んで行く。従って接続孔１５の完全平
坦化を可能となる。
む、シリコン基板１の全面にＡｌを高温スパッタで形成
する。 Ａｌスパッタ条件例 Ａｒ流量 ４０ｓｃｃｍ，圧力 ０．０４Ｐａ， 温度 ５００℃，スパッタパワーＤＣ １ＫＷ， 膜厚５００ｎｍ この時、接続孔１５内に均一にＣｏが堆積しているため
に、ＡｌはＣｏと反応しながら接続孔１５の底部から上
方へ均一に埋め込んで行く。従って接続孔１５の完全平
坦化を可能となる。
【００７８】次にレジストパターニングを行い、次いで
メタル配線膜のドライエッチを行い図７（ｃ）に示す様
にＡｌ配線１２を作りトランジスタを形成する。条件例
は、ＲＦ印加型ＥＣＲエッチャーを使用、ガス流量 Ｂ
Ｃｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー
１０００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
メタル配線膜のドライエッチを行い図７（ｃ）に示す様
にＡｌ配線１２を作りトランジスタを形成する。条件例
は、ＲＦ印加型ＥＣＲエッチャーを使用、ガス流量 Ｂ
Ｃｌ3／Ｃｌ2＝６０／９０ｓｃｃｍ，マイクロ波パワー
１０００Ｗ，ＲＦパワー ５０Ｗ，圧力 ２１．３Ｐａ 上記工程を経て本実施例によるＭＯＳトランジスタが製
造される。
【００７９】尚、本発明は、本実施例に限定するもので
はなく、本目的が達成できれば他の物質、方法を用いて
も良い。
はなく、本目的が達成できれば他の物質、方法を用いて
も良い。
【００８０】例えば、Ａｌの替りにＡｌ合金、もしくは
Ａｌ以外のＣｕ，Ａｇ，Ｗ，Ｍｏ等の金属、Ａｌとの反
応物質であるＴｉの替りに、Ｗ，Ｍｏ等の高融点金属，
貴金属、遷移金属、半導体物質を用いても良い。
Ａｌ以外のＣｕ，Ａｇ，Ｗ，Ｍｏ等の金属、Ａｌとの反
応物質であるＴｉの替りに、Ｗ，Ｍｏ等の高融点金属，
貴金属、遷移金属、半導体物質を用いても良い。
【００８１】
【発明の効果】以上説明した様に、本発明によれば、Ｔ
ｉ等の金属を接続孔の底部の下地シリコン基板と反応さ
せながら堆積させるので、Ｔｉ等の拡散が活発に起こり
接続孔内のカバレージを改善することが出来、しかもフ
ィールド酸化膜のエッジ部の接合リークの問題点を解決
することが出来る。
ｉ等の金属を接続孔の底部の下地シリコン基板と反応さ
せながら堆積させるので、Ｔｉ等の拡散が活発に起こり
接続孔内のカバレージを改善することが出来、しかもフ
ィールド酸化膜のエッジ部の接合リークの問題点を解決
することが出来る。
【００８２】また高温Ａｌを埋め込むために必要な下地
物質（Ｔｉ等）が接続孔内に均一に形成されるために、
埋め込む高温Ａｌを均一に形成されるために、埋め込む
高温Ａｌを均一に埋め込むことが出来る。
物質（Ｔｉ等）が接続孔内に均一に形成されるために、
埋め込む高温Ａｌを均一に形成されるために、埋め込む
高温Ａｌを均一に埋め込むことが出来る。
【００８３】また接続孔内に安定した厚さのＴｉ等を堆
積することが出来るので、接続孔内のみにＴｉ等のシリ
サイドを安定して形成することが出来る。
積することが出来るので、接続孔内のみにＴｉ等のシリ
サイドを安定して形成することが出来る。
【００８４】またＡｌとの接続部のＳＩＴＯＸ−シリサ
イド（例えばＴｉＳｉ2）は酸化物がＡｌに対してバリ
ア性を有し、バリアメタルとして働きしかも、低抵抗な
シート抵抗を維持することが出来る。
イド（例えばＴｉＳｉ2）は酸化物がＡｌに対してバリ
ア性を有し、バリアメタルとして働きしかも、低抵抗な
シート抵抗を維持することが出来る。
【図面の簡単な説明】
【図１】第１実施例を示すＭＯＳトランジスタ製造前半
工程断面図である。
工程断面図である。
【図２】第１実施例を示すＭＯＳトランジスタ製造中半
工程断面図である。
工程断面図である。
【図３】第１実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。
工程断面図である。
【図４】第２実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。
工程断面図である。
【図５】第３実施例を示すＭＯＳトランジスタ製造後半
工程断面図（その１）である。
工程断面図（その１）である。
【図６】第３実施例を示すＭＯＳトランジスタ製造後半
工程断面図（その２）である。
工程断面図（その２）である。
【図７】第４実施例を示すＭＯＳトランジスタ製造後半
工程断面図である。
工程断面図である。
【図８】本発明による埋め込み効果のメカニズムを説明
する断面図である。
する断面図である。
【図９】従来例を示すＭＯＳトランジスタ製造前半工程
断面図である。
断面図である。
【図１０】従来例を示すＭＯＳトランジスタ製造後半工
程断面図である。
程断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート電極 ４ ゲート酸化膜 ５ ＬＤＤ拡散領域 ６ イオン注入（Ａｓ ｏｒ ＢＦ2 ） ７ 層間膜 ８ 拡散層 ９ 酸化膜 １０，１３ Ｔｉ １１，２１ ＳＩＴＯＸ−ＴｉＳｉ2 １２ Ａｌ配線 １４，１４ａ シリコン窒化膜（ＳｉＮ） １５ 接続孔 １６ Ｃｏ １７ ＣｏＳｉ2 １８ サイドウォール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (5)
- 【請求項１】 シリコン基板の上方全面に形成された層
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、前記接続孔にシリサイドを形成するための金属を、
前記シリコン基板と前記シリサイドを形成するための金
属とが反応する温度で堆積する工程を含むことを特徴と
する接続孔埋め込み形成方法。 - 【請求項２】 前記シリサイドを形成するための金属が
遷移金属であることを特徴とする請求項１に記載の接続
孔埋め込み形成方法。 - 【請求項３】 前記遷移金属がコバルトであることを特
徴とする請求項２に記載の接続孔埋め込み形成方法。 - 【請求項４】 シリコン基板の上方全面に形成された層
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、前記接続孔にシリサイドを形成するための金属を、
前記シリコン基板と前記シリサイドを形成するための金
属とが反応する温度で堆積する工程と、 前記シリコン基板と反応していない金属を除去する工程
と、 前記金属とシリコン基板との反応物質を安定化させるた
めに高温熱処理を行う工程と、 前記接続孔内に前記シリサイドを形成するための金属
を、前記シリコン基板と、前記シリサイドを形成するた
めの金属とが反応する温度で堆積する工程を含むことを
特徴とする接続孔埋め込み形成方法。 - 【請求項５】 シリコン基板の上方全面に形成された層
間絶縁膜をパターニングして形成した接続孔に配線材料
を埋め込む、接続孔埋め込み形成方法であって、 前記層間絶縁膜をパターニングして接続孔を形成した後
に、該接続孔の底部に薄い酸化膜を形成する工程と、 前記接続孔にシリサイドを形成するための金属を、前記
シリコン基板と前記シリサイドを形成するための金属と
が反応する温度で堆積する工程を含むことを特徴とする
接続孔埋め込み形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13698892A JP3208599B2 (ja) | 1992-05-28 | 1992-05-28 | 接続孔埋め込み形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13698892A JP3208599B2 (ja) | 1992-05-28 | 1992-05-28 | 接続孔埋め込み形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335330A JPH05335330A (ja) | 1993-12-17 |
| JP3208599B2 true JP3208599B2 (ja) | 2001-09-17 |
Family
ID=15188160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13698892A Expired - Fee Related JP3208599B2 (ja) | 1992-05-28 | 1992-05-28 | 接続孔埋め込み形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3208599B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2344927C2 (ru) * | 2004-12-04 | 2009-01-27 | Смс Демаг Аг | Устройство для зажимания ножа ножниц для поперечного разделения лент |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| RU217094U1 (ru) * | 2022-12-18 | 2023-03-16 | Владимир Васильевич Галайко | Нож гильотинных ножниц |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297415B2 (ja) * | 2000-02-09 | 2002-07-02 | 株式会社半導体先端テクノロジーズ | 半導体装置の製造方法 |
| JP4780818B2 (ja) * | 2000-03-03 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007116186A (ja) * | 2006-12-04 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2020021870A (ja) * | 2018-08-02 | 2020-02-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
1992
- 1992-05-28 JP JP13698892A patent/JP3208599B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| RU2344927C2 (ru) * | 2004-12-04 | 2009-01-27 | Смс Демаг Аг | Устройство для зажимания ножа ножниц для поперечного разделения лент |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US12336263B2 (en) | 2011-11-23 | 2025-06-17 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12034078B2 (en) | 2016-11-18 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12477776B2 (en) | 2016-11-18 | 2025-11-18 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| RU217094U1 (ru) * | 2022-12-18 | 2023-03-16 | Владимир Васильевич Галайко | Нож гильотинных ножниц |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05335330A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970370A (en) | Manufacturing capping layer for the fabrication of cobalt salicide structures | |
| JP4866549B2 (ja) | 低減された界面粗さ（界面ラフネス）を有するニッケルシリサイド | |
| US6825113B2 (en) | Asymmetric, double-sided self-aligned silicide and method of forming the same | |
| US5652180A (en) | Method of manufacturing semiconductor device with contact structure | |
| US5739064A (en) | Second implanted matrix for agglomeration control and thermal stability | |
| US6740587B2 (en) | Semiconductor device having a metal silicide layer and method for manufacturing the same | |
| JPH05102078A (ja) | シリコン基板上に２つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法 | |
| JP3469595B2 (ja) | 半導体装置におけるシリサイドプラグの形成方法 | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| US6951786B2 (en) | Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon | |
| US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| US5286678A (en) | Single step salicidation process | |
| US6241859B1 (en) | Method of forming a self-aligned refractory metal silicide layer | |
| US6022798A (en) | Method of forming an interconnect using thin films of Ti and TiN | |
| JPH11243201A (ja) | 浅い接合を有するトランジスタ電極をシリサイド化するための窒化物オーバーハング構造体 | |
| US6291890B1 (en) | Semiconductor device having a silicide structure | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| KR100268965B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0661359A (ja) | 半導体装置の配線接続部及びその形成方法 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JP3451634B2 (ja) | 金属材料堆積方法 | |
| US5924010A (en) | Method for simultaneously fabricating salicide and self-aligned barrier | |
| JPH06151356A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3297776B2 (ja) | 配線の接続構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |