JP3237523B2 - 横型電界効果トランジスタ及びその設計方法 - Google Patents
横型電界効果トランジスタ及びその設計方法Info
- Publication number
- JP3237523B2 JP3237523B2 JP16255896A JP16255896A JP3237523B2 JP 3237523 B2 JP3237523 B2 JP 3237523B2 JP 16255896 A JP16255896 A JP 16255896A JP 16255896 A JP16255896 A JP 16255896A JP 3237523 B2 JP3237523 B2 JP 3237523B2
- Authority
- JP
- Japan
- Prior art keywords
- side length
- resistance
- wiring portion
- active
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は横型電界効果トラン
ジスタ及びその設計方法に関し、特に限定された領域内
で配線部の抵抗を含むトータルオン抵抗を最小にした横
型電界効果トランジスタ及びその設計方法に関する。
ジスタ及びその設計方法に関し、特に限定された領域内
で配線部の抵抗を含むトータルオン抵抗を最小にした横
型電界効果トランジスタ及びその設計方法に関する。
【０００２】
【従来の技術】従来の横型電界効果トランジスタは、図
３に示すように半導体基板１に、半導体基板１の表面か
らみて（断面は図示せず）矩形パターンの能動部２と、
この両側に隣接して並列配置された矩形パターンでアル
ミニウムのドレイン配線部３及びソース配線部４と、ド
レイン配線部３及びソース配線部４の下層で、能動部２
の両側に隣接して並列配置されたゲート配線部５とを有
し、ドレイン配線部３及びソース配線部４の一端にドレ
イン引出しパッド３ａ及びソース引出しパッド４ａを含
んでいる。能動部２は櫛歯状パターンのドレイン部２ｄ
とソース部２ｓがゲート部２ｇを介して歯合配置され、
ドレイン部２ｄはドレイン配線部３と、ソース部２ｓは
ソース配線部４と、ゲート部２ｇはゲート配線部５と電
気的に接続されている。ドレイン配線部３及びソース配
線部４の幅Ｗは、横型電界効果トランジスタに流す電流
値によりアルミニウムのマイグレイション，アルミニウ
ムの溶断電流を考慮して決定されていた。
３に示すように半導体基板１に、半導体基板１の表面か
らみて（断面は図示せず）矩形パターンの能動部２と、
この両側に隣接して並列配置された矩形パターンでアル
ミニウムのドレイン配線部３及びソース配線部４と、ド
レイン配線部３及びソース配線部４の下層で、能動部２
の両側に隣接して並列配置されたゲート配線部５とを有
し、ドレイン配線部３及びソース配線部４の一端にドレ
イン引出しパッド３ａ及びソース引出しパッド４ａを含
んでいる。能動部２は櫛歯状パターンのドレイン部２ｄ
とソース部２ｓがゲート部２ｇを介して歯合配置され、
ドレイン部２ｄはドレイン配線部３と、ソース部２ｓは
ソース配線部４と、ゲート部２ｇはゲート配線部５と電
気的に接続されている。ドレイン配線部３及びソース配
線部４の幅Ｗは、横型電界効果トランジスタに流す電流
値によりアルミニウムのマイグレイション，アルミニウ
ムの溶断電流を考慮して決定されていた。
【０００３】
【発明が解決しようとする課題】ところで、横型電界効
果トランジスタが低オン抵抗化するほど能動部２のオン
抵抗とドレイン配線部３及びソース配線部４の抵抗との
トータルオン抵抗に占めるドレイン配線部３及びソース
配線部の抵抗が無視できなくなり、従来のようにドレイ
ン配線部３及びソース配線部４の幅をアルミニウムの溶
断電流やマイグレーションからの制約を考慮して決定し
ているだけでは、限られた領域内でのトータルオン抵抗
が大きくなるかトータルオン抵抗を低く抑えようとする
と領域面積を大きくしなければならないという問題があ
る。本発明は上記問題点に鑑みてなされたものであり、
ドレイン配線部及びソース配線部の幅と能動部の幅の比
を最適化することにより限られた領域内でトータルオン
抵抗を最小にすることを目的とする。
果トランジスタが低オン抵抗化するほど能動部２のオン
抵抗とドレイン配線部３及びソース配線部４の抵抗との
トータルオン抵抗に占めるドレイン配線部３及びソース
配線部の抵抗が無視できなくなり、従来のようにドレイ
ン配線部３及びソース配線部４の幅をアルミニウムの溶
断電流やマイグレーションからの制約を考慮して決定し
ているだけでは、限られた領域内でのトータルオン抵抗
が大きくなるかトータルオン抵抗を低く抑えようとする
と領域面積を大きくしなければならないという問題があ
る。本発明は上記問題点に鑑みてなされたものであり、
ドレイン配線部及びソース配線部の幅と能動部の幅の比
を最適化することにより限られた領域内でトータルオン
抵抗を最小にすることを目的とする。
【０００４】
【課題を解決するための手段】本発明の横型電界効果ト
ランジスタは、半導体基板内に設けた一辺長ａ，他辺長
ｂ1の四辺形能動部と、この能動部に隣接して並列配置
された一辺長ａ，他辺長ｂ2の四辺形配線部とを有し、
これらにより一辺長ａ，他辺長ｂの四辺形領域を形成
し、能動部のオン抵抗の単位面積換算値をＡｒ、配線部
のシート抵抗をρとしたとき、配線部の他辺長ｂ2 に対
する能動部の他辺長ｂ1の割合を２Ａｒ／（ａ2 ・ρ）
の平方根の値として他辺長ｂをｂ1，ｂ2で分割したもの
で構成されている。本構成によれば、配線部の他辺長ｂ
2に対する能動部の他辺長ｂ1 の割合を２Ａｒ／（ａ2・
ρ）の平方根の値としているので、横型電界効果トラン
ジスタのトータルオン抵抗を制限された四辺形領域内で
最小にできる。上記配線部がアルミニウムの場合に、上
記手段を適用すれば、トータルオン抵抗に占める配線部
抵抗が無視できないので、効果が大きい。上記におい
て、配線部は能動部の両側に配置されたドレイン配線部
とソース配線部とであっても、能動部の片側に配置され
たドレイン配線部又はソース配線部であっても、配線部
の他辺長ｂ2 に対する能動部の他辺長ｂ1の割合を２Ａ
ｒ／（ａ2・ρ）の平方根の値とすれば、トランジスタ
のトータルオン抵抗を制限された四辺形領域内で最小に
できる。本発明の横型電界効果トランジスタの設計方法
は、半導体基板内に設けた一辺長ａ、他辺長ｂの制限さ
れた四辺形領域に、一辺長ａ，他辺長ｂ1 の四辺形能動
部と、この能動部に隣接して並列配置された一辺長ａ，
他辺長ｂ2 の四辺形配線部とを有し、能動部のオン抵抗
の単位面積換算値をＡｒ、配線部のシート抵抗をρとし
たとき、配線部の他辺長ｂ2 に対する能動部の他辺長ｂ
1 の割合ｋをｋ＝２Ａｒ／（ａ 2 ・ρ）の平方根の式か
ら求めることにより、配線部の抵抗を含むトータルオン
抵抗Ｒonを最小とする他辺長ｂ1および他辺長ｂ2を設計
する横型電界効果トランジスタの設計方法であって、配
線部の他辺長ｂ2 をｘ、能動部の他辺長ｂ1をｋ・ｘと
して、配線部の抵抗がρ・ａ／（２ｘ）、能動部のオン
抵抗がＡｒ／（ａ・ｋ・ｘ）で表され、トータルオン抵
抗の計算式が配線部の抵抗と能動部のオン抵抗との加算
式で表され、この加算式で表されたトータルオン抵抗 の
計算式をｋにて微分し∂Ｒon／∂ｋ＝０となるｋを求め
ることにより、ｋ＝２Ａｒ／（ａ 2 ・ρ）の平方根の式
を導く構成である。上記構成によれば、配線部の他辺長
ｂ2 に対する能動部の他辺長ｂ1 の割合を２Ａｒ／（ａ
2 ・ρ）の平方根の値に導くようにすることにより、制
限された四辺形領域内で、配線部の抵抗を含むトータル
オン抵抗を最小にできるトランジスタを設計できる。
ランジスタは、半導体基板内に設けた一辺長ａ，他辺長
ｂ1の四辺形能動部と、この能動部に隣接して並列配置
された一辺長ａ，他辺長ｂ2の四辺形配線部とを有し、
これらにより一辺長ａ，他辺長ｂの四辺形領域を形成
し、能動部のオン抵抗の単位面積換算値をＡｒ、配線部
のシート抵抗をρとしたとき、配線部の他辺長ｂ2 に対
する能動部の他辺長ｂ1の割合を２Ａｒ／（ａ2 ・ρ）
の平方根の値として他辺長ｂをｂ1，ｂ2で分割したもの
で構成されている。本構成によれば、配線部の他辺長ｂ
2に対する能動部の他辺長ｂ1 の割合を２Ａｒ／（ａ2・
ρ）の平方根の値としているので、横型電界効果トラン
ジスタのトータルオン抵抗を制限された四辺形領域内で
最小にできる。上記配線部がアルミニウムの場合に、上
記手段を適用すれば、トータルオン抵抗に占める配線部
抵抗が無視できないので、効果が大きい。上記におい
て、配線部は能動部の両側に配置されたドレイン配線部
とソース配線部とであっても、能動部の片側に配置され
たドレイン配線部又はソース配線部であっても、配線部
の他辺長ｂ2 に対する能動部の他辺長ｂ1の割合を２Ａ
ｒ／（ａ2・ρ）の平方根の値とすれば、トランジスタ
のトータルオン抵抗を制限された四辺形領域内で最小に
できる。本発明の横型電界効果トランジスタの設計方法
は、半導体基板内に設けた一辺長ａ、他辺長ｂの制限さ
れた四辺形領域に、一辺長ａ，他辺長ｂ1 の四辺形能動
部と、この能動部に隣接して並列配置された一辺長ａ，
他辺長ｂ2 の四辺形配線部とを有し、能動部のオン抵抗
の単位面積換算値をＡｒ、配線部のシート抵抗をρとし
たとき、配線部の他辺長ｂ2 に対する能動部の他辺長ｂ
1 の割合ｋをｋ＝２Ａｒ／（ａ 2 ・ρ）の平方根の式か
ら求めることにより、配線部の抵抗を含むトータルオン
抵抗Ｒonを最小とする他辺長ｂ1および他辺長ｂ2を設計
する横型電界効果トランジスタの設計方法であって、配
線部の他辺長ｂ2 をｘ、能動部の他辺長ｂ1をｋ・ｘと
して、配線部の抵抗がρ・ａ／（２ｘ）、能動部のオン
抵抗がＡｒ／（ａ・ｋ・ｘ）で表され、トータルオン抵
抗の計算式が配線部の抵抗と能動部のオン抵抗との加算
式で表され、この加算式で表されたトータルオン抵抗 の
計算式をｋにて微分し∂Ｒon／∂ｋ＝０となるｋを求め
ることにより、ｋ＝２Ａｒ／（ａ 2 ・ρ）の平方根の式
を導く構成である。上記構成によれば、配線部の他辺長
ｂ2 に対する能動部の他辺長ｂ1 の割合を２Ａｒ／（ａ
2 ・ρ）の平方根の値に導くようにすることにより、制
限された四辺形領域内で、配線部の抵抗を含むトータル
オン抵抗を最小にできるトランジスタを設計できる。
【０００５】
【実施の形態】以下、本発明の実施例について、図１を
参照して説明する。図に示す横型電界効果トランジスタ
は、半導体基板１１に一辺の長さ（以降、単に長さと記
す）ａ，他辺の長さ（以降、幅と記す）ｂ1 の矩形パタ
ーンの能動部１２と、その両側に隣接して並列配置され
た一辺の長さ（以降、単に長さと記す）ａ，他辺の長さ
（以降、幅と記す）ｂ2 の矩形パターンでアルミニウム
のドレイン配線部１３及びソース配線部１４と、ドレイ
ン配線部１３及びソース配線部１４の下層で、能動部１
２の両側に隣接して並列配置されたゲート配線部（図示
せず）とを有し、ドレイン配線部１３及びソース配線部
１４の一端にドレイン引出しパッド１３ａ及びソース引
出しパッド１４ａを含んでいる。能動部１２は図３と同
様な櫛歯状パターンのドレイン部（図示せず）とソース
部（図示せず）がゲート部（図示せず）を介して歯合配
置され、ドレイン部はドレイン配線部１３と、ソース部
はソース配線部１４と、ゲート部はゲート配線部と電気
的に接続されている。上記のトランジスタは能動部１２
とドレイン配線部１３及びソース配線部１４とで一辺の
長さ（以降、単に長さと記す）ａ（固定定数），他辺の
長さ（以降、幅と記す）ｂ（固定定数）の制限された矩
形領域Ａを形成している。上記において、ｂ2 ＝ｘ，ｂ
1 ＝ｋ・ｘとするとｂ＝２ｂ2 ＋ｂ1 ＝２ｘ＋ｋ・ｘで
あり、ドレイン配線部１３及びソース配線部１４の幅ｘ
は ｘ＝ｂ／（２＋ｋ） …（１） 能動部１２の幅ｋ・ｘは ｋ・ｘ＝ｋ・ｂ／（２＋ｋ） …（２） で表される。
参照して説明する。図に示す横型電界効果トランジスタ
は、半導体基板１１に一辺の長さ（以降、単に長さと記
す）ａ，他辺の長さ（以降、幅と記す）ｂ1 の矩形パタ
ーンの能動部１２と、その両側に隣接して並列配置され
た一辺の長さ（以降、単に長さと記す）ａ，他辺の長さ
（以降、幅と記す）ｂ2 の矩形パターンでアルミニウム
のドレイン配線部１３及びソース配線部１４と、ドレイ
ン配線部１３及びソース配線部１４の下層で、能動部１
２の両側に隣接して並列配置されたゲート配線部（図示
せず）とを有し、ドレイン配線部１３及びソース配線部
１４の一端にドレイン引出しパッド１３ａ及びソース引
出しパッド１４ａを含んでいる。能動部１２は図３と同
様な櫛歯状パターンのドレイン部（図示せず）とソース
部（図示せず）がゲート部（図示せず）を介して歯合配
置され、ドレイン部はドレイン配線部１３と、ソース部
はソース配線部１４と、ゲート部はゲート配線部と電気
的に接続されている。上記のトランジスタは能動部１２
とドレイン配線部１３及びソース配線部１４とで一辺の
長さ（以降、単に長さと記す）ａ（固定定数），他辺の
長さ（以降、幅と記す）ｂ（固定定数）の制限された矩
形領域Ａを形成している。上記において、ｂ2 ＝ｘ，ｂ
1 ＝ｋ・ｘとするとｂ＝２ｂ2 ＋ｂ1 ＝２ｘ＋ｋ・ｘで
あり、ドレイン配線部１３及びソース配線部１４の幅ｘ
は ｘ＝ｂ／（２＋ｋ） …（１） 能動部１２の幅ｋ・ｘは ｋ・ｘ＝ｋ・ｂ／（２＋ｋ） …（２） で表される。
【０００６】図１のトランジスタは、固定定数である幅
ｂが与えられた場合、上記のｋを以下の設計方法で決定
することによりドレイン配線部１３及びソース配線部１
４の幅ｘを（１）式より、能動部１２の幅ｋ・ｘを
（２）式より決定している。ここで、Ｒｔは能動部１２
の等価抵抗、Ｒｄはドレイン配線部１３の等価抵抗、Ｒ
ｓはソース配線部１４の等価抵抗、ρはアルミニウムの
シート抵抗、Ａｒは能動部１２のオン抵抗の単位面積換
算値とする。トランジスタのトータルオン抵抗Ｒonは次
式で表される。 Ｒon＝Ｒｄ＋Ｒｔ＋Ｒｓ ＝ρ・ａ／（２ｘ）＋Ａｒ／（ａ・ｋ・ｘ）＋ρ・ａ／（２ｘ） …（３） ここで（３）式に（１）を代入すると、 Ｒon＝（ρ・ａ＋Ａｒ／（ａ・ｋ））・（２＋ｋ）／ｂ …（４） （４）式をｋにて微分すると ∂Ｒon／∂ｋ＝ρ・ａ／ｂ−２Ａｒ／（ａ・ｂ・ｋ2 ） …（５） （５）式より∂Ｒon／∂ｋ＝０となるｋを求めると ｋ＝２Ａｒ／（ａ2 ・ρ）の平方根 …（６） となり、 ドレイン配線部１３及びソース配線部１４の幅：トラン
ジスタ能動部１２の幅＝１：２Ａｒ／（ａ2 ・ρ）の平
方根 とすることで長さａ，幅ｂで制限された矩形領域Ａ内で
横型電界効果トランジスタを形成する場合、ドレイン配
線部１３及びソース配線部１４の配線部抵抗を含むトー
タルオン抵抗Ｒonを最小にすることができる。
ｂが与えられた場合、上記のｋを以下の設計方法で決定
することによりドレイン配線部１３及びソース配線部１
４の幅ｘを（１）式より、能動部１２の幅ｋ・ｘを
（２）式より決定している。ここで、Ｒｔは能動部１２
の等価抵抗、Ｒｄはドレイン配線部１３の等価抵抗、Ｒ
ｓはソース配線部１４の等価抵抗、ρはアルミニウムの
シート抵抗、Ａｒは能動部１２のオン抵抗の単位面積換
算値とする。トランジスタのトータルオン抵抗Ｒonは次
式で表される。 Ｒon＝Ｒｄ＋Ｒｔ＋Ｒｓ ＝ρ・ａ／（２ｘ）＋Ａｒ／（ａ・ｋ・ｘ）＋ρ・ａ／（２ｘ） …（３） ここで（３）式に（１）を代入すると、 Ｒon＝（ρ・ａ＋Ａｒ／（ａ・ｋ））・（２＋ｋ）／ｂ …（４） （４）式をｋにて微分すると ∂Ｒon／∂ｋ＝ρ・ａ／ｂ−２Ａｒ／（ａ・ｂ・ｋ2 ） …（５） （５）式より∂Ｒon／∂ｋ＝０となるｋを求めると ｋ＝２Ａｒ／（ａ2 ・ρ）の平方根 …（６） となり、 ドレイン配線部１３及びソース配線部１４の幅：トラン
ジスタ能動部１２の幅＝１：２Ａｒ／（ａ2 ・ρ）の平
方根 とすることで長さａ，幅ｂで制限された矩形領域Ａ内で
横型電界効果トランジスタを形成する場合、ドレイン配
線部１３及びソース配線部１４の配線部抵抗を含むトー
タルオン抵抗Ｒonを最小にすることができる。
【０００７】次に、本発明の他の実施例について、図２
を参照して説明する。図２の実施例は、能動部１２のド
レインを直接内部回路に接続する場合とか、２つのトラ
ンジスタのドレイン配線部を共通接続する場合に用いら
れる。図１とはドレイン配線部がない点で異なり、同一
部分には同一符号を付してその説明を省略する。このト
ランジスタは、能動部１２と、その片側に隣接して並列
配置されたソース配線部１４とで一辺の長さ（以降、単
に長さと記す）ａ（固定定数），他辺の長さ（以降、幅
と記す）ｂ’（固定定数）の制限された矩形領域Ａ’を
形成している。上記において、ｂ’＝ｂ2 ＋ｂ1 ＝ｘ＋
ｋ・ｘであり、ソース配線部１４の幅ｘは ｘ＝ｂ’／（１＋ｋ） …（７） 能動部の幅ｋ・ｘは ｋ・ｘ＝ｋ・ｂ’／（１＋ｋ） …（８） で表される。
を参照して説明する。図２の実施例は、能動部１２のド
レインを直接内部回路に接続する場合とか、２つのトラ
ンジスタのドレイン配線部を共通接続する場合に用いら
れる。図１とはドレイン配線部がない点で異なり、同一
部分には同一符号を付してその説明を省略する。このト
ランジスタは、能動部１２と、その片側に隣接して並列
配置されたソース配線部１４とで一辺の長さ（以降、単
に長さと記す）ａ（固定定数），他辺の長さ（以降、幅
と記す）ｂ’（固定定数）の制限された矩形領域Ａ’を
形成している。上記において、ｂ’＝ｂ2 ＋ｂ1 ＝ｘ＋
ｋ・ｘであり、ソース配線部１４の幅ｘは ｘ＝ｂ’／（１＋ｋ） …（７） 能動部の幅ｋ・ｘは ｋ・ｘ＝ｋ・ｂ’／（１＋ｋ） …（８） で表される。
【０００８】本発明のトランジスタは、固定定数である
幅ｂ’が与えられた場合、上記のｋを以下の設計方法で
決定することによりソース配線部１４の幅ｘを（７）式
より、能動部１２の幅ｋ・ｘを（８）式より決定してい
る。ここで、Ｒｔは能動部１２の等価抵抗、Ｒｓはソー
ス配線部１４の等価抵抗、ρはアルミのシート抵抗、Ａ
ｒは能動部１２のオン抵抗の単位面積換算値とする。ト
ランジスタのトータルオン抵抗Ｒon’は次式で表され
る。 Ｒon’＝Ｒｔ＋Ｒｓ ＝Ａｒ／（ａ・ｋ・ｘ）＋ρ・ａ／（２ｘ） …（９） ここで（９）式に（７）を代入すると、 Ｒon＝（ρ・ａ／２＋Ａｒ／（ａ・ｋ））・（１＋ｋ）／ｂ’ …（１０） （１０）式をｋにて微分すると ∂Ｒon／∂ｋ＝ρ・ａ／（２ｂ’）−Ａｒ／（ａ・ｂ’・ｋ2 ）…（１１） （１１）式より∂Ｒon／∂ｋ＝０となるｋを求めると ｋ＝（２Ａｒ／（ａ2 ・ρ））の平方根 …（１２） と、（６）と同一となり、 ソース配線部１４の幅：能動部１２の幅＝１：（２Ａｒ
／（ａ2 ・ρ））の平方根 とすることで寸法ａ，ｂ’で制限された矩形領域Ａ’内
で横型電界効果トランジスタを形成する場合、ソース配
線部１４の配線部抵抗を含むトータルオン抵抗Ｒonを最
小にすることができる。尚、図２ではドレイン配線部が
無い場合について説明したが、ソース配線部が無い場合
についても同様であり、説明を省略する。また、実施例
１，２において、能動部，配線部を矩形パターンで説明
したが、これに限定されることなく、他の四辺形であっ
てもよい。また、上記の設計方法により求めた配線幅
は、最終的にはアルミニウムのマイグレーションや溶断
電流からの制約も考慮して決定しなければならないこと
はもちろんである。
幅ｂ’が与えられた場合、上記のｋを以下の設計方法で
決定することによりソース配線部１４の幅ｘを（７）式
より、能動部１２の幅ｋ・ｘを（８）式より決定してい
る。ここで、Ｒｔは能動部１２の等価抵抗、Ｒｓはソー
ス配線部１４の等価抵抗、ρはアルミのシート抵抗、Ａ
ｒは能動部１２のオン抵抗の単位面積換算値とする。ト
ランジスタのトータルオン抵抗Ｒon’は次式で表され
る。 Ｒon’＝Ｒｔ＋Ｒｓ ＝Ａｒ／（ａ・ｋ・ｘ）＋ρ・ａ／（２ｘ） …（９） ここで（９）式に（７）を代入すると、 Ｒon＝（ρ・ａ／２＋Ａｒ／（ａ・ｋ））・（１＋ｋ）／ｂ’ …（１０） （１０）式をｋにて微分すると ∂Ｒon／∂ｋ＝ρ・ａ／（２ｂ’）−Ａｒ／（ａ・ｂ’・ｋ2 ）…（１１） （１１）式より∂Ｒon／∂ｋ＝０となるｋを求めると ｋ＝（２Ａｒ／（ａ2 ・ρ））の平方根 …（１２） と、（６）と同一となり、 ソース配線部１４の幅：能動部１２の幅＝１：（２Ａｒ
／（ａ2 ・ρ））の平方根 とすることで寸法ａ，ｂ’で制限された矩形領域Ａ’内
で横型電界効果トランジスタを形成する場合、ソース配
線部１４の配線部抵抗を含むトータルオン抵抗Ｒonを最
小にすることができる。尚、図２ではドレイン配線部が
無い場合について説明したが、ソース配線部が無い場合
についても同様であり、説明を省略する。また、実施例
１，２において、能動部，配線部を矩形パターンで説明
したが、これに限定されることなく、他の四辺形であっ
てもよい。また、上記の設計方法により求めた配線幅
は、最終的にはアルミニウムのマイグレーションや溶断
電流からの制約も考慮して決定しなければならないこと
はもちろんである。
【０００９】
【発明の効果】本発明によれば、配線部の幅に対する能
動部の幅の割合を２Ａｒ／（ａ2 ・ρ）の平方根の値と
することで、配線部の抵抗を含む横型電界効果トランジ
スタのトータルオン抵抗を最小にすることができる。
動部の幅の割合を２Ａｒ／（ａ2 ・ρ）の平方根の値と
することで、配線部の抵抗を含む横型電界効果トランジ
スタのトータルオン抵抗を最小にすることができる。
【図１】 本発明の一実施例の要部平面図
【図２】 本発明の他の実施例の要部平面図
【図３】 従来の横型電界効果トランジスタの要部平面
図
図
Ａ，Ａ’ 矩形領域 １１ 半導体基板 １２ 能動部 １３ ドレイン配線部 １４ ソース配線部
Claims (5)
- 【請求項１】半導体基板内に設けた一辺長ａ，他辺長ｂ
1 の四辺形能動部と、この能動部に隣接して並列配置さ
れた一辺長ａ，他辺長ｂ2 の四辺形配線部とを有し、前
記能動部のオン抵抗の単位面積換算値をＡｒ、前記配線
部のシート抵抗をρとしたとき、前記配線部の他辺長ｂ
2 に対する前記能動部の他辺長ｂ1 の割合を２Ａｒ／
（ａ2 ・ρ）の平方根の値とした横型電界効果トランジ
スタ。 - 【請求項２】前記配線部がアルミニウムである請求項１
記載の横型電界効果トランジスタ。 - 【請求項３】前記配線部が前記能動部の両側に配置され
たドレイン配線部とソース配線部とであることを特徴と
する請求項１記載の横型電界効果トランジスタ。 - 【請求項４】前記配線部が前記能動部の片側に配置され
たドレイン配線部又はソース配線部であることを特徴と
する請求項１記載の横型電界効果トランジスタ。 - 【請求項５】半導体基板内に設けた一辺長ａ、他辺長ｂ
の制限された四辺形領域に、一辺長ａ，他辺長ｂ1 の四
辺形能動部と、この能動部に隣接して並列配置された一
辺長ａ，他辺長ｂ2 の四辺形配線部とを有し、前記能動
部のオン抵抗の単位面積換算値をＡｒ、前記配線部のシ
ート抵抗をρとしたとき、前記配線部の他辺長ｂ2 に対
する前記能動部の他辺長ｂ1 の割合ｋをｋ＝２Ａｒ／
（ａ 2 ・ρ）の平方根の式から求めることにより、前記
配線部の抵抗を含むトータルオン抵抗Ｒonを最小とする
前記他辺長ｂ1および他辺長ｂ2を設計する横型電界効果
トランジスタの設計方法であって、 前記配線部の他辺長ｂ2 をｘ、前記能動部の他辺長ｂ1
をｋ・ｘとして、前記配線部の抵抗がρ・ａ／（２
ｘ）、前記能動部のオン抵抗がＡｒ／（ａ・ｋ・ｘ）で
表され、前記トータルオン抵抗の計算式が前記配線部の
抵抗と前記能動部のオン抵抗との加算式で表され、 前記加算式で表されたトータルオン抵抗の 計算式をｋに
て微分し∂Ｒon／∂ｋ＝０となるｋを求めることによ
り、ｋ＝２Ａｒ／（ａ 2 ・ρ）の平方根の式を導く横型
電界効果トランジスタの設計方法
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255896A JP3237523B2 (ja) | 1996-06-24 | 1996-06-24 | 横型電界効果トランジスタ及びその設計方法 |
| US08/881,362 US5869865A (en) | 1996-06-24 | 1997-06-24 | Lateral field effect transistor with minimum total on-resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16255896A JP3237523B2 (ja) | 1996-06-24 | 1996-06-24 | 横型電界効果トランジスタ及びその設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012864A JPH1012864A (ja) | 1998-01-16 |
| JP3237523B2 true JP3237523B2 (ja) | 2001-12-10 |
Family
ID=15756877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16255896A Expired - Fee Related JP3237523B2 (ja) | 1996-06-24 | 1996-06-24 | 横型電界効果トランジスタ及びその設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5869865A (ja) |
| JP (1) | JP3237523B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090027822A1 (en) * | 2007-07-26 | 2009-01-29 | Darwish Mohamed N | Transient blocking unit having a fab-adjustable threshold current |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3346518C1 (de) * | 1983-12-22 | 1989-01-12 | Texas Instruments Deutschland Gmbh, 8050 Freising | Feldeffekttransistor mit isolierter Gate-Elektrode |
-
1996
- 1996-06-24 JP JP16255896A patent/JP3237523B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-24 US US08/881,362 patent/US5869865A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012864A (ja) | 1998-01-16 |
| US5869865A (en) | 1999-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4301462B2 (ja) | 電界効果トランジスタ | |
| JP3237523B2 (ja) | 横型電界効果トランジスタ及びその設計方法 | |
| CN111370474B (zh) | 沟槽栅器件的栅极串联电阻 | |
| JP2997179B2 (ja) | パワーｍｏｓトランジスタ | |
| JP3405508B2 (ja) | 半導体集積回路 | |
| JP2006269835A (ja) | 半導体装置 | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| JPH0513017Y2 (ja) | ||
| JP3070542B2 (ja) | 半導体装置 | |
| US6078095A (en) | Power transistor including a plurality of unit transistors | |
| JP2727910B2 (ja) | 半導体集積回路装置 | |
| JPH0590259A (ja) | 大電流集積回路の配線構造 | |
| JP2004335778A (ja) | 半導体装置 | |
| JPS60136359A (ja) | 半導体集積回路装置 | |
| JPS6313350B2 (ja) | ||
| JPS58116763A (ja) | Ｍｏｓ型ｒｏｍ | |
| JPS62188275A (ja) | 電界効果トランジスタ | |
| JPS6315440A (ja) | 半導体集積回路 | |
| JP2003124332A (ja) | 複合抵抗構造体 | |
| KR100206577B1 (ko) | 반도체 소자의 게이트 버스 라인 구조 | |
| KR0170287B1 (ko) | 버퍼 트랜지스터의 레이아웃방법 | |
| JPH06216383A (ja) | 半導体集積回路装置 | |
| JPH08186255A (ja) | 半導体集積回路 | |
| JPH02105528A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |