JP3249921B2 - 硅素／硅素ゲルマニウム双極子トランジスタ製造方法 - Google Patents
硅素／硅素ゲルマニウム双極子トランジスタ製造方法Info
- Publication number
- JP3249921B2 JP3249921B2 JP26173796A JP26173796A JP3249921B2 JP 3249921 B2 JP3249921 B2 JP 3249921B2 JP 26173796 A JP26173796 A JP 26173796A JP 26173796 A JP26173796 A JP 26173796A JP 3249921 B2 JP3249921 B2 JP 3249921B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- conductive layer
- silicon germanium
- dipole transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 87
- 239000010703 silicon Substances 0.000 title claims description 87
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims description 78
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 73
- 238000000034 method Methods 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 37
- 229910021332 silicide Inorganic materials 0.000 claims description 31
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910008486 TiSix Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 71
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は双極子トランジスタ
を製造する方法に関するもので、特に硅素／硅素ゲルマ
ニウム双極子トランジスタの製造方法に関するものであ
る。
を製造する方法に関するもので、特に硅素／硅素ゲルマ
ニウム双極子トランジスタの製造方法に関するものであ
る。
【０００２】
【従来の技術】従来の双極子トランジスタの製作方法と
しては非活性ベース電極を形成する方法で多結晶硅素を
硅素／硅素ゲルマニウム上に塗布して非活性ベース電極
を形成する方法がある。
しては非活性ベース電極を形成する方法で多結晶硅素を
硅素／硅素ゲルマニウム上に塗布して非活性ベース電極
を形成する方法がある。
【０００３】図１は１９９０年に日本電気株式会社（Ｎ
ＥＣ）がＩＥＤＭに発表した硅素／硅素ゲルマニウムを
ベース膜に使用したＳＳＳＢ（Super Self-aligned Sel
ectively grown Base）トランジスタ断面構造で、上記
の構造の硅素／硅素ゲルマニウム双極子トランジスタを
製造するためには素子隔離をした後、Ｎ-エピ（３）上
に酸化膜（４）、Ｐ+多結晶硅素（５）、絶縁膜（６）
を順次的に蒸着した後、エミッタマスクを使用して上記
の絶縁膜（６）とＰ+多結晶硅素（５）を順次的に蝕刻
する。
ＥＣ）がＩＥＤＭに発表した硅素／硅素ゲルマニウムを
ベース膜に使用したＳＳＳＢ（Super Self-aligned Sel
ectively grown Base）トランジスタ断面構造で、上記
の構造の硅素／硅素ゲルマニウム双極子トランジスタを
製造するためには素子隔離をした後、Ｎ-エピ（３）上
に酸化膜（４）、Ｐ+多結晶硅素（５）、絶縁膜（６）
を順次的に蒸着した後、エミッタマスクを使用して上記
の絶縁膜（６）とＰ+多結晶硅素（５）を順次的に蝕刻
する。
【０００４】以後、エッチバック（etch-back）方法に
よって側壁絶縁膜（７）を形成してから酸化膜（４）を
湿式蝕刻によって横方向に蝕刻する。
よって側壁絶縁膜（７）を形成してから酸化膜（４）を
湿式蝕刻によって横方向に蝕刻する。
【０００５】それから、選択的なエピ成長方法を利用し
てベース膜にて硅素／硅素ゲルマニウム（８）を成長さ
せ、エッチバック方法によって側壁絶縁膜（９）を形成
し、エミッタ電極でＮ+多結晶硅素（１０）を選択的に
成長させて硅素／硅素ゲルマニウムをベース膜に使用し
たＳＳＳＢトランジスタ製作を完了する。
てベース膜にて硅素／硅素ゲルマニウム（８）を成長さ
せ、エッチバック方法によって側壁絶縁膜（９）を形成
し、エミッタ電極でＮ+多結晶硅素（１０）を選択的に
成長させて硅素／硅素ゲルマニウムをベース膜に使用し
たＳＳＳＢトランジスタ製作を完了する。
【０００６】
【発明が解決しようとする課題】上記のような方法によ
って硅素／硅素ゲルマニウム双極子トランジスタを製作
する場合、上記の酸化膜（４）を湿式蝕刻によって蝕刻
するにつれて横方向に蝕刻される蝕刻幅が不均一とな
り、従ってベース−コレクタの間の寄生接合容量が不均
一となる短所があり、選択的なエピ成長方法によって硅
素／硅素ゲルマニウム（８）をベース膜で成長させる場
合、非常に正確に厚さを調節しなければならない問題が
あり、上記の非活性ベース電極でＰ+多結晶硅素（５）
を使用することによって金属性ケイ化物を使用するとき
より抵抗が大きくなる短所がある。
って硅素／硅素ゲルマニウム双極子トランジスタを製作
する場合、上記の酸化膜（４）を湿式蝕刻によって蝕刻
するにつれて横方向に蝕刻される蝕刻幅が不均一とな
り、従ってベース−コレクタの間の寄生接合容量が不均
一となる短所があり、選択的なエピ成長方法によって硅
素／硅素ゲルマニウム（８）をベース膜で成長させる場
合、非常に正確に厚さを調節しなければならない問題が
あり、上記の非活性ベース電極でＰ+多結晶硅素（５）
を使用することによって金属性ケイ化物を使用するとき
より抵抗が大きくなる短所がある。
【０００７】すなわち、従来の方法によって非活性ベー
ス電極を形成するとパターン形成がしやすく、素子の特
性が均一となる長所はあるが非活性ベース電極の抵抗が
大きくなる短所があり、金属性ケイ化物を非活性ベース
電極に使用する場合にも金属性ケイ化物膜と硅素界面が
熱処理によって表面かたまり（agglomeration）が激し
くなり非活性ベース電極の抵抗が不均一となる短所があ
って集積回路に適用するには不適当な深刻な問題点があ
る。
ス電極を形成するとパターン形成がしやすく、素子の特
性が均一となる長所はあるが非活性ベース電極の抵抗が
大きくなる短所があり、金属性ケイ化物を非活性ベース
電極に使用する場合にも金属性ケイ化物膜と硅素界面が
熱処理によって表面かたまり（agglomeration）が激し
くなり非活性ベース電極の抵抗が不均一となる短所があ
って集積回路に適用するには不適当な深刻な問題点があ
る。
【０００８】上記のような問題点を解決するための本発
明の目的は、抵抗が減少し最大振動周波数が増加するよ
うになり、遮断周波数が増加される自己整列の硅素／硅
素ゲルマニウム双極子トランジスタの製造方法を提供す
ることにある。
明の目的は、抵抗が減少し最大振動周波数が増加するよ
うになり、遮断周波数が増加される自己整列の硅素／硅
素ゲルマニウム双極子トランジスタの製造方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】請求項１に記載の硅素／
硅素ゲルマニウム双極子トランジスタ製造方法は、第１
伝導層、第２伝導層、第３伝導層が順次的に形成され素
子隔離が形成された半導体の基板上に硅素／硅素ゲルマ
ニウムを所定の厚さに成長させる第１段階と、上記の第
１段階の成長された硅素／硅素ゲルマニウムの上に第１
絶縁膜、金属性ケイ化物、第２絶縁膜を順次的に塗布す
る第２段階と、上記のベース電極に使用される金属性ケ
イ化物と上記の硅素／硅素ゲルマニウムを連結するため
にマスクを使用して上記の第２絶縁膜、金属性ケイ化物
および第１絶縁膜を連続的に蝕刻した後、第４伝導層を
形成する第３段階と、上記のエミッタ領域上にある第２
絶縁膜と金属性ケイ化物膜を除去して側壁多結晶硅素を
形成した後、上記の露出された第４伝導層および側壁多
結晶硅素を選択的に酸化して酸化膜を形成させることに
よってエミッタ−ベースを絶縁する第４段階と、上記の
エミッタ上に露出された第１絶縁膜を蝕刻した後、第５
伝導層を形成する第５段階と、絶縁膜を塗布して接触孔
を形成してから金属配線工程をする第６段階を含んで遂
行されるのを特徴とする。
硅素ゲルマニウム双極子トランジスタ製造方法は、第１
伝導層、第２伝導層、第３伝導層が順次的に形成され素
子隔離が形成された半導体の基板上に硅素／硅素ゲルマ
ニウムを所定の厚さに成長させる第１段階と、上記の第
１段階の成長された硅素／硅素ゲルマニウムの上に第１
絶縁膜、金属性ケイ化物、第２絶縁膜を順次的に塗布す
る第２段階と、上記のベース電極に使用される金属性ケ
イ化物と上記の硅素／硅素ゲルマニウムを連結するため
にマスクを使用して上記の第２絶縁膜、金属性ケイ化物
および第１絶縁膜を連続的に蝕刻した後、第４伝導層を
形成する第３段階と、上記のエミッタ領域上にある第２
絶縁膜と金属性ケイ化物膜を除去して側壁多結晶硅素を
形成した後、上記の露出された第４伝導層および側壁多
結晶硅素を選択的に酸化して酸化膜を形成させることに
よってエミッタ−ベースを絶縁する第４段階と、上記の
エミッタ上に露出された第１絶縁膜を蝕刻した後、第５
伝導層を形成する第５段階と、絶縁膜を塗布して接触孔
を形成してから金属配線工程をする第６段階を含んで遂
行されるのを特徴とする。
【００１０】請求項２に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の半導体基板がＰ-硅素基板またはＮ-硅素基板である
のを特徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の半導体基板がＰ-硅素基板またはＮ-硅素基板である
のを特徴とする。
【００１１】請求項３に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第１伝導層がＮ+またはＰ+埋込層であるのを特徴と
する。
双極子トランジスタ製造方法は、請求項１において、上
記の第１伝導層がＮ+またはＰ+埋込層であるのを特徴と
する。
【００１２】請求項４に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第２伝導層がＮ+シンカーまたはＰ+シンカーである
のを特徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第２伝導層がＮ+シンカーまたはＰ+シンカーである
のを特徴とする。
【００１３】請求項５に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第３伝導層がＮ-エピまたはＰ-エピであるのを特徴
とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第３伝導層がＮ-エピまたはＰ-エピであるのを特徴
とする。
【００１４】請求項６に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第４伝導層がＰ+ベースリンカーまたはＮ+ベースリ
ンカーであるのを特徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第４伝導層がＰ+ベースリンカーまたはＮ+ベースリ
ンカーであるのを特徴とする。
【００１５】請求項７に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第５伝導層がＮ+多結晶硅素またはＰ+多結晶硅素で
あるのを特徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第５伝導層がＮ+多結晶硅素またはＰ+多結晶硅素で
あるのを特徴とする。
【００１６】請求項８に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第１絶縁膜および第２絶縁膜が窒化膜であるのを特
徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第１絶縁膜および第２絶縁膜が窒化膜であるのを特
徴とする。
【００１７】請求項９に記載の硅素／硅素ゲルマニウム
双極子トランジスタ製造方法は、請求項１において、上
記の第１伝導層の不純物濃度の範囲が１０19〜１０21ｃ
ｍ-3であるのを特徴とする。
双極子トランジスタ製造方法は、請求項１において、上
記の第１伝導層の不純物濃度の範囲が１０19〜１０21ｃ
ｍ-3であるのを特徴とする。
【００１８】請求項１０に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の第２伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の第２伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
【００１９】請求項１１に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、上記の第３伝導層の
不純物濃度の範囲が１０16〜１０18ｃｍ-3であるのを特
徴とする。
ム双極子トランジスタ製造方法は、上記の第３伝導層の
不純物濃度の範囲が１０16〜１０18ｃｍ-3であるのを特
徴とする。
【００２０】請求項１２に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の第４伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の第４伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
【００２１】請求項１３に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の第５伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の第５伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする。
【００２２】請求項１４に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項８において、
上記の第１絶縁膜の厚さが３０ｎｍ〜２００ｎｍである
のを特徴とする。
ム双極子トランジスタ製造方法は、請求項８において、
上記の第１絶縁膜の厚さが３０ｎｍ〜２００ｎｍである
のを特徴とする。
【００２３】請求項１５に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項８において、
上記の第２絶縁膜の厚さが１００ｎｍ〜２００ｎｍであ
るのを特徴とする。
ム双極子トランジスタ製造方法は、請求項８において、
上記の第２絶縁膜の厚さが１００ｎｍ〜２００ｎｍであ
るのを特徴とする。
【００２４】請求項１６に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項６において、
上記の第４伝導層に不純物を注入するためにＢ，ＢＦ２
またはＰ，Ａｓをイオン注入したり、イン−シチュ（in
-situ）ＢまたはＰドーピングをするのを特徴とする。
ム双極子トランジスタ製造方法は、請求項６において、
上記の第４伝導層に不純物を注入するためにＢ，ＢＦ２
またはＰ，Ａｓをイオン注入したり、イン−シチュ（in
-situ）ＢまたはＰドーピングをするのを特徴とする。
【００２５】請求項１７に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項７において、
上記の第５伝導層に不純物を注入するためにＡｓ，Ｐま
たはＢをイオン注入したり、イン−シチュ（in-situ）
ＰまたはＢドーピングをするのを特徴とする。
ム双極子トランジスタ製造方法は、請求項７において、
上記の第５伝導層に不純物を注入するためにＡｓ，Ｐま
たはＢをイオン注入したり、イン−シチュ（in-situ）
ＰまたはＢドーピングをするのを特徴とする。
【００２６】請求項１８に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の金属性ケイ化物膜でＴｉＳｉｘ、ＰｔＳｉｘ、Ｗ
Ｓｉｘまたはこれらの組み合わせを使用して、上記のｘ
の範囲が１〜２．８であるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の金属性ケイ化物膜でＴｉＳｉｘ、ＰｔＳｉｘ、Ｗ
Ｓｉｘまたはこれらの組み合わせを使用して、上記のｘ
の範囲が１〜２．８であるのを特徴とする。
【００２７】請求項１９に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１８におい
て、上記の金属性ケイ化物膜の厚さが５０ｎｍ〜３００
ｎｍであるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１８におい
て、上記の金属性ケイ化物膜の厚さが５０ｎｍ〜３００
ｎｍであるのを特徴とする。
【００２８】請求項２０に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の酸化膜は、HIPOX（HIgh Pressure OXidation）装
備を利用して形成されるのを特徴とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の酸化膜は、HIPOX（HIgh Pressure OXidation）装
備を利用して形成されるのを特徴とする。
【００２９】請求項２１に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の金属性ケイ化物膜が熱処理によって上記の硅素／
硅素ゲルマニウムと反応するのを抑えるために窒化膜で
該金属性ケイ化物膜をサンドイッチさせたのを特徴とす
る。
ム双極子トランジスタ製造方法は、請求項１において、
上記の金属性ケイ化物膜が熱処理によって上記の硅素／
硅素ゲルマニウムと反応するのを抑えるために窒化膜で
該金属性ケイ化物膜をサンドイッチさせたのを特徴とす
る。
【００３０】請求項２２に記載の硅素／硅素ゲルマニウ
ム双極子トランジスタ製造方法は、請求項１において、
上記の非活性ベース電極である金属性ケイ化物膜と上記
の活性ベース膜である硅素／硅素ゲルマニウムを電気的
に連結するために上記の第４伝導層を使用するのを特徴
とする。
ム双極子トランジスタ製造方法は、請求項１において、
上記の非活性ベース電極である金属性ケイ化物膜と上記
の活性ベース膜である硅素／硅素ゲルマニウムを電気的
に連結するために上記の第４伝導層を使用するのを特徴
とする。
【００３１】
【発明の実施の形態】以下、添付された図面を参照して
本発明のＮＰＮ硅素／硅素ゲルマニウム双極子トランジ
スタの製造方法を詳しく説明する。
本発明のＮＰＮ硅素／硅素ゲルマニウム双極子トランジ
スタの製造方法を詳しく説明する。
【００３２】図２〜図１０は、本発明による硅素／硅素
ゲルマニウム双極子トランジスタの製造方法を順番に図
示したものである。
ゲルマニウム双極子トランジスタの製造方法を順番に図
示したものである。
【００３３】図２に図示されたように、Ｐ-硅素基板
（１）にＮ+埋込層（２）、Ｎ-エピ（３）を形成して素
子隔離をするために酸化膜（１１）を形成したＮ+シン
カー（１２）を形成する。不純物濃度は、Ｐ-硅素基板
（１）及びＮ+埋込層（２）においては１０19〜１０21
ｃｍ-3であり、Ｎ-エピ（３）は１０16〜１０18ｃｍ-3
である。Ｐ-硅素基板（１）、Ｎ+埋込層（２）、Ｎ-エ
ピ（３）は第１乃至第３伝導層に相当する。また、Ｎ-
エピはＮ-エピ層又はＮ-エピタキシャル膜を表すが、こ
のような省略形が用いられている。
（１）にＮ+埋込層（２）、Ｎ-エピ（３）を形成して素
子隔離をするために酸化膜（１１）を形成したＮ+シン
カー（１２）を形成する。不純物濃度は、Ｐ-硅素基板
（１）及びＮ+埋込層（２）においては１０19〜１０21
ｃｍ-3であり、Ｎ-エピ（３）は１０16〜１０18ｃｍ-3
である。Ｐ-硅素基板（１）、Ｎ+埋込層（２）、Ｎ-エ
ピ（３）は第１乃至第３伝導層に相当する。また、Ｎ-
エピはＮ-エピ層又はＮ-エピタキシャル膜を表すが、こ
のような省略形が用いられている。
【００３４】上記のような公知の技術を利用して素子隔
離、上記のＮ+埋込層（２）およびＮ+シンカー（１２）
を形成した後には硅素／硅素ゲルマニウム双極子トラン
ジスタのベース膜に使用される硅素／硅素ゲルマニウム
（１３）を分子線エピタキシ（ＭＢＥ）とか化学蒸着法
（ＣＶＤ）等のエピタキシ成長装備を使用して所定の厚
さに成長する。
離、上記のＮ+埋込層（２）およびＮ+シンカー（１２）
を形成した後には硅素／硅素ゲルマニウム双極子トラン
ジスタのベース膜に使用される硅素／硅素ゲルマニウム
（１３）を分子線エピタキシ（ＭＢＥ）とか化学蒸着法
（ＣＶＤ）等のエピタキシ成長装備を使用して所定の厚
さに成長する。
【００３５】以後、化学蒸着法（ＣＶＤ）装備を使用し
て窒化膜（１４）を３０ｎｍ〜２００ｎｍ蒸着してスパ
ッタリング（sputtering）装置を使用し、金属性ケイ化
物（metallic silicide）（１５）を５０〜３００ｎｍ
塗布した後、上記のＣＶＤ装備を使用して窒化膜（１
６）を１００〜２００ｎｍ蒸着する。
て窒化膜（１４）を３０ｎｍ〜２００ｎｍ蒸着してスパ
ッタリング（sputtering）装置を使用し、金属性ケイ化
物（metallic silicide）（１５）を５０〜３００ｎｍ
塗布した後、上記のＣＶＤ装備を使用して窒化膜（１
６）を１００〜２００ｎｍ蒸着する。
【００３６】ここで、本発明を実施することにおいて、
望ましい例は、第１絶縁膜である上記窒化膜（１４）は
１００ｎｍ、上記金属性シリサイド（１５）は１００ｎ
ｍ、第２絶縁膜である上記窒化膜（１６）は２００ｎｍ
を各々蒸着する。そして、上記金属性シリサイド（１
５）は、ＴｉＳｉｘ、ＰｔＳｉｘ、ＷＳｉｘまたはこれ
らの組み合わせを用いる。上記ｘの範囲は１〜２．８で
あり、本発明は２．６を用いる（例ＴｉＳｉ2.6）。
望ましい例は、第１絶縁膜である上記窒化膜（１４）は
１００ｎｍ、上記金属性シリサイド（１５）は１００ｎ
ｍ、第２絶縁膜である上記窒化膜（１６）は２００ｎｍ
を各々蒸着する。そして、上記金属性シリサイド（１
５）は、ＴｉＳｉｘ、ＰｔＳｉｘ、ＷＳｉｘまたはこれ
らの組み合わせを用いる。上記ｘの範囲は１〜２．８で
あり、本発明は２．６を用いる（例ＴｉＳｉ2.6）。
【００３７】上記の工程で金属性ケイ化物（１５）上部
の窒化膜（１６）はウエハ−洗浄工程で稀釈フッ酸（Di
lute HF）によって金属性ケイ化物（１５）が蝕刻され
ないようにする役割をし、下部の窒化膜（１４）は素子
製作に必要な熱処理工程によって金属性ケイ化物（１
５）と硅素／硅素ゲルマニウム（１３）界面に表面かた
まり（agglomeration）が生じるのを抑える役割をす
る。
の窒化膜（１６）はウエハ−洗浄工程で稀釈フッ酸（Di
lute HF）によって金属性ケイ化物（１５）が蝕刻され
ないようにする役割をし、下部の窒化膜（１４）は素子
製作に必要な熱処理工程によって金属性ケイ化物（１
５）と硅素／硅素ゲルマニウム（１３）界面に表面かた
まり（agglomeration）が生じるのを抑える役割をす
る。
【００３８】すなわち、上記の窒化膜（１４，１６）の
役割によって素子製作を完了するまで金属性ケイ化物
（１５）の厚さが均一となるようにして非活性（extrin
sic）ベース電極の抵抗が均一となるようにするのであ
る。
役割によって素子製作を完了するまで金属性ケイ化物
（１５）の厚さが均一となるようにして非活性（extrin
sic）ベース電極の抵抗が均一となるようにするのであ
る。
【００３９】続いて、図３、図４に図示されたように、
マスクを使用して乾式蝕刻によって窒化膜（１６）、金
属性ケイ化物（１５）および窒化膜（１４）を連続的に
蝕刻した後、多結晶硅素を塗布してトレンチ（Trench）
パターンが埋込まれるようにして不純物を注入した後、
エッチバック方法によってＰ+多結晶硅素ベースリンカ
ー（１７）を形成する。Ｐ+多結晶硅素ベースリンカー
（１７）の不純物濃度は、１０19〜１０21ｃｍ-3であ
る。Ｐ+多結晶硅素ベースリンカー（１７）は第４伝導
層に相当する。
マスクを使用して乾式蝕刻によって窒化膜（１６）、金
属性ケイ化物（１５）および窒化膜（１４）を連続的に
蝕刻した後、多結晶硅素を塗布してトレンチ（Trench）
パターンが埋込まれるようにして不純物を注入した後、
エッチバック方法によってＰ+多結晶硅素ベースリンカ
ー（１７）を形成する。Ｐ+多結晶硅素ベースリンカー
（１７）の不純物濃度は、１０19〜１０21ｃｍ-3であ
る。Ｐ+多結晶硅素ベースリンカー（１７）は第４伝導
層に相当する。
【００４０】上記の工程でＰ+多結晶硅素ベースリンカ
ー（１７）を形成するためのトレンチパターンの幅は電
子ビーム（e-beam）等を使用して小さくすることができ
る。
ー（１７）を形成するためのトレンチパターンの幅は電
子ビーム（e-beam）等を使用して小さくすることができ
る。
【００４１】例えば、上記のトレンチパターンの幅が
０．２μｍである場合にはＰ+多結晶硅素ベースリンカ
ー（１７）を形成するために蒸着される多結晶硅素の厚
さは０．１μｍ以上でなければならない。
０．２μｍである場合にはＰ+多結晶硅素ベースリンカ
ー（１７）を形成するために蒸着される多結晶硅素の厚
さは０．１μｍ以上でなければならない。
【００４２】また、上記の工程でＰ+多結晶硅素ベース
リンカー（１７）を形成するためのドーピング方法とし
てはＢイオン注入、ＢＮ（Boron Nitride）ソーシング
（sourcing）およびイン−シチュ（in-situ）Ｂドーピ
ング方法がある。
リンカー（１７）を形成するためのドーピング方法とし
てはＢイオン注入、ＢＮ（Boron Nitride）ソーシング
（sourcing）およびイン−シチュ（in-situ）Ｂドーピ
ング方法がある。
【００４３】それから、図５、図６に図示されたよう
に、感光膜（１８）を使用して窒化膜（１６）を選択的
に乾式蝕刻してから感光膜（１８）を除去した後、露出
された金属性ケイ化物（１５）膜をフッ酸（HF）溶液に
よって選択的に湿式蝕刻して除去する。
に、感光膜（１８）を使用して窒化膜（１６）を選択的
に乾式蝕刻してから感光膜（１８）を除去した後、露出
された金属性ケイ化物（１５）膜をフッ酸（HF）溶液に
よって選択的に湿式蝕刻して除去する。
【００４４】上記の工程で、窒化膜（１６）を選択的に
乾式蝕刻するために使用される感光膜（１８）はＰ+多
結晶硅素ベースリンカー（１７）パターンの表面中に感
光膜（１８）が形成されるだけでホト工程（photolitho
graphy）時、整列余裕度（align margin）はＰ+多結晶
硅素ベースリンカー（１７）の幅程度となり容易に窒化
膜（１６）を選択的に乾式蝕刻することができる。
乾式蝕刻するために使用される感光膜（１８）はＰ+多
結晶硅素ベースリンカー（１７）パターンの表面中に感
光膜（１８）が形成されるだけでホト工程（photolitho
graphy）時、整列余裕度（align margin）はＰ+多結晶
硅素ベースリンカー（１７）の幅程度となり容易に窒化
膜（１６）を選択的に乾式蝕刻することができる。
【００４５】そして、図７に図示されたように、多結晶
硅素を約５０ｎｍ塗布した後、エッチバック（etch-bac
k）によって側壁多結晶硅素（１９）を形成する。
硅素を約５０ｎｍ塗布した後、エッチバック（etch-bac
k）によって側壁多結晶硅素（１９）を形成する。
【００４６】上記の工程で側壁多結晶硅素（１９）を形
成する理由は図８に示される工程を見ると明らかにな
る。
成する理由は図８に示される工程を見ると明らかにな
る。
【００４７】すなわち、図７、図８に図示されたよう
に、HIPOX（HIgh Pressure OXidation）装備を使用して
露出されている多結晶硅素（１７）および側壁多結晶硅
素（１９）を選択的に酸化させ酸化膜（２０）を形成し
てエミッタ−ベースの間が絶縁されるようにしてから窒
化膜（１４）を乾式蝕刻によって除去する。
に、HIPOX（HIgh Pressure OXidation）装備を使用して
露出されている多結晶硅素（１７）および側壁多結晶硅
素（１９）を選択的に酸化させ酸化膜（２０）を形成し
てエミッタ−ベースの間が絶縁されるようにしてから窒
化膜（１４）を乾式蝕刻によって除去する。
【００４８】上記の工程で、下部の窒化膜（１４）を乾
式蝕刻する時、上部の窒化膜（１６）も乾式蝕刻される
ので下部の窒化膜（１４）の厚さは上部の窒化膜（１
６）の厚さより小さくなければならない。
式蝕刻する時、上部の窒化膜（１６）も乾式蝕刻される
ので下部の窒化膜（１４）の厚さは上部の窒化膜（１
６）の厚さより小さくなければならない。
【００４９】ここで、下部の窒化膜（１４）の厚さは図
７に示される工程で側壁多結晶硅素（１９）を乾式蝕刻
によって形成するとき、多結晶硅素と窒化膜（１４）の
蝕刻選択比（etch selectivity）によって決定されるの
である。
７に示される工程で側壁多結晶硅素（１９）を乾式蝕刻
によって形成するとき、多結晶硅素と窒化膜（１４）の
蝕刻選択比（etch selectivity）によって決定されるの
である。
【００５０】また、上記の工程で多結晶硅素（１７）お
よび側壁多結晶硅素（１９）を選択的に酸化させるため
に低温（約７００℃）で酸化が可能なHIPOX装備を使用
したのはベース薄膜に使用された硅素／硅素ゲルマニウ
ム（１３）膜に存在するストレイン（strain）が高温熱
処理によって弛緩（relaxation）されるのを抑えるため
であり、図７で側壁多結晶硅素（１９）を形成したのは
側壁多結晶硅素（１９）なしに多結晶硅素（１７）を酸
化させる際、隅あたりで鋭く酸化されるのを防止するた
めである。
よび側壁多結晶硅素（１９）を選択的に酸化させるため
に低温（約７００℃）で酸化が可能なHIPOX装備を使用
したのはベース薄膜に使用された硅素／硅素ゲルマニウ
ム（１３）膜に存在するストレイン（strain）が高温熱
処理によって弛緩（relaxation）されるのを抑えるため
であり、図７で側壁多結晶硅素（１９）を形成したのは
側壁多結晶硅素（１９）なしに多結晶硅素（１７）を酸
化させる際、隅あたりで鋭く酸化されるのを防止するた
めである。
【００５１】続いて、図９に図示されたように、導電型
がＮ+又はＰ+であるエミッタ電極用多結晶硅素（２１）
を蒸着してから不純物を注入し、パターンを形成してエ
ミッタ電極を形成する。エミッタ電極用多結晶硅素（２
１）は、第５伝導層に相当する。
がＮ+又はＰ+であるエミッタ電極用多結晶硅素（２１）
を蒸着してから不純物を注入し、パターンを形成してエ
ミッタ電極を形成する。エミッタ電極用多結晶硅素（２
１）は、第５伝導層に相当する。
【００５２】上記の工程で、多結晶硅素（２１）をドー
ピングさせる方法としてはＡｓイオン注入およびイン−
シチュＰドーピング方法がある。
ピングさせる方法としてはＡｓイオン注入およびイン−
シチュＰドーピング方法がある。
【００５３】次に、図１０に図示されたように、ベース
電極およびコレクタ電極を形成するためにＮ+シンカー
（１２）上方の窒化膜（１６）と金属性ケイ化物（１
５）と窒化膜（１４）と硅素／硅素ゲルマニウム（１
３）とを順次的に乾式蝕刻して除去する。
電極およびコレクタ電極を形成するためにＮ+シンカー
（１２）上方の窒化膜（１６）と金属性ケイ化物（１
５）と窒化膜（１４）と硅素／硅素ゲルマニウム（１
３）とを順次的に乾式蝕刻して除去する。
【００５４】以後、最後の工程で公知の技術を利用して
絶縁膜を塗布した後、接触孔を形成して金属配線工程を
して硅素／硅素ゲルマニウム双極子トランジスタ製造を
完了する。
絶縁膜を塗布した後、接触孔を形成して金属配線工程を
して硅素／硅素ゲルマニウム双極子トランジスタ製造を
完了する。
【００５５】上記のような方法によって製造される本発
明は、金属性ケイ化物膜を非活性ベース電極に使用する
ので非活性ベース電極および伝送線の抵抗が減少し最大
振動周波数が増加するようになり、自己整列構造によっ
て遮断周波数が増加するのである。
明は、金属性ケイ化物膜を非活性ベース電極に使用する
ので非活性ベース電極および伝送線の抵抗が減少し最大
振動周波数が増加するようになり、自己整列構造によっ
て遮断周波数が増加するのである。
【００５６】また、金属性ケイ化物と多結晶硅素が側面
で接合するので熱処理により界面かたまり（agglomerat
ion）が金属性ケイ化物と下部の硅素界面に生じなく、
金属性ケイ化物と多結晶硅素側面に生じるようになり、
非活性ベース電極が絶縁膜によってサンドイッチされる
ため抵抗が均一になり、集積回路の量産性を高めること
ができる。
で接合するので熱処理により界面かたまり（agglomerat
ion）が金属性ケイ化物と下部の硅素界面に生じなく、
金属性ケイ化物と多結晶硅素側面に生じるようになり、
非活性ベース電極が絶縁膜によってサンドイッチされる
ため抵抗が均一になり、集積回路の量産性を高めること
ができる。
【００５７】上述の説明においては、Ｐ-硅素基板
（１）、Ｎ+埋込層（２）、Ｎ-エピ（３）及びＰ+多結
晶硅素ベースリンカー（１７）が用いられているが、こ
れらの導電型を入れ替え、それぞれＮ-硅素基板、Ｐ+埋
込層、Ｐ-エピ及びＮ+多結晶硅素ベースリンカーとして
も良い。
（１）、Ｎ+埋込層（２）、Ｎ-エピ（３）及びＰ+多結
晶硅素ベースリンカー（１７）が用いられているが、こ
れらの導電型を入れ替え、それぞれＮ-硅素基板、Ｐ+埋
込層、Ｐ-エピ及びＮ+多結晶硅素ベースリンカーとして
も良い。
【図１】 従来の技術によって製作される双極子トラン
ジスタ構造を表わす断面図である。
ジスタ構造を表わす断面図である。
【図２】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図３】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図４】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図５】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図６】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図７】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図８】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図９】 本発明による硅素／硅素ゲルマニウム双極子
トランジスタの製作方法を順次的に表わした工程断面図
である。
トランジスタの製作方法を順次的に表わした工程断面図
である。
【図１０】 本発明による硅素／硅素ゲルマニウム双極
子トランジスタの製作方法を順次的に表わした工程断面
図である。
子トランジスタの製作方法を順次的に表わした工程断面
図である。
１ Ｐ-硅素基板、２ Ｎ+埋込層、３ Ｎ-エピ、４，
１１，２０ 酸化膜、５ Ｐ+多結晶硅素、６ 絶縁
膜、７，９ 側壁絶縁膜、８，１３ 硅素／硅素ゲルマ
ニウム、１０，２１ Ｎ+多結晶硅素、１２ Ｎ+シンカ
ー、１４，１６窒化膜、１５ 金属性ケイ化物、１７
Ｐ+多結晶硅素ベースリンカー、１８感光膜、１９ 側
壁多結晶硅素
１１，２０ 酸化膜、５ Ｐ+多結晶硅素、６ 絶縁
膜、７，９ 側壁絶縁膜、８，１３ 硅素／硅素ゲルマ
ニウム、１０，２１ Ｎ+多結晶硅素、１２ Ｎ+シンカ
ー、１４，１６窒化膜、１５ 金属性ケイ化物、１７
Ｐ+多結晶硅素ベースリンカー、１８感光膜、１９ 側
壁多結晶硅素
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ビュン リュル リュー 大韓民国 デージョン ユーソンク ガ ジョンドン 161 エレクトロニクス アンド テレコミュニケーションズ リ サーチ インスティテュート内 (72)発明者 テ ヒョン ハン 大韓民国 デージョン ユーソンク ガ ジョンドン 161 エレクトロニクス アンド テレコミュニケーションズ リ サーチ インスティテュート内 (72)発明者 ドク ホ チョー 大韓民国 デージョン ユーソンク ガ ジョンドン 161 エレクトロニクス アンド テレコミュニケーションズ リ サーチ インスティテュート内 (72)発明者 スー ミン リー 大韓民国 デージョン ユーソンク ガ ジョンドン 161 エレクトロニクス アンド テレコミュニケーションズ リ サーチ インスティテュート内 (72)発明者 クアン ユイ ピュン 大韓民国 デージョン ユーソンク ガ ジョンドン 161 エレクトロニクス アンド テレコミュニケーションズ リ サーチ インスティテュート内 (56)参考文献 特開 平５−175222（ＪＰ，Ａ) 特開 平５−13423（ＪＰ，Ａ) 特開 平６−232146（ＪＰ，Ａ) 特開 平４−359434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/73 - 27/737 H01L 21/331
Claims (22)
- 【請求項１】 第１伝導層、第２伝導層、第３伝導層が
順次的に形成され素子隔離が形成された半導体の基板上
に硅素／硅素ゲルマニウムを所定の厚さに成長させる第
１段階と、 上記の第１段階の成長された硅素／硅素ゲルマニウムの
上に第１絶縁膜、金属性ケイ化物、第２絶縁膜を順次的
に塗布する第２段階と、 上記のベース電極に使用される金属性ケイ化物と上記の
硅素／硅素ゲルマニウムを連結するためにマスクを使用
して上記の第２絶縁膜、金属性ケイ化物および第１絶縁
膜を連続的に蝕刻した後、第４伝導層を形成する第３段
階と、 上記のエミッタ領域上にある第２絶縁膜と金属性ケイ化
物膜を除去して側壁多結晶硅素を形成した後、上記の露
出された第４伝導層および側壁多結晶硅素を選択的に酸
化して酸化膜を形成させることによってエミッタ−ベー
スを絶縁する第４段階と、 上記のエミッタ上に露出された第１絶縁膜を蝕刻した
後、第５伝導層を形成する第５段階と、 絶縁膜を塗布して接触孔を形成してから金属配線工程を
する第６段階を含んで遂行されるのを特徴とする硅素／
硅素ゲルマニウム双極子トランジスタ製造方法。 - 【請求項２】 請求項１において、 上記の半導体基板がＰ-硅素基板またはＮ-硅素基板であ
るのを特徴とする硅素／硅素ゲルマニウム双極子トラン
ジスタ製造方法。 - 【請求項３】 請求項１において、 上記の第１伝導層がＮ+またはＰ+埋込層であるのを特徴
とする硅素／硅素ゲルマニウム双極子トランジスタ製造
方法。 - 【請求項４】 請求項１において、 上記の第２伝導層がＮ+シンカーまたはＰ+シンカーであ
るのを特徴とする硅素／硅素ゲルマニウム双極子トラン
ジスタ製造方法。 - 【請求項５】 請求項１において、 上記の第３伝導層がＮ-エピまたはＰ-エピであるのを特
徴とする硅素／硅素ゲルマニウム双極子トランジスタ製
造方法。 - 【請求項６】 請求項１において、 上記の第４伝導層がＰ+ベースリンカーまたはＮ+ベース
リンカーであるのを特徴とする硅素／硅素ゲルマニウム
双極子トランジスタ製造方法。 - 【請求項７】 請求項１において、 上記の第５伝導層がＮ+多結晶硅素またはＰ+多結晶硅素
であるのを特徴とする硅素／硅素ゲルマニウム双極子ト
ランジスタ製造方法。 - 【請求項８】 請求項１において、 上記の第１絶縁膜および第２絶縁膜が窒化膜であるのを
特徴とする硅素／硅素ゲルマニウム双極子トランジスタ
製造方法。 - 【請求項９】 請求項１において、 上記の第１伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする硅素／硅素ゲルマニウム双
極子トランジスタ製造方法。 - 【請求項１０】 請求項１において、 上記の第２伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする硅素／硅素ゲルマニウム双
極子トランジスタ製造方法。 - 【請求項１１】 請求項１において、 上記の第３伝導層の不純物濃度の範囲が１０16〜１０18
ｃｍ-3であるのを特徴とする硅素／硅素ゲルマニウム双
極子トランジスタ製造方法。 - 【請求項１２】 請求項１において、 上記の第４伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする硅素／硅素ゲルマニウム双
極子トランジスタ製造方法。 - 【請求項１３】 請求項１において、 上記の第５伝導層の不純物濃度の範囲が１０19〜１０21
ｃｍ-3であるのを特徴とする硅素／硅素ゲルマニウム双
極子トランジスタ製造方法。 - 【請求項１４】 請求項８において、 上記の第１絶縁膜の厚さが３０ｎｍ〜２００ｎｍである
のを特徴とする硅素／硅素ゲルマニウム双極子トランジ
スタ製造方法。 - 【請求項１５】 請求項８において、 上記の第２絶縁膜の厚さが１００ｎｍ〜２００ｎｍであ
るのを特徴とする硅素／硅素ゲルマニウム双極子トラン
ジスタ製造方法。 - 【請求項１６】 請求項６において、 上記の第４伝導層に不純物を注入するためにＢ，ＢＦ２
またはＰ，Ａｓをイオン注入したり、イン−シチュ（in
-situ）ＢまたはＰドーピングをするのを特徴とする硅
素／硅素ゲルマニウム双極子トランジスタ製造方法。 - 【請求項１７】 請求項７において、 上記の第５伝導層に不純物を注入するためにＡｓ，Ｐま
たはＢをイオン注入したり、イン−シチュ（in-situ）
ＰまたはＢドーピングをするのを特徴とする硅素／硅素
ゲルマニウム双極子トランジスタ製造方法。 - 【請求項１８】 請求項１において、 上記の金属性ケイ化物膜でＴｉＳｉｘ、ＰｔＳｉｘ、Ｗ
Ｓｉｘまたはこれらの組み合わせを使用して、 上記のｘの範囲が１〜２．８であるのを特徴とする硅素
／硅素ゲルマニウム双極子トランジスタ製造方法。 - 【請求項１９】 請求項１８において、 上記の金属性ケイ化物膜の厚さが５０ｎｍ〜３００ｎｍ
であるのを特徴とする硅素／硅素ゲルマニウム双極子ト
ランジスタ製造方法。 - 【請求項２０】 請求項１において、 上記の酸化膜は、HIPOX(HIgh Pressure OXidation)装備
を利用して形成されるのを特徴とする硅素／硅素ゲルマ
ニウム双極子トランジスタ製造方法。 - 【請求項２１】 請求項１において、 上記の金属性ケイ化物膜が熱処理によって上記の硅素／
硅素ゲルマニウムと反応するのを抑えるために窒化膜で
該金属性ケイ化物膜をサンドイッチさせたのを特徴とす
る硅素／硅素ゲルマニウム双極子トランジスタ製造方
法。 - 【請求項２２】 請求項１において、 上記の非活性ベース電極である金属性ケイ化物膜と上記
の活性ベース膜である硅素／硅素ゲルマニウムを電気的
に連結するために上記の第４伝導層を使用するのを特徴
とする硅素／硅素ゲルマニウム双極子トランジスタ製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-52691 | 1995-12-20 | ||
| KR1019950052691A KR970054343A (ko) | 1995-12-20 | 1995-12-20 | 규소/규소게르마늄 쌍극자 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181090A JPH09181090A (ja) | 1997-07-11 |
| JP3249921B2 true JP3249921B2 (ja) | 2002-01-28 |
Family
ID=19441867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26173796A Expired - Lifetime JP3249921B2 (ja) | 1995-12-20 | 1996-10-02 | 硅素／硅素ゲルマニウム双極子トランジスタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5668022A (ja) |
| JP (1) | JP3249921B2 (ja) |
| KR (1) | KR970054343A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559020B1 (en) | 1999-10-20 | 2003-05-06 | Applied Micro Circuits Corporation | Bipolar device with silicon germanium (SiGe) base region |
| FR2801420B1 (fr) * | 1999-11-23 | 2002-04-12 | St Microelectronics Sa | Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant |
| SE517833C2 (sv) * | 1999-11-26 | 2002-07-23 | Ericsson Telefon Ab L M | Metod vid tillverkning av en bipolär kiseltransistor för att bilda basområden och öppna ett emitterfönster samt bipolär kiseltransistor tillverkad enligt metoden |
| US6251738B1 (en) * | 2000-01-10 | 2001-06-26 | International Business Machines Corporation | Process for forming a silicon-germanium base of heterojunction bipolar transistor |
| US6437376B1 (en) | 2000-03-01 | 2002-08-20 | Applied Micro Circuits Corporation | Heterojunction bipolar transistor (HBT) with three-dimensional base contact |
| US6534372B1 (en) * | 2000-11-22 | 2003-03-18 | Newport Fab, Llc | Method for fabricating a self-aligned emitter in a bipolar transistor |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| US6531720B2 (en) | 2001-04-19 | 2003-03-11 | International Business Machines Corporation | Dual sidewall spacer for a self-aligned extrinsic base in SiGe heterojunction bipolar transistors |
| JP2005510086A (ja) * | 2001-11-21 | 2005-04-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ヘテロ接合半導体デバイス及び当該デバイスを製造する方法 |
| JP2003297848A (ja) * | 2002-04-01 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100486265B1 (ko) * | 2002-09-19 | 2005-05-03 | 삼성전자주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| EP1418615A1 (en) * | 2002-11-05 | 2004-05-12 | United Microelectronics Corporation | Fabrication of self-aligned bipolar transistor |
| US7022578B2 (en) * | 2003-10-09 | 2006-04-04 | Chartered Semiconductor Manufacturing Ltd. | Heterojunction bipolar transistor using reverse emitter window |
| DE102004053393B4 (de) * | 2004-11-05 | 2007-01-11 | Atmel Germany Gmbh | Verfahren zur Herstellung einer vertikal integrierten Kaskodenstruktur und vertikal integrierte Kaskodenstruktur |
| KR100881055B1 (ko) * | 2007-06-20 | 2009-01-30 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| US8603885B2 (en) | 2011-01-04 | 2013-12-10 | International Business Machines Corporation | Flat response device structures for bipolar junction transistors |
| US8716096B2 (en) | 2011-12-13 | 2014-05-06 | International Business Machines Corporation | Self-aligned emitter-base in advanced BiCMOS technology |
| EP3336887A4 (en) * | 2015-08-10 | 2019-04-17 | National Institute Of Advanced Industrial Science | SEMICONDUCTOR ELEMENT WITH CIRCUITS WITH SAFETY FUNCTION |
| TWI755694B (zh) * | 2020-03-12 | 2022-02-21 | 力晶積成電子製造股份有限公司 | 半導體元件及其製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5250448A (en) * | 1990-01-31 | 1993-10-05 | Kabushiki Kaisha Toshiba | Method of fabricating a miniaturized heterojunction bipolar transistor |
| JP2971246B2 (ja) * | 1992-04-15 | 1999-11-02 | 株式会社東芝 | ヘテロバイポーラトランジスタの製造方法 |
| US5523243A (en) * | 1992-12-21 | 1996-06-04 | International Business Machines Corporation | Method of fabricating a triple heterojunction bipolar transistor |
| US5484737A (en) * | 1994-12-13 | 1996-01-16 | Electronics & Telecommunications Research Institute | Method for fabricating bipolar transistor |
| DE4445345C2 (de) * | 1994-12-19 | 2001-08-23 | Korea Electronics Telecomm | Verfahren zur Herstellung eines Bipolartransistors |
-
1995
- 1995-12-20 KR KR1019950052691A patent/KR970054343A/ko not_active Ceased
-
1996
- 1996-08-23 US US08/700,930 patent/US5668022A/en not_active Expired - Lifetime
- 1996-10-02 JP JP26173796A patent/JP3249921B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054343A (ko) | 1997-07-31 |
| US5668022A (en) | 1997-09-16 |
| JPH09181090A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4638347A (en) | Gate electrode sidewall isolation spacer for field effect transistors | |
| JP4532131B2 (ja) | 自己整列を利用したＢｉＣＭＯＳの製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| US5668022A (en) | Silicon-silicon-germanium heterojunction bipolar transistor fabrication method | |
| JP2001223224A (ja) | ヘテロ接合バイポーラ・トランジスタのシリコン・ゲルマニウム・ベース形成方法 | |
| JP2705344B2 (ja) | 半導体装置及びその製造方法 | |
| JP5085092B2 (ja) | 半導体装置およびその製造方法 | |
| US20090212394A1 (en) | Bipolar transistor and method of fabricating the same | |
| JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
| US7645666B2 (en) | Method of making a semiconductor device | |
| JPH10189754A (ja) | 半導体装置の製造方法 | |
| JPH10135453A (ja) | 半導体装置及びその製造方法 | |
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| KR102008460B1 (ko) | 초정렬 바이폴라 트랜지스터의 제조방법 | |
| KR940010915B1 (ko) | 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| KR0137580B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JP3356857B2 (ja) | 半導体装置およびその製造方法 | |
| KR100270332B1 (ko) | 실리콘게르마늄 쌍극자 트랜지스터 제조방법 | |
| KR960006750B1 (ko) | 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| KR100437829B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0637103A (ja) | バイポーラトランジスタおよびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |