JP3276351B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3276351B2
JP3276351B2 JP35310499A JP35310499A JP3276351B2 JP 3276351 B2 JP3276351 B2 JP 3276351B2 JP 35310499 A JP35310499 A JP 35310499A JP 35310499 A JP35310499 A JP 35310499A JP 3276351 B2 JP3276351 B2 JP 3276351B2
Authority
JP
Japan
Prior art keywords
film
upper electrode
metal
adhesion layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35310499A
Other languages
English (en)
Other versions
JP2001168290A (ja
Inventor
巧 三河
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35310499A priority Critical patent/JP3276351B2/ja
Priority to TW089122111A priority patent/TW476077B/zh
Priority to KR1020000063548A priority patent/KR100658259B1/ko
Priority to EP00125794A priority patent/EP1109223A1/en
Priority to US09/734,176 priority patent/US6960800B2/en
Publication of JP2001168290A publication Critical patent/JP2001168290A/ja
Application granted granted Critical
Publication of JP3276351B2 publication Critical patent/JP3276351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Ceramic Capacitors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体膜からな
る容量絶縁膜を有する容量素子を備えた半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】近年、マイクロコンピュータ等の高速化
及び低消費電力化の進展により、民生用電子機器が一段
と高度化し、これに伴って、半導体装置の半導体素子の
微細化が急速に進められてきている。このため、電子機
器から発生する電磁波雑音である不要輻射が大きな問題
になっている。
【０００３】そこで、不要輻射の低減を図るため、高い
比誘電率を有する強誘電体膜を容量絶縁膜とする大容量
の容量素子を半導体集積回路装置等に内蔵する技術が注
目されている。
【０００４】また、ダイナミックＲＡＭの高集積化に伴
って、容量絶縁膜としては、従来から用いられてきた珪
素酸化物又は珪素窒化物に代わって、高誘電体膜を用い
る技術が広く研究されている。
【０００５】さらに、低動作電圧、高速書込み及び高速
読出しが可能な不揮発性ＲＡＭの実用化を実現するため
に、自発分極特性を有する強誘電体膜に関する研究開発
が盛んに行われている。
【０００６】強誘電体膜からなる容量絶縁膜を有する容
量素子が組み込まれた半導体装置を実現するための最重
要課題は、容量素子の特性を劣化させることなく高集積
化を実現することにある。
【０００７】特に、強誘電体容量素子の電極材料にＰｔ
又はＩｒ等の貴金属を用いることは、ここ数年の新しい
技術であり、強誘電体膜からなる容量絶縁膜を有する容
量素子の半導体プロセスへの適応という点では、まだ数
多くの課題が残っている。例えば、Ｐｔ又はＩｒ等の電
極材料は、シリコン酸化膜又はシリコン窒化膜等の絶縁
膜との密着性が悪いので、高温のアニールを行なった場
合又は下地膜の種類によっては絶縁膜の成膜直後に絶縁
膜が剥がれてしまうという問題がある。このため、Ｐｔ
又はＩｒ等からなる上部電極とシリコン酸化膜又はシリ
コン窒化膜等の絶縁膜との間には密着層が必要であり、
従来においては、半導体プロセスで一般的に用いられる
チタン膜が密着層として用いている。
【０００８】以下、従来の半導体装置及びその製造方法
について図面を参照しながら説明する。
【０００９】図５は従来の半導体装置の要部の断面構造
を示している。図５に示すように、半導体基板１０の上
に、Ｐｔ膜からなる下部電極１１、強誘電体膜からなる
容量絶縁膜１２、Ｐｔ膜からなる上部電極１３及びＴｉ
膜からなる密着層１４が順次形成されており、これら下
部電極１１、容量絶縁膜１２、上部電極１３及び密着層
１４の上には、シリコン酸化膜又はシリコン窒化膜等か
らなる絶縁膜１５が堆積されている。
【００１０】下部電極１１には、絶縁膜１５に埋め込ま
れた第１のコンタクト１６Ａを介して第１の金属配線１
７Ａが接続されていると共に、上部電極１３には、絶縁
膜１５に埋め込まれた第２のコンタクト１６Ｂを介して
第２の金属配線１７Ｂが接続されており、これら第１及
び第２のコンタクト１６Ａ、１６Ｂ並びに第１及び第２
の金属配線１７Ａ、１７Ｂは下層の窒化チタン膜と上層
のアルミニウム膜から構成されている。また、以上説明
した各部材はシリコン窒化膜からなる保護膜１８に覆わ
れている。
【００１１】以下、図６（ａ）〜（ｃ）及び図７（ａ）
〜（ｃ）を参照しながら従来の半導体装置の製造方法に
ついて説明する。
【００１２】まず、図６（ａ）に示すように、半導体基
板１０の上に、第１のＰｔ膜１１Ａ、強誘電体膜１２
Ａ、第２のＰｔ膜１３Ａ及びＴｉ膜１４Ａを順次堆積し
た後、Ｔｉ膜１４Ａ及び第２のＰｔ膜１３Ａをパターニ
ングして、図６（ｂ）に示すように、Ｔｉ膜１４Ａから
なる密着層１４及び第２のＰｔ膜１３Ａからなる上部電
極１３を形成する。
【００１３】次に、強誘電体膜１２Ａ及び第１のＰｔ膜
１１Ａをパターニングして、図６（ｃ）に示すように、
強誘電体膜１２Ａからなる容量絶縁膜１２及び第１のＰ
ｔ膜１１Ａからなる下部電極１１を形成する。
【００１４】次に、図７（ａ）に示すように、容量絶縁
膜１２における第１のコンタクト１６Ａを形成する領域
に開口部１２ａを形成した後、絶縁性基板１０の上に全
面に亘って絶縁膜１５を堆積する。次に、絶縁膜１５
に、下部電極１１を露出させる第１のコンタクトホール
１６ａ及び上部電極１３を露出させる第２のコンタクト
ホール１６ｂをそれぞれ形成する。
【００１５】次に、図７（ｂ）に示すように、絶縁膜１
５の上に、下層の窒化チタン膜と上層のアルミニウム膜
からなる積層膜を第１及び第２のコンタクトホール１６
ａ、１６ｂに埋め込まれるように堆積した後、該積層膜
をパターニングして、下部電極１１と接続される第１の
コンタクト１６Ａ及び第１の金属配線１７Ａ、並びに上
部電極１３と接続される第２のコンタクト１６Ｂ及び第
２の金属配線１７Ｂを形成する。
【００１６】次に、絶縁性基板１０の上に全面に亘って
シリコン窒化膜からなる保護膜１８を堆積すると、図７
（ｃ）に示すように従来の半導体装置が得られる。尚、
図示は省略したが、保護膜１８に開口部を形成した後、
該開口部に第１及び第２の金属配線１７Ａ、１７Ｂとそ
れぞれ接続される電極パッドを形成すると、一連の製造
工程が終了する。
【００１７】
【発明が解決しようとする課題】ところで、パターニン
グにより、密着層１４、上部電極１３、容量絶縁膜１２
及び下部電極１１を形成した後、通常、容量絶縁膜１２
におけるパターニングによるダメージを回復させるため
にアニールが行なわれる。
【００１８】ところが、アニールによって、密着層１４
を構成するＴｉ原子が、上部電極１３を構成するＰｔの
柱状結晶同士の間を通って拡散し、強誘電体膜からなる
容量絶縁膜１２に到達してしまう。このため、容量絶縁
膜１２を構成する強誘電体膜の分極特性が劣化して容量
素子の電気特性が悪化するという問題が発生する。
【００１９】また、アニールによって、密着層１４が膨
張する一方、上部電極１３は収縮する。このため、上部
電極１３に応力が加わるので、上部電極１３にボイドが
形成されてしまうという問題も発生する。
【００２０】前記に鑑み、本発明は、容量絶縁膜を構成
する強誘電体膜の分極特性の劣化を防止することを第１
の目的とし、上部電極にボイドが形成されないようにす
ることを第２の目的とする。
【００２１】
【課題を解決するための手段】前記の第１の目的を達成
するため、本発明に係る半導体装置は、基板上に形成さ
れた下部電極、下部電極の上に形成された強誘電体膜か
らなる容量絶縁膜と、容量絶縁膜の上に形成された上部
電極と、上部電極の上に形成された密着層と、下部電
極、容量絶縁膜、上部電極及び密着層を覆うように形成
された絶縁膜とを備え、密着層は、金属酸化膜若しくは
金属窒化膜の単層膜又は金属酸化膜と金属窒化膜との積
層膜からなる。
【００２２】本発明の半導体装置によると、上部電極と
絶縁膜との間には、金属酸化膜若しくは金属窒化膜の単
層膜又は金属酸化膜と金属窒化膜との積層膜からなる密
着層が介在しているため、絶縁膜が密着層から剥がれ難
いと共に、後工程でアニール処理を行なっても密着層を
構成する金属原子は上部電極に拡散し難い。このため、
密着層の金属原子が強誘電体膜からなる容量絶縁膜に到
達し難いので、強誘電体膜の分極特性が劣化して容量素
子の電気特性が劣化する事態が回避される。
【００２３】本発明の半導体装置において、上部電極は
Ｐｔ又はＩｒを含み、金属酸化膜はＴｉ又はＴａの酸化
物からなり、金属窒化膜はＴｉ又はＴａの窒化物からな
ることが好ましい。
【００２４】このように、上部電極がＰｔ又はＩｒを含
むと、上部電極は柱状結晶からなり金属原子を拡散させ
易いという性質を持っているが、Ｔｉ若しくはＴａの酸
化物又は窒化物は上部電極に拡散し難いので、強誘電体
膜の分極特性の劣化を確実に防止することができる。
【００２５】前記の第１の目的を達成するため、本発明
に係る第１の半導体装置の製造方法は、基板上に、第１
の金属膜、強誘電体膜、第２の金属膜、及び金属酸化膜
若しくは金属窒化膜の単層膜又は金属酸化膜と金属窒化
膜との積層膜を順次堆積する工程と、単層膜又は積層膜
をパターニングして密着層を形成する工程と、第２の金
属膜をパターニングして上部電極を形成する工程と、強
誘電体膜をパターニングして容量絶縁膜を形成する工程
と、第１の金属膜をパターニングして下部電極を形成す
る工程と、下部電極、容量絶縁膜、上部電極及び密着層
を覆うように絶縁膜を堆積する工程とを備えている。
【００２６】第１の半導体装置の製造方法によると、上
部電極と絶縁膜との間には、金属酸化膜若しくは金属窒
化膜の単層膜又は金属酸化膜と金属窒化膜との積層膜か
らなる密着層が介在することになるため、絶縁膜が密着
層から剥がれ難いと共に、後工程でアニール処理を行な
っても密着層を構成する金属原子は上部電極に拡散し難
い。このため、密着層の金属原子が強誘電体膜からなる
容量絶縁膜に到達し難いので、強誘電体膜の分極特性が
劣化して容量素子の電気特性が劣化する事態が回避され
る。
【００２７】第１の半導体装置の製造方法において、単
層膜又は積層膜を堆積する工程は、金属酸化物若しくは
金属窒化物からなるターゲットを用いるスパッタリング
法、又は、酸素ガス若しくは窒素ガスを含む雰囲気中で
行なう反応性スパッタリング法により行なわれることが
好ましい。
【００２８】このようにすると、密着層を構成する金属
原子が、窒素原子又は酸素原子と結合する前に上部電極
に拡散する事態を防止できるので、容量絶縁膜を構成す
る強誘電体膜の分極特性の劣化をより確実に防止するこ
とができる。
【００２９】前記の第２の目的を達成するため、本発明
に係る第２の半導体装置の製造方法は、基板上に、下部
電極、容量絶縁膜及び上部電極からなる容量素子を形成
する工程と、容量素子に対して３００℃〜８００℃のア
ニールを行なう工程と、容量素子の上に、金属酸化膜若
しくは金属窒化膜の単層膜又は金属酸化膜と金属窒化膜
との積層膜からなる密着層を堆積する工程と、容量素子
及び密着層を覆うように絶縁膜を堆積する工程とを備え
ている。
【００３０】第２の半導体装置の製造方法によると、容
量素子に対して３００℃〜８００℃のアニールを行なっ
て上部電極を収縮させておいてから密着層を堆積するた
め、半導体プロセスの後工程においてアニールが行なわ
れても上部電極は収縮しない。このため、上部電極に加
わる応力が低減するので、上部電極にはボイドが形成さ
れ難い。この場合、３００℃以上の温度でアニールを行
なうため、上部電極は確実に収縮すると共に、アニール
温度が８００℃以下であるため、上部電極及び下部電極
にヒロックが発生する事態を防止できる。
【００３１】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置について図面を参照しながら説明する。
【００３２】図１は、本発明の一実施形態に係る半導体
装置の断面構造を示しており、半導体基板１の上に、Ｐ
ｔ膜からなる下部電極２、例えばＳｒＢｉ2Ｔａ2Ｏ9 等
の強誘電体膜からなる容量絶縁膜３、及びＰｔ膜からな
る上部電極４から構成される容量素子が形成されてい
る。
【００３３】上部電極４の上にはＴｉＮからなる密着層
５が形成されており、下部電極２、容量絶縁膜３、上部
電極４及び密着層５は、シリコン酸化膜又はシリコン窒
化膜等からなる絶縁膜６により覆われている。
【００３４】下部電極２には、絶縁膜６に埋め込まれた
第１のコンタクト７Ａを介して第１の金属配線８Ｂが接
続されていると共に、上部電極４には、絶縁膜６に埋め
込まれた第２のコンタクト７Ｂを介して第２の金属配線
８Ｂが接続されており、これら第１及び第２のコンタク
ト７Ａ、７Ｂ並びに第１及び第２の金属配線８Ａ、８Ｂ
は下層の窒化チタン膜と上層のアルミニウム膜から構成
されている。また、以上説明した各部材はシリコン窒化
膜からなる保護膜９に覆われている。
【００３５】本実施形態によると、上部電極４の上には
ＴｉＮからなる密着層５が形成されているため、後工程
においてアニールを行なっても、密着層５を構成する金
属原子は、上部電極４には殆ど拡散しないため、容量絶
縁膜３には到達しない。このため、容量絶縁膜３を構成
する強誘電体膜の分極特性が劣化しないので、容量素子
の電気特性は悪化しない。
【００３６】以下、本実施形態を評価するために行なっ
た、強誘電体膜の分極量の測定結果について説明する。
測定試料としては、密着層が形成されていない容量素
子、ＴｉＮからなる密着層が形成されている容量素子、
及びＴｉからなる密着層が形成されている容量素子を用
い、いずれの場合においても、絶縁膜６、第１及び第２
のコンタクト７Ａ、７Ｂ、第１及び第２の金属配線８
Ａ、８Ｂ、並びに保護膜９が形成されていないものを用
いた。また、図１に示す端子Ａと端子Ｂとから強誘電体
膜の分極量を測定した。
【００３７】分極量の測定結果は図２に示すとおりであ
って、ＴｉＮからなる密着層が形成された容量素子にお
いては、密着層が形成されておらずＴｉ原子の拡散の影
響が全くない容量素子と同程度である、１４μＣ／ｃｍ
2 以上の分極量及び１．５μＣ／ｃｍ2 以下のばらつき
が測定された。これに対して、Ｔｉからなる密着層が形
成された容量素子においては、８μＣ／ｃｍ2 程度の分
極量及び３μＣ／ｃｍ 2 のばらつきが測定された。
【００３８】これらの測定結果から、本実施形態に係る
容量素子を用いると、半導体プロセスの後工程において
アニールを行なっても、密着層５を構成する金属原子の
拡散を防止でき、これによって、強誘電体膜からなる容
量絶縁膜３の分極特性が劣化しないことが確認できた。
【００３９】尚、本実施形態においては、ＴｉＮからな
る密着層５を用いたが、これに代えて、ＴａＮ等の他の
金属窒化物からなる単層膜を用いる場合、ＴｉＯx 等の
金属酸化物からなる単層膜を用いる場合、又は金属窒化
膜と金属酸化膜との積層膜を用いる場合でも、後工程に
おいてアニールを行なっても、密着層５を構成する金属
原子の拡散を防止することができる。尚、Ｔａは拡散に
ついては、Ｔｉと同様の振る舞いをする。
【００４０】以下、本実施形態に係る半導体装置の第１
の製造方法について説明する。第１の製造方法は、従来
の半導体装置の製造方法に比べて、密着層の組成及び堆
積方法が異なるのみであるから、ここでは、密着層の堆
積方法についてのみ説明する。
【００４１】第１の製造方法の特徴は、ＴｉＮ等の金属
窒化物又はＴｉＯx 等の金属酸化物からなるターゲット
を用いるスパッタリング法により、金属窒化膜若しくは
金属酸化膜の単層膜又は金属酸化膜と金属窒化膜との積
層膜からなる密着層５を堆積するものである。
【００４２】以下、金属窒化物又は金属酸化物からなる
ターゲットを用いるスパッタリング法により金属窒化膜
又は金属酸化膜を堆積する場合と、Ｔｉ膜等の金属膜を
堆積しておいてから該金属膜を窒化処理又は酸化処理す
る場合との対比について説明する。
【００４３】金属膜を窒化処理又は酸化処理して金属窒
化膜又は金属酸化膜を形成する場合には、金属膜を構成
するＴｉ等の金属原子が、窒素原子又は酸素原子と結合
する前に上部電極４に拡散するため、容量絶縁膜３の分
極特性が劣化する恐れがある。これに対して、金属窒化
物又は金属酸化物からなるターゲットを用いるスパッタ
リング法により金属窒化膜又は金属酸化膜を堆積する場
合には、金属原子は上部電極４に殆ど拡散しないため、
容量絶縁膜３の分極特性の劣化をより確実に防止するこ
とができる。
【００４４】以下、第１の製造方法を評価するために行
なった、強誘電体膜の分極量の測定結果について図３を
参照しながら説明する。測定試料としては、スパッタリ
ング法によりＴｉＮ膜からなる密着層を堆積した容量素
子、Ｔｉ膜を窒化処理してＴｉＮ膜からなる密着層を形
成した容量素子、スパッタリング法によりＴｉＯx 膜か
らなる密着層を堆積した容量素子、及びＴｉ膜を酸化処
理してＴｉＯx 膜からなる密着層を形成した容量素子を
用いた。
【００４５】図３から分かるように、スパッタリング法
によりＴｉＮ膜又はＴｉＯx 膜からなる密着層を堆積し
た場合には、強誘電体膜の分極量は、図２に示した密着
層が形成されていない場合と同程度であったが、Ｔｉ膜
を窒化処理又は酸化処理して密着層を形成した場合に
は、強誘電体膜の分極量は、スパッタリング法により堆
積したＴｉＮ膜又はＴｉＯx 膜からなる密着層を用いた
場合に比べて劣化している。また、Ｔｉ膜に酸化処理を
行なった場合には、Ｔｉ膜に窒化処理を行なった場合に
比べて劣化の程度が小さい。これは、酸化処理を行なっ
たときには、Ｏ原子がＴｉ原子と速やかに結合してＴｉ
Ｏx が形成されるのに対して、窒化処理を行なったとき
には、Ｎ原子がＴｉ原子と速やかに結合しないためであ
ると考えられる。
【００４６】尚、第１の製造方法は、ＴｉＮ等の金属窒
化物又はＴｉＯx 等の金属酸化物からなるターゲットを
用いるスパッタリング法により、金属窒化膜又は金属酸
化膜を堆積する場合であったが、これに代えて、ＴａＮ
等の金属窒化物又はＴａＯx等の金属酸化物からなるタ
ーゲットを用いるスパッタリング法により、金属窒化膜
又は金属酸化膜を堆積してもよい。
【００４７】また、第１の製造方法は、金属窒化物又は
金属酸化物からなるターゲットを用いるスパッタリング
法であったが、これに代えて、Ｔｉ又はＴａ等の金属か
らなるターゲットを用いて、Ｎ2 ガス又はＯ2 ガスの雰
囲気中においてスパッタリングを行なう反応性スパッタ
リング法により、金属窒化膜又は金属酸化膜を堆積して
もよい。
【００４８】以下、本実施形態に係る半導体装置の第２
の製造方法について説明する。
【００４９】まず、半導体基板１の上に、Ｐｔ等からな
る第１の金属膜、強誘電体膜、Ｐｔ等からなる第２の金
属膜を順次堆積した後、第２の金属膜をパターニングし
て上部電極を形成し、強誘電体膜をパターニングして容
量絶縁膜を形成し、第１の金属膜をパターニングして下
部電極を形成する。
【００５０】次に、３００℃〜８００℃のアニールを行
なって、上部電極及び下部電極の内部応力を緩和すると
共に、上部電極及び下部電極を収縮させる。次に、上部
電極の上に、ＴｉＮ等の金属窒化物又はＴｉＯx 等の金
属酸化物からなる密着層を堆積した後、該密着層をパタ
ーニングし、その後、従来と同様の方法により、絶縁
膜、コンタクト及び金属配線を形成する。
【００５１】第２の製造方法によると、アニールを行な
って上部電極を収縮させておいてから密着層を堆積する
ため、半導体プロセスの後工程においてアニールが行な
われても上部電極は収縮しない。このため、上部電極に
加わる応力が低減するので、上部電極にはボイドが形成
され難い。
【００５２】ここで、アニールの温度が３００℃〜８０
０℃の範囲内であることが好ましい理由について説明す
る。
【００５３】図４は、アニール温度（℃）とＰｔ結晶の
（２２２）面の面間隔値（ｎｍ）との関係を示してい
る。図３から、アニール温度の上昇に伴って面間隔値が
減少すること、３００℃程度のアニールを行なうと面間
隔値が３．０×１０-4ｎｍ程度減少すること、及びアニ
ール温度が６００℃以上になると面間隔値の減少が収束
することが分かる。図３からも、アニール温度を上げる
と、Ｐｔ結晶の格子間距離が小さくなって、上部電極及
び下部電極を構成するＰｔ膜が収縮することが分かる。
【００５４】次に、アニール温度とボイドの発生との関
係を調べたところ、アニール温度が３００℃以上である
と、ボイドの発生を抑制できることが分かった。また、
８００℃以上の高温のアニールを行なうと、Ｐｔのヒロ
ック（突起物）が発生することも分かった。
【００５５】以上の理由により、アニール温度は３００
℃〜８００℃の範囲内であることが好ましい。
【００５６】
【発明の効果】本発明に係る半導体装置又は第１の半導
体装置の製造方法によると、密着層を構成する金属原子
が強誘電体膜からなる容量絶縁膜に到達し難いので、強
誘電体膜の分極特性が劣化して容量素子の電気特性が劣
化する事態を防止することができる。
【００５７】本発明に係る第２の半導体装置の製造方法
によると、上部電極を収縮させておいてから密着層を堆
積するため、半導体プロセスの後工程においてアニール
が行なわれても上部電極は収縮しないので、上部電極に
加わる応力を低減して、上部電極にボイドが形成される
事態を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の断面図
である。
【図２】本発明の一実施形態に係る半導体装置を評価す
るために行なった、強誘電体膜の分極量の測定結果を示
す図である。
【図３】本発明の一実施形態に係る半導体装置の第１の
製造方法を評価するために行なった、強誘電体膜の分極
量の測定結果を示す図である。
【図４】本発明の一実施形態に係る半導体装置の第２の
製造方法におけるアニール温度を検証するために行なっ
た、アニール温度とＰｔ（２２２）面の面間隔値との関
係を示す図である。
【図５】従来の半導体装置の断面図である。
【図６】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。
【符号の説明】
１ 半導体基板 ２ 下部電極 ３ 容量絶縁膜 ４ 上部電極 ５ 密着層 ６ 絶縁膜 ７Ａ 第１のコンタクト ７Ｂ 第２のコンタクト ８Ａ 第１の金属配線 ８Ｂ 第２の金属配線 ９ 保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/10 ４５１ 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01G 4/12 349 H01L 21/203 H01L 21/8242 H01L 27/04 H01L 27/10 H01L 27/108

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板上に、下部電極、容量絶縁膜及び上
    部電極からなる容量素子を形成する工程と、 前記容量素子に対して３００℃〜８００℃のアニールを
    行なって前記上部電極を収縮させる工程と、 前記上部電極の上に、金属酸化膜若しくは金属窒化膜の
    単層膜又は金属酸化膜と金属窒化膜との積層膜からなる
    密着層を堆積する工程と、 前記密着層に自己拡散を起こさせることなく、前記容量
    素子に対してアニールを行なって、前記容量絶縁膜のダ
    メージを回復する工程と、 前記容量素子及び密着層を覆うように絶縁膜を堆積する
    工程とを備えていることを特徴とする半導体装置の製造
    方法。
JP35310499A 1999-12-13 1999-12-13 半導体装置の製造方法 Expired - Fee Related JP3276351B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35310499A JP3276351B2 (ja) 1999-12-13 1999-12-13 半導体装置の製造方法
TW089122111A TW476077B (en) 1999-12-13 2000-10-20 Semiconductor device and the manufacturing method thereof
KR1020000063548A KR100658259B1 (ko) 1999-12-13 2000-10-27 반도체장치 및 그 제조방법
EP00125794A EP1109223A1 (en) 1999-12-13 2000-11-24 Semiconductor device and method for fabricating the same
US09/734,176 US6960800B2 (en) 1999-12-13 2000-12-12 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35310499A JP3276351B2 (ja) 1999-12-13 1999-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001168290A JP2001168290A (ja) 2001-06-22
JP3276351B2 true JP3276351B2 (ja) 2002-04-22

Family

ID=18428601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35310499A Expired - Fee Related JP3276351B2 (ja) 1999-12-13 1999-12-13 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6960800B2 (ja)
EP (1) EP1109223A1 (ja)
JP (1) JP3276351B2 (ja)
KR (1) KR100658259B1 (ja)
TW (1) TW476077B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460748B (en) * 1998-05-26 2001-10-21 Matsushita Electronics Corp Capacitor and method for fabricating the same
JP2003100887A (ja) * 2001-09-26 2003-04-04 Nec Corp 半導体装置
KR100449250B1 (ko) * 2002-01-07 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 비트 라인 형성 방법
DE10236890A1 (de) * 2002-08-12 2004-03-04 Infineon Technologies Ag Integrierte Schaltungsanordnungen, insbesondere Kondensatoranordnungen, und zugehörige Herstellungsverfahren
JP2008016490A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置
JP5098422B2 (ja) * 2007-04-27 2012-12-12 株式会社村田製作所 薄膜電子部品
JP2009010114A (ja) * 2007-06-27 2009-01-15 Murata Mfg Co Ltd 誘電体薄膜キャパシタ
WO2018198330A1 (ja) * 2017-04-28 2018-11-01 ゼンテルジャパン株式会社 キャパシタ装置とその製造方法
US12317521B2 (en) 2017-04-28 2025-05-27 AP Memory Technology Corp. Capacitor device and manufacturing method therefor
KR102642386B1 (ko) * 2020-06-29 2024-02-29 티디케이가부시기가이샤 박막 캐패시터 및 그 제조 방법 및 박막 캐패시터를 구비하는 전자 회로 기판

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503078B1 (en) * 1990-09-28 2001-06-06 Ramtron International Corporation Semiconductor device
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09246082A (ja) 1996-03-13 1997-09-19 Matsushita Electron Corp 容量素子およびその製造方法
JPH09280947A (ja) 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
JPH11145410A (ja) 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
JP3212930B2 (ja) 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
JP3584155B2 (ja) * 1998-01-29 2004-11-04 シャープ株式会社 半導体記憶装置の製造方法
JPH11307733A (ja) 1998-04-17 1999-11-05 Nec Corp 強誘電体集積回路の製造方法
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2000138350A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法

Also Published As

Publication number Publication date
KR20010067373A (ko) 2001-07-12
US6960800B2 (en) 2005-11-01
EP1109223A1 (en) 2001-06-20
US20020030243A1 (en) 2002-03-14
KR100658259B1 (ko) 2006-12-14
JP2001168290A (ja) 2001-06-22
TW476077B (en) 2002-02-11

Similar Documents

Publication Publication Date Title
JP3252835B2 (ja) 半導体装置およびその製造方法
US6174822B1 (en) Semiconductor device and method for fabricating the same
JP3369827B2 (ja) 半導体装置及びその製造方法
JP3098474B2 (ja) 半導体装置の製造方法
JP2820930B2 (ja) 半導体素子のキャパシタ製造方法
JP3276351B2 (ja) 半導体装置の製造方法
JP3142457B2 (ja) 強誘電体薄膜キャパシタの製造方法
JP2846310B1 (ja) 半導体装置及びその製造方法
JPH0837282A (ja) 容量素子、半導体装置およびその製造方法
JP3157734B2 (ja) 強誘電体メモリ装置及びその製造方法
JP3299909B2 (ja) 酸化物導電体を用いた多層構造電極
JP2002100740A (ja) 半導体記憶素子及びその製造方法
JP3098923B2 (ja) 半導体装置およびその製造方法
JP2907767B2 (ja) 半導体装置の製造方法
JP2930102B2 (ja) 半導体装置用配線構造及びその製造方法
US6232131B1 (en) Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP3120568B2 (ja) 薄膜キャパシタ
JP2912776B2 (ja) 半導体装置およびその製造方法
JPH1084085A (ja) 半導体装置およびその製造方法
JPH04349657A (ja) 半導体装置
JP2002252336A (ja) 半導体装置およびその製造方法
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
JPH09246082A (ja) 容量素子およびその製造方法
JPH08288239A (ja) 酸素拡散バリア性電極とその製造方法
JP3514940B2 (ja) 強誘電体薄膜の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees