JPH09246082A - 容量素子およびその製造方法 - Google Patents
容量素子およびその製造方法Info
- Publication number
- JPH09246082A JPH09246082A JP8055733A JP5573396A JPH09246082A JP H09246082 A JPH09246082 A JP H09246082A JP 8055733 A JP8055733 A JP 8055733A JP 5573396 A JP5573396 A JP 5573396A JP H09246082 A JPH09246082 A JP H09246082A
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- forming
- lower electrode
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000004544 sputter deposition Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 13
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体膜を容量絶縁膜とする容量素子の製
造方法において、密着層の金属成分の拡散を抑制し、は
がれや電気的特性劣化のない容量素子を得ることを目的
とする。 【解決手段】 支持基板１１上に金属または金属酸化物
よりなる密着層１３を形成する工程と、白金よりなる下
部電極１４を形成する工程と、金属酸化物よりなる容量
絶縁膜１５を形成する工程と、上部電極１６を形成する
工程とを備え、下部電極１４を形成する工程が、成膜後
で２×１０9ｄｙｎ／ｃｍ2以下の引っ張り応力の内部応
力を有する白金を形成するために基板温度を２００℃〜
６００℃に設定してスパッタリング法により形成するこ
とを特徴とし、緻密な膜質の白金を形成することによ
り、密着層の金属成分の拡散を抑制し、はがれや電気的
特性劣化を生じさせない。
造方法において、密着層の金属成分の拡散を抑制し、は
がれや電気的特性劣化のない容量素子を得ることを目的
とする。 【解決手段】 支持基板１１上に金属または金属酸化物
よりなる密着層１３を形成する工程と、白金よりなる下
部電極１４を形成する工程と、金属酸化物よりなる容量
絶縁膜１５を形成する工程と、上部電極１６を形成する
工程とを備え、下部電極１４を形成する工程が、成膜後
で２×１０9ｄｙｎ／ｃｍ2以下の引っ張り応力の内部応
力を有する白金を形成するために基板温度を２００℃〜
６００℃に設定してスパッタリング法により形成するこ
とを特徴とし、緻密な膜質の白金を形成することによ
り、密着層の金属成分の拡散を抑制し、はがれや電気的
特性劣化を生じさせない。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電性を有する
金属酸化物を容量絶縁膜とする容量素子およびその製造
方法に関する。
金属酸化物を容量絶縁膜とする容量素子およびその製造
方法に関する。
【０００２】
【従来の技術】低動作電圧、高速書き込みおよび高速読
み出し可能な不揮発性ＲＡＭの実用化を目指し、自発分
極特性を有する強誘電体膜を容量絶縁膜とする容量素子
を半導体集積回路の上に形成するための技術開発が盛ん
に行われている。
み出し可能な不揮発性ＲＡＭの実用化を目指し、自発分
極特性を有する強誘電体膜を容量絶縁膜とする容量素子
を半導体集積回路の上に形成するための技術開発が盛ん
に行われている。
【０００３】以下、従来の容量素子およびその製造方法
を図６の工程断面図を用いて説明する。
を図６の工程断面図を用いて説明する。
【０００４】図６（ａ）に示すように、シリコン基板よ
りなる支持基板１上に層間絶縁膜２となるシリコン酸化
膜を形成する。次に図６（ｂ）に示すように、層間絶縁
膜２の上に密着層３となる膜厚が約２０ｎｍの金属チタ
ンおよび下部電極４となる膜厚が３００ｎｍの白金を、
室温で、アルゴンガスを用いたスパッタリング法により
連続して形成する。次に図６（ｃ）に示すように下部電
極４の上に容量絶縁膜５となる組成がＳｒＢｉ2Ｔａ2Ｏ
9である強誘電体膜をスピンオン法で塗布し８００℃で
焼成する。次に図６（ｄ）に示すように容量絶縁膜５の
上に上部電極６となる白金をスパッタリング法により形
成する。さらに図６（ｅ）に示すように写真食刻法とド
ライエッチング法により加工を行い、容量素子を形成す
る。
りなる支持基板１上に層間絶縁膜２となるシリコン酸化
膜を形成する。次に図６（ｂ）に示すように、層間絶縁
膜２の上に密着層３となる膜厚が約２０ｎｍの金属チタ
ンおよび下部電極４となる膜厚が３００ｎｍの白金を、
室温で、アルゴンガスを用いたスパッタリング法により
連続して形成する。次に図６（ｃ）に示すように下部電
極４の上に容量絶縁膜５となる組成がＳｒＢｉ2Ｔａ2Ｏ
9である強誘電体膜をスピンオン法で塗布し８００℃で
焼成する。次に図６（ｄ）に示すように容量絶縁膜５の
上に上部電極６となる白金をスパッタリング法により形
成する。さらに図６（ｅ）に示すように写真食刻法とド
ライエッチング法により加工を行い、容量素子を形成す
る。
【０００５】
【発明が解決しようとする課題】しかしながら従来の構
造およびその製造方法では、下部電極４を形成する白金
を室温で形成しているため、柱状結晶粒の並んだ荒い膜
質であるため結晶粒界を通じて密着層３の金属成分が、
下部電極４へ拡散し易く、密着層３が消滅して密着強度
が劣化しはがれが生じたり、さらに容量絶縁膜５にまで
拡散して容量素子の電気的特性が劣化するという課題を
有していた。
造およびその製造方法では、下部電極４を形成する白金
を室温で形成しているため、柱状結晶粒の並んだ荒い膜
質であるため結晶粒界を通じて密着層３の金属成分が、
下部電極４へ拡散し易く、密着層３が消滅して密着強度
が劣化しはがれが生じたり、さらに容量絶縁膜５にまで
拡散して容量素子の電気的特性が劣化するという課題を
有していた。
【０００６】本発明は上記の従来の課題を解決するもの
で、緻密な膜質の白金を形成することにより、はがれや
電気的特性劣化のない容量素子およびその製造方法を提
供することを目的とする。
で、緻密な膜質の白金を形成することにより、はがれや
電気的特性劣化のない容量素子およびその製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の容量素子は、密着層の上に形成された下部電
極を形成する白金が、２×１０9ｄｙｎ／ｃｍ2以上の引
っ張り応力の内部応力を有するものであり、その製造方
法は、下部電極を形成する白金を基板温度を２００℃以
上６００℃以下にしてアルゴンガスによるスパッタリン
グ法により形成するものである。
に本発明の容量素子は、密着層の上に形成された下部電
極を形成する白金が、２×１０9ｄｙｎ／ｃｍ2以上の引
っ張り応力の内部応力を有するものであり、その製造方
法は、下部電極を形成する白金を基板温度を２００℃以
上６００℃以下にしてアルゴンガスによるスパッタリン
グ法により形成するものである。
【０００８】本発明によれば、緻密な膜質の白金を形成
することができ、はがれや電気的特性劣化のない容量素
子が得られる。
することができ、はがれや電気的特性劣化のない容量素
子が得られる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、支持基板上に形成された金属または金属酸化物より
なり密着層と、同密着層上に形成され、引っ張り応力が
２×１０9ｄｙｎ／ｃｍ2以上である白金よりなる下部電
極と、同下部電極上に形成された金属酸化物よりなる容
量絶縁膜および同容量絶縁膜上に形成された上部電極と
を備えたものであり、これにより白金が緻密な膜質とな
るため、密着層を形成する金属成分が白金で形成された
下部電極へ拡散することを抑制する作用を有する。
は、支持基板上に形成された金属または金属酸化物より
なり密着層と、同密着層上に形成され、引っ張り応力が
２×１０9ｄｙｎ／ｃｍ2以上である白金よりなる下部電
極と、同下部電極上に形成された金属酸化物よりなる容
量絶縁膜および同容量絶縁膜上に形成された上部電極と
を備えたものであり、これにより白金が緻密な膜質とな
るため、密着層を形成する金属成分が白金で形成された
下部電極へ拡散することを抑制する作用を有する。
【００１０】請求項２に記載の発明は、支持基板上に金
属または金属酸化物よりなる密着層を形成する工程と、
前記密着層上に、アルゴンガスを用い、基板温度を２０
０℃以上６００℃以下に設定したスパッタリング法によ
り白金を形成して下部電極を形成する工程と、前記下部
電極上に金属酸化物よりなる容量絶縁膜を形成する工程
および前記容量絶縁膜上に上部電極を形成する工程とを
備えたものであり、これにより下部電極を形成する白金
の引っ張り応力を２×１０9ｄｙｎ／ｃｍ2以上とするこ
とができ、白金を緻密な膜質とすることができる。この
結果密着層を形成する金属成分が白金で形成された下部
電極へ拡散することを抑制することができる。
属または金属酸化物よりなる密着層を形成する工程と、
前記密着層上に、アルゴンガスを用い、基板温度を２０
０℃以上６００℃以下に設定したスパッタリング法によ
り白金を形成して下部電極を形成する工程と、前記下部
電極上に金属酸化物よりなる容量絶縁膜を形成する工程
および前記容量絶縁膜上に上部電極を形成する工程とを
備えたものであり、これにより下部電極を形成する白金
の引っ張り応力を２×１０9ｄｙｎ／ｃｍ2以上とするこ
とができ、白金を緻密な膜質とすることができる。この
結果密着層を形成する金属成分が白金で形成された下部
電極へ拡散することを抑制することができる。
【００１１】請求項３に記載の発明は、請求項２記載の
スパッタリング法が平行平面型マグネトロン直流電界ス
パッタリング法であり、これにより白金をより緻密な膜
質とすることができる。
スパッタリング法が平行平面型マグネトロン直流電界ス
パッタリング法であり、これにより白金をより緻密な膜
質とすることができる。
【００１２】以下、本発明の一実施の形態における容量
素子およびその製造方法を図１の工程断面図を用いて説
明する。
素子およびその製造方法を図１の工程断面図を用いて説
明する。
【００１３】（実施の形態１）図１（ａ）に示すよう
に、シリコン基板よりなる支持基板１１上に層間絶縁膜
１２となるシリコン酸化膜を形成する。次に、図１
（ｂ）に示すように、層間絶縁膜１２の上に密着層１３
となる膜厚が約２０ｎｍの金属チタンを形成し、その上
に下部電極１４となる膜厚が３００ｎｍの白金を、基板
温度を２００℃〜６００℃に設定し、アルゴンガスを用
いた平行平面型マグネトロン直流電界スパッタリング法
により形成する。次に図１（ｃ）に示すように下部電極
１４の上に容量絶縁膜１５となる組成がＳｒＢｉ2Ｔａ2
Ｏ9である強誘電体膜をスピンオン法で塗布し８００℃
で焼成する。次に図１（ｄ）に示すようにこの上に上部
電極１６となる白金をスパッタリング法により形成す
る。さらに図１（ｅ）に示すように写真食刻法とドライ
エッチング法により加工を行い、容量素子を形成する。
に、シリコン基板よりなる支持基板１１上に層間絶縁膜
１２となるシリコン酸化膜を形成する。次に、図１
（ｂ）に示すように、層間絶縁膜１２の上に密着層１３
となる膜厚が約２０ｎｍの金属チタンを形成し、その上
に下部電極１４となる膜厚が３００ｎｍの白金を、基板
温度を２００℃〜６００℃に設定し、アルゴンガスを用
いた平行平面型マグネトロン直流電界スパッタリング法
により形成する。次に図１（ｃ）に示すように下部電極
１４の上に容量絶縁膜１５となる組成がＳｒＢｉ2Ｔａ2
Ｏ9である強誘電体膜をスピンオン法で塗布し８００℃
で焼成する。次に図１（ｄ）に示すようにこの上に上部
電極１６となる白金をスパッタリング法により形成す
る。さらに図１（ｅ）に示すように写真食刻法とドライ
エッチング法により加工を行い、容量素子を形成する。
【００１４】ところで図１（ｂ）の下部電極１４を形成
する白金のスパッタリングでは、密着層１３の金属チタ
ンの下部電極１４への拡散を防ぐため緻密な膜質の白金
が要求される。図２〜図４に白金の成膜条件と白金の内
部応力との関係を示す。内部応力が引っ張り方向で大き
いほど緻密な膜となる。このことを以下に説明する。図
２は室温で、スパッタリング・パワー０．７２ｋＷの条
件での白金の内部応力のＡｒガス圧依存性を示す図であ
る。図３は室温で、Ａｒガス圧８ｍＴｏｒｒの条件での
白金の内部応力のスパッタリング・パワー依存性を示す
図である。図４はスパッタリング・パワー０．７２ｋＷ
でＡｒガス圧が８ｍＴｏｒｒの条件での白金の内部応力
の基板温度依存性を示す図である。図から分かるよう
に、白金の内部応力はＡｒガス圧やスパッタリング・パ
ワーによってはあまり変化していない。これらに比べて
白金の内部応力は基板温度依存性が大きく、基板温度が
高いほど内部応力は引っ張り方向に強くなる。図５に、
容量素子形成後の下部電極１４の白金と支持基板１１上
に形成された層間絶縁膜１２のシリコン酸化膜との密着
強度のＡｒガス圧が８ｍＴｏｒｒ、スパッタリング・パ
ワー０．７２ｋＷの条件での基板温度依存性を示す。密
着強度は走査型スクラッチテスタにより膜がはがれた時
の臨界荷重として評価した。基板温度が高いほど臨界荷
重が大きくなる。このことから白金の引っ張り応力が大
きくなるほど、臨界荷重すなわち密着強度が大きくなる
ことがわかる。この結果、基板温度が高くなるほど、言
い換えれば白金の引っ張り応力が大きくなるほど、密着
層１３を形成するチタンの拡散が抑制され、密着強度が
強くなることがわかる。以上の結果、白金の成膜条件は
基板温度を図５に示した臨界荷重がほぼ飽和する２００
℃以上にして２×１０9ｄｙｎ／ｃｍ2以上の引っ張り応
力を有する緻密な膜を形成することにより、チタン拡散
をほぼ抑制し、密着性の劣化をなくすことができる。
する白金のスパッタリングでは、密着層１３の金属チタ
ンの下部電極１４への拡散を防ぐため緻密な膜質の白金
が要求される。図２〜図４に白金の成膜条件と白金の内
部応力との関係を示す。内部応力が引っ張り方向で大き
いほど緻密な膜となる。このことを以下に説明する。図
２は室温で、スパッタリング・パワー０．７２ｋＷの条
件での白金の内部応力のＡｒガス圧依存性を示す図であ
る。図３は室温で、Ａｒガス圧８ｍＴｏｒｒの条件での
白金の内部応力のスパッタリング・パワー依存性を示す
図である。図４はスパッタリング・パワー０．７２ｋＷ
でＡｒガス圧が８ｍＴｏｒｒの条件での白金の内部応力
の基板温度依存性を示す図である。図から分かるよう
に、白金の内部応力はＡｒガス圧やスパッタリング・パ
ワーによってはあまり変化していない。これらに比べて
白金の内部応力は基板温度依存性が大きく、基板温度が
高いほど内部応力は引っ張り方向に強くなる。図５に、
容量素子形成後の下部電極１４の白金と支持基板１１上
に形成された層間絶縁膜１２のシリコン酸化膜との密着
強度のＡｒガス圧が８ｍＴｏｒｒ、スパッタリング・パ
ワー０．７２ｋＷの条件での基板温度依存性を示す。密
着強度は走査型スクラッチテスタにより膜がはがれた時
の臨界荷重として評価した。基板温度が高いほど臨界荷
重が大きくなる。このことから白金の引っ張り応力が大
きくなるほど、臨界荷重すなわち密着強度が大きくなる
ことがわかる。この結果、基板温度が高くなるほど、言
い換えれば白金の引っ張り応力が大きくなるほど、密着
層１３を形成するチタンの拡散が抑制され、密着強度が
強くなることがわかる。以上の結果、白金の成膜条件は
基板温度を図５に示した臨界荷重がほぼ飽和する２００
℃以上にして２×１０9ｄｙｎ／ｃｍ2以上の引っ張り応
力を有する緻密な膜を形成することにより、チタン拡散
をほぼ抑制し、密着性の劣化をなくすことができる。
【００１５】なお基板温度の上限を６００℃としたの
は、６００℃以上にすれば拡散が進みすぎることや金属
膜にヒルロックができやすくなるためである。
は、６００℃以上にすれば拡散が進みすぎることや金属
膜にヒルロックができやすくなるためである。
【００１６】なお本実施の形態では支持基板として単な
るシリコン基板としたが、集積回路を作り込んだシリコ
ン基板でもよく、あるいは石英基板やＧａＡｓ基板など
でもよい。また本実施の形態では容量絶縁膜として、Ｂ
ｉ系層状ペロブスカイト型構造を有する代表的な組成の
ＳｒＢｉ2Ｔａ2Ｏ9を用いたがＰｂ（Ｚｒ1-xＴｉx）Ｏ3
や（Ｂａ1-xＳｒx）ＴｉＯ3などの他の強誘電体膜でも
よく、あるいはタンタル酸化物などの他の金属酸化物で
もよい。
るシリコン基板としたが、集積回路を作り込んだシリコ
ン基板でもよく、あるいは石英基板やＧａＡｓ基板など
でもよい。また本実施の形態では容量絶縁膜として、Ｂ
ｉ系層状ペロブスカイト型構造を有する代表的な組成の
ＳｒＢｉ2Ｔａ2Ｏ9を用いたがＰｂ（Ｚｒ1-xＴｉx）Ｏ3
や（Ｂａ1-xＳｒx）ＴｉＯ3などの他の強誘電体膜でも
よく、あるいはタンタル酸化物などの他の金属酸化物で
もよい。
【００１７】また本実施の形態では容量絶縁膜をスピン
オン法で形成したが、スパッタリング法や化学気相成長
法で形成してもよい。
オン法で形成したが、スパッタリング法や化学気相成長
法で形成してもよい。
【００１８】また本実施の形態では密着層に金属チタン
を用いたが、タンタルなどの他の金属やルテニウム酸化
物・イリジウム酸化物などの他の金属酸化物でもよい。
を用いたが、タンタルなどの他の金属やルテニウム酸化
物・イリジウム酸化物などの他の金属酸化物でもよい。
【００１９】
【発明の効果】本発明の容量素子は、下部電極を形成す
る白金が２×１０9ｄｙｎ／ｃｍ2以上の引っ張り応力の
内部応力を有するものであり、その製造方法はこの白金
をスパッタリング法により２００℃〜６００℃の基板温
度で形成することを特徴とし、これにより緻密な膜質の
白金を形成することにより密着層の金属成分を下部電極
側への拡散を抑制し、密着層が薄くなることによるはが
れや密着層の金属成分が容量絶縁膜にまで拡散してきて
容量絶縁膜の電気的特性を劣化させることを防ぐことが
できる。
る白金が２×１０9ｄｙｎ／ｃｍ2以上の引っ張り応力の
内部応力を有するものであり、その製造方法はこの白金
をスパッタリング法により２００℃〜６００℃の基板温
度で形成することを特徴とし、これにより緻密な膜質の
白金を形成することにより密着層の金属成分を下部電極
側への拡散を抑制し、密着層が薄くなることによるはが
れや密着層の金属成分が容量絶縁膜にまで拡散してきて
容量絶縁膜の電気的特性を劣化させることを防ぐことが
できる。
【図１】本発明の一実施の形態における容量素子および
その製造方法を示す工程断面図
その製造方法を示す工程断面図
【図２】白金の内部応力のアルゴンガス圧依存性を示す
図
図
【図３】白金の内部応力のスパッタリング・パワー依存
性を示す図
性を示す図
【図４】白金の内部応力の基板温度依存性を示す図
【図５】白金下部電極と支持基板との密着性の基板温度
依存性を示す図
依存性を示す図
【図６】従来例における容量素子の製造方法を示す工程
断面図
断面図
１１ 支持基板 １２ 層間絶縁膜 １３ 密着層 １４ 下部電極 １５ 容量絶縁膜 １６ 上部電極
Claims (3)
- 【請求項１】 支持基板上に形成された金属または金属
酸化物よりなり密着層と、同密着層上に形成され、引っ
張り応力が２×１０9ｄｙｎ／ｃｍ2以上である白金より
なる下部電極と、同下部電極上に形成された金属酸化物
よりなる容量絶縁膜、および同容量絶縁膜上に形成され
た上部電極とを備えたことを特徴とする容量素子。 - 【請求項２】 支持基板上に金属または金属酸化物より
なる密着層を形成する工程と、前記密着層上に、アルゴ
ンガスを用い、基板温度を２００℃以上６００℃以下に
設定したスパッタリング法により白金を形成して下部電
極を形成する工程と、前記下部電極上に金属酸化物より
なる容量絶縁膜を形成する工程、および前記容量絶縁膜
上に上部電極を形成する工程とを備えたことを特徴とす
る容量素子の製造方法。 - 【請求項３】 スパッタリング法が平行平面型マグネト
ロン直流電界スパッタリング法であることを特徴とする
請求項２記載の容量素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055733A JPH09246082A (ja) | 1996-03-13 | 1996-03-13 | 容量素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8055733A JPH09246082A (ja) | 1996-03-13 | 1996-03-13 | 容量素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246082A true JPH09246082A (ja) | 1997-09-19 |
Family
ID=13007067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8055733A Pending JPH09246082A (ja) | 1996-03-13 | 1996-03-13 | 容量素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246082A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013224A1 (de) * | 1998-08-31 | 2000-03-09 | Infineon Technologies Ag | Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle |
| US6960800B2 (en) | 1999-12-13 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6974547B1 (en) | 1998-12-22 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
-
1996
- 1996-03-13 JP JP8055733A patent/JPH09246082A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013224A1 (de) * | 1998-08-31 | 2000-03-09 | Infineon Technologies Ag | Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle |
| JP2002524850A (ja) * | 1998-08-31 | 2002-08-06 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 |
| US6670668B2 (en) | 1998-08-31 | 2003-12-30 | Infineon Technologies Ag | Microelectronic structure, method for fabricating it and its use in a memory cell |
| KR100499429B1 (ko) * | 1998-08-31 | 2005-07-07 | 인피니언 테크놀로지스 아게 | 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도 |
| US6974547B1 (en) | 1998-12-22 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Flexible thin film capacitor and method for producing the same |
| US6960800B2 (en) | 1999-12-13 | 2005-11-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100356348B1 (ko) | 기산화 고 유전상수 재료로 만든 전극 | |
| US6399521B1 (en) | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same | |
| US7349195B2 (en) | Thin film capacitor and method for manufacturing the same | |
| US20050098819A1 (en) | Ferroelectric capacitor | |
| JP2000091539A (ja) | 半導体装置及びその製造方法 | |
| JPH0936309A (ja) | 容量素子の製造方法 | |
| JP2002524850A (ja) | 超小型電子構造体、その製造方法およびメモリセルにおけるその使用 | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| US7545625B2 (en) | Electrode for thin film capacitor devices | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JPH07263570A (ja) | 誘電体装置の製造方法 | |
| JP3299909B2 (ja) | 酸化物導電体を用いた多層構造電極 | |
| US6579753B2 (en) | Method of fabricating a semiconductor storage device having a transistor unit and a ferroelectric capacitor | |
| JPH09246082A (ja) | 容量素子およびその製造方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| JPH11220106A (ja) | 半導体装置及びその製造方法 | |
| JPH1056140A (ja) | 強誘電体メモリ素子及びその製造方法 | |
| US20040131762A1 (en) | Manufacturing of a high-capacitance capacitor | |
| JPH10340994A (ja) | 半導体装置の製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JP2004349394A (ja) | 薄膜高誘電体キャパシタの製造方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| JPH0897382A (ja) | 半導体メモリ素子 |