JP3343246B1 - 補正の再使用による合理的なｉｃマスク・レイアウトの光学的プロセス補正 - Google Patents
補正の再使用による合理的なｉｃマスク・レイアウトの光学的プロセス補正Info
- Publication number
- JP3343246B1 JP3343246B1 JP2000615853A JP2000615853A JP3343246B1 JP 3343246 B1 JP3343246 B1 JP 3343246B1 JP 2000615853 A JP2000615853 A JP 2000615853A JP 2000615853 A JP2000615853 A JP 2000615853A JP 3343246 B1 JP3343246 B1 JP 3343246B1
- Authority
- JP
- Japan
- Prior art keywords
- area
- opc
- corrected
- region
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【要約】
ＥＤＡツールは、第２の領域が、ＯＰＣの目的で第１の
領域と等価であると判定されたときに、その第１の領域
に対して決定された補正を、第２の領域上で再使用す
る、合理的な方法でＩＣマスク・レイアウトに対して光
学的および／またはプロセス予備補償を実行するＯＰＣ
モジュールを備える。ＯＰＣモジュールは、領域毎に、
ＩＣマスク・レイアウトに対して補正を実行し、その補
正は、一実施形態では、レジスト・モデル・ベースのシ
ミュレーションならびに光学的モデル・ベースのシミュ
レーションを含むモデル・ベースのシミュレーションを
繰り返し使用して決定する。
領域と等価であると判定されたときに、その第１の領域
に対して決定された補正を、第２の領域上で再使用す
る、合理的な方法でＩＣマスク・レイアウトに対して光
学的および／またはプロセス予備補償を実行するＯＰＣ
モジュールを備える。ＯＰＣモジュールは、領域毎に、
ＩＣマスク・レイアウトに対して補正を実行し、その補
正は、一実施形態では、レジスト・モデル・ベースのシ
ミュレーションならびに光学的モデル・ベースのシミュ
レーションを含むモデル・ベースのシミュレーションを
繰り返し使用して決定する。
Description
【０００１】（発明の背景） １．発明の分野 本発明は、集積回路（ＩＣ）設計の分野に関する。より
詳細には、本発明は、ＩＣマスク・レイアウトに対する
光学的予備補償（pre-compensation）とプロセス予備補
償の適用に関する。
詳細には、本発明は、ＩＣマスク・レイアウトに対する
光学的予備補償（pre-compensation）とプロセス予備補
償の適用に関する。
【０００２】２．背景情報 長年にわたって、ＩＣ設計がますます複雑さを増してき
ており、ＩＣ設計者は、ますますＩＣ設計において、設
計者を支援する電子設計自動化（ＥＤＡ：electronic d
esign automation）ツールに依存するようになった。こ
れらのツールは、システム設計、配置、配線パス選定か
らレイアウト確認にいたる設計プロセス全体にわたる。
ており、ＩＣ設計者は、ますますＩＣ設計において、設
計者を支援する電子設計自動化（ＥＤＡ：electronic d
esign automation）ツールに依存するようになった。こ
れらのツールは、システム設計、配置、配線パス選定か
らレイアウト確認にいたる設計プロセス全体にわたる。
【０００３】１ミクロン未満のＩＣの場合、線幅の「臨
界寸法」が、光源の波長より小さくなるため、設計者
は、所望の１ミクロン未満のＩＣイメージを達成するた
めに、ＩＣマスク・レイアウトの様々な幾何形状の辺に
対して必要な予備補償（または補正（correction）とも
称する）を行うために、ＥＤＡツールにますます依存す
るようになっている。（本願明細書において使用する用
語マスクは、レチクルをも含むものとする。）これらの
補正を自動的に行うための様々な技術は、光学的近接効
果補正（optical proximity correction）または光学及
びプロセス補正（optical and process correction）と
一般に称する。後者の場合、プロセス歪みならびに光学
的歪みに対して予備補償が行われる。光学的歪みだけに
対するものであろうと、あるいは双方の歪みに対するも
のであろうと、以下では、すべての予備補償をＯＰＣと
総称する。
界寸法」が、光源の波長より小さくなるため、設計者
は、所望の１ミクロン未満のＩＣイメージを達成するた
めに、ＩＣマスク・レイアウトの様々な幾何形状の辺に
対して必要な予備補償（または補正（correction）とも
称する）を行うために、ＥＤＡツールにますます依存す
るようになっている。（本願明細書において使用する用
語マスクは、レチクルをも含むものとする。）これらの
補正を自動的に行うための様々な技術は、光学的近接効
果補正（optical proximity correction）または光学及
びプロセス補正（optical and process correction）と
一般に称する。後者の場合、プロセス歪みならびに光学
的歪みに対して予備補償が行われる。光学的歪みだけに
対するものであろうと、あるいは双方の歪みに対するも
のであろうと、以下では、すべての予備補償をＯＰＣと
総称する。
【０００４】一般的にいって、ＯＰＣ技術は、ルール・
ベースの技術またはモデル・ベースの技術として分類す
ることができる。ルール・ベースの技術では、ある予め
指定された条件が検出された場合、たとえばある幾学的
形状が、他の形状の存在下で、ある臨界距離内で使用さ
れるときに所定の補正が行われる。モデル・ベースの技
術では、様々なモデル、たとえば光学的モデルを使用し
て、コンピュータ・シミュレーションによって補正が算
出される。したがって、一般的にいって、ルール・ベー
スの技術は、正確さでは劣るものの、計算を多用しない
といえる。他方、モデル・ベースの技術はより正確であ
るが、計算をより多用する。さらに、ある大規模ＩＣで
は、モデル・ベースの技術の中には、非常に強力な計算
システムを必要とするため、非実用的になるものもあ
る。したがって、複雑なＩＣの設計者は、しばしば正確
さと計算効率の、この難しい選択に直面する。
ベースの技術またはモデル・ベースの技術として分類す
ることができる。ルール・ベースの技術では、ある予め
指定された条件が検出された場合、たとえばある幾学的
形状が、他の形状の存在下で、ある臨界距離内で使用さ
れるときに所定の補正が行われる。モデル・ベースの技
術では、様々なモデル、たとえば光学的モデルを使用し
て、コンピュータ・シミュレーションによって補正が算
出される。したがって、一般的にいって、ルール・ベー
スの技術は、正確さでは劣るものの、計算を多用しない
といえる。他方、モデル・ベースの技術はより正確であ
るが、計算をより多用する。さらに、ある大規模ＩＣで
は、モデル・ベースの技術の中には、非常に強力な計算
システムを必要とするため、非実用的になるものもあ
る。したがって、複雑なＩＣの設計者は、しばしば正確
さと計算効率の、この難しい選択に直面する。
【０００５】したがって、所望の改善された正確さを維
持しつつ、計算負荷がより軽い、より合理的なモデル・
ベースのＯＰＣ技術が求められている。
持しつつ、計算負荷がより軽い、より合理的なモデル・
ベースのＯＰＣ技術が求められている。
【０００６】（発明の概要） ＥＤＡツールは、ＩＣマスク・レイアウトに対して光学
的および／またはプロセス予備補償を合理的な方法で実
行するＯＰＣモジュールを備え、第２の領域がＯＰＣの
目的で第１の領域と等価であると判定されたとき、第１
の領域に対して決定された補正を第２の領域で再使用す
る。ＯＰＣモジュールは、ＩＣマスク・レイアウトに対
して領域毎に補正を実行し、補正は、モデル・ベースの
シミュレーションを反復使用して決定される。そのシミ
ュレーションは一実施態様においては、レジスト・モデ
ル・ベースのシミュレーションならびに光学的モデル・
ベースのシミュレーションを含む。
的および／またはプロセス予備補償を合理的な方法で実
行するＯＰＣモジュールを備え、第２の領域がＯＰＣの
目的で第１の領域と等価であると判定されたとき、第１
の領域に対して決定された補正を第２の領域で再使用す
る。ＯＰＣモジュールは、ＩＣマスク・レイアウトに対
して領域毎に補正を実行し、補正は、モデル・ベースの
シミュレーションを反復使用して決定される。そのシミ
ュレーションは一実施態様においては、レジスト・モデ
ル・ベースのシミュレーションならびに光学的モデル・
ベースのシミュレーションを含む。
【０００７】本発明を、添付の図面に示す限定的ではな
く例示的な実施形態を使用して説明する。図面中同じ参
照番号は同様の要素を示すものとする。
く例示的な実施形態を使用して説明する。図面中同じ参
照番号は同様の要素を示すものとする。
【０００８】（発明の詳細な説明） 以下の説明において、本発明の様々な態様について説明
し、本発明の安全な理解を与えるために様々な詳細を記
載する。ただし、本発明が、本発明の一部のみまたはす
べての態様で実施できること、および本発明が、具体的
な詳細事項なしで実施できることは、当業者にとって明
らかであろう。他の場合では、周知の特徴については、
本発明をあいまいにしないために、省略または簡略に示
す。
し、本発明の安全な理解を与えるために様々な詳細を記
載する。ただし、本発明が、本発明の一部のみまたはす
べての態様で実施できること、および本発明が、具体的
な詳細事項なしで実施できることは、当業者にとって明
らかであろう。他の場合では、周知の特徴については、
本発明をあいまいにしないために、省略または簡略に示
す。
【０００９】説明の一部は、他の当業者に自分の仕事の
内容を伝達するために当業者が一般に使用している用
語、たとえば、マスク・レイアウト、幾何形状、モデル
・ベースのシミュレーション等を使用して示す。また、
説明の一部は決定する、生成する、等の用語を使用し
て、コンピュータ・システムによって実行されるオペレ
ーションの形で示す。当業者にはよく理解できるよう
に、これらのオペレーションおよび操作を受ける量は、
デジタル・システムの電気／光学的構成部品を介して、
格納され、転送され、組み合わされる、あるいはその他
の形で操作を受けることのできる、電気的、磁気的、ま
たは光学的な信号の形をとる。またデジタル・システム
という用語は、汎用ならびに専用のデータ処理機械、シ
ステムなどを含み、それらは独立型、補助型、または埋
め込み型であってよい。
内容を伝達するために当業者が一般に使用している用
語、たとえば、マスク・レイアウト、幾何形状、モデル
・ベースのシミュレーション等を使用して示す。また、
説明の一部は決定する、生成する、等の用語を使用し
て、コンピュータ・システムによって実行されるオペレ
ーションの形で示す。当業者にはよく理解できるよう
に、これらのオペレーションおよび操作を受ける量は、
デジタル・システムの電気／光学的構成部品を介して、
格納され、転送され、組み合わされる、あるいはその他
の形で操作を受けることのできる、電気的、磁気的、ま
たは光学的な信号の形をとる。またデジタル・システム
という用語は、汎用ならびに専用のデータ処理機械、シ
ステムなどを含み、それらは独立型、補助型、または埋
め込み型であってよい。
【００１０】様々なオペレーションは、本発明を理解す
るために最も役立つ方式で順番に実行される多数の離散
ステップとして記載する。しかし、説明の順序は、これ
らのオペレーションが、必ず提示された順序で実行され
る、さらには順序依存であることを示唆するものと解釈
すべきではない。最後に、フレーズ「一実施形態におい
て」という表現を繰り返し使用するが、それは、同じで
もよいが、必ずしも同一の実施形態を表すものではな
い。
るために最も役立つ方式で順番に実行される多数の離散
ステップとして記載する。しかし、説明の順序は、これ
らのオペレーションが、必ず提示された順序で実行され
る、さらには順序依存であることを示唆するものと解釈
すべきではない。最後に、フレーズ「一実施形態におい
て」という表現を繰り返し使用するが、それは、同じで
もよいが、必ずしも同一の実施形態を表すものではな
い。
【００１１】図１を参照すると、いくつかの実施形態に
よる本発明の概要を示すブロック図が示されている。本
発明の教示を組み込んだ、ＯＰＣモジュール１００が示
してあるが、それは、領域毎にＩＣマスク・レイアウト
１０２に対するＯＰＣの自動実行により補正済みＩＣマ
スク・レイアウト１０４を生成することを含んでいる。
具体的には、第２の領域が、ＯＰＣの目的で第１の領域
と等価であるとみなされる場合に、ＯＰＣモジュール１
００は、第１の領域に対して決定された補正を第２の領
域で再使用する。その結果、ＩＣマスク・レイアウト１
０４を生成するために、ＩＣマスク・レイアウト１０２
に対してＯＰＣを実行するのに必要とされる計算の量
は、大幅に減少する。
よる本発明の概要を示すブロック図が示されている。本
発明の教示を組み込んだ、ＯＰＣモジュール１００が示
してあるが、それは、領域毎にＩＣマスク・レイアウト
１０２に対するＯＰＣの自動実行により補正済みＩＣマ
スク・レイアウト１０４を生成することを含んでいる。
具体的には、第２の領域が、ＯＰＣの目的で第１の領域
と等価であるとみなされる場合に、ＯＰＣモジュール１
００は、第１の領域に対して決定された補正を第２の領
域で再使用する。その結果、ＩＣマスク・レイアウト１
０４を生成するために、ＩＣマスク・レイアウト１０２
に対してＯＰＣを実行するのに必要とされる計算の量
は、大幅に減少する。
【００１２】例示の実施形態において、ＯＰＣモジュー
ル１００は、図示するように、互いに動作可能に結合さ
れている、いくつかのプリプロセッサ１０８、等価性ア
ナライザ１０９、シミュレータ１１０、補正ポストプロ
セッサ１１２、および補正データベース１１４を含む。
プリプロセッサ１０８は、具体的にはフラグメンテーシ
ョン・プリプロセッサ１０８ａおよびタグ付けプリプロ
セッサ１０８ｂを含む。プリプロセッサ１０８は、適切
な補正を決定する目的で、後で解析するための記述的デ
ータを準備するために、ＩＣマスク・レイアウト１０２
のフォーマル記述をまとめて前処理する。とりわけ、プ
リプロセッサ１０８は、本発明の合理的な手法に従って
後続の解析が効率的に実行できるように、記述的データ
をまとめて準備し、それによって１つの領域に対して決
定された補正が、別のＯＰＣ等価領域に、効率的に再使
用できるようになる。等価性アナライザ１０９は、２つ
の領域が、ＯＰＣの目的で、「等価か」どうか領域毎に
判定するために、パターン認識解析を実行する。等価で
ある場合、アナライザ１０９は、さらに以前に決定され
た補正をその領域に再使用されるようにし、コストのか
かる再計算の反復を避ける。シミュレータ１１０は、特
定の「ユニークな」領域に対して適切な補正を決定する
ために、各「ユニークな」領域ごとにモデル・ベースの
解析を実行する。補正ポストプロセッサ１１２は、各領
域ごとに決定された補正を行う。各「ユニークな」領域
ごとに、シミュレーションおよび補正プロセスは、補正
済みマスク・レイアウトが十分に予備補償され、所定の
許容範囲レベル内の所望のイメージをもたらすとみなさ
れるまで、所望の結果１０６を参照しながら、繰り返し
複数回実行される。補正データベース１１４は、２つの
領域が比較され、それらがＯＰＣの目的で等価であるか
どうか判定できるようにするのに必要なデータを格納す
る。さらに、補正データベース１１４は、１つの領域に
対して決定された補正が、後者の領域がＯＰＣの目的で
前者の領域と等価であると判定されるとき、他の領域に
再使用できるようにするのに必要なデータを格納する。
ル１００は、図示するように、互いに動作可能に結合さ
れている、いくつかのプリプロセッサ１０８、等価性ア
ナライザ１０９、シミュレータ１１０、補正ポストプロ
セッサ１１２、および補正データベース１１４を含む。
プリプロセッサ１０８は、具体的にはフラグメンテーシ
ョン・プリプロセッサ１０８ａおよびタグ付けプリプロ
セッサ１０８ｂを含む。プリプロセッサ１０８は、適切
な補正を決定する目的で、後で解析するための記述的デ
ータを準備するために、ＩＣマスク・レイアウト１０２
のフォーマル記述をまとめて前処理する。とりわけ、プ
リプロセッサ１０８は、本発明の合理的な手法に従って
後続の解析が効率的に実行できるように、記述的データ
をまとめて準備し、それによって１つの領域に対して決
定された補正が、別のＯＰＣ等価領域に、効率的に再使
用できるようになる。等価性アナライザ１０９は、２つ
の領域が、ＯＰＣの目的で、「等価か」どうか領域毎に
判定するために、パターン認識解析を実行する。等価で
ある場合、アナライザ１０９は、さらに以前に決定され
た補正をその領域に再使用されるようにし、コストのか
かる再計算の反復を避ける。シミュレータ１１０は、特
定の「ユニークな」領域に対して適切な補正を決定する
ために、各「ユニークな」領域ごとにモデル・ベースの
解析を実行する。補正ポストプロセッサ１１２は、各領
域ごとに決定された補正を行う。各「ユニークな」領域
ごとに、シミュレーションおよび補正プロセスは、補正
済みマスク・レイアウトが十分に予備補償され、所定の
許容範囲レベル内の所望のイメージをもたらすとみなさ
れるまで、所望の結果１０６を参照しながら、繰り返し
複数回実行される。補正データベース１１４は、２つの
領域が比較され、それらがＯＰＣの目的で等価であるか
どうか判定できるようにするのに必要なデータを格納す
る。さらに、補正データベース１１４は、１つの領域に
対して決定された補正が、後者の領域がＯＰＣの目的で
前者の領域と等価であると判定されるとき、他の領域に
再使用できるようにするのに必要なデータを格納する。
【００１３】引き続き図１を参照すると、図示の実施形
態では、ＩＣマスク・レイアウト１０２は、多角形とパ
ス、より具体的には、とりわけ多角形の頂点およびパス
からなるＧＤＳ ＩＩフォーマットで記述される。フラ
グメンテーション・プリプロセッサ１０８ａは、解析の
目的で、幾何形状の各辺をとり、追加の「頂点」を挿入
して、その辺をさらに多数の辺セグメントまたはフラグ
メントに分解し、それによって、適切な補正を決定する
ために実行される、後続の解析の解像度を改善する（図
２参照）。当業者ならわかるように、このように追加の
頂点を挿入し、辺を多数の辺フラグメントに分解する
と、後続のシミュレーション解析の計算コストが相当増
大する結果を招く。後でより詳細に述べるように、正確
さを改善するためのこの計算コストの大幅な増大を避け
るために、等価性アナライザ１０９は、有利には、高価
な計算が各ＯＰＣ「ユニークな」領域ごとに１回だけ実
行され、ＯＰＣから見て等価な領域に対しては決定され
た補正を再使用する。タグ付けプリプロセッサ１０８ｂ
は、アナライザ１０９による等価性解析が効率的実行が
容易になるように、タグ識別子を使用して、ＩＣマスク
・レイアウト１０２の各領域の幾何的形状を特徴付け
る。タグ識別子の例は、辺フラグメントを垂直辺フラグ
メント、水平辺フラグメント、線端辺フラグメントと隣
接している辺フラグメント、凹角辺フラグメント等とし
て特徴付ける識別子である。タグ付けは、「辺フラグメ
ント・タグ付けを使用したサブミクロンＩＣ設計用の改
良された方法および装置（Ｉｍｐｒｏｖｅｄ Ｍｅｔｈ
ｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｓｕｂ−
ｍｉｃｒｏｎ ＩＣ Ｄｅｓｉｇｎ Ｕｓｉｎｇ Ｅｄ
ｇｅ Ｆｒａｇｍｅｎｔ Ｔａｇｇｉｎｇ）」との名称
で、本出願と同時に出願された同時係属出願、第
号の主題であり、これを参照により完全に本明
細書に組み込む。
態では、ＩＣマスク・レイアウト１０２は、多角形とパ
ス、より具体的には、とりわけ多角形の頂点およびパス
からなるＧＤＳ ＩＩフォーマットで記述される。フラ
グメンテーション・プリプロセッサ１０８ａは、解析の
目的で、幾何形状の各辺をとり、追加の「頂点」を挿入
して、その辺をさらに多数の辺セグメントまたはフラグ
メントに分解し、それによって、適切な補正を決定する
ために実行される、後続の解析の解像度を改善する（図
２参照）。当業者ならわかるように、このように追加の
頂点を挿入し、辺を多数の辺フラグメントに分解する
と、後続のシミュレーション解析の計算コストが相当増
大する結果を招く。後でより詳細に述べるように、正確
さを改善するためのこの計算コストの大幅な増大を避け
るために、等価性アナライザ１０９は、有利には、高価
な計算が各ＯＰＣ「ユニークな」領域ごとに１回だけ実
行され、ＯＰＣから見て等価な領域に対しては決定され
た補正を再使用する。タグ付けプリプロセッサ１０８ｂ
は、アナライザ１０９による等価性解析が効率的実行が
容易になるように、タグ識別子を使用して、ＩＣマスク
・レイアウト１０２の各領域の幾何的形状を特徴付け
る。タグ識別子の例は、辺フラグメントを垂直辺フラグ
メント、水平辺フラグメント、線端辺フラグメントと隣
接している辺フラグメント、凹角辺フラグメント等とし
て特徴付ける識別子である。タグ付けは、「辺フラグメ
ント・タグ付けを使用したサブミクロンＩＣ設計用の改
良された方法および装置（Ｉｍｐｒｏｖｅｄ Ｍｅｔｈ
ｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ Ｆｏｒ Ｓｕｂ−
ｍｉｃｒｏｎ ＩＣ Ｄｅｓｉｇｎ Ｕｓｉｎｇ Ｅｄ
ｇｅ Ｆｒａｇｍｅｎｔ Ｔａｇｇｉｎｇ）」との名称
で、本出願と同時に出願された同時係属出願、第
号の主題であり、これを参照により完全に本明
細書に組み込む。
【００１４】図示の実施形態において、等価性アナライ
ザ１０９は「ウィンドウ化領域」毎に、効率的に等価性
解析を実行する。ウィンドウ化領域は、元の領域を囲
み、それを含んでいる。ウィンドウ化領域は、ＯＰＣ解
析のために含めるべき直かに隣接した領域の包囲リング
によって、元の領域の周辺を拡大してゆく方法によって
形成される。包囲リングの大きさは、ウィンドウ寸法
（ｄw ）によって決められる。この包囲領域内に配置さ
れている幾何形状は、ＯＰＣ解析の点から見て重要であ
ると見なされる（図３ａ〜３ｂ参照）。代替実施形態に
おいては、異なる拡大方向に対して、異なるｄw を使用
することができる。アナライザ１０９は、タグ付けプリ
プロセッサ１０８ｂにより辺フラグメントに対してタグ
付けされたタグ識別子を使用して、ウィンドウ化領域の
幾何形状を以前に補正されたウィンドウ化領域の（補正
前の状態における）幾何形状と比較する。一実施形態に
おいては、２つの領域が、すべての外観、すなわち、幾
何形状の数、寸法、および相対配置において同一である
場合にのみ、２つのウィンドウ化領域は等価であるとみ
なされる。他の実施形態においては、２つのウィンドウ
化領域が、同じ数の幾何形状を有し、幾何形状の寸法お
よび相対配置が、すべて所定の許容範囲レベル内にある
場合に、２つのウィンドウ化領域は等価であるとみなさ
れる。また他の実施形態においては、等価性を判定する
ために、他の基準を代わりに使用することもできる。シ
ミュレータ１１０は、レジスト・モデルならびに光学的
モデルの双方を用いて、ＩＣマスク・レイアウト１０２
のウィンドウ化ユニークな領域に対してシミュレーショ
ン解析を実行する。一実施形態においては、使用するレ
ジスト・モデルは、可変閾値レジスト（ＶＴＲ）モデル
である。
ザ１０９は「ウィンドウ化領域」毎に、効率的に等価性
解析を実行する。ウィンドウ化領域は、元の領域を囲
み、それを含んでいる。ウィンドウ化領域は、ＯＰＣ解
析のために含めるべき直かに隣接した領域の包囲リング
によって、元の領域の周辺を拡大してゆく方法によって
形成される。包囲リングの大きさは、ウィンドウ寸法
（ｄw ）によって決められる。この包囲領域内に配置さ
れている幾何形状は、ＯＰＣ解析の点から見て重要であ
ると見なされる（図３ａ〜３ｂ参照）。代替実施形態に
おいては、異なる拡大方向に対して、異なるｄw を使用
することができる。アナライザ１０９は、タグ付けプリ
プロセッサ１０８ｂにより辺フラグメントに対してタグ
付けされたタグ識別子を使用して、ウィンドウ化領域の
幾何形状を以前に補正されたウィンドウ化領域の（補正
前の状態における）幾何形状と比較する。一実施形態に
おいては、２つの領域が、すべての外観、すなわち、幾
何形状の数、寸法、および相対配置において同一である
場合にのみ、２つのウィンドウ化領域は等価であるとみ
なされる。他の実施形態においては、２つのウィンドウ
化領域が、同じ数の幾何形状を有し、幾何形状の寸法お
よび相対配置が、すべて所定の許容範囲レベル内にある
場合に、２つのウィンドウ化領域は等価であるとみなさ
れる。また他の実施形態においては、等価性を判定する
ために、他の基準を代わりに使用することもできる。シ
ミュレータ１１０は、レジスト・モデルならびに光学的
モデルの双方を用いて、ＩＣマスク・レイアウト１０２
のウィンドウ化ユニークな領域に対してシミュレーショ
ン解析を実行する。一実施形態においては、使用するレ
ジスト・モデルは、可変閾値レジスト（ＶＴＲ）モデル
である。
【００１５】最後に、補正データベース１１４は、ＩＣ
マスク・レイアウトの各ウィンドウ化ＯＰＣのユニーク
な領域、およびこれらの各ウィンドウ化ＯＰＣのユニー
クな領域の補正状態の記述データを格納するために使用
される（図４参照）。代替実施形態においては、これら
の各ウィンドウ化ＯＰＣのユニークな領域の補正状態の
代わりに、ウィンドウ化ＯＰＣのユニークな領域のそれ
ぞれに加えられる補正（マスク摂動 (mask perturbatio
n)とも称する）を格納する。さらに他の実施形態におい
ては、補正すなわちマスク摂動、ならびにウィンドウ化
ＯＰＣのユニークな領域の補正状態が格納される。
マスク・レイアウトの各ウィンドウ化ＯＰＣのユニーク
な領域、およびこれらの各ウィンドウ化ＯＰＣのユニー
クな領域の補正状態の記述データを格納するために使用
される（図４参照）。代替実施形態においては、これら
の各ウィンドウ化ＯＰＣのユニークな領域の補正状態の
代わりに、ウィンドウ化ＯＰＣのユニークな領域のそれ
ぞれに加えられる補正（マスク摂動 (mask perturbatio
n)とも称する）を格納する。さらに他の実施形態におい
ては、補正すなわちマスク摂動、ならびにウィンドウ化
ＯＰＣのユニークな領域の補正状態が格納される。
【００１６】補正データベース１１４を使用して必要な
データを格納すること、およびシミュレーションによっ
てある領域に対して決定された補正を以前の領域とＯＰ
Ｃ等価であるとみなされる他の領域に再使用することを
除いては、プリプロセッサ１０８（タグ付けプリプロセ
ッサ１０８ｂを除く）、シミュレータ１１０、および補
正ポストプロセッサ１１２（等価性アナライザ１０９を
除く）は、カッブ（Ｃｏｂｂ）等、「大領域位相シフト
・マスク設計（Ｌａｒｇｅ ａｒｅａ ｐｈａｓｅ−ｓ
ｈｉｆｔ ｍａｓｋ ｄｅｓｉｇｎ）」、ＳＰＩＥ Ｓ
ｙｍｐｏｓｉｕｍ ｏｎ Ｏｐｔｉｃａｌ Ｍｉｃｒｏ
ｌｉｔｈｏｇｒａｐｈｙ報文集、第２１９７巻、３４８
〜３６０ページ、１９９４；カッブ等、「低複雑性高速
マスク設計（Ｆａｓｔ ｌｏｗ ｃｏｍｐｌｅｘｉｔｙ
ｍａｓｋ ｄｅｓｉｇｎ）」、ＳＰＩＥ Ｓｙｍｐｏ
ｓｉｕｍ ｏｎ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈ
ｏｇｒａｐｈｙ報文集、第２４４０巻、３１３〜３２７
ページ、１９９５；カッブ等「ＯＰＣのための高速疎架
空イメージ算出（Ｆａｓｔ ｓｐａｒｓｅ ａｅｒｉａ
ｌ ｉｍａｇｅ ｃａｌｃｕｌａｔｉｏｎ ｆｏｒ Ｏ
ＰＣ）」、ＢＡＣＵＳ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐ
ｈｏｔｏｍａｓｋ Ｔｅｃｈｎｏｌｏｇｙ報文集、第２
６２１巻、５３４〜５４５ページ、１９９５；カッブ
等、「近接補正に対する数学的およびＣＡＤフレームワ
ーク」、ＳＰＩＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｏｐｔ
ｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ報文集、
第２７２６巻、３４８〜３６０ページ、１９９６；およ
び、カッブ等、「可変閾値レジスト・モデルを有する光
学近接補正上の実験的な結果（Ｅｘｐｅｒｉｍｅｎｔａ
ｌ Ｒｅｓｕｌｔｓ ｏｎ Ｏｐｔｉｃａｌ Ｐｒｏｘ
ｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎｓ ｗｉｔｈ Ｖａ
ｒｉａｂｌｅ Ｔｈｒｅｓｈｏｌｄ Ｒｅｓｉｓｔ Ｍ
ｏｄｅｌ）」、ＳＰＩＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ
Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ報
文集、第３０５１巻、４５８〜４６８ページ、１９９７
に詳細に記述されている。これらの論文をここに参照に
より完全に組み込むものとする。
データを格納すること、およびシミュレーションによっ
てある領域に対して決定された補正を以前の領域とＯＰ
Ｃ等価であるとみなされる他の領域に再使用することを
除いては、プリプロセッサ１０８（タグ付けプリプロセ
ッサ１０８ｂを除く）、シミュレータ１１０、および補
正ポストプロセッサ１１２（等価性アナライザ１０９を
除く）は、カッブ（Ｃｏｂｂ）等、「大領域位相シフト
・マスク設計（Ｌａｒｇｅ ａｒｅａ ｐｈａｓｅ−ｓ
ｈｉｆｔ ｍａｓｋ ｄｅｓｉｇｎ）」、ＳＰＩＥ Ｓ
ｙｍｐｏｓｉｕｍ ｏｎ Ｏｐｔｉｃａｌ Ｍｉｃｒｏ
ｌｉｔｈｏｇｒａｐｈｙ報文集、第２１９７巻、３４８
〜３６０ページ、１９９４；カッブ等、「低複雑性高速
マスク設計（Ｆａｓｔ ｌｏｗ ｃｏｍｐｌｅｘｉｔｙ
ｍａｓｋ ｄｅｓｉｇｎ）」、ＳＰＩＥ Ｓｙｍｐｏ
ｓｉｕｍ ｏｎ Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈ
ｏｇｒａｐｈｙ報文集、第２４４０巻、３１３〜３２７
ページ、１９９５；カッブ等「ＯＰＣのための高速疎架
空イメージ算出（Ｆａｓｔ ｓｐａｒｓｅ ａｅｒｉａ
ｌ ｉｍａｇｅ ｃａｌｃｕｌａｔｉｏｎ ｆｏｒ Ｏ
ＰＣ）」、ＢＡＣＵＳ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐ
ｈｏｔｏｍａｓｋ Ｔｅｃｈｎｏｌｏｇｙ報文集、第２
６２１巻、５３４〜５４５ページ、１９９５；カッブ
等、「近接補正に対する数学的およびＣＡＤフレームワ
ーク」、ＳＰＩＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｏｐｔ
ｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ報文集、
第２７２６巻、３４８〜３６０ページ、１９９６；およ
び、カッブ等、「可変閾値レジスト・モデルを有する光
学近接補正上の実験的な結果（Ｅｘｐｅｒｉｍｅｎｔａ
ｌ Ｒｅｓｕｌｔｓ ｏｎ Ｏｐｔｉｃａｌ Ｐｒｏｘ
ｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎｓ ｗｉｔｈ Ｖａ
ｒｉａｂｌｅ Ｔｈｒｅｓｈｏｌｄ Ｒｅｓｉｓｔ Ｍ
ｏｄｅｌ）」、ＳＰＩＥ Ｓｙｍｐｏｓｉｕｍ ｏｎ
Ｏｐｔｉｃａｌ Ｍｉｃｒｏｌｉｔｈｏｇｒａｐｈｙ報
文集、第３０５１巻、４５８〜４６８ページ、１９９７
に詳細に記述されている。これらの論文をここに参照に
より完全に組み込むものとする。
【００１７】次に図５を参照すると、一実施形態による
上記のＯＰＣモジュールの動作流れを示すフローチャー
トを示す。（括弧内の参照番号は、図１の要素を参照し
ている）。図のように、５０２において、フラグメンテ
ーション・プリプロセッサ（１０８ａ）は、辺をフラグ
メント化し、タグ付けプリプロセッサ（１０８ｂ）は、
ＩＣマスク・レイアウト（１０２）の辺フラグメントを
タグ付けする。５０４で、等価性アナライザ（１０９）
は解析のためＩＣマスク・レイアウトのウィンドウ化領
域を選択する。解析の順序は、重要ではない。一実施形
態では系統的であり、別の実施形態では任意である。５
０６で、アナライザ（１０９）は、ウィンドウ化領域
が、以前に補正されたウィンドウ化領域と等価かどうか
判定する。例示の実施形態では、アナライザ（１０９）
は補正データベース（１１４）から、以前に補正された
ウィンドウ化領域の補正前の状態の記述的データを検索
する。等価性解析は、タグ付けプリプロセッサ（１０
９）によって適用されたタグ識別子を使用して、効率的
に実行される。
上記のＯＰＣモジュールの動作流れを示すフローチャー
トを示す。（括弧内の参照番号は、図１の要素を参照し
ている）。図のように、５０２において、フラグメンテ
ーション・プリプロセッサ（１０８ａ）は、辺をフラグ
メント化し、タグ付けプリプロセッサ（１０８ｂ）は、
ＩＣマスク・レイアウト（１０２）の辺フラグメントを
タグ付けする。５０４で、等価性アナライザ（１０９）
は解析のためＩＣマスク・レイアウトのウィンドウ化領
域を選択する。解析の順序は、重要ではない。一実施形
態では系統的であり、別の実施形態では任意である。５
０６で、アナライザ（１０９）は、ウィンドウ化領域
が、以前に補正されたウィンドウ化領域と等価かどうか
判定する。例示の実施形態では、アナライザ（１０９）
は補正データベース（１１４）から、以前に補正された
ウィンドウ化領域の補正前の状態の記述的データを検索
する。等価性解析は、タグ付けプリプロセッサ（１０
９）によって適用されたタグ識別子を使用して、効率的
に実行される。
【００１８】ウィンドウ化領域が、以前に補正された領
域とＯＰＣ等価であると判定された場合、処理は５０８
に進み、そこで、アナライザ（１０９）は、その領域で
以前に決定されていた補正が再使用されるようにして、
タイムリーなシミュレーションを再度実行する必要性を
回避する。一実施形態では、アナライザ（１０９）は、
以前に補正された領域の補正された状態が検索され、補
正データベース（１１４）から出力されるようにする。
さらに別の実施形態では、アナライザ（１０９）は、以
前に決定された補正またはマスク摂動が、補正ポストプ
ロセッサ（１１２）によって補正データベース（１１
４）から検索され、ＩＣマスク・レイアウト（１０２）
に適用されるようにする。
域とＯＰＣ等価であると判定された場合、処理は５０８
に進み、そこで、アナライザ（１０９）は、その領域で
以前に決定されていた補正が再使用されるようにして、
タイムリーなシミュレーションを再度実行する必要性を
回避する。一実施形態では、アナライザ（１０９）は、
以前に補正された領域の補正された状態が検索され、補
正データベース（１１４）から出力されるようにする。
さらに別の実施形態では、アナライザ（１０９）は、以
前に決定された補正またはマスク摂動が、補正ポストプ
ロセッサ（１１２）によって補正データベース（１１
４）から検索され、ＩＣマスク・レイアウト（１０２）
に適用されるようにする。
【００１９】一方、ウィンドウ化領域が、ＯＰＣから見
て、以前に補正された領域のいずれとも等価でないと判
定された場合、処理は５１０で続行され、シミュレータ
（１１０）は、補正ポストプロセッサ（１１２）と協働
して、行うべき補正を繰り返し判定する。判定を行い、
決定された補正を適用すると、５１４で、シミュレータ
（１１０）および補正ポストプロセッサ（１１２）は、
決定された補正が、他のＯＰＣ等価なウィンドウ化領域
で後で再使用されるのに必要なデータを保管する。シミ
ュレータ（１１０）および／または補正ポストプロセッ
サ（１１２）は、補正データベース（１１４）に、ウィ
ンドウ化領域の補正前の状態の記述的データを保管す
る。加えて、一実施形態では、補正ポストプロセッサ
（１１２）はウィンドウ化領域の補正された状態を保管
する。別の一実施形態では、補正ポストプロセッサ（１
１２）は、代わりに適用すべき補正を保管する。さらに
他の実施形態では、補正ポストプロセッサ（１１２）
は、その両方を保管する。
て、以前に補正された領域のいずれとも等価でないと判
定された場合、処理は５１０で続行され、シミュレータ
（１１０）は、補正ポストプロセッサ（１１２）と協働
して、行うべき補正を繰り返し判定する。判定を行い、
決定された補正を適用すると、５１４で、シミュレータ
（１１０）および補正ポストプロセッサ（１１２）は、
決定された補正が、他のＯＰＣ等価なウィンドウ化領域
で後で再使用されるのに必要なデータを保管する。シミ
ュレータ（１１０）および／または補正ポストプロセッ
サ（１１２）は、補正データベース（１１４）に、ウィ
ンドウ化領域の補正前の状態の記述的データを保管す
る。加えて、一実施形態では、補正ポストプロセッサ
（１１２）はウィンドウ化領域の補正された状態を保管
する。別の一実施形態では、補正ポストプロセッサ（１
１２）は、代わりに適用すべき補正を保管する。さらに
他の実施形態では、補正ポストプロセッサ（１１２）
は、その両方を保管する。
【００２０】オペレーション５０８または５１４から、
処理は５１６に進み、そこで、アナライザ（１０９）は
すべての領域が処理されたかどうかを判定する。アナラ
イザ（１０９）はオペレーション５０４からオペレーシ
ョン５１４まで、選択的にシミュレータ（１１０）およ
び補正ポストプロセッサ（１１２）を必要な回数だけ起
動し、ＩＣマスク・レイアウト（１０２）のすべての領
域が処理されかつ補正されるまで、処理を反復する。
処理は５１６に進み、そこで、アナライザ（１０９）は
すべての領域が処理されたかどうかを判定する。アナラ
イザ（１０９）はオペレーション５０４からオペレーシ
ョン５１４まで、選択的にシミュレータ（１１０）およ
び補正ポストプロセッサ（１１２）を必要な回数だけ起
動し、ＩＣマスク・レイアウト（１０２）のすべての領
域が処理されかつ補正されるまで、処理を反復する。
【００２１】次に図６は、一実施形態による本発明のＯ
ＰＣモジュールを組み込んだＥＤＡツールを示す。図の
ように、ＥＤＡツール・セット６００は、図１〜５を参
照して上述した本発明の教示を組み込んだＯＰＣモジュ
ール６０２を含む。加えて、ＥＤＡツール・セット６０
０は他のツール・モジュール６０４を含む。これらの他
のツール・モジュール６０２の例には、論理合成モジュ
ール、フェーズ割当てモジュール、レイアウト確認モジ
ュールなどが含まれるが、それだけに限定されない。
ＰＣモジュールを組み込んだＥＤＡツールを示す。図の
ように、ＥＤＡツール・セット６００は、図１〜５を参
照して上述した本発明の教示を組み込んだＯＰＣモジュ
ール６０２を含む。加えて、ＥＤＡツール・セット６０
０は他のツール・モジュール６０４を含む。これらの他
のツール・モジュール６０２の例には、論理合成モジュ
ール、フェーズ割当てモジュール、レイアウト確認モジ
ュールなどが含まれるが、それだけに限定されない。
【００２２】図７は、本発明を実施するために使用する
のに適したコンピュータ・システムの一実施形態を示
す。図のように、コンピュータ・システム７００は、シ
ステム・バス７０６を介して互いに結合されているプロ
セッサ７０２とメモリ７０４を含む。システム・バス７
０６には、ハード・ディスク、フロッピー（登録商標）
・ディスク等の不揮発性の大容量記憶装置７０８、キー
ボード、ディスプレイ等の入出力装置７１０、およびモ
デル、ＬＡＮインターフェース等の通信インターフェー
ス７１２が結合される。これらの要素はそれぞれ、その
技術分野で知られている通常の機能を実行する。とりわ
け、システム・メモリ７０４および不揮発性大容量記憶
装置７０８は、本発明の上記の教示を実施する、プログ
ラム命令の作業用コピーおよび永続的コピーを格納する
のに使用される。システム・メモリ７０４および不揮発
性大容量記憶装置７０６は、ＩＣ設計を格納するのにも
使用することができる。本発明を実施するためのプログ
ラム命令の永続的コピーは、配布用のソース／媒体７１
４、および任意選択で、通信インターフェース７１２を
使用して、工場においてまたは現場において不揮発性大
容量記憶装置７０８にロードすることができる。配布媒
体７１４の例には、テープ、ＣＤＲＯＭ、ＤＶＤ等の記
録可能媒体が含まれる。一実施形態では、プログラム命
令は、図６のＥＤＡツール６００を実施する、プログラ
ム命令の集まりの一部分である。要素７０２〜７１４の
構成は、よく知られており、したがって、これ以上説明
しない。
のに適したコンピュータ・システムの一実施形態を示
す。図のように、コンピュータ・システム７００は、シ
ステム・バス７０６を介して互いに結合されているプロ
セッサ７０２とメモリ７０４を含む。システム・バス７
０６には、ハード・ディスク、フロッピー（登録商標）
・ディスク等の不揮発性の大容量記憶装置７０８、キー
ボード、ディスプレイ等の入出力装置７１０、およびモ
デル、ＬＡＮインターフェース等の通信インターフェー
ス７１２が結合される。これらの要素はそれぞれ、その
技術分野で知られている通常の機能を実行する。とりわ
け、システム・メモリ７０４および不揮発性大容量記憶
装置７０８は、本発明の上記の教示を実施する、プログ
ラム命令の作業用コピーおよび永続的コピーを格納する
のに使用される。システム・メモリ７０４および不揮発
性大容量記憶装置７０６は、ＩＣ設計を格納するのにも
使用することができる。本発明を実施するためのプログ
ラム命令の永続的コピーは、配布用のソース／媒体７１
４、および任意選択で、通信インターフェース７１２を
使用して、工場においてまたは現場において不揮発性大
容量記憶装置７０８にロードすることができる。配布媒
体７１４の例には、テープ、ＣＤＲＯＭ、ＤＶＤ等の記
録可能媒体が含まれる。一実施形態では、プログラム命
令は、図６のＥＤＡツール６００を実施する、プログラ
ム命令の集まりの一部分である。要素７０２〜７１４の
構成は、よく知られており、したがって、これ以上説明
しない。
【００２３】一般に、当業者なら、本発明が記述した実
施形態に限定されていないことを理解するであろう。そ
うではなく、本発明は添付の特許請求の範囲の趣旨およ
び範囲に含まれる変更形態および改変形態で実施するこ
とができる。したがって以上の記述は、本発明を限定す
るものではなく、例示するものであると見なすべきであ
る。
施形態に限定されていないことを理解するであろう。そ
うではなく、本発明は添付の特許請求の範囲の趣旨およ
び範囲に含まれる変更形態および改変形態で実施するこ
とができる。したがって以上の記述は、本発明を限定す
るものではなく、例示するものであると見なすべきであ
る。
【００２４】以上、補正の再使用によりＩＣマスク・レ
イアウトに対する光学的プロセス補正を実行する合理的
な手法を記述した。 ［図面の簡単な説明］
イアウトに対する光学的プロセス補正を実行する合理的
な手法を記述した。 ［図面の簡単な説明］
【図１】一実施形態による本発明の概要を示す図であ
る。
る。
【図２】ＩＣマスク・レイアウトの幾何形状の辺をフラ
グメント化する概念を示す図である。
グメント化する概念を示す図である。
【図３】ＯＰＣ解析のためのウィンドウ化領域の概念を
示す図（ａ）と、ＯＰＣ解析のためのウィンドウ化領域
の概念を示す図（ｂ）である。
示す図（ａ）と、ＯＰＣ解析のためのウィンドウ化領域
の概念を示す図（ｂ）である。
【図４】さらに一実施形態による補正データベースを示
す図である。
す図である。
【図５】一実施形態によるＯＰＣモジュールのオペレー
ション上の流れを示す図である。
ション上の流れを示す図である。
【図６】一実施形態による、本発明のＯＰＣモジュール
を組み込んだ、例示的なＥＤＡツールを示す図である。
を組み込んだ、例示的なＥＤＡツールを示す図である。
【図７】図６のＥＤＡツールを実施するプログラム命令
でプログラムされるのに適したコンピュータ・システム
の例を示す図である。
でプログラムされるのに適したコンピュータ・システム
の例を示す図である。
フロントページの続き (56)参考文献 Ｍａｕｒｅｒ ｅｔ ａｌ，Ｐｒｏｃ ｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒ ｅｃｔｉｏｎ Ｕｓｉｎｇ ａｎ Ａｕ ｔｏｍａｔｅｄ Ｓｏｆｔｗａｒｅ Ｔ ｏｏｌ，ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＳＰＩＥ，米国，Ｔｈｅ ｉ ｎｔｅｒｎａｔｉｏｎａｌ ｓｏｃｉｅ ｔｙ ｆｏｒ ｏｐｔｉｃａｌ ｅｎｇ ｎｅｅｒｉｎｇ，1998，245−253Ｐ Ｍａｕｒｅｒ ｅｔ ａｌ，Ｅｖａｌ ｕａｔｉｏｎ ｏｆ ａ ｆａｓｔ ａ ｎｄ ｆｌｅｘｉｂｌｅ ＯＰＣ ｐａ ｃｋａｇｅ：ＯＰＴＩＳＳＩＭＯ，Ｐｒ ｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｓ ＰＩＥ，米国，1996，412−418 (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 1/00 - 1/16
Claims (27)
- 【請求項１】 それぞれＩＣマスク・レイアウトのエア
リアル・サブセットである領域に対して、領域毎にＩＣ
マスクを逐次レイアウトするためのＯＰＣを決定するス
テップと；第２の領域が、ＯＰＣの目的において、第１
の領域と等価であるとみなされる場合、前記第１の領域
に対して決定されたＯＰＣを、前記第２の領域に対して
再使用するステップとから構成され；各領域に対する前
記ＯＰＣは、モデル・ベース・シミュレーションを反復
使用して決定されるものであり、かつ、前記モデル・ベ
ース・シミュレーションの各々は、モデル・ベース・シ
ミュレーションが実行されている領域から拡大距離内に
ある、隣接する領域の幾何学的形状を含むことを特徴と
するＩＣマスク・レイアウトにＯＰＣを実行するための
方法。 - 【請求項２】 補正の適用に先立って、ＯＰＣの目的の
ために、前記方法が、各領域が既に補正済みの領域のい
ずれか１つと等価であるかどうかを決定するステップを
さらに含む、請求項１に記載の方法。 - 【請求項３】 前記幾何学的形状を特性化し、前記等価
性決定の有効な実行を容易にするために、前記方法が、
タグ識別子を用いて各領域の幾何学的形状を選択的にタ
グ付けするステップをさらに含む、請求項２に記載の方
法。 - 【請求項４】 前記方法が、前記決定されたＯＰＣおよ
び対応する補正済み領域の補正前状態を保存するステッ
プをさらに含む、請求項１に記載の方法。 - 【請求項５】 前記決定されたＯＰＣを再使用する前記
ステップが、前記第２の領域のために、保存されている
前記第１の領域に対して決定されたＯＰＣを検索し、検
索したＯＰＣを前記第２の領域に適用するステップを含
む、請求項４に記載の方法。 - 【請求項６】 前記方法が、前記補正済み領域を、その
補正済み状態および補正前状態で保存するステップをさ
らに含む、請求項１に記載の方法。 - 【請求項７】 前記決定されたＯＰＣを再使用する前記
ステップが、前記第２の領域のために、補正済みの第１
の領域を、その補正済みの状態で検索し、補正済みの第
２の領域として使用するためのコピーを生成するステッ
プを含む、請求項６に記載の方法。 - 【請求項８】 前記モデル・ベース・シミュレーション
が、レジスト・モデル・ベース・シミュレーションおよ
び光学モデル・ベース・シミュレーションを含む、請求
項１に記載の方法。 - 【請求項９】 前記レジスト・モデル・ベース・シミュ
レーションの各々が可変しきい値レジスト・モデルを使
用する、請求項８に記載の方法。 - 【請求項１０】 コンピュータ・システムをプログラム
するためのプログラム命令が記録された記録可能媒体を
備え、それぞれＩＣマスク・レイアウトのエアリアル・
サブセットである領域に対して、領域毎にＩＣマスクを
逐次レイアウトするためのＯＰＣを決定し；また、第２
の領域が、ＯＰＣの目的において、第１の領域と等価で
あるとみなされる場合、前記第１の領域に対して決定さ
れたＯＰＣを、前記第２の領域に対して再使用し；さら
に、モデル・ベース・シミュレーションを反復使用して
各領域に対するＯＰＣを決定し；かつ、モデル・ベース
・シミュレーションを実行する場合、前記モデル・ベー
ス・シミュレーションが実行されている領域から拡大距
離内にある、隣接する領域の幾何学的形状を包含するこ
とを特徴とするＩＣマスク・レイアウトにＯＰＣを実行
する装置。 - 【請求項１１】 補正の適用に先立って、ＯＰＣの目的
のために、前記プログラム命令が、前記コンピュータ・
システムによる、各領域が既に補正済みの領域のいずれ
か１つと等価であるかどうかの決定をさらに可能にす
る、請求項１０に記載の装置。 - 【請求項１２】 前記幾何学的形状を特性化し、前記等
価性決定の有効な実行を容易にするために、前記プログ
ラム命令が、前記コンピュータ・システムによる、タグ
識別子を用いた各領域の幾何学的形状の選択的タグ付け
をさらに可能にする、請求項１１に記載の装置。 - 【請求項１３】 前記プログラム命令が、前記コンピュ
ータ・システムによる、前記決定されたＯＰＣおよび対
応する補正済み領域の補正前状態の保存をさらに可能に
する、請求項１０に記載の装置。 - 【請求項１４】 前記プログラム命令が、前記第２の領
域のために、前記コンピュータ・システムによる、保存
されている前記第１の領域に対して決定されたＯＰＣの
検索、および検索したＯＰＣを前記第２の領域への適用
を可能にする、請求項１３に記載の装置。 - 【請求項１５】 前記プログラム命令が、前記コンピュ
ータ・システムによる、前記補正済み領域の、その補正
済み状態および補正前状態での保存をさらに可能にす
る、請求項１０に記載の装置。 - 【請求項１６】 前記プログラム命令が、前記第２の領
域のために、前記コンピュータ・システムによる、補正
済みの第１の領域の、その補正済みの状態での検索、お
よび補正済みの第２の領域として使用するためのコピー
の生成をさらに可能にする、請求項１５に記載の装置。 - 【請求項１７】 前記モデル・ベース・シミュレーショ
ンを実行する場合に、前記プログラム命令が、前記コン
ピュータ・システムによる、レジスト・モデル・ベース
・シミュレーションおよび光学モデル・ベース・シミュ
レーションの包含を可能にする、請求項１０に記載の装
置。 - 【請求項１８】 レジスト・モデル・ベース・シミュレ
ーションを実行する場合に、前記プログラム命令が、前
記コンピュータ・システムによる可変しきい値レジスト
・モデルの使用を可能にする、請求項１７に記載の装
置。 - 【請求項１９】 複数のプログラム命令が格納された記
憶媒体と、 それぞれＩＣマスク・レイアウトのエアリアル・サブセ
ットである領域に対して、領域毎にＩＣマスクを逐次レ
イアウトするためのＯＰＣを決定し、第２の領域が、Ｏ
ＰＣの目的に対して、第１の領域と等価であるとみなさ
れる場合、前記第１の領域に対して決定されたＯＰＣを
前記第２の領域に対して再使用し、また、モデル・ベー
ス・シミュレーションを用いて、各領域に対するＯＰＣ
を反復して決定し、かつ、各領域に対して、前記モデル
・ベース・シミュレーションを実行する領域から拡大距
離内にある、隣接する領域の幾何学的形状を含むモデル
・ベース・シミュレーションを実行するためのプログラ
ム命令を実行する、前記記憶媒体に結合されたプロセッ
サとを備えるコンピュータ・システム。 - 【請求項２０】 補正の適用に先立って、ＯＰＣの目的
のために、前記プロセッサが、各領域が既に補正済みの
領域のいずれか１つと等価であるかどうかを決定するた
めのプログラム命令を実行する、請求項１９に記載のコ
ンピュータ・システム。 - 【請求項２１】 前記幾何学的形状を特性化し、前記等
価性決定の有効な実行を容易にするために、前記プロセ
ッサが、タグ識別子を用いて各領域の幾何学的形状を選
択的にタグ付けするためのプログラム命令をさらに実行
する、請求項２０に記載のコンピュータ・システム。 - 【請求項２２】 前記プロセッサが、前記決定されたＯ
ＰＣおよび対応する補正済み領域の補正前状態を保存す
るためのプログラム命令をさらに実行する、請求項１９
に記載のコンピュータ・システム。 - 【請求項２３】 前記プロセッサが、前記第２の領域の
ために、前記保存されている前記第１の領域に対して決
定されたＯＰＣを検索し、かつ、検索したＯＰＣを前記
第２の領域に適用するためのプログラム命令をさらに実
行する、請求項２２に記載のコンピュータ・システム。 - 【請求項２４】 前記プロセッサが、前記補正済み領域
を、その補正済み状態および補正前状態で保存するため
のプログラム命令をさらに実行する、請求項１９に記載
のコンピュータ・システム。 - 【請求項２５】 前記プロセッサが、前記第２の領域の
ために、補正済みの第１の領域を、その補正済みの状態
で検索し、かつ、補正済みの第２の領域として使用する
ためのコピーを生成するためのプログラム命令をさらに
実行する、請求項２４に記載のコンピュータ・システ
ム。 - 【請求項２６】 前記プロセッサが、レジスト・モデル
・ベース・シミュレーションおよび光学モデル・ベース
・シミュレーションを実行するためのプログラム命令を
実行する、請求項１９に記載のコンピュータ・システ
ム。 - 【請求項２７】 前記プロセッサが、可変しきい値レジ
スト・モデルを使用して前記レジスト・モデル・ベース
・シミュレーションを実行するためのプログラム命令を
実行する、請求項２６に記載のコンピュータ・システ
ム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/302,561 | 1999-04-30 | ||
| US09/302,561 US6301697B1 (en) | 1999-04-30 | 1999-04-30 | Streamlined IC mask layout optical and process correction through correction reuse |
| PCT/US2000/005658 WO2000067074A1 (en) | 1999-04-30 | 2000-03-03 | Streamlined ic mask layout optical and process correction through correction reuse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3343246B1 true JP3343246B1 (ja) | 2002-11-11 |
| JP2002543470A JP2002543470A (ja) | 2002-12-17 |
Family
ID=23168275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000615853A Ceased JP3343246B1 (ja) | 1999-04-30 | 2000-03-03 | 補正の再使用による合理的なｉｃマスク・レイアウトの光学的プロセス補正 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6301697B1 (ja) |
| EP (1) | EP1177479B1 (ja) |
| JP (1) | JP3343246B1 (ja) |
| AU (1) | AU3722200A (ja) |
| WO (1) | WO2000067074A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127257B2 (en) | 2008-03-03 | 2012-02-28 | Renesas Electronics Corporation | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask |
| US8739075B2 (en) | 2008-03-21 | 2014-05-27 | Fujitsu Semiconductor Limited | Method of making pattern data, and medium for storing the program for making the pattern data |
Families Citing this family (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| US6470489B1 (en) | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US7617474B2 (en) | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US7107571B2 (en) | 1997-09-17 | 2006-09-12 | Synopsys, Inc. | Visual analysis and verification system using advanced tools |
| US6370679B1 (en) | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US7093229B2 (en) | 1997-09-17 | 2006-08-15 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
| US6757645B2 (en) | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US6578188B1 (en) | 1997-09-17 | 2003-06-10 | Numerical Technologies, Inc. | Method and apparatus for a network-based mask defect printability analysis system |
| US6691297B1 (en) * | 1999-03-04 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6301697B1 (en) * | 1999-04-30 | 2001-10-09 | Nicolas B. Cobb | Streamlined IC mask layout optical and process correction through correction reuse |
| US6834262B1 (en) * | 1999-07-02 | 2004-12-21 | Cypress Semiconductor Corporation | Scheme for improving the simulation accuracy of integrated circuit patterns by simulation of the mask |
| US6704695B1 (en) * | 1999-07-16 | 2004-03-09 | International Business Machines Corporation | Interactive optical proximity correction design method |
| US6643616B1 (en) * | 1999-12-07 | 2003-11-04 | Yuri Granik | Integrated device structure prediction based on model curvature |
| US6584609B1 (en) | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
| US7412676B2 (en) * | 2000-06-13 | 2008-08-12 | Nicolas B Cobb | Integrated OPC verification tool |
| US6430737B1 (en) * | 2000-07-10 | 2002-08-06 | Mentor Graphics Corp. | Convergence technique for model-based optical and process correction |
| US6792590B1 (en) | 2000-09-29 | 2004-09-14 | Numerical Technologies, Inc. | Dissection of edges with projection points in a fabrication layout for correcting proximity effects |
| US6557162B1 (en) * | 2000-09-29 | 2003-04-29 | Numerical Technologies, Inc. | Method for high yield reticle formation |
| US6526550B1 (en) * | 2000-09-29 | 2003-02-25 | General Electric Company | Analyzing characteristics of geometries |
| US6625801B1 (en) | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
| US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| US6505326B1 (en) * | 2000-09-29 | 2003-01-07 | General Electric Company | Analyzing thermal characteristics of geometries |
| US6539521B1 (en) | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
| US6665856B1 (en) | 2000-12-01 | 2003-12-16 | Numerical Technologies, Inc. | Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects |
| US6925202B2 (en) | 2001-03-20 | 2005-08-02 | Synopsys, Inc. | System and method of providing mask quality control |
| US6873720B2 (en) | 2001-03-20 | 2005-03-29 | Synopsys, Inc. | System and method of providing mask defect printability analysis |
| US6574784B1 (en) * | 2001-06-14 | 2003-06-03 | George P. Lippincott | Short edge management in rule based OPC |
| US6560766B2 (en) | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
| US7014955B2 (en) | 2001-08-28 | 2006-03-21 | Synopsys, Inc. | System and method for indentifying dummy features on a mask layer |
| US7155698B1 (en) * | 2001-09-11 | 2006-12-26 | The Regents Of The University Of California | Method of locating areas in an image such as a photo mask layout that are sensitive to residual processing effects |
| US6670082B2 (en) | 2001-10-09 | 2003-12-30 | Numerical Technologies, Inc. | System and method for correcting 3D effects in an alternating phase-shifting mask |
| US6880135B2 (en) | 2001-11-07 | 2005-04-12 | Synopsys, Inc. | Method of incorporating lens aberration information into various process flows |
| US6763514B2 (en) | 2001-12-12 | 2004-07-13 | Numerical Technologies, Inc. | Method and apparatus for controlling rippling during optical proximity correction |
| US6753115B2 (en) | 2001-12-20 | 2004-06-22 | Numerical Technologies, Inc. | Facilitating minimum spacing and/or width control optical proximity correction |
| US7293249B2 (en) * | 2002-01-31 | 2007-11-06 | Juan Andres Torres Robles | Contrast based resolution enhancement for photolithographic processing |
| US7013439B2 (en) * | 2002-01-31 | 2006-03-14 | Juan Andres Torres Robles | Contrast based resolution enhancing technology |
| US7386433B2 (en) | 2002-03-15 | 2008-06-10 | Synopsys, Inc. | Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout |
| DE10214247A1 (de) * | 2002-03-26 | 2003-10-23 | Infineon Technologies Ag | Verfahren zur Korrektur von Maskenstrukturen |
| TWI315027B (en) * | 2002-04-23 | 2009-09-21 | Canon Kabushiki Kaish | Mask designing method, and exposure method for illuminatiing a mask and exposing an object |
| US6931613B2 (en) | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
| US6687895B2 (en) | 2002-07-03 | 2004-02-03 | Numerical Technologies Inc. | Method and apparatus for reducing optical proximity correction output file size |
| DE10230532B4 (de) * | 2002-07-05 | 2007-03-08 | Infineon Technologies Ag | Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie |
| EP1579274A4 (en) * | 2002-07-12 | 2006-06-07 | Cadence Design Systems Inc | METHOD AND SYSTEM FOR CONTROLLING MASKS ACCORDING TO THE CONTEXT |
| JP2005533283A (ja) * | 2002-07-12 | 2005-11-04 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定のマスク書込のための方法及びシステム |
| US7302672B2 (en) * | 2002-07-12 | 2007-11-27 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
| US6973633B2 (en) * | 2002-07-24 | 2005-12-06 | George Lippincott | Caching of lithography and etch simulation results |
| US7000208B2 (en) | 2002-07-29 | 2006-02-14 | Synopsys,Inc. | Repetition recognition using segments |
| US6792592B2 (en) | 2002-08-30 | 2004-09-14 | Numerical Technologies, Inc. | Considering mask writer properties during the optical proximity correction process |
| US6807663B2 (en) | 2002-09-23 | 2004-10-19 | Numerical Technologies, Inc. | Accelerated layout processing using OPC pre-processing |
| US6928635B2 (en) | 2002-09-25 | 2005-08-09 | Numerical Technologies, Inc. | Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits |
| US7172838B2 (en) | 2002-09-27 | 2007-02-06 | Wilhelm Maurer | Chromeless phase mask layout generation |
| US6794096B2 (en) | 2002-10-09 | 2004-09-21 | Numerical Technologies, Inc. | Phase shifting mask topography effect correction based on near-field image properties |
| US6857109B2 (en) * | 2002-10-18 | 2005-02-15 | George P. Lippincott | Short edge smoothing for enhanced scatter bar placement |
| US7457736B2 (en) * | 2002-11-21 | 2008-11-25 | Synopsys, Inc. | Automated creation of metrology recipes |
| US6854104B2 (en) * | 2002-11-27 | 2005-02-08 | Lsi Logic Corporation | First approximation for OPC significant speed-up |
| US7093228B2 (en) * | 2002-12-20 | 2006-08-15 | Lsi Logic Corporation | Method and system for classifying an integrated circuit for optical proximity correction |
| US6928634B2 (en) * | 2003-01-02 | 2005-08-09 | Yuri Granik | Matrix optical process correction |
| US7043712B2 (en) * | 2003-09-09 | 2006-05-09 | International Business Machines Corporation | Method for adaptive segment refinement in optical proximity correction |
| US7073162B2 (en) * | 2003-10-31 | 2006-07-04 | Mentor Graphics Corporation | Site control for OPC |
| US7536660B2 (en) * | 2004-02-24 | 2009-05-19 | Konstantinos Adam | OPC simulation model using SOCS decomposition of edge fragments |
| US7539954B2 (en) * | 2004-02-24 | 2009-05-26 | Konstantinos Adam | OPC simulation model using SOCS decomposition of edge fragments |
| US7234130B2 (en) * | 2004-02-25 | 2007-06-19 | James Word | Long range corrections in integrated circuit layout designs |
| US7861207B2 (en) * | 2004-02-25 | 2010-12-28 | Mentor Graphics Corporation | Fragmentation point and simulation site adjustment for resolution enhancement techniques |
| US7404173B2 (en) * | 2004-04-07 | 2008-07-22 | Aprio Technologies, Inc. | Intermediate layout for resolution enhancement in semiconductor fabrication |
| JP2005309140A (ja) * | 2004-04-22 | 2005-11-04 | Toshiba Corp | フォトマスク製造方法、フォトマスク欠陥修正箇所判定方法、及びフォトマスク欠陥修正箇所判定装置 |
| JP2007536581A (ja) | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| US7240305B2 (en) | 2004-06-02 | 2007-07-03 | Lippincott George P | OPC conflict identification and edge priority system |
| DE102004030961B4 (de) | 2004-06-26 | 2008-12-11 | Infineon Technologies Ag | Verfahren zum Bestimmen einer Matrix von Transmissionskreuzkoeffizienten bei einer optischen Näherungskorrektur von Maskenlayouts |
| US7246343B2 (en) * | 2004-09-01 | 2007-07-17 | Invarium, Inc. | Method for correcting position-dependent distortions in patterning of integrated circuits |
| US7263683B1 (en) | 2004-09-07 | 2007-08-28 | Advanced Micro Devices, Inc. | Simplified optical proximity correction based on 1-dimension versus 2-dimension pattern shape classification |
| US7669158B2 (en) * | 2004-09-30 | 2010-02-23 | Cadence Design Systems, Inc. | Method and system for semiconductor design hierarchy analysis and transformation |
| US7337421B2 (en) * | 2004-09-30 | 2008-02-26 | Cadence Design Systems, Inc. | Method and system for managing design corrections for optical and process effects based on feature tolerances |
| US7284214B2 (en) * | 2004-10-22 | 2007-10-16 | Mentor Graphics Corporation | In-line XOR checking of master cells during integrated circuit design rule checking |
| US7345738B2 (en) * | 2004-12-03 | 2008-03-18 | Asml Netherlands B.V. | Certified cells and method of using certified cells for fabricating a device |
| US7401319B2 (en) * | 2004-12-23 | 2008-07-15 | Invarium, Inc. | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design |
| US8037429B2 (en) * | 2005-03-02 | 2011-10-11 | Mentor Graphics Corporation | Model-based SRAF insertion |
| US7493587B2 (en) * | 2005-03-02 | 2009-02-17 | James Word | Chromeless phase shifting mask for integrated circuits using interior region |
| JP4728676B2 (ja) * | 2005-03-30 | 2011-07-20 | 富士通セミコンダクター株式会社 | フォトマスクの製造方法、及びそのフォトマスクを用いた半導体装置の製造方法 |
| US20070044063A1 (en) * | 2005-08-22 | 2007-02-22 | Faour Fouad A | Method for estimating voltage droop on an ASIC |
| US7434199B2 (en) * | 2005-09-27 | 2008-10-07 | Nicolas Bailey Cobb | Dense OPC |
| DE102005048376A1 (de) * | 2005-10-10 | 2007-04-12 | Carl Zeiss Sms Gmbh | Simulationsverfahren und Simulationssystem |
| US7506285B2 (en) | 2006-02-17 | 2009-03-17 | Mohamed Al-Imam | Multi-dimensional analysis for predicting RET model accuracy |
| US7712068B2 (en) | 2006-02-17 | 2010-05-04 | Zhuoxiang Ren | Computation of electrical properties of an IC layout |
| US7870517B1 (en) | 2006-04-28 | 2011-01-11 | Cadence Design Systems, Inc. | Method and mechanism for implementing extraction for an integrated circuit design |
| US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
| US7966585B2 (en) * | 2006-12-13 | 2011-06-21 | Mentor Graphics Corporation | Selective shielding for multiple exposure masks |
| US7802226B2 (en) * | 2007-01-08 | 2010-09-21 | Mentor Graphics Corporation | Data preparation for multiple mask printing |
| US7799487B2 (en) * | 2007-02-09 | 2010-09-21 | Ayman Yehia Hamouda | Dual metric OPC |
| US7739650B2 (en) * | 2007-02-09 | 2010-06-15 | Juan Andres Torres Robles | Pre-bias optical proximity correction |
| US8713483B2 (en) | 2007-06-05 | 2014-04-29 | Mentor Graphics Corporation | IC layout parsing for multiple masks |
| US7707538B2 (en) * | 2007-06-15 | 2010-04-27 | Brion Technologies, Inc. | Multivariable solver for optical proximity correction |
| US7805699B2 (en) * | 2007-10-11 | 2010-09-28 | Mentor Graphics Corporation | Shape-based photolithographic model calibration |
| US20110145772A1 (en) * | 2009-05-14 | 2011-06-16 | Pikus Fedor G | Modular Platform For Integrated Circuit Design Analysis And Verification |
| WO2012162525A2 (en) * | 2011-05-26 | 2012-11-29 | Georgia-Pacific Wood Products Llc | Systems and methods for adjusting moisture concentration of a veneer |
| US8881068B2 (en) | 2013-02-05 | 2014-11-04 | Globalfoundries Inc. | Optimized optical proximity correction handling for lithographic fills |
| KR102850033B1 (ko) * | 2019-12-19 | 2025-08-22 | 삼성전자주식회사 | 광학 근접 보상 검증 방법 및 이를 포함하는 반도체 제조 방법 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2590376A1 (fr) * | 1985-11-21 | 1987-05-22 | Dumant Jean Marc | Procede de masquage et masque utilise |
| JP2531114B2 (ja) * | 1993-10-29 | 1996-09-04 | 日本電気株式会社 | 光強度分布解析方法 |
| US5646870A (en) | 1995-02-13 | 1997-07-08 | Advanced Micro Devices, Inc. | Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers |
| US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
| JP3409493B2 (ja) | 1995-03-13 | 2003-05-26 | ソニー株式会社 | マスクパターンの補正方法および補正装置 |
| JPH09128421A (ja) | 1995-10-30 | 1997-05-16 | Sony Corp | データ処理方法およびマスクパターンのデータ処理方法 |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| US5723233A (en) | 1996-02-27 | 1998-03-03 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| US6269472B1 (en) * | 1996-02-27 | 2001-07-31 | Lsi Logic Corporation | Optical proximity correction method and apparatus |
| JPH10149378A (ja) | 1996-11-19 | 1998-06-02 | Sony Corp | データ処理方法，マスクパターンのデータ処理方法，データ処理装置及びマスクパターンのデータ処理装置 |
| KR100257710B1 (ko) * | 1996-12-27 | 2000-06-01 | 김영환 | 리소그라피 공정의 시물레이션 방법 |
| US6016357A (en) * | 1997-06-16 | 2000-01-18 | International Business Machines Corporation | Feedback method to repair phase shift masks |
| US6453452B1 (en) | 1997-12-12 | 2002-09-17 | Numerical Technologies, Inc. | Method and apparatus for data hierarchy maintenance in a system for mask description |
| US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
| US6757645B2 (en) * | 1997-09-17 | 2004-06-29 | Numerical Technologies, Inc. | Visual inspection and verification system |
| US6243855B1 (en) * | 1997-09-30 | 2001-06-05 | Kabushiki Kaisha Toshiba | Mask data design method |
| US6499003B2 (en) * | 1998-03-03 | 2002-12-24 | Lsi Logic Corporation | Method and apparatus for application of proximity correction with unitary segmentation |
| US6128067A (en) * | 1998-04-28 | 2000-10-03 | Kabushiki Kaisha Toshiba | Correcting method and correcting system for mask pattern |
| US6120952A (en) | 1998-10-01 | 2000-09-19 | Micron Technology, Inc. | Methods of reducing proximity effects in lithographic processes |
| US6263299B1 (en) * | 1999-01-19 | 2001-07-17 | Lsi Logic Corporation | Geometric aerial image simulation |
| US6249904B1 (en) | 1999-04-30 | 2001-06-19 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design using edge fragment tagging to correct edge placement distortion |
| US6301697B1 (en) * | 1999-04-30 | 2001-10-09 | Nicolas B. Cobb | Streamlined IC mask layout optical and process correction through correction reuse |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US6187483B1 (en) | 1999-05-28 | 2001-02-13 | Advanced Micro Devices, Inc. | Mask quality measurements by fourier space analysis |
| US6584609B1 (en) | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
| US6625801B1 (en) * | 2000-09-29 | 2003-09-23 | Numerical Technologies, Inc. | Dissection of printed edges from a fabrication layout for correcting proximity effects |
| US6453457B1 (en) | 2000-09-29 | 2002-09-17 | Numerical Technologies, Inc. | Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout |
| US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
-
1999
- 1999-04-30 US US09/302,561 patent/US6301697B1/en not_active Expired - Lifetime
-
2000
- 2000-03-03 WO PCT/US2000/005658 patent/WO2000067074A1/en not_active Ceased
- 2000-03-03 EP EP00916058A patent/EP1177479B1/en not_active Expired - Lifetime
- 2000-03-03 JP JP2000615853A patent/JP3343246B1/ja not_active Ceased
- 2000-03-03 AU AU37222/00A patent/AU3722200A/en not_active Abandoned
-
2001
- 2001-08-30 US US09/944,228 patent/US6748578B2/en not_active Expired - Lifetime
-
2004
- 2004-05-07 US US10/842,050 patent/US7155699B2/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| Ｍａｕｒｅｒ ｅｔ ａｌ，Ｅｖａｌｕａｔｉｏｎ ｏｆ ａ ｆａｓｔ ａｎｄ ｆｌｅｘｉｂｌｅ ＯＰＣ ｐａｃｋａｇｅ：ＯＰＴＩＳＳＩＭＯ，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＳＰＩＥ，米国，１９９６，４１２−４１８ |
| Ｍａｕｒｅｒ ｅｔ ａｌ，Ｐｒｏｃｅｓｓ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ Ｕｓｉｎｇ ａｎ Ａｕｔｏｍａｔｅｄ Ｓｏｆｔｗａｒｅ Ｔｏｏｌ，ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＳＰＩＥ，米国，Ｔｈｅ ｉｎｔｅｒｎａｔｉｏｎａｌ ｓｏｃｉｅｔｙ ｆｏｒ ｏｐｔｉｃａｌ ｅｎｇｎｅｅｒｉｎｇ，１９９８，２４５−２５３Ｐ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8127257B2 (en) | 2008-03-03 | 2012-02-28 | Renesas Electronics Corporation | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask |
| US8739075B2 (en) | 2008-03-21 | 2014-05-27 | Fujitsu Semiconductor Limited | Method of making pattern data, and medium for storing the program for making the pattern data |
Also Published As
| Publication number | Publication date |
|---|---|
| US6748578B2 (en) | 2004-06-08 |
| WO2000067074A1 (en) | 2000-11-09 |
| EP1177479B1 (en) | 2011-07-27 |
| AU3722200A (en) | 2000-11-17 |
| JP2002543470A (ja) | 2002-12-17 |
| WO2000067074A9 (en) | 2002-06-20 |
| US20020026627A1 (en) | 2002-02-28 |
| US20050160388A1 (en) | 2005-07-21 |
| US7155699B2 (en) | 2006-12-26 |
| US6301697B1 (en) | 2001-10-09 |
| EP1177479A1 (en) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6301697B1 (en) | Streamlined IC mask layout optical and process correction through correction reuse | |
| US6973633B2 (en) | Caching of lithography and etch simulation results | |
| US6643616B1 (en) | Integrated device structure prediction based on model curvature | |
| JP4999013B2 (ja) | 集積化されたｏｐｃ検証ツール | |
| US6778695B1 (en) | Design-based reticle defect prioritization | |
| JP4822330B2 (ja) | 集積化検証および製造適応ツール | |
| JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| US8504959B2 (en) | Analysis optimizer | |
| US6425113B1 (en) | Integrated verification and manufacturability tool | |
| US6516459B1 (en) | Integrated circuit design correction using fragment correspondence | |
| US6574788B1 (en) | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages | |
| US7240321B2 (en) | Selective promotion for resolution enhancement techniques | |
| US9038002B2 (en) | Method and system for semiconductor design hierarchy analysis and transformation | |
| US8990755B2 (en) | Defective artifact removal in photolithography masks corrected for optical proximity | |
| JP2000260879A (ja) | レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 | |
| Morse et al. | Using reconfigurable OPC to improve quality and throughput of sub-100nm IC manufacturing | |
| JP3603027B6 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RVOP | Cancellation by post-grant opposition | ||
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |