JP3350246B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3350246B2 JP3350246B2 JP23625794A JP23625794A JP3350246B2 JP 3350246 B2 JP3350246 B2 JP 3350246B2 JP 23625794 A JP23625794 A JP 23625794A JP 23625794 A JP23625794 A JP 23625794A JP 3350246 B2 JP3350246 B2 JP 3350246B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- silicon
- metal compound
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に金属又は金属化合物の酸化を抑えつつ酸
化雰囲気における処理を行う工程を改良した半導体装置
の製造方法に関する。
に係わり、特に金属又は金属化合物の酸化を抑えつつ酸
化雰囲気における処理を行う工程を改良した半導体装置
の製造方法に関する。
【０００２】
【従来の技術】現在、半導体装置の電極や配線としては
多結晶シリコンが広く用いられている。しかしながら、
半導体装置の高集積化、高速化に伴い電極や配線の抵抗
による信号伝達遅延が重大な問題となってきている。特
に、大容量、高集積化が進展しているＭＯＳＬＳＩの分
野では、ゲート電極に使用されている多結晶シリコンは
第１層配線と共用になるので、ここでの抵抗値が半導体
装置の高速動作の障害となっている。
多結晶シリコンが広く用いられている。しかしながら、
半導体装置の高集積化、高速化に伴い電極や配線の抵抗
による信号伝達遅延が重大な問題となってきている。特
に、大容量、高集積化が進展しているＭＯＳＬＳＩの分
野では、ゲート電極に使用されている多結晶シリコンは
第１層配線と共用になるので、ここでの抵抗値が半導体
装置の高速動作の障害となっている。
【０００３】このようなことから、多結晶シリコンに代
わる電極配線材料として、熱的な安定性と電気的低抵抗
性を有する高融点金属のシリサイドが使用されつつあ
る。また、最近ではＷ、Ｍｏ等の高融点金属そのものを
ゲート電極として使用する試みもなされている。Ｗ、Ｍ
ｏ等の高融点金属は、その電気抵抗率が多結晶シリコン
よりも２桁低く、またシリサイドの抵抗率の１／４〜１
／３であり、低抵抗の電極配線材料として有望視されて
いる。
わる電極配線材料として、熱的な安定性と電気的低抵抗
性を有する高融点金属のシリサイドが使用されつつあ
る。また、最近ではＷ、Ｍｏ等の高融点金属そのものを
ゲート電極として使用する試みもなされている。Ｗ、Ｍ
ｏ等の高融点金属は、その電気抵抗率が多結晶シリコン
よりも２桁低く、またシリサイドの抵抗率の１／４〜１
／３であり、低抵抗の電極配線材料として有望視されて
いる。
【０００４】上述した高融点金属（例えばＷ）をゲート
電極の一構成材料として用いた半導体装置としては、従
来より図７（ａ）に示す構造のものが知られている。即
ち、図中の７１はｐ型シリコン基板であり、この基板７
１には素子領域を電気的に分離するためのフィールド絶
縁膜７２が形成されている。このフィールド絶縁膜７２
で分離された基板７１表面には、互いに電気的に分離さ
れたソース、ドレインとなるｎ+ 型拡散層７３ａ、７３
ｂが形成されている。これら拡散層７３ａ、７３ｂ間の
チャネル領域を含む前記基板７１表面上には、ゲート酸
化膜７４を介して多結晶シリコン層７５、窒化金属層
（例えばＴｉＮ層）７６及びＷ層７７からなるゲート電
極７８が設けられている。なお、前記ゲート電極７８を
構成する窒化金属層７６はＷ層７７の多結晶シリコン層
７５に対する密着性を向上すると共に、Ｗ層７７と多結
晶シリコン層７５とが反応して抵抗率が１桁上昇するの
を防止する反応障壁層として作用する。
電極の一構成材料として用いた半導体装置としては、従
来より図７（ａ）に示す構造のものが知られている。即
ち、図中の７１はｐ型シリコン基板であり、この基板７
１には素子領域を電気的に分離するためのフィールド絶
縁膜７２が形成されている。このフィールド絶縁膜７２
で分離された基板７１表面には、互いに電気的に分離さ
れたソース、ドレインとなるｎ+ 型拡散層７３ａ、７３
ｂが形成されている。これら拡散層７３ａ、７３ｂ間の
チャネル領域を含む前記基板７１表面上には、ゲート酸
化膜７４を介して多結晶シリコン層７５、窒化金属層
（例えばＴｉＮ層）７６及びＷ層７７からなるゲート電
極７８が設けられている。なお、前記ゲート電極７８を
構成する窒化金属層７６はＷ層７７の多結晶シリコン層
７５に対する密着性を向上すると共に、Ｗ層７７と多結
晶シリコン層７５とが反応して抵抗率が１桁上昇するの
を防止する反応障壁層として作用する。
【０００５】ところで、従来より採用されている多結晶
シリコンゲート電極の形成工程では、５〜５０ｎｍとい
った薄いゲート酸化膜に対する欠陥やゲート電極のエッ
ジ形状に起因するゲート耐圧劣化を回復するために、酸
化雰囲気（例えば乾燥酸素）中で熱処理を行い、多結晶
シリコン層の露出面やソース、ドレイン領域となる基板
表面上にシリコン酸化層を新たに成長させる工程を行っ
ている。この工程は、ゲート後酸化工程と呼ばれてい
る。
シリコンゲート電極の形成工程では、５〜５０ｎｍとい
った薄いゲート酸化膜に対する欠陥やゲート電極のエッ
ジ形状に起因するゲート耐圧劣化を回復するために、酸
化雰囲気（例えば乾燥酸素）中で熱処理を行い、多結晶
シリコン層の露出面やソース、ドレイン領域となる基板
表面上にシリコン酸化層を新たに成長させる工程を行っ
ている。この工程は、ゲート後酸化工程と呼ばれてい
る。
【０００６】しかしながら、一般にＷ、Ｍｏ等の高融点
金属等は酸化雰囲気中での熱処理において耐性がないた
め、前述した図７（ａ）に示すゲート電極構造に対して
従来のような後酸化工程を適用することができないとい
う問題があった。
金属等は酸化雰囲気中での熱処理において耐性がないた
め、前述した図７（ａ）に示すゲート電極構造に対して
従来のような後酸化工程を適用することができないとい
う問題があった。
【０００７】上記問題を解決する方法として、還元性気
体（例えば水素）及び酸化性気体（例えば水蒸気）を含
み、さらに窒素を含む気体を希釈用気体とした雰囲気中
で熱処理することで、ゲート電極を構成する金属層及び
窒化金属層の酸化を招くことなくシリコン酸化膜を形成
でき、ゲート耐圧を向上させることが可能なシリコン選
択酸化技術がよく知られている（特開平３−１１９７６
３）。
体（例えば水素）及び酸化性気体（例えば水蒸気）を含
み、さらに窒素を含む気体を希釈用気体とした雰囲気中
で熱処理することで、ゲート電極を構成する金属層及び
窒化金属層の酸化を招くことなくシリコン酸化膜を形成
でき、ゲート耐圧を向上させることが可能なシリコン選
択酸化技術がよく知られている（特開平３−１１９７６
３）。
【０００８】この選択酸化技術においては、上記還元性
気体としてＨ2 を、酸化性気体として水蒸気（Ｈ2 Ｏ）
を、窒素を含む気体としてＮ2 を用いた場合には、それ
らの混合比率を次のように設定することが望ましいと言
われている。即ち、Ｈ2 、Ｈ2 Ｏ、Ｎ2 の分圧をＰH2，
ＰH2O 、ＰN2とすると、ＰH2／ＰH2O を０．５以上、
１．０×１０9 以下にし、かつｌｏｇＰN2を−２２以
上、１４以下にする。更に、より好ましい条件としては
前記温度を８００〜９００℃にすることがよく、この
際、ＰH2／ＰH2O を１．０×１０3 以上、１．０×１０
4 以下にし、かつｌｏｇＰN2を−２以上、２以下にす
る。この雰囲気条件で熱処理することにより、ゲート電
極を構成する金属層及び窒化金属層を酸化させずにシリ
コンのみを酸化することが可能となっている。
気体としてＨ2 を、酸化性気体として水蒸気（Ｈ2 Ｏ）
を、窒素を含む気体としてＮ2 を用いた場合には、それ
らの混合比率を次のように設定することが望ましいと言
われている。即ち、Ｈ2 、Ｈ2 Ｏ、Ｎ2 の分圧をＰH2，
ＰH2O 、ＰN2とすると、ＰH2／ＰH2O を０．５以上、
１．０×１０9 以下にし、かつｌｏｇＰN2を−２２以
上、１４以下にする。更に、より好ましい条件としては
前記温度を８００〜９００℃にすることがよく、この
際、ＰH2／ＰH2O を１．０×１０3 以上、１．０×１０
4 以下にし、かつｌｏｇＰN2を−２以上、２以下にす
る。この雰囲気条件で熱処理することにより、ゲート電
極を構成する金属層及び窒化金属層を酸化させずにシリ
コンのみを酸化することが可能となっている。
【０００９】しかしながら、最近の精力的な研究により
この種の方法にあっては以下のような問題の生じること
が明らかとなった。まず、上記選択酸化条件だとＰH2O
が低いためシリコンの酸化速度が非常に遅く、ゲート電
極の耐圧性向上に必要なシリコン酸化膜を得るためには
高温長時間加熱する必要があることが明らかになった。
この種の方法にあっては以下のような問題の生じること
が明らかとなった。まず、上記選択酸化条件だとＰH2O
が低いためシリコンの酸化速度が非常に遅く、ゲート電
極の耐圧性向上に必要なシリコン酸化膜を得るためには
高温長時間加熱する必要があることが明らかになった。
【００１０】例として、ゲート電極８を選択酸化雰囲気
（９１６℃、Ｈ2 ／Ｈ2 Ｏ／Ｎ2 ＝０．１６４／１×１
０-4／０．８３６ａｔｍ）で１２０分加熱を行っても、
ＳｉＯ2 膜厚は約２〜３ｎｍしか形成されない（図７
（ｂ））。そのため、９１６℃という高温加熱を長時間
行うと必要があり、加熱が長時間に及ぶと、ゲート電極
７８の多結晶シリコン層７５中のドーパント７５´がゲ
ート酸化膜７４中に拡散し、ゲート電極の耐圧性を劣化
させることが明らかになった。
（９１６℃、Ｈ2 ／Ｈ2 Ｏ／Ｎ2 ＝０．１６４／１×１
０-4／０．８３６ａｔｍ）で１２０分加熱を行っても、
ＳｉＯ2 膜厚は約２〜３ｎｍしか形成されない（図７
（ｂ））。そのため、９１６℃という高温加熱を長時間
行うと必要があり、加熱が長時間に及ぶと、ゲート電極
７８の多結晶シリコン層７５中のドーパント７５´がゲ
ート酸化膜７４中に拡散し、ゲート電極の耐圧性を劣化
させることが明らかになった。
【００１１】上記問題以外に、金属層上のレジストを剥
離する工程において、金属層表面が改質される問題が生
じている。例として、Ｗゲート電極の加工後のＷ上面の
レジストを剥離する工程においては、ＳＨ処理（Ｈ2 Ｓ
Ｏ4 ＋Ｈ2 Ｏ2 ）によるとＷを溶かしてしまうため、Ｏ
2 アッシャーによりレジスト剥離を行っている。このと
きＷ表面の酸化が起こるため、表面の酸化物を還元する
必要がある。またレジスト剥離方法としてＣＦ4 ＋Ｈ2
Ｏのダウンフロープラズマ処理があるが、レジスト剥離
後の表面がＦで汚染されてしまう問題が生じている。
離する工程において、金属層表面が改質される問題が生
じている。例として、Ｗゲート電極の加工後のＷ上面の
レジストを剥離する工程においては、ＳＨ処理（Ｈ2 Ｓ
Ｏ4 ＋Ｈ2 Ｏ2 ）によるとＷを溶かしてしまうため、Ｏ
2 アッシャーによりレジスト剥離を行っている。このと
きＷ表面の酸化が起こるため、表面の酸化物を還元する
必要がある。またレジスト剥離方法としてＣＦ4 ＋Ｈ2
Ｏのダウンフロープラズマ処理があるが、レジスト剥離
後の表面がＦで汚染されてしまう問題が生じている。
【００１２】さらにまた、上記した問題は、ゲート電極
に限らず金属配線上のレジストマスク、スルーホール開
口のマスクとなるレジストマスクに関しても同様に生じ
ている。
に限らず金属配線上のレジストマスク、スルーホール開
口のマスクとなるレジストマスクに関しても同様に生じ
ている。
【００１３】
【発明が解決しようとする課題】以上述べたように、従
来のゲート後酸化工程や酸化雰囲気におけるレジストの
剥離工程等においては、ゲート電極の耐圧性が減少する
など半導体素子の特性が劣化してしまう問題や、電極配
線となる金属又は金属化合物層が容易に酸化され、形成
された酸化物を再度還元しなくてはならず、工程数が増
加してしまう問題等が生じていた。本発明は、上記実情
に鑑みてなされたものであり、酸化雰囲気における処理
工程を改良した半導体装置の製造方法を提供することを
目的とする。
来のゲート後酸化工程や酸化雰囲気におけるレジストの
剥離工程等においては、ゲート電極の耐圧性が減少する
など半導体素子の特性が劣化してしまう問題や、電極配
線となる金属又は金属化合物層が容易に酸化され、形成
された酸化物を再度還元しなくてはならず、工程数が増
加してしまう問題等が生じていた。本発明は、上記実情
に鑑みてなされたものであり、酸化雰囲気における処理
工程を改良した半導体装置の製造方法を提供することを
目的とする。
【００１４】
【課題を解決するための手段】前述した問題を解決する
ために本発明は、水のみからなるガスを励起してプラズ
マ化することによりＨ及びＯＨを生成する工程と、シリ
コンからなる領域と金属又は金属化合物からなる領域と
が混在した基板に対して前記Ｈ及びＯＨを供給し、前記
シリコンからなる領域の酸化を行うとともに、同時に酸
化される前記金属又は金属化合物からなる領域を選択的
に還元することにより、前記シリコンからなる領域を選
択的に酸化する工程とを具備することを特徴とする半導
体装置の製造方法を提供する。
ために本発明は、水のみからなるガスを励起してプラズ
マ化することによりＨ及びＯＨを生成する工程と、シリ
コンからなる領域と金属又は金属化合物からなる領域と
が混在した基板に対して前記Ｈ及びＯＨを供給し、前記
シリコンからなる領域の酸化を行うとともに、同時に酸
化される前記金属又は金属化合物からなる領域を選択的
に還元することにより、前記シリコンからなる領域を選
択的に酸化する工程とを具備することを特徴とする半導
体装置の製造方法を提供する。
【００１５】
【００１６】また、本発明は、シリコン層上にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上に金属又は
金属化合物からなる層を形成する工程と、前記金属又は
金属化合物からなる層上にレジストパターンを形成する
工程と、前記レジストパターンをマスクとして前記金属
又は金属化合物からなる層をエッチングすることにより
ゲート電極を形成する工程と、前記レジストパターンを
除去する工程と、水のみからなるガスを励起してプラズ
マ化することによりＨ及びＯＨを生成する工程と、前記
Ｈ及びＯＨを用いて、前記レジストパターンを除去した
後の前記シリコン層の酸化を行うとともに、同時に酸化
される前記金属又は金属化合物からなる層を選択的に還
元することにより、前記シリコン層を選択的に酸化する
工程とを具備することを特徴とする半導体装置の製造方
法を提供する。
縁膜を形成する工程と、前記ゲート絶縁膜上に金属又は
金属化合物からなる層を形成する工程と、前記金属又は
金属化合物からなる層上にレジストパターンを形成する
工程と、前記レジストパターンをマスクとして前記金属
又は金属化合物からなる層をエッチングすることにより
ゲート電極を形成する工程と、前記レジストパターンを
除去する工程と、水のみからなるガスを励起してプラズ
マ化することによりＨ及びＯＨを生成する工程と、前記
Ｈ及びＯＨを用いて、前記レジストパターンを除去した
後の前記シリコン層の酸化を行うとともに、同時に酸化
される前記金属又は金属化合物からなる層を選択的に還
元することにより、前記シリコン層を選択的に酸化する
工程とを具備することを特徴とする半導体装置の製造方
法を提供する。
【００１７】また、本発明は、シリコン層上にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上に金属又は
金属化合物からなる層を形成する工程と、前記金属又は
金属化合物からなる層上にレジストパターンを形成する
工程と、前記レジストパターンをマスクとして前記金属
又は金属化合物からなる層をエッチングすることにより
ゲート電極を形成する工程と、水のみからなるガスを励
起してプラズマ化することによりＨ及びＯＨを生成する
工程と、前記Ｈ及びＯＨを用いて、前記レジストパター
ンを除去するとともに前記シリコン層の酸化を行うとと
もに、同時に酸化される前記金属又は金属化合物からな
る層を選択的に還元することにより、前記シリコン層を
選択的に酸化する工程とを具備することを特徴とする半
導体装置の製造方法を提供する。
縁膜を形成する工程と、前記ゲート絶縁膜上に金属又は
金属化合物からなる層を形成する工程と、前記金属又は
金属化合物からなる層上にレジストパターンを形成する
工程と、前記レジストパターンをマスクとして前記金属
又は金属化合物からなる層をエッチングすることにより
ゲート電極を形成する工程と、水のみからなるガスを励
起してプラズマ化することによりＨ及びＯＨを生成する
工程と、前記Ｈ及びＯＨを用いて、前記レジストパター
ンを除去するとともに前記シリコン層の酸化を行うとと
もに、同時に酸化される前記金属又は金属化合物からな
る層を選択的に還元することにより、前記シリコン層を
選択的に酸化する工程とを具備することを特徴とする半
導体装置の製造方法を提供する。
【００１８】上記した本発明において、以下の態様が特
に好ましい。 （１）前記レジストパターンを除去する工程は、酸素及
び水素を含むガスを励起して該ガスをプラズマ化し、プ
ラズマ化した前記酸素及び水素を含むガスを用いて行う
こと。
に好ましい。 （１）前記レジストパターンを除去する工程は、酸素及
び水素を含むガスを励起して該ガスをプラズマ化し、プ
ラズマ化した前記酸素及び水素を含むガスを用いて行う
こと。
【００１９】（２）前記レジストパターンを除去する工
程及び前記シリコン層を選択的に酸化する工程は、同一
の真空チャンバー内で連続的に行うこと。 （３）前記レジストパターンを除去した後、さらに加熱
を行い、前記レジストパターンを除去する工程の温度よ
り高い温度で、前記シリコン層を選択的に酸化するこ
と。
程及び前記シリコン層を選択的に酸化する工程は、同一
の真空チャンバー内で連続的に行うこと。 （３）前記レジストパターンを除去した後、さらに加熱
を行い、前記レジストパターンを除去する工程の温度よ
り高い温度で、前記シリコン層を選択的に酸化するこ
と。
【００２０】（４）前記シリコンからなる領域又は前記
シリコン層を選択的に酸化する場所と離れた場所におい
て、前記酸素及び水素を含むガスをプラズマ化し、プラ
ズマ化した該ガスを前記シリコンからなる領域又は前記
シリコン層に供給すること。
シリコン層を選択的に酸化する場所と離れた場所におい
て、前記酸素及び水素を含むガスをプラズマ化し、プラ
ズマ化した該ガスを前記シリコンからなる領域又は前記
シリコン層に供給すること。
【００２１】（５）前記酸素及び水素を含むガスとして
水（Ｈ2 Ｏ）を用いること。 （６）前記金属又は金属化合物からなる領域又は層とし
てタングステン、モリブデン、白金、パラジウム、ロジ
ウム、ルテニウム、ニッケル、コバルト、タンタル、チ
タン等、又はこれらの化合物を用いること。また、アル
ミニウム、銅やこれらの化合物を用いても良い。
水（Ｈ2 Ｏ）を用いること。 （６）前記金属又は金属化合物からなる領域又は層とし
てタングステン、モリブデン、白金、パラジウム、ロジ
ウム、ルテニウム、ニッケル、コバルト、タンタル、チ
タン等、又はこれらの化合物を用いること。また、アル
ミニウム、銅やこれらの化合物を用いても良い。
【００２２】（７）ゲート電極を、金属層単層構造、金
属層／反応障壁層、及び金属層／反応障壁層／多結晶シ
リコン層等の積層構造とすること。 （８）反応障壁層として、チタン、ジルコニウム、ハフ
ニウム、タングステン、バナジウム、ニオブ、タンタ
ル、クロム、レニウム、シリコン等の窒化物、酸化物、
窒化酸化物を用いること。
属層／反応障壁層、及び金属層／反応障壁層／多結晶シ
リコン層等の積層構造とすること。 （８）反応障壁層として、チタン、ジルコニウム、ハフ
ニウム、タングステン、バナジウム、ニオブ、タンタ
ル、クロム、レニウム、シリコン等の窒化物、酸化物、
窒化酸化物を用いること。
【００２３】（９）前記酸素及び水素を含むガス、例え
ば水と希ガス（ＡｒやＫｒ等）とを混合し、その混合ガ
スを用いて前記シリコンからなる領域又は前記シリコン
層を選択的に酸化すること。
ば水と希ガス（ＡｒやＫｒ等）とを混合し、その混合ガ
スを用いて前記シリコンからなる領域又は前記シリコン
層を選択的に酸化すること。
【００２４】
【作用】本発明によれば、酸素及び水素を含むガスを励
起して該ガスをプラズマ化することによりＨ及びＯＨを
生成し、シリコンからなる領域と金属又は金属化合物か
らなる領域とが混在した基板に対して前記Ｈ及びＯＨを
供給するので、ＯＨ等によりシリコンからなる領域の酸
化を行うとともに、同時に酸化される金属又は金属化合
物からなる領域をＨにより効果的に還元することができ
る。なおこの場合、Ｈはシリコン酸化物を還元する能力
が弱いので、酸化されたシリコンからなる領域をシリコ
ンへ還元することはない。
起して該ガスをプラズマ化することによりＨ及びＯＨを
生成し、シリコンからなる領域と金属又は金属化合物か
らなる領域とが混在した基板に対して前記Ｈ及びＯＨを
供給するので、ＯＨ等によりシリコンからなる領域の酸
化を行うとともに、同時に酸化される金属又は金属化合
物からなる領域をＨにより効果的に還元することができ
る。なおこの場合、Ｈはシリコン酸化物を還元する能力
が弱いので、酸化されたシリコンからなる領域をシリコ
ンへ還元することはない。
【００２５】したがって、プラズマ化した酸素及び水素
を含むガスを用いることにより、シリコン層上にゲート
絶縁膜を介して形成されたゲート電極中の金属又は金属
化合物からなる層を酸化させずに、前記シリコン層を選
択的に酸化することを簡単な工程で行うことが可能であ
る。
を含むガスを用いることにより、シリコン層上にゲート
絶縁膜を介して形成されたゲート電極中の金属又は金属
化合物からなる層を酸化させずに、前記シリコン層を選
択的に酸化することを簡単な工程で行うことが可能であ
る。
【００２６】即ち、ゲート電極を構成する金属層等の酸
化を抑制しつつ、レジスト剥離あるいはゲート後酸化の
工程を容易に行うことができ、さらに低温でＳｉＯ2 膜
を形成することができるので、熱的負荷の軽減が可能と
なり、ゲート耐圧の向上を達成することができる。
化を抑制しつつ、レジスト剥離あるいはゲート後酸化の
工程を容易に行うことができ、さらに低温でＳｉＯ2 膜
を形成することができるので、熱的負荷の軽減が可能と
なり、ゲート耐圧の向上を達成することができる。
【００２７】また、本発明の方法における酸素及び水素
を含むガスのプラズマ化、例えば水の放電処理の工程に
おいては、水の分圧、印可電力、印可周波数、基板温度
を変化させることにより、金属層等とシリコン層の酸化
の選択性を変えることが可能である。
を含むガスのプラズマ化、例えば水の放電処理の工程に
おいては、水の分圧、印可電力、印可周波数、基板温度
を変化させることにより、金属層等とシリコン層の酸化
の選択性を変えることが可能である。
【００２８】さらに、前記シリコンからなる領域又は前
記シリコン層を選択的に酸化する場所と離れた場所にお
いて、前記酸素及び水素を含むガスをプラズマ化し、プ
ラズマ化した該ガスを前記シリコンからなる領域又は前
記シリコン層に供給することによって、前記ゲート絶縁
膜に対してダメ−ジを与えることなく、効果的にシリコ
ンの選択的酸化を行うことができる。
記シリコン層を選択的に酸化する場所と離れた場所にお
いて、前記酸素及び水素を含むガスをプラズマ化し、プ
ラズマ化した該ガスを前記シリコンからなる領域又は前
記シリコン層に供給することによって、前記ゲート絶縁
膜に対してダメ−ジを与えることなく、効果的にシリコ
ンの選択的酸化を行うことができる。
【００２９】
【実施例】以下、図面を参照して、本発明の実施例につ
いて詳細に説明する。図１（ａ）〜（ｄ）は、本発明の
第１の実施例に係るゲート電極の形成工程を示す断面図
である。
いて詳細に説明する。図１（ａ）〜（ｄ）は、本発明の
第１の実施例に係るゲート電極の形成工程を示す断面図
である。
【００３０】まず、図１（ａ）に示すように、例えばｐ
型シリコン基板１１表面に選択酸化によりフィールド酸
化膜１２を形成した後、熱酸化処理を施してフィールド
酸化膜１２で分離されたシリコン基板１１に厚さ５〜３
０ｎｍのシリコン酸化膜１３を形成した。
型シリコン基板１１表面に選択酸化によりフィールド酸
化膜１２を形成した後、熱酸化処理を施してフィールド
酸化膜１２で分離されたシリコン基板１１に厚さ５〜３
０ｎｍのシリコン酸化膜１３を形成した。
【００３１】次いで、シリコン酸化膜１３上に導電性不
純物が添加された厚さ５０ｎｍの多結晶シリコン層１４
を堆積した後、基板１１を４７３Ｋの温度に保持した状
態で、ＴｉをターゲットとしてＮ2 とＡｒの混合ガス中
でスパッタリングすることにより、多結晶シリコン層１
４上に厚さ５０ｎｍのＴｉＮ層１５を堆積した。つづい
て、ＬＰＣＶＤ法により水素（Ｈ2 ）、モノシラン（Ｓ
ｉＨ4 ）、及び六フッ化タングステン（ＷＦ6 ）の混合
ガスを用い、Ｈ2 を０．１７３Ｔｏｒｒ、ＳｉＨ4 を
０．０１３Ｔｏｒｒ、ＷＦ6 を０．０６５Ｔｏｒｒの各
分圧に保持し、４２０℃の基板温度でＴｉＮ層１５上に
厚さ約１５０ｎｍのＷ層１６を堆積した（図１
（ｂ））。
純物が添加された厚さ５０ｎｍの多結晶シリコン層１４
を堆積した後、基板１１を４７３Ｋの温度に保持した状
態で、ＴｉをターゲットとしてＮ2 とＡｒの混合ガス中
でスパッタリングすることにより、多結晶シリコン層１
４上に厚さ５０ｎｍのＴｉＮ層１５を堆積した。つづい
て、ＬＰＣＶＤ法により水素（Ｈ2 ）、モノシラン（Ｓ
ｉＨ4 ）、及び六フッ化タングステン（ＷＦ6 ）の混合
ガスを用い、Ｈ2 を０．１７３Ｔｏｒｒ、ＳｉＨ4 を
０．０１３Ｔｏｒｒ、ＷＦ6 を０．０６５Ｔｏｒｒの各
分圧に保持し、４２０℃の基板温度でＴｉＮ層１５上に
厚さ約１５０ｎｍのＷ層１６を堆積した（図１
（ｂ））。
【００３２】ひきつづき、前記Ｗ層１６、ＴｉＮ層１５
及び多結晶シリコン層１４を通常のフォトリソグラフィ
と反応性イオンエッチング（ＲＩＥ）を用いて順次選択
的にエッチングし、Ｏ2 アッシャーによりレジストを剥
離することで図１（ｃ）に示すゲート電極１８を形成し
た。
及び多結晶シリコン層１４を通常のフォトリソグラフィ
と反応性イオンエッチング（ＲＩＥ）を用いて順次選択
的にエッチングし、Ｏ2 アッシャーによりレジストを剥
離することで図１（ｃ）に示すゲート電極１８を形成し
た。
【００３３】次に、水蒸気（Ｈ2 Ｏ）分圧を２５．６ｍ
Ｔｏｒｒ、基板温度を５３０℃とし、マイクロ波放電
（２４５０ＭＨｚ、印可電力１００Ｗ）によりＨ2 Ｏを
プラズマ化して、これをダウンフローでシリコン基板１
１に供給した。このプラズマ処理は３０分行った。
Ｔｏｒｒ、基板温度を５３０℃とし、マイクロ波放電
（２４５０ＭＨｚ、印可電力１００Ｗ）によりＨ2 Ｏを
プラズマ化して、これをダウンフローでシリコン基板１
１に供給した。このプラズマ処理は３０分行った。
【００３４】図２は、上記マイクロ波放電を用いた処理
装置の概略構成を示す断面図である。この図に示される
ように、反応容器（石英管）２７内には試料２８（ここ
ではシリコン基板１１）が収容され、試料２８はセラミ
ックヒーター２９により所望の温度に加熱されるように
なっている。一方、２１は水を収容する原料容器であ
り、この原料容器２１中の水は、水の分圧を制御するニ
ードルバルブ２２、２３、及び水の分圧を測定する水分
計２４の設けられたガス導入管を通って、マイクロ波放
電部２５に供給される。このマイクロ波放電部２５にお
いて、水がマイクロ波放電によって励起され、プラズマ
２６となる。プラズマ化された水は上記反応容器２７内
に設けられた試料２８に対して供給される。なお、３
０、３１はそれぞれターボ分子ポンプ、ロータリーポン
プである。
装置の概略構成を示す断面図である。この図に示される
ように、反応容器（石英管）２７内には試料２８（ここ
ではシリコン基板１１）が収容され、試料２８はセラミ
ックヒーター２９により所望の温度に加熱されるように
なっている。一方、２１は水を収容する原料容器であ
り、この原料容器２１中の水は、水の分圧を制御するニ
ードルバルブ２２、２３、及び水の分圧を測定する水分
計２４の設けられたガス導入管を通って、マイクロ波放
電部２５に供給される。このマイクロ波放電部２５にお
いて、水がマイクロ波放電によって励起され、プラズマ
２６となる。プラズマ化された水は上記反応容器２７内
に設けられた試料２８に対して供給される。なお、３
０、３１はそれぞれターボ分子ポンプ、ロータリーポン
プである。
【００３５】以上の条件の下での酸化処理によると、図
１（ｄ）に示すように多結晶シリコン層１４の側壁部と
シリコン基板１１が酸化されるとともに、Ｗ表面は酸化
されず、且つ露出したＴｉＮ層１５の側壁がわずかに酸
化されて約０．５ｎｍのＴｉＯ2 膜１７が形成されてい
ることが確認された。これは従来の方法に比べ、プロセ
ス温度が９１６℃から５３０℃にまで低温化でき、且つ
Ｗ層及びＴｉＮ層の酸化抑制に有効であることが明らか
となった。更に、レジスト剥離アッシングによって酸化
されたＷ表面は還元され良好な膜になる。また、本実施
例の方法によりゲート電極１８の下部エッジ領域の酸化
膜が約５ｎｍ厚くなっていることを確認した。
１（ｄ）に示すように多結晶シリコン層１４の側壁部と
シリコン基板１１が酸化されるとともに、Ｗ表面は酸化
されず、且つ露出したＴｉＮ層１５の側壁がわずかに酸
化されて約０．５ｎｍのＴｉＯ2 膜１７が形成されてい
ることが確認された。これは従来の方法に比べ、プロセ
ス温度が９１６℃から５３０℃にまで低温化でき、且つ
Ｗ層及びＴｉＮ層の酸化抑制に有効であることが明らか
となった。更に、レジスト剥離アッシングによって酸化
されたＷ表面は還元され良好な膜になる。また、本実施
例の方法によりゲート電極１８の下部エッジ領域の酸化
膜が約５ｎｍ厚くなっていることを確認した。
【００３６】つづいて、フィールド酸化膜１２及びゲー
ト電極１８をマスクとしてｎ型不純物、例えば砒素をイ
オン注入し、活性化することによりシリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図１（ｅ））。
ト電極１８をマスクとしてｎ型不純物、例えば砒素をイ
オン注入し、活性化することによりシリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図１（ｅ））。
【００３７】本実施例によれば、ゲート電極構造におけ
るＷ層、ＴｉＮ層の酸化を最小にとどめると共に、プロ
セス温度の低下により良好なゲート電極絶縁耐性を有す
る半導体装置を製造することができることが確認され
た。
るＷ層、ＴｉＮ層の酸化を最小にとどめると共に、プロ
セス温度の低下により良好なゲート電極絶縁耐性を有す
る半導体装置を製造することができることが確認され
た。
【００３８】図３（ａ）〜（ｃ）はそれぞれ印加電力、
基板温度、水分圧に対するＳｉＯ2膜及びＷＯ3 膜の膜
厚を示す特性図である。本実施例に示した水の放電は、
図３（ａ）〜（ｃ）の条件の範囲内で変化させることが
可能である。斜線領域は、Ｗが酸化せずＳｉのみ酸化す
る選択酸化領域であり、傾向として印加電力と基板温度
は高いほど選択性がよく、また水分圧は低いほど選択性
が良い。このそれぞれの選択酸化領域は水分圧、基板温
度、印加電力の３つのパラメーターの増減により種々変
化するものであり、また金属の種類によっても選択酸化
領域は異なる。ここで水の放電条件は、水分圧１〜２０
００ｍＴｏｒｒ、印加電力１０〜５００Ｗが好ましく、
基板温度としては室温から１０００℃の範囲において有
効である。更に好ましくは、水分圧１０〜１０００ｍＴ
ｏｒｒ、１０〜５０ｍＴｏｒｒ、更には２５ｍＴｏｒｒ
が良い。また、印加電力１００Ｗ以上、基板温度３００
〜８００℃の範囲において、より良好な結果が得られ
る。さらにまた、放電方法はマイクロ波によるもの以外
に、ＲＦを用いた平行平板型によるもの、磁石や電磁石
を用いたマグネトロン型のもの、あるいはヘリコン波を
用いたもの等がある。
基板温度、水分圧に対するＳｉＯ2膜及びＷＯ3 膜の膜
厚を示す特性図である。本実施例に示した水の放電は、
図３（ａ）〜（ｃ）の条件の範囲内で変化させることが
可能である。斜線領域は、Ｗが酸化せずＳｉのみ酸化す
る選択酸化領域であり、傾向として印加電力と基板温度
は高いほど選択性がよく、また水分圧は低いほど選択性
が良い。このそれぞれの選択酸化領域は水分圧、基板温
度、印加電力の３つのパラメーターの増減により種々変
化するものであり、また金属の種類によっても選択酸化
領域は異なる。ここで水の放電条件は、水分圧１〜２０
００ｍＴｏｒｒ、印加電力１０〜５００Ｗが好ましく、
基板温度としては室温から１０００℃の範囲において有
効である。更に好ましくは、水分圧１０〜１０００ｍＴ
ｏｒｒ、１０〜５０ｍＴｏｒｒ、更には２５ｍＴｏｒｒ
が良い。また、印加電力１００Ｗ以上、基板温度３００
〜８００℃の範囲において、より良好な結果が得られ
る。さらにまた、放電方法はマイクロ波によるもの以外
に、ＲＦを用いた平行平板型によるもの、磁石や電磁石
を用いたマグネトロン型のもの、あるいはヘリコン波を
用いたもの等がある。
【００３９】次に、本発明の第２の実施例に係る半導体
装置の製造工程について、図４（ａ）〜（ｃ）を参照し
て説明する。まず、第１の実施例と同様にしてＷ層１６
を堆積する工程まで行った後、Ｗ層１６上にレジスト膜
２０を塗布してこれを通常のフォトリソグラフィーによ
ってパターニングした。次に、レジストパターン２０を
マスクとして、Ｗ層１６、ＴｉＮ層１５、及び多結晶シ
リコン層１４を反応性イオンエッチング（ＲＩＥ）によ
り順次選択的にエッチングすることにより、図４（ａ）
に示すゲート電極１８を形成した。
装置の製造工程について、図４（ａ）〜（ｃ）を参照し
て説明する。まず、第１の実施例と同様にしてＷ層１６
を堆積する工程まで行った後、Ｗ層１６上にレジスト膜
２０を塗布してこれを通常のフォトリソグラフィーによ
ってパターニングした。次に、レジストパターン２０を
マスクとして、Ｗ層１６、ＴｉＮ層１５、及び多結晶シ
リコン層１４を反応性イオンエッチング（ＲＩＥ）によ
り順次選択的にエッチングすることにより、図４（ａ）
に示すゲート電極１８を形成した。
【００４０】次いで、ゲート電極１８上部の１μｍのレ
ジストパターン２０を剥離するために水の放電を行っ
た。放電条件としては、水蒸気（Ｈ2 Ｏ）分圧を２５．
６ｍＴｏｒｒ、基板温度を５３０℃とし、第１の実施例
と同様にマイクロ波放電によりＨ2 Ｏをプラズマ化し
て、これをダウンフローでシリコン基板１１に供給し
た。このプラズマ処理は３０分行った。
ジストパターン２０を剥離するために水の放電を行っ
た。放電条件としては、水蒸気（Ｈ2 Ｏ）分圧を２５．
６ｍＴｏｒｒ、基板温度を５３０℃とし、第１の実施例
と同様にマイクロ波放電によりＨ2 Ｏをプラズマ化し
て、これをダウンフローでシリコン基板１１に供給し
た。このプラズマ処理は３０分行った。
【００４１】この水の放電による処理により、図４
（ｂ）に示すように、Ｗ層１６上のレジスト膜２０は剥
離された。この時、Ｗ層１６の表面は酸化されていなか
った。また、この時、ゲート電極１８の多結晶シリコン
層１４の側壁部、ＴｉＮ層１５の側壁部がわずかに酸化
され、且つゲート電極１８の下部エッジ領域の酸化膜が
約５ｎｍ厚くなっていることが確認された。
（ｂ）に示すように、Ｗ層１６上のレジスト膜２０は剥
離された。この時、Ｗ層１６の表面は酸化されていなか
った。また、この時、ゲート電極１８の多結晶シリコン
層１４の側壁部、ＴｉＮ層１５の側壁部がわずかに酸化
され、且つゲート電極１８の下部エッジ領域の酸化膜が
約５ｎｍ厚くなっていることが確認された。
【００４２】続いて、フィールド酸化膜１２及びゲート
電極１８をマスクとして、ｎ型不純物、例えば砒素をイ
オン注入し、活性化することによりシリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図４（ｃ））。
電極１８をマスクとして、ｎ型不純物、例えば砒素をイ
オン注入し、活性化することによりシリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図４（ｃ））。
【００４３】また、金属層上のマスクはレジストだけで
なく、カーボンにおいても同様の効果が得られた。本実
施例に示した水の放電は、第１の実施例で示した条件の
範囲内で変化させることが可能である。
なく、カーボンにおいても同様の効果が得られた。本実
施例に示した水の放電は、第１の実施例で示した条件の
範囲内で変化させることが可能である。
【００４４】本実施例によれば、水の放電処理工程にお
いて、レジスト剥離工程と同時にゲート後酸化工程を行
うことができ、工程短縮と同時にプロセス温度の低下が
可能である。更に、良好なゲート電極絶縁耐性を有する
ＭＯＳ型半導体装置を製造することができることが確認
された。
いて、レジスト剥離工程と同時にゲート後酸化工程を行
うことができ、工程短縮と同時にプロセス温度の低下が
可能である。更に、良好なゲート電極絶縁耐性を有する
ＭＯＳ型半導体装置を製造することができることが確認
された。
【００４５】次に、本発明の第３の実施例に係る半導体
装置の製造工程について、図５（ａ）〜（ｃ）を参照し
て説明する。まず、第１、第２の実施例と同様にしてＷ
層１６を堆積する工程まで行った後、Ｗ層１６上にレジ
スト膜２０を塗布してこれを通常のフォトリソグラフィ
ーによってパターニングした。次に、レジストパターン
２０をマスクとして、Ｗ層１６、ＴｉＮ層１５、及び多
結晶シリコン層１４を反応性イオンエッチング（ＲＩ
Ｅ）により順次選択的にエッチングすることにより、図
５（ａ）に示すゲート電極１８を形成した。
装置の製造工程について、図５（ａ）〜（ｃ）を参照し
て説明する。まず、第１、第２の実施例と同様にしてＷ
層１６を堆積する工程まで行った後、Ｗ層１６上にレジ
スト膜２０を塗布してこれを通常のフォトリソグラフィ
ーによってパターニングした。次に、レジストパターン
２０をマスクとして、Ｗ層１６、ＴｉＮ層１５、及び多
結晶シリコン層１４を反応性イオンエッチング（ＲＩ
Ｅ）により順次選択的にエッチングすることにより、図
５（ａ）に示すゲート電極１８を形成した。
【００４６】次いで、ゲート電極１８上部の１μｍのレ
ジスト膜２０を剥離するため水の放電を行った。放電条
件として、水蒸気（Ｈ2 Ｏ）分圧を２５．６ｍＴｏｒ
ｒ、基板温度を１００℃とし、マイクロ波放電（２４５
０ＭＨｚ、印可電力１００Ｗ）によるＨ2 Ｏダウンフロ
ープラズマ処理を３０分行った。この結果、図５（ｂ）
に示すように、Ｗ層１６上のレジスト膜２０は剥離され
た。この時、Ｗ層１６の表面は酸化されていなかった。
更に、ゲート電極１８の下部エッジ領域の酸化膜を厚く
するために、基板１１を反応容器２７内に配置した状態
で連続して、かつマイクロ波放電条件を上記条件に維持
しつつ、基板温度を５３０℃に昇温し３０分間保持した
後、降温した。この水放電処理により、ゲート電極１８
の下部エッジ領域の酸化膜が約５ｎｍ厚くなっているこ
とが確認された。この時も、Ｗ層１６の表面は酸化され
ていなかった。（図５（ｃ））。
ジスト膜２０を剥離するため水の放電を行った。放電条
件として、水蒸気（Ｈ2 Ｏ）分圧を２５．６ｍＴｏｒ
ｒ、基板温度を１００℃とし、マイクロ波放電（２４５
０ＭＨｚ、印可電力１００Ｗ）によるＨ2 Ｏダウンフロ
ープラズマ処理を３０分行った。この結果、図５（ｂ）
に示すように、Ｗ層１６上のレジスト膜２０は剥離され
た。この時、Ｗ層１６の表面は酸化されていなかった。
更に、ゲート電極１８の下部エッジ領域の酸化膜を厚く
するために、基板１１を反応容器２７内に配置した状態
で連続して、かつマイクロ波放電条件を上記条件に維持
しつつ、基板温度を５３０℃に昇温し３０分間保持した
後、降温した。この水放電処理により、ゲート電極１８
の下部エッジ領域の酸化膜が約５ｎｍ厚くなっているこ
とが確認された。この時も、Ｗ層１６の表面は酸化され
ていなかった。（図５（ｃ））。
【００４７】続いて、フィールド酸化膜１２及びゲート
電極１８をマスクとしてｎ型不純物、例えば砒素をイオ
ン注入し、活性化することにより、シリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図５（ｄ））。
電極１８をマスクとしてｎ型不純物、例えば砒素をイオ
ン注入し、活性化することにより、シリコン基板１１表
面にソース、ドレインとなるｎ+ 型拡散層１９ａ、１９
ｂを形成した（図５（ｄ））。
【００４８】本実施例においては、低温でレジスト膜を
剥離した後、高温で選択酸化を行うため、レジスト膜剥
離による雰囲気中の残留有機物が基板と反応しにくく、
且つ速やかに排気される。この方法により、有機物汚染
の影響を受けない良好なゲート酸化膜を形成することが
でき、信頼性の高いゲート電極を得ることが可能とな
る。
剥離した後、高温で選択酸化を行うため、レジスト膜剥
離による雰囲気中の残留有機物が基板と反応しにくく、
且つ速やかに排気される。この方法により、有機物汚染
の影響を受けない良好なゲート酸化膜を形成することが
でき、信頼性の高いゲート電極を得ることが可能とな
る。
【００４９】また、本実施例に示したレジスト膜剥離時
の基板温度は室温〜５００℃の範囲において有効であ
り、その後の選択酸化時の基板温度は５００〜１０００
℃の範囲において良好な結果が得られる。また水分圧、
印加電力の条件は第１の実施例で示した条件の範囲内で
変化させることが可能である。
の基板温度は室温〜５００℃の範囲において有効であ
り、その後の選択酸化時の基板温度は５００〜１０００
℃の範囲において良好な結果が得られる。また水分圧、
印加電力の条件は第１の実施例で示した条件の範囲内で
変化させることが可能である。
【００５０】更に本実施例では、同一真空チャンバー内
において基板を連続処理するので、異なるチャンバー間
を移動させるなど、工程が複雑となることはなく、簡単
な工程でレジスト剥離処理、選択酸化処理を行うことが
できる。なお、工程の複雑化がある程度許される状況下
においては、レジスト剥離処理、選択酸化処理を異なる
真空チャンバー内において行うこともできる。この場
合、基板のチャンバー間搬送を真空中で行うことが好ま
しく、これにより、選択酸化処理に与える残留有機物の
影響を最小限に抑えることが可能である。
において基板を連続処理するので、異なるチャンバー間
を移動させるなど、工程が複雑となることはなく、簡単
な工程でレジスト剥離処理、選択酸化処理を行うことが
できる。なお、工程の複雑化がある程度許される状況下
においては、レジスト剥離処理、選択酸化処理を異なる
真空チャンバー内において行うこともできる。この場
合、基板のチャンバー間搬送を真空中で行うことが好ま
しく、これにより、選択酸化処理に与える残留有機物の
影響を最小限に抑えることが可能である。
【００５１】次に、他の例に係る半導体装置の製造工程
について、図６（ａ）及び（ｂ）を参照して説明する。
この例は、金属又は金属化合物からなる層を形成し、こ
の金属又は金属化合物からなる層上にレジストパターン
を形成し、このレジストパターンをマスクとして前記金
属又は金属化合物からなる層をエッチングすることによ
り、電極又は配線を形成し、その後、図２に示したダウ
ンフロー方式の装置により水のみからなるガスを励起し
てプラズマ化し、このガスを基板に供給することによっ
て前記レジストパターンを除去する方法である。
について、図６（ａ）及び（ｂ）を参照して説明する。
この例は、金属又は金属化合物からなる層を形成し、こ
の金属又は金属化合物からなる層上にレジストパターン
を形成し、このレジストパターンをマスクとして前記金
属又は金属化合物からなる層をエッチングすることによ
り、電極又は配線を形成し、その後、図２に示したダウ
ンフロー方式の装置により水のみからなるガスを励起し
てプラズマ化し、このガスを基板に供給することによっ
て前記レジストパターンを除去する方法である。
【００５２】まず、（００１）を主面とするｎ型シリコ
ン基板３２にフィールド酸化膜３３、ｐ+ 拡散層３４を
順次形成する。次に、層間絶縁膜としてＣＶＤ−ＳｉＯ
2 膜３５、ＢＰＳＧ膜３６の積層膜を全面に堆積した
後、拡散層上にコンタクトホールを設け、このコンタク
トホール底部にＴｉＳｉ2 層３７を選択的に形成し、さ
らに該コンタクトホール内にＷ層３８を選択的に埋め込
む。この後、Ｔｉ膜３９／ＴｉＮ膜４０／Ａｌ膜４１を
順次積層形成し、この上にレジスト膜４２を塗布してこ
れを通常のフォトリソグラフィーによってパターニング
した。次に、レジストパターン４２をマスクとして、Ａ
ｌ膜４１、ＴｉＮ膜４０、Ｔｉ膜３９を反応性イオンエ
ッチング（ＲＩＥ）により順次選択的にエッチングする
ことにより、図６（ａ）に示す配線層４３をパタ−ン形
成した。
ン基板３２にフィールド酸化膜３３、ｐ+ 拡散層３４を
順次形成する。次に、層間絶縁膜としてＣＶＤ−ＳｉＯ
2 膜３５、ＢＰＳＧ膜３６の積層膜を全面に堆積した
後、拡散層上にコンタクトホールを設け、このコンタク
トホール底部にＴｉＳｉ2 層３７を選択的に形成し、さ
らに該コンタクトホール内にＷ層３８を選択的に埋め込
む。この後、Ｔｉ膜３９／ＴｉＮ膜４０／Ａｌ膜４１を
順次積層形成し、この上にレジスト膜４２を塗布してこ
れを通常のフォトリソグラフィーによってパターニング
した。次に、レジストパターン４２をマスクとして、Ａ
ｌ膜４１、ＴｉＮ膜４０、Ｔｉ膜３９を反応性イオンエ
ッチング（ＲＩＥ）により順次選択的にエッチングする
ことにより、図６（ａ）に示す配線層４３をパタ−ン形
成した。
【００５３】次いで、Ａｌ膜４１上のレジスト膜４２を
剥離するため水の放電を行った。放電条件として、水蒸
気（Ｈ2 Ｏ）分圧を１０ｍＴｏｒｒ、基板温度を１００
℃とし、マイクロ波放電（２４５０ＭＨｚ、印可電力１
００Ｗ）によるＨ2 Ｏダウンフロープラズマ処理を３０
分行った。
剥離するため水の放電を行った。放電条件として、水蒸
気（Ｈ2 Ｏ）分圧を１０ｍＴｏｒｒ、基板温度を１００
℃とし、マイクロ波放電（２４５０ＭＨｚ、印可電力１
００Ｗ）によるＨ2 Ｏダウンフロープラズマ処理を３０
分行った。
【００５４】この水放電処理により、図６（ｂ）に示す
ようにＡｌ膜４１上のレジスト膜４２は剥離された。こ
の時、配線層４３中のＡｌ膜４１の表面は酸化されず、
また配線層４３中のＴｉＮ膜４０、Ｔｉ膜３９の側面に
は約０．５ｎｍのＴｉＯ2 膜４４が形成されていること
が確認された。
ようにＡｌ膜４１上のレジスト膜４２は剥離された。こ
の時、配線層４３中のＡｌ膜４１の表面は酸化されず、
また配線層４３中のＴｉＮ膜４０、Ｔｉ膜３９の側面に
は約０．５ｎｍのＴｉＯ2 膜４４が形成されていること
が確認された。
【００５５】従来のＯ2 アッシャーによるレジスト剥離
の方法では、剥離工程中にＡｌ配線表面も酸化されてＡ
ｌ2 Ｏ3 が形成されるので、次の工程においてこのＡｌ
2 Ｏ3 を除去することが必須となる。本実施例によれ
ば、レジスト剥離時にＡｌ配線表面が酸化されないの
で、Ａｌ2 Ｏ3 の除去工程は必要なく、工程数削減につ
ながり信頼性の高い半導体装置を製造することができ
る。
の方法では、剥離工程中にＡｌ配線表面も酸化されてＡ
ｌ2 Ｏ3 が形成されるので、次の工程においてこのＡｌ
2 Ｏ3 を除去することが必須となる。本実施例によれ
ば、レジスト剥離時にＡｌ配線表面が酸化されないの
で、Ａｌ2 Ｏ3 の除去工程は必要なく、工程数削減につ
ながり信頼性の高い半導体装置を製造することができ
る。
【００５６】なお、上記例においてはＡｌ配線について
述べたが、これに限らずＣｕ等の金属配線全般、あるい
は金属電極全般においても適用可能である。さらに、金
属化合物層（ＴｉＮやＴｉＳｉ2 等）上のレジスト剥離
に対しても適用可能である。
述べたが、これに限らずＣｕ等の金属配線全般、あるい
は金属電極全般においても適用可能である。さらに、金
属化合物層（ＴｉＮやＴｉＳｉ2 等）上のレジスト剥離
に対しても適用可能である。
【００５７】また、上記例に示した水の放電において、
基板温度範囲が室温〜５００℃の時良好な結果が得ら
れ、印加電力、水分圧の条件は第１の実施例で示した範
囲内で変化させる事が可能である。
基板温度範囲が室温〜５００℃の時良好な結果が得ら
れ、印加電力、水分圧の条件は第１の実施例で示した範
囲内で変化させる事が可能である。
【００５８】また、レジスト剥離工程に限らず、例えば
従来のレジスト剥離工程後に金属層や金属化合物層等の
上に残留する有機物を除去する工程に対しても本発明は
適用可能であり、同様の効果が得られた。
従来のレジスト剥離工程後に金属層や金属化合物層等の
上に残留する有機物を除去する工程に対しても本発明は
適用可能であり、同様の効果が得られた。
【００５９】なお、本発明は上記実施例に限定されな
い。例えば、酸素及び水素を含むガスとしては、水以外
に、過酸化水素、水素、酸素等を用いることができる。
特に、水と水素、あるいは過酸化水素と水素を組み合わ
せて使用すると選択酸化の効果が著しい。
い。例えば、酸素及び水素を含むガスとしては、水以外
に、過酸化水素、水素、酸素等を用いることができる。
特に、水と水素、あるいは過酸化水素と水素を組み合わ
せて使用すると選択酸化の効果が著しい。
【００６０】さらに、酸素及び水素を含むガス、例えば
水と希ガス（ＡｒやＫｒ等）とを混合し、その混合ガス
を用いてシリコンを選択的に酸化しても良く、これによ
りシリコンの酸化速度を上げることも可能である。
水と希ガス（ＡｒやＫｒ等）とを混合し、その混合ガス
を用いてシリコンを選択的に酸化しても良く、これによ
りシリコンの酸化速度を上げることも可能である。
【００６１】また、金属層としてＡｌ膜やＷ層を挙げた
が、他の金属層、例えばモリブデン、白金、パラジウ
ム、ロジウム、ルテニウム、ニッケル、コバルト、タン
タル、チタン、銅等の層でも良い。さらに、金属層以
外、例えば金属化合物層（ＴｉＮやＴｉＳｉ2 等）でも
良い。
が、他の金属層、例えばモリブデン、白金、パラジウ
ム、ロジウム、ルテニウム、ニッケル、コバルト、タン
タル、チタン、銅等の層でも良い。さらに、金属層以
外、例えば金属化合物層（ＴｉＮやＴｉＳｉ2 等）でも
良い。
【００６２】また、金属層と多結晶シリコン層の間等に
挟む反応障壁層としては、窒化チタン以外に、ジルコニ
ウム、ハフニウム、タングステン、バナジウム、ニオ
ブ、タンタル、クロム、レニウム、シリコン等の窒化
物、さらにチタン、ジルコニウム、ハフニウム、タング
ステン、バナジウム、ニオブ、タンタル、クロム、レニ
ウム、シリコン等の酸化物、窒化酸化物等を用いても良
い。
挟む反応障壁層としては、窒化チタン以外に、ジルコニ
ウム、ハフニウム、タングステン、バナジウム、ニオ
ブ、タンタル、クロム、レニウム、シリコン等の窒化
物、さらにチタン、ジルコニウム、ハフニウム、タング
ステン、バナジウム、ニオブ、タンタル、クロム、レニ
ウム、シリコン等の酸化物、窒化酸化物等を用いても良
い。
【００６３】さらにまた、シリコン層としては、シリコ
ン基板表面の層、ＳＯＩ（SiliconOn Insulator）基板
表面のシリコン層、あるいは絶縁基板上のシリコン層等
が考えられる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施することが可能である。
ン基板表面の層、ＳＯＩ（SiliconOn Insulator）基板
表面のシリコン層、あるいは絶縁基板上のシリコン層等
が考えられる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施することが可能である。
【００６４】
【発明の効果】本発明によれば、プラズマ化した酸素及
び水素を含むガスを用いることにより、金属又は金属化
合物からなる層に対してシリコン層を選択的に酸化する
ことを簡単な工程で行うことが可能である。
び水素を含むガスを用いることにより、金属又は金属化
合物からなる層に対してシリコン層を選択的に酸化する
ことを簡単な工程で行うことが可能である。
【００６５】したがって、ゲート電極を構成する金属層
等の酸化を抑制しつつ、レジスト剥離あるいはゲート後
酸化の工程を容易に行うことができ、さらに低温でＳｉ
Ｏ2膜を形成することができるので、熱的負荷の軽減が
可能となり、ゲート耐圧の向上を達成することができ
る。
等の酸化を抑制しつつ、レジスト剥離あるいはゲート後
酸化の工程を容易に行うことができ、さらに低温でＳｉ
Ｏ2膜を形成することができるので、熱的負荷の軽減が
可能となり、ゲート耐圧の向上を達成することができ
る。
【図１】 本発明による半導体装置の製造方法に係わる
第１の実施例を示す工程断面図。
第１の実施例を示す工程断面図。
【図２】 上記第１の実施例において使用するマイクロ
波放電を用いた処理装置の概略構成を示す断面図。
波放電を用いた処理装置の概略構成を示す断面図。
【図３】 印加電力、基板温度、水分圧に対するＳｉＯ
2 膜及びＷＯ3 膜の膜厚を示す特性図
2 膜及びＷＯ3 膜の膜厚を示す特性図
【図４】 本発明による半導体装置の製造方法に係わる
第２の実施例を示す工程断面図。
第２の実施例を示す工程断面図。
【図５】 本発明による半導体装置の製造方法に係わる
第３の実施例を示す工程断面図。
第３の実施例を示す工程断面図。
【図６】 他の例を示す工程断面図。
【図７】 従来例の半導体装置の製造方法を示す工程断
面図。
面図。
１１：ｐ型シリコン基板 １２：フィールド酸化膜 １３：シリコン酸化膜 １４：多結晶シリコン層 １５：ＴｉＮ層 １６：Ｗ層 １７：ＴｉＯ2 膜 １８：ゲート電極 １９ａ、１９ｂ：ｎ+ 型拡散層 ２０：レジスト膜 ２１：原料容器 ２２：ニードルバルブ ２３：ニードルバルブ ２４：水分計 ２５：マイクロ波放電部 ２６：プラズマ ２７：反応容器（石英管） ２８：試料（基板） ２９：セラミックヒーター ３０：ターボ分子ポンプ ３１：ロータリーポンプ ３２：ｎ型シリコン基板 ３３：フィールド酸化膜 ３４：ｐ+ 拡散層 ３５：ＣＶＤ−ＳｉＯ2 膜 ３６：ＢＰＳＧ膜 ３７：ＴｉＳｉ2 層 ３８：Ｗ層 ３９：Ｔｉ膜 ４０：ＴｉＮ膜 ４１：Ａｌ膜 ４２：レジストパターン ４３：配線層 ４４：ＴｉＯ2 膜 ７１：ｐ型シリコン基板 ７２：フィールド絶縁膜 ７３ａ、７３ｂ：ｎ+ 型拡散層 ７４：ゲート酸化膜 ７５：多結晶シリコン ７５’：ドーパント ７６：窒化金属層 ７７：Ｗ層 ７８：ゲート電極
フロントページの続き (56)参考文献 特開 平１−186675（ＪＰ，Ａ) 特開 平２−237118（ＪＰ，Ａ) 特開 平３−119763（ＪＰ，Ａ) 特開 平４−144226（ＪＰ，Ａ) 特開 平５−343391（ＪＰ，Ａ) 特開 平６−151386（ＪＰ，Ａ) 特開 平６−163543（ＪＰ，Ａ) 特開 昭59−132136（ＪＰ，Ａ) 特開 昭62−115727（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 29/78 H01L 21/316 H01L 21/28 H01L 21/3205
Claims (8)
- 【請求項１】 水のみからなるガスを励起してプラズマ
化することによりＨ及びＯＨを生成する工程と、シリコ
ンからなる領域と金属又は金属化合物からなる領域とが
混在した基板に対して前記Ｈ及びＯＨを供給し、前記シ
リコンからなる領域の酸化を行うとともに、同時に酸化
される前記金属又は金属化合物からなる領域を選択的に
還元することにより、前記シリコンからなる領域を選択
的に酸化する工程とを具備することを特徴とする半導体
装置の製造方法。 - 【請求項２】 シリコン層上にゲート絶縁膜を形成する
工程と、前記ゲート絶縁膜上に金属又は金属化合物から
なる層を形成する工程と、前記金属又は金属化合物から
なる層上にレジストパターンを形成する工程と、前記レ
ジストパターンをマスクとして前記金属又は金属化合物
からなる層をエッチングすることによりゲート電極を形
成する工程と、前記レジストパターンを除去する工程
と、水のみからなるガスを励起してプラズマ化すること
によりＨ及びＯＨを生成する工程と、前記Ｈ及びＯＨを
用いて、前記レジストパターンを除去した後の前記シリ
コン層の酸化を行うとともに、同時に酸化される前記金
属又は金属化合物からなる層を選択的に還元することに
より、前記シリコン層を選択的に酸化する工程とを具備
することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記レジストパターンを除去する工程
と、前記シリコン層の酸化を行うとともに、同時に酸化
される前記金属又は金属化合物からなる層を選択的に還
元することにより、前記シリコン層を選択的に酸化する
工程は、同一の真空チャンバー内で連続的に行うことを
特徴とする請求項２記載の半導体装置の製造方法。 - 【請求項４】 前記レジストパターンを除去した後、前
記レジストパターンを除去する工程の温度より高い温度
で、前記シリコン層の酸化を行うとともに、同時に酸化
される前記金属又は金属化合物からなる層を選択的に還
元することにより、前記シリコン層を選択的に酸化する
ことを特徴とする請求項２記載の半導体装置。 - 【請求項５】 シリコン層上にゲート絶縁膜を形成する
工程と、前記ゲート絶縁膜上に金属又は金属化合物から
なる層を形成する工程と、前記金属又は金属化合物から
なる層上にレジストパターンを形成する工程と、前記レ
ジストパターンをマスクとして前記金属又は金属化合物
からなる層をエッチングすることによりゲート電極を形
成する工程と、水のみからなるガスを励起してプラズマ
化することによりＨ及びＯＨを生成する工程と、前記Ｈ
及びＯＨを用いて、前記レジストパターンを除去すると
ともに前記シリコン層の酸化を行うとともに、同時に酸
化される前記金属又は金属化合物からなる層を選択的に
還元することにより、前記シリコン層を選択的に酸化す
る工程とを具備することを特徴とする半導体装置の製造
方法。 - 【請求項６】 前記水のみからなるガスを励起してプラ
ズマ化することによりＨ及びＯＨを生成する工程は、前
記シリコンからなる領域又は前記シリコン層から離れた
場所で行うことを特徴とする請求項１乃至請求項５のい
ずれかに記載の半導体装置の製造方法。 - 【請求項７】 前記金属又は金属化合物からなる領域又
は層としてタングステン、モリブデン、白金、パラジウ
ム、ロジウム、ルテニウム、ニッケル、コバルト、タン
タル、チタン、アルミニウム、銅、またはこれらの化合
物を用いることを特徴とする請求項１乃至請求項６のい
ずれかに記載の半導体装置の製造方法。 - 【請求項８】 前記Ｈ及びＯＨは、前記シリコンからな
る領域又は前記シリコン層に対してダウンフローで供給
することを特徴とする請求項６記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23625794A JP3350246B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23625794A JP3350246B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102534A JPH08102534A (ja) | 1996-04-16 |
| JP3350246B2 true JP3350246B2 (ja) | 2002-11-25 |
Family
ID=16998107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23625794A Expired - Fee Related JP3350246B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3350246B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745318B2 (en) | 2005-01-28 | 2010-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893980B1 (en) | 1996-12-03 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| US5885871A (en) * | 1997-07-31 | 1999-03-23 | Stmicrolelectronics, Inc. | Method of making EEPROM cell structure |
| TWI229368B (en) * | 2003-02-13 | 2005-03-11 | Tokyo Electron Ltd | Manufacturing method for semiconductor device and semiconductor manufacturing device |
| JP4706260B2 (ja) * | 2004-02-25 | 2011-06-22 | 東京エレクトロン株式会社 | 被処理体の酸化方法、酸化装置及び記憶媒体 |
| US7981785B2 (en) | 2004-03-01 | 2011-07-19 | Tokyo Electron Limited | Method for manufacturing semiconductor device and plasma oxidation method |
| KR100935380B1 (ko) * | 2004-03-01 | 2010-01-08 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법 |
| US7105430B2 (en) * | 2004-03-26 | 2006-09-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a notched control electrode and structure thereof |
| WO2006016642A1 (ja) * | 2004-08-13 | 2006-02-16 | Tokyo Electron Limited | 半導体装置の製造方法およびプラズマ酸化処理方法 |
| CN101053083B (zh) * | 2005-02-01 | 2011-01-12 | 东京毅力科创株式会社 | 半导体装置的制造方法和等离子体氧化处理方法 |
| US7141514B2 (en) * | 2005-02-02 | 2006-11-28 | Applied Materials, Inc. | Selective plasma re-oxidation process using pulsed RF source power |
| US7214628B2 (en) * | 2005-02-02 | 2007-05-08 | Applied Materials, Inc. | Plasma gate oxidation process using pulsed RF source power |
| WO2006098300A1 (ja) | 2005-03-16 | 2006-09-21 | Hitachi Kokusai Electric Inc. | 基板処理方法及び基板処理装置 |
| KR100739964B1 (ko) * | 2005-04-22 | 2007-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2007165788A (ja) * | 2005-12-16 | 2007-06-28 | Tokyo Electron Ltd | 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法 |
| JP2010118489A (ja) * | 2008-11-13 | 2010-05-27 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
-
1994
- 1994-09-30 JP JP23625794A patent/JP3350246B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745318B2 (en) | 2005-01-28 | 2010-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08102534A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198144B1 (en) | Passivation of sidewalls of a word line stack | |
| KR0179677B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6713392B1 (en) | Nitrogen oxide plasma treatment for reduced nickel silicide bridging | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| KR100281307B1 (ko) | 선택에피택셜성장을 사용한 반도체장치의 제조방법 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08102534A (ja) | 半導体装置の製造方法 | |
| JPH08264531A (ja) | 半導体装置及びその製造方法 | |
| JP3277043B2 (ja) | 半導体装置の製造方法 | |
| JP2001077108A (ja) | 半導体装置及び複合酸化物薄膜の製造方法 | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| TW202205438A (zh) | 介電材料的填充和處置方法 | |
| US6440868B1 (en) | Metal gate with CVD amorphous silicon layer and silicide for CMOS devices and method of making with a replacement gate process | |
| US6521529B1 (en) | HDP treatment for reduced nickel silicide bridging | |
| JP2004207481A (ja) | 半導体装置およびその製造方法 | |
| JP2002141424A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR0158441B1 (ko) | 반도체 소자 제조 방법 | |
| US6559043B1 (en) | Method for electrical interconnection employing salicide bridge | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| JPH07226507A (ja) | 半導体装置及びその製造方法 | |
| JP2009259996A (ja) | 半導体装置およびその製造方法 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |