JP3370263B2 - 絶縁ゲート型トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果型及びバ
イポーラ型の絶縁ゲート型トランジスタに関する。

【０００２】

【従来の技術】従来、図１２を伴って次に述べる電界効
果型の絶縁ゲート型トランジスタが提案されている。す
なわち、第１及び第２の主面１ａ及び１ｂを有し且つ第
１の導電型としてのｐ型を有する単結晶シリコン層でな
るとともに、シリコン酸化物でなる素子分離用絶縁膜２
によって取り囲まれている単結晶半導体層１を有する。

【０００３】そして、その単結晶半導体層１内に、第
１の主面１ａ側から第１の導電型としてのｐ型とは逆の
第２の導電型としてのｎ型を有するソース領域３と第２
の導電型としてのｎ型を与える不純物を比較的低い濃度
で導入している第２の導電型としてのｎ型を有するオフ
セット領域６とが、それら間にチャンネル領域５を残す
ように、第２の主面１ｂに達する深さに形成されている
とともに、第１の主面１ａ側から、第２の導電型とし
てのｎ型を与える不純物を比較的高い濃度で導入してい
る第２の導電型としてのｎ型を有するドレイン領域４
が、オフセット領域６にチャンネル領域５側とは反対側
において連接して、第２の主面１ｂに達する深さに形成
されている。

【０００４】また、単結晶半導体層１の第１の主面１ａ
上に、導電性を与える不純物を高濃度に導入している多
結晶シリコン層でなるゲート電極７が、シリコン酸化物
でなるゲート絶縁膜８を介してチャンネル領域５に対向
するように、素子分離用絶縁膜２上に延長して形成され
ているとともに、シリコン酸化物でなる第１の絶縁膜９
が、ゲート電極７、ゲート絶縁膜８及び素子分離用絶縁
膜２を覆って形成されている。この場合、第１の絶縁膜
９の単結晶半導体層１側とは反対側の面が、平らな面９
ａとなされている。

【０００５】さらに、単結晶半導体層１の第２の主面１
ｂ上に、シリコン酸化物でなる第２の絶縁膜１０が形成
され、そして、その第２の絶縁膜１０に、ソース領域３
及びドレイン領域４をそれぞれ外部に臨ませる窓１３及
び１４が形成されている。

【０００６】また、第２の絶縁膜１０上に、窓１３及び
１４を通じてソース領域３及びドレイン領域４にそれぞ
れ連結しているソース電極２３及びドレイン電極２４が
形成されている。

【０００７】さらに、図示しないが、素子分離用絶縁膜
２及び第２の絶縁膜１０にそれらを通じてゲート電極７
を外部に臨ませる窓が形成され、そして、第２の絶縁膜
１０上に、その窓を通じてゲート電極７に連結している
ゲート電極引出用導電性層が形成されている。

【０００８】また、単結晶シリコン、石英、パイレック
ス、炭化珪素、窒化アルミニウム、ダイヤモンド、サフ
ァイアなどでなる基板３０が、それに絶縁膜９を単結晶
半導体層１側とは反対側の平らな面９ａ側において接着
させている状態で、上述した構成を支持すべく設けられ
ている。

【０００９】以上が、従来提案されている電界効果型の
絶縁ゲート型トランジスタの構成である。なお、このよ
うな構成を有する従来の電界効果型の絶縁ゲート型トラ
ンジスタは、図１３〜図１６を伴って次に述べる製法に
よって製造されている。

【００１０】すなわち、予め用意された、第１の導電型
としてのｐ型を有する単結晶シリコン基板でなる単結晶
半導体基板４１上に、第１の導電型を与える不純物また
は第２の導電型を与える不純物のいずれも意図的に導入
させていない単結晶シリコン層でなる単結晶半導体層４
２を、エピタキシャル成長法によって形成し、そして、
その単結晶半導体層４２内に、単結晶半導体基板４１側
とは反対側の主面４３側から、爾後図１２で上述した単
結晶半導体層１になる、第１の導電型としてのｐ型を有
する半導体領域（ウエル）１′を形成する（図１３
Ａ）。

【００１１】次に、単結晶半導体層４２の主面４３側
に、図１２で上述した素子分離用絶縁膜２を、単結晶半
導体基板４１側とは反対側からみて、半導体領域（ウエ
ル）１′を取り囲むように、選択酸化法によって形成す
る（図１３Ｂ）。

【００１２】次に、半導体領域（ウエル）１′の、爾後
図１２で上述した主面１ａになる、単結晶半導体基板４
１側とは反対側の主面１ａ′上に、爾後図１２で上述し
たゲート絶縁膜８になる絶縁膜を形成し、次にその絶縁
膜上に図１２で上述したゲート電極７になる多結晶シリ
コン層を形成し、次に、それら絶縁膜及び多結晶シリコ
ン層に対するエッチング処理を施し、半導体領域（ウエ
ル）１′上に、図１２で上述したゲート電極７が図１２
で上述したゲート絶縁膜６を介して形成されている構成
を、単結晶半導体基板４１側とは反対側からみて、半導
体領域（ウエル）１′を２分するように且つゲート電極
７が素子分離用絶縁膜２上に延長するように形成する
（図１３Ｃ）。

【００１３】次に、半導体領域（ウエル）１′内に、そ
の主面１ａ′側からのゲート電極７をマスクとする第２
の導電型としてのｎ型を与える不純物の導入処理によっ
て、単結晶半導体基板４１側とは反対側からみてゲート
電極７で２分された２つの領域の一方側において、爾後
図１２で上述したオフセット領域６になる領域６′を形
成し、次で、半導体領域（ウエル）１′及び領域６′内
に、半導体領域（ウエル）１′の主面１ａ′側からのゲ
ート電極７をマスクとする第２の導電型としてのｎ型を
与える不純物の導入処理によって、単結晶半導体基板４
１側とは反対側からみてゲート電極７を挟んだ両位置に
おいて、爾後図１２で上述したソース領域３及びドレイ
ン領域４になる領域３′及び４′を、領域３′及び領域
６′間に爾後図１２で上述したチャンネル領域５になる
領域５′を残すように、それぞれ形成する（図１４
Ｄ）。

【００１４】次に、単結晶半導体層４２上に、図１２で
上述した第１の絶縁膜９になる絶縁膜を、素子分離用絶
縁膜２、ゲート電極７、ゲート絶縁膜８、領域３′、
４′及び６′を覆うように形成し、次で、その絶縁膜の
単結晶半導体層４２側とは反対側の面を研磨により平坦
化して、図１２で上述した平らな面９ａを有する絶縁膜
９を形成する（図１４Ｅ）。次に、絶縁膜９の平らな面
９ａ上に、図１２で上述した基板３０を接着する（図１
５Ｆ）。

【００１５】次に、単結晶半導体基板４１側から、素子
分離用絶縁膜４４に達するまで、単結晶半導体基板４
１、単結晶半導体層４２、半導体領域１′、領域３′、
４′、５′及び６′に対する除去処理を施すことによっ
て、半導体領域１′、領域３′、４′、５′及び６′か
ら、図１２で上述した第１及び第２の主面１ａ及び１ｂ
を有する単結晶半導体層１、ソース領域３、ドレイン領
域４、チャンネル領域５及びオフセット領域６をそれぞ
れ形成する（図１５Ｇ）。

【００１６】次に、単結晶半導体層１の第２の主面１ｂ
上に、図１２で上述した第２の絶縁膜１０を形成し、次
に、その第２の絶縁膜１０に、ソース領域３及びドレイ
ン領域４を外部にそれぞれ臨ませる図１２で上述した窓
１３及び１４を形成する（図１６Ｈ）。

【００１７】次に、第２の絶縁膜１０上に、窓１３及び
１４をそれぞれ通じてソース領域３及びドレイン領域４
にそれぞれ連結している図１２で上述したソース電極２
３及びドレイン電極２４を形成する（図１６Ｉ）。

【００１８】また、図示しないが、第２の絶縁膜１０内
に窓１３及び１４を形成して後または前に、第２の絶縁
膜１０及び素子分離用絶縁膜２にそれらを通じてゲート
電極７を外部に臨ませる窓（図示せず）を形成し、そし
て、ソース電極２３及びドレイン電極２４を形成して後
またはその前に、第２の絶縁膜１０及び素子分離用絶縁
膜２を通した窓を通じてゲート電極７に連結しているゲ
ート電極引出用導電性層を形成する。

【００１９】以上が、図１２を伴って上述した従来の電
界効果型の絶縁ゲート型トランジスタの製法である。上
述したところから、図１２に示す従来の電界効果型の絶
縁ゲート型トランジスタの構成がより明らかとなった。

【００２０】このような構成を有する従来の電界効果型
の絶縁ゲート型トランジスタによれば、ソース電極２３
及びドレイン電極２４間に、負荷（図示せず）を、正極
側をドレイン電極２４側とする電源（図示せず）を介し
て接続し、また、ゲート電極７に連結しているゲート電
極引出用導電性層及びソース電極２３間に、制御電圧源
（図示せず）を接続すれば、制御電圧源からの制御電圧
の値に応じて、チャンネル領域５のゲート絶縁膜８側に
ｎチャンネルが、ソース領域３及びオフセット領域６間
に延長して形成されるのを制御することができ、従っ
て、ソース領域３及びドレイン領域４間をオン状態にす
るのを制御することができ、よって、制御電圧源からの
制御電圧の値に応じて、負荷に電流を供給するのを制御
することができる、という電界効果型の絶縁ゲート型ト
ランジスタとしての機能を得ることができる。

【００２１】また、図１２に示す従来の絶縁ゲート型ト
ランジスタの場合、チャンネル領域５及びドレイン領域
４間にオフセット領域６が介挿されている構成を有する
ので、ソース電極２３及びドレイン電極２４間の耐圧
が、チャンネル領域５及びドレイン領域４間にオフセッ
ト領域６が介挿されていない構成を有するとした場合に
比し高く、よって、ソース電極２３及びドレイン電極２
４間に負荷を通じて接続される電源の電圧の制限を、チ
ャンネル領域５及びドレイン領域４間にオフセット領域
６が介挿されていない構成を有するとした場合に比し、
緩和し得る。

【００２２】また、従来、図１７を伴って次に述べる電
界効果型の絶縁ゲート型トランジスタも提案されてい
る。すなわち、図１２との対応部分には同一符号を付し
て示し、詳細説明は省略するが、第２の絶縁膜１０に形
成されたソース領域３を外部に臨ませている窓１３が、
ソース領域３及びチャンネル領域５を外部に臨ませてい
る窓１３′に代えられ、また、これに応じて、第２の絶
縁膜１０上に窓１３を通じてソース領域３に連結して形
成されているソース電極２３が、第２の絶縁膜１０上に
窓１３′を通じてソース領域３及びチャンネル領域５に
連結して形成されているソース用兼バックゲート電圧付
与用電極２３′に代えられていることを除いて、図１２
に示す従来の電界効果型の絶絶縁ゲート型トランジスタ
と同様の構成を有する。

【００２３】このような構成を有する従来の電界効果型
の絶縁ゲート型トランジスタによれば、上述した事項を
除いて、図１２に示す従来の電界効果型の絶縁ゲート型
トランジスタと同様の構成を有するので、詳細説明は省
略するが、図１２に示す従来の絶縁ゲート型トランジス
タの説明においてソース電極２３をソース用兼バックゲ
ート電圧付与用電極２３′と読み代えた、図１２に示す
従来の電界効果型の絶縁ゲート型トランジスタの場合と
同様の作用・効果が得られることは明らかである。

【００２４】また、図１７に示す従来の電界効果型の絶
縁ゲート型トランジスタによれば、ソース用兼バックゲ
ート電圧付与用電極２３′が、ソース領域３及びチャン
ネル領域５に連結しているので、チャンネル領域５に、
バックゲート電圧をソース領域３の電位に十分近い値で
付与することができ、よって、電界効果型の絶縁ゲート
型トランジスタとしての機能を安定に得ることができ
る。

【００２５】さらに、従来、図１８を伴って、次に述べ
るバイポーラ型の絶縁ゲート型トランジスタも提案され
ている。すなわち、図１２との対応部分には同一符号を
付して示し、詳細説明は省略するが、単結晶半導体層１
内に、第１の主面１ａ側から、第２の導電型としてのｎ
型を有するドレイン領域４が、オフセット領域６にチャ
ンネル領域５側とは反対側において連接して、第２の主
面１ｂに達する深さに形成されているのに代え、単結晶
半導体層１内に、第１の主面１ａ側から、第１の導電型
としてのｐ型を与える不純物を比較的高い濃度で導入し
ている第１の導電型としてのｐ型を有するドレイン領域
４′が、オフセット領域６にチャンネル領域５側とは反
対側において連接して、第２の主面１ｂに達する深さに
形成されていることを除いて、図１２に示す従来の電界
効果型の絶縁ゲート型トランジスタの場合と同様の構成
を有する。

【００２６】このような従来のバイポーラ型の絶縁ゲー
ト型トランジスタによれば、上述した事項を除いて、図
１２に示す従来の電界効果型の絶縁ゲート型トランジス
タと同様の構成を有するので、詳細説明は省略するが、
図１２に示す従来の絶縁ゲート型トランジスタの場合と
同様に、ソース電極２３及びドレイン電極２４、従って
ソース領域５及びドレイン領域４′間に、負荷（図示せ
ず）を、正極側をドレイン電極２３側とする電源（図示
せず）を介して接続し、また、ソース電極２３及びゲー
ト電極７に連結しているゲート電極引出用導電性層間、
従ってソース領域３及びゲート電極７間に制御電圧源
（図示せず）を接続すれば、制御電圧源からの制御電圧
の値に応じて、チャンネル領域５のゲート絶縁膜８側に
ソース領域３及びオフセット領域６間に延長するｎチャ
ンネルが形成されるのを制御することができ、従って、
ソース電極２３、従ってソース領域３と、ドレイン電極
２４、従ってドレイン領域４′との間をオン状態にする
のを制御することができ、また、この場合、ドレイン領
域４′が、図１２に示す従来の電界効果型の絶縁ゲート
型トランジスタの場合のドレイン領域４とは異なり、ｐ
型を有するので、ドレイン領域４′からオフセット領域
６を通じてチャンネル領域５側にホールを注入させるこ
とができ、よって、制御電圧源からの制御電圧の値に応
じて、負荷に電流を供給するのを、電流の供給時の電流
を図１２に示す従来の電界効果型の絶縁ゲート型トラン
ジスタの場合に比し大きな値にすることができる態様
で、制御することができる、というバイポーラ型の絶縁
ゲート型トランジスタとしての機能が得られる。

【００２７】また、従来、図１９を伴って次に述べるバ
イポーラ型の絶縁ゲート型トランジスタも提案されてい
る。すなわち、図１８との対応部分には同一符号を付し
て示し、詳細説明は省略するが、第２の絶縁膜１０に形
成されたソース領域２３を外部に臨ませている窓１３
が、ソース領域３及びチャンネル領域５を外部に臨ませ
ている窓１３′に代えられ、また、これに応じて、第２
の絶縁膜１０上に窓１３を通じてソース領域３に連結し
て形成されているソース電極２３が、第２の絶縁膜１０
上に窓１３′を通じてソース領域３及びチャンネル領域
５に連結して形成されているソース用兼バックゲート電
圧付与用電極２３′に代えられていることを除いて、図
１８に示す従来のバイポーラ型の絶絶縁ゲート型トラン
ジスタと同様の構成を有する。

【００２８】このような構成を有する従来のバイポーラ
型の絶縁ゲート型トランジスタによれば、上述した事項
を除いて、図１８に示す従来のバイポーラ型の絶縁ゲー
ト型トランジスタと同様の構成を有するので、詳細説明
は省略するが、図１８に示す従来の絶縁ゲート型トラン
ジスタの説明においてソース電極２３をソース用兼バッ
クゲート電圧付与用電極２３′と読み代えた、図１８に
示す従来の電界効果型の絶縁ゲート型トランジスタの場
合と同様の作用・効果が得られることは明らかである。

【００２９】また、図１９に示す従来のバイポーラ型の
絶縁ゲート型トランジスタによれば、ソース用兼バック
ゲート電圧付与用電極２３′が、ソース領域３及びチャ
ンネル領域５に連結しているので、チャンネル領域５
に、バックゲート電圧をソース領域３の電位に十分近い
値で付与することができ、よって、バイポーラ型の絶縁
ゲート型トランジスタとしての機能を安定に得ることが
できる。

【００３０】また、従来、図２０を伴って次に述べる電
界効果型の絶縁ゲート型トランジスタが提案されてい
る。

【００３１】すなわち、図１２との対応部分には同一符
号を付し、詳細説明は省略するが、単結晶半導体層１内
に、（ａ）第１の主面１ａ側から第１の導電型として
のｐ型とは逆の第２の導電型としてのｎ型を有するソー
ス領域３と第２の導電型としてのｎ型を与える不純物を
比較的低い濃度で導入している第２の導電型としてのｎ
型を有するオフセット領域６とが、それら間にチャンネ
ル領域５を残すように、第２の主面１ｂに達する深さに
形成されているとともに、第１の主面１ａ側から、第
２の導電型としてのｎ型を与える不純物を比較的高い濃
度で導入している第２の導電型としてのｎ型を有するド
レイン領域４が、オフセット領域６にチャンネル領域５
側とは反対側において連接して、第２の主面１ｂに達す
る深さに形成されているのに代え、（ｂ）単結晶半導体
層１内に、第１の主面１ａ側から、第１の導電型として
のｐ型とは逆の第２の導電型としてのｎ型を有するソー
ス領域３及びドレイン領域４が、それら間にチャンネル
領域５を残すように、第２の主面１ｂに達する深さに形
成されていることを除いて、図１２に示す従来の電界効
果型の絶縁ゲート型トランジスタの場合と同様の構成を
有する。

【００３２】以上が従来提案されている電界効果型の絶
縁ゲート型トランジスタの構成である。

【００３３】このような構成を有する従来の電界効果型
の絶縁ゲート型トランジスタによれば、上述した事項を
除いて、図１２に示す従来の電界効果型の絶縁ゲート型
トランジスタの場合と同様の構成を有するので、詳細説
明は省略するが、ソース電極２３及びドレイン電極２４
間の耐圧の点を除いて、図１２に示す従来の電界効果型
の絶縁ゲート型トランジスタの場合と同様の作用・効果
が得られることは明らかである。

【００３４】また、従来、図２１を伴って次に述べる電
界効果型の絶縁ゲート型トランジスタも提案されてい
る。すなわち、図２０との対応部分には同一符号を付し
て示し、詳細説明は省略するが、第２の絶縁膜１０に形
成されたソース領域３を外部に臨ませている窓１３が、
ソース領域３及びチャンネル領域５を外部に臨ませてい
る窓１３′に代えられ、また、これに応じて、第２の絶
縁膜１０上に窓１３を通じてソース領域３に連結して形
成されているソース電極２３が、第２の絶縁膜１０上に
窓１３′を通じてソース領域３及びチャンネル領域５に
連結して形成されているソース用兼バックゲート電圧付
与用電極１３′に代えられていることを除いて、図２０
に示す従来の電界効果型の絶縁ゲート型トランジスタと
同様の構成を有する。

【００３５】このような構成を有する従来の電界効果型
の絶縁ゲート型トランジスタによれば、上述した事項を
除いて、図２０に示す従来の電界効果型の絶縁ゲート型
トランジスタと同様の構成を有するので、詳細説明は省
略するが、図２０に示す従来の絶縁ゲート型トランジス
タの説明においてソース電極２３をソース用兼バックゲ
ート電圧付与用電極２３′と読み代えた、図２０に示す
従来の電界効果型の絶縁ゲート型トランジスタの場合と
同様の作用・効果が得られることは明らかであるととも
に、ソース用兼バックゲート電圧付与用電極２３′が、
ソース領域３及びチャンネル領域５に連結しているの
で、チャンネル領域５に、バックゲート電圧をソース領
域３の電位に十分近い値で付与することができ、よっ
て、電界効果型の絶縁ゲート型トランジスタとしての機
能を安定に得ることができる。

【００３６】

【発明が解決しようとする課題】図１２、図１７、図１
８、図１９、図２０及び図２１に示す従来の絶縁ゲート
型トランジスタの場合、それらのいずれにおいても、ソ
ース領域３、ドレイン領域４及びゲート電極７が、単結
晶半導体層１の第２の主面１ｂ上の第２の絶縁膜１０上
にともに延長しているソース電極２３、ドレイン電極及
びゲート電極引出用導電性層にそれぞれ導出されてい
る。

【００３７】このため、それらソース電極２３、ドレイ
ン電極２４及びゲート電極引出用導電性層を第２の絶縁
膜１０上に延長させるのが、互に制限を受けるととも
に、それによって、絶縁ゲート型トランジスタが占める
平面面積をより小さくし、絶縁ゲート型トランジスタを
より小型密実に構成することに制限を受ける、という欠
点を有していた。

【００３８】よって、本発明は、上述した欠点のない、
新規な電界効果型及びバイポーラ型の絶縁ゲート型トラ
ンジスタを提案せんとするものである。

【００３９】

【課題を解決するための手段】本願第１番目の発明によ
る電界効果型の絶縁ゲート型トランジスタは、図１２ま
たは図１７を伴って上述した従来の電界効果型の絶縁ゲ
ート型トランジスタの場合と同様に、（ａ）第１及び第
２の主面を有し且つ第１の導電型を有する単結晶半導体
層を有し、（ｂ）上記単結晶半導体層内に、上記第１
の主面側から、第１の導電型とは逆の第２の導電型を有
するソース領域と第２の導電型を与える不純物を比較的
低い濃度で導入している第２の導電型を有するオフセッ
ト領域とが、それら間にチャンネル領域を残すように、
上記第２の主面に達する深さに形成されているととも
に、上記第１の主面側から、第２の導電型を与える不
純物を比較的高い濃度で導入している第２の導電型を有
するドレイン領域が、上記オフセット領域に上記チャン
ネル領域側とは反対側において連接して、第２の主面に
達する深さに形成され、（ｃ）上記単結晶半導体層の第
１の主面上に、ゲート電極がゲート絶縁膜を介して上記
チャンネル領域と対向するように形成されているととも
に、第１の絶縁膜が上記ゲート電極及びゲート絶縁膜を
覆って形成され、（ｄ）上記第１の絶縁膜の上記単結晶
半導体層側とは反対側の面が、平らな面でなり、（ｅ）
上記第１の絶縁膜が、その上記平らな面側において、基
板に接着され、（ｆ）上記単結晶半導体層の第２の主面
上に、第２の絶縁膜が形成され、（ｇ）上記第２の絶縁
膜上に、上記ソース領域に連結しているソース電極また
は上記ソース領域及び上記チャンネル領域に連結してい
るソース用兼バックゲート電圧付与用電極が形成されて
いる。

【００４０】しかしながら、本願第１番目の発明による
電界効果型の絶縁ゲート型トランジスタは、このような
構成を有する電界効果型の絶縁ゲート型トランジスタに
おいて、（ｈ）上記基板が、第２の導電型を与える不純
物を比較的高い濃度で導入している第２の導電型を有す
る単結晶半導体基板でなり、（ｉ）上記第１の絶縁膜
に、上記ドレイン領域及び上記単結晶半導体基板間に延
長している窓が形成され、（ｊ）上記窓が、上記ドレイ
ン領域及び上記単結晶半導体基板に連結している導電性
層で埋められている。

【００４１】本願第２番目の発明によるバイポーラ型の
絶縁ゲート型トランジスタは、図１８及び図１９を伴っ
て上述した従来のバイポーラ型の絶縁ゲート型トランジ
スタの場合と同様に、（ａ）第１及び第２の主面を有し
且つ第１の導電型を有する単結晶半導体層を有し、上記
単結晶半導体層内に、上記第１の主面側から、第１の
導電型とは逆の第２の導電型を有するソース領域と第２
の導電型を与える不純物を比較的低い濃度で導入してい
る第２の導電型を有するオフセット領域とが、それら間
にチャンネル領域を残すように、上記第２の主面に達す
る深さに形成されているとともに、上記第１の主面側
から、第１の導電型を与える不純物を比較的高い濃度で
導入している第１の導電型を有するドレイン領域が、上
記オフセット領域に上記チャンネル領域側とは反対側に
おいて連接して、第２の主面に達する深さに形成され、
（ｂ）上記単結晶半導体層の第１の主面上に、ゲート電
極がゲート絶縁膜を介して上記チャンネル領域と対向す
るように形成されているとともに、第１の絶縁膜が上記
ゲート電極及びゲート絶縁膜を覆って形成され、（ｃ）
上記第１の絶縁膜の上記単結晶半導体層側とは反対側の
面が、平らな面でなり、（ｄ）上記第１の絶縁膜が、そ
の上記平らな面側において、基板に接着され、（ｅ）上
記単結晶半導体層の第２の主面上に、第２の絶縁膜が形
成され、（ｆ）上記第２の絶縁膜上に、上記ソース領域
に連結しているソース電極または上記ソース領域及び上
記チャンネル領域に連結しているソース用兼バックゲー
ト電圧付与用電極が形成されている。

【００４２】しかしながら、本願第２番目の発明による
バイポーラ型の絶縁ゲート型トランジスタは、このよう
な構成を有するバイポーラ型の絶縁ゲート型トランジス
タにおいて、（ｇ）上記基板が、第１の導電型を与える
不純物を比較的高い濃度で導入している第１の導電型を
有する単結晶半導体基板でなり、（ｈ）上記第１の絶縁
膜に、上記ドレイン領域及び上記単結晶半導体基板間に
延長している窓が形成され、（ｉ）上記窓が、上記ドレ
イン領域及び上記単結晶半導体基板に連結している導電
性層で埋められている。

【００４３】本願第３番目の発明による電界効果型の絶
縁ゲート型トランジスタは、図２０及び図２１を伴って
上述した従来の電界効果型の絶縁ゲート型トランジスタ
の場合と同様に、（ａ）第１及び第２の主面を有し且つ
第１の導電型を有する単結晶半導体層を有し、（ｂ）上
記単結晶半導体層内に、上記第１の主面側から、第１の
導電型とは逆の第２の導電型を有するソース領域及びレ
イン領域が、それら間にチャンネル領域を残すように、
上記第２の主面に達する深さに形成され、（ｃ）上記単
結晶半導体層の第１の主面上に、ゲート電極がゲート絶
縁膜を介して上記チャンネル領域と対向するように形成
されているとともに、第１の絶縁膜が上記ゲート電極及
びゲート絶縁膜を覆って形成され、（ｄ）上記第１の絶
縁膜の上記単結晶半導体層側とは反対側の面が、平らな
面でなり、（ｅ）上記第１の絶縁膜が、その上記平らな
面側において、基板に接着され、（ｆ）上記単結晶半導
体層の第２の主面上に、第２の絶縁膜が形成され、
（ｇ）上記第２の絶縁膜上に、上記ソース領域に連結し
ているソース電極または上記ソース領域及び上記チャン
ネル領域に連結しているソース用兼バックゲート電圧付
与用電極が形成されている。

【００４４】しかしながら、本願第３番目の発明による
電界効果型の絶縁ゲート型トランジスタは、このような
構成を有する電界効果型の絶縁ゲート型トランジスタに
おいて、（ｈ）上記基板が、第２の導電型を与える不純
物を比較的高い濃度で導入している第２の導電型を有す
る単結晶半導体基板でなり、（ｉ）上記第１の絶縁膜
に、上記ドレイン領域及び上記単結晶半導体基板間に延
長している窓が形成され、（ｊ）上記窓が、上記ドレイ
ン領域及び上記単結晶半導体基板に連結している導電性
層で埋められている。

【００４５】

【発明の実施の形態１】次に、図１を伴って、本願第１
番目の発明による電界効果型の絶縁ゲート型トランジス
タの第１の実施の形態を述べよう。

【００４６】図１に示す本願第１番目の発明による電界
効果型の絶縁ゲート型トランジスタは、図１２に示す従
来の電界効果型の絶縁ゲート型トランジスタとの対応部
分には同一符号を付し詳細説明を省略するが、第２の
絶縁膜１０に、ドレイン領域４を外部に臨ませる窓１４
が形成されているのが省略され、また、これに応じて、
第２の絶縁膜１０上に、窓１４を通じてドレイン領域４
に連結しているドレイン電極２４が形成されているのが
省略され、しかしながら、第１の絶縁膜９を単結晶半導
体層１側とは反対側の平らな面９ａ側において接着させ
ている基板３０が、第１の絶縁膜９を単結晶半導体層１
側とは反対側の平らな面９ａ側に導電性を有する接着材
を用いて接着されている、第２の導電型としてのｎ型を
与える不純物を比較的高い濃度で導入している第２の導
電型としてのｎ型を有する単結晶シリコン基板でなる単
結晶半導体基板３０′に代えられ、また、第１の絶縁
膜９に、ドレイン領域４及び単結晶半導体基板３０′間
に延長している窓２９が形成され、そして、その窓２
９が、例えばタングステンでなり且つドレイン領域４及
び単結晶半導体基板３０′に連結している導電性層３１
で埋められている、ということを除いて、図１２に示す
従来の電界効果型の絶縁ゲート型トランジスタと同様の
構成を有する。

【００４７】以上が、本願第１番目の発明による電界効
果型の絶縁ゲート型トランジスタの第１の実施の形態の
構成である。なお、このような構成を有する本願第１番
目の発明による電界効果型の絶縁ゲート型トランジスタ
の第１の実施の形態は、図２〜図６を伴って次に述べる
製法の実施の形態によって製造し得る。

【００４８】すなわち、図２〜図６において、図１３〜
図１６との対応部分には同一符号を付し、詳細説明を省
略するが、図１３〜図１６に示す従来の絶縁ゲート型ト
ランジスタの場合と同様に、ｐ型を有する単結晶半導体
基板４１上に単結晶半導体層４２を形成し、その単結晶
半導体層４２内に爾後図１で上述した単結晶半導体層１
になるｐ型を有する半導体領域（ウエル）１′を形成す
る（図２Ａ）。

【００４９】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの製法の場合と同様に、単結晶半導
体層４２の主面４３側に、素子分離用絶縁膜４４を、半
導体領域（ウエル）１′を取り囲むように形成する（図
３Ｂ）。

【００５０】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの製法の場合と同様に、同様の処理
によって、半導体領域（ウエル）１′の主面１ａ′上
に、図１で上述したゲート電極７が図１で上述したゲー
ト絶縁膜６を介して形成されている構成を、単結晶半導
体基板４１側とは反対側からみて、半導体領域（ウエ
ル）１′を２分するように且つゲート電極７が素子分離
用絶縁膜２上に延長するように形成する（図３Ｃ）。

【００５１】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの製法の場合と同様に、同様の処理
によって、半導体領域（ウエル）１′内に、爾後図１で
上述したオフセット領域６になる領域６′を形成し、次
で、半導体領域（ウエル）１′及び領域６′内に、爾後
図１で上述したソース領域３及びドレイン領域４になる
領域３′及び４′を、領域３′及び領域６′間に爾後図
１で上述したチャンネル領域５になる領域５′を残すよ
うに、それぞれ形成する（図３Ｄ）。

【００５２】次に、単結晶半導体層４２上に、図１３〜
図１６に示す従来の絶縁ゲート型トランジスタの製法の
場合と同様に、図１で上述した第１の絶縁膜９になる絶
縁膜を、素子分離用絶縁膜２、ゲート電極７、ゲート絶
縁膜８、領域３′、４′及び６′を覆うように形成し、
次で、図１３〜図１６に示す従来の絶縁ゲート型トラン
ジスタの製法の場合と同様に、その絶縁膜の単結晶半導
体層４２側とは反対側の面を研磨により平坦化して、図
１で上述した平らな面９ａを有する第１の絶縁膜９を形
成し、次で、その第１の絶縁膜９に領域４′を外部に臨
ませる、図１で上述した窓２９を形成する（図４Ｅ）。

【００５３】次に、第１の絶縁膜９に形成された窓２９
を、例えばタングステンでなり且つ領域４′に連結して
いる導電性層３１によって、上面が第１の絶縁膜９の平
らな面９ａと同一面になるように埋める（図４Ｆ）。

【００５４】次に、第１の絶縁膜９の平らな面９ａ上
に、図１で上述した単結晶半導体基板３０′を、導電性
接着材を用いて、導電性層３１が単結晶半導体基板３
０′と連結している態様に、接着する（図５Ｇ）。

【００５５】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの製法の場合と同様に、単結晶半導
体基板４１側から、素子分離用絶縁膜４４に達するま
で、単結晶半導体基板４１、単結晶半導体層４２、半導
体領域１′、領域３′、４′、５′及び６′に対する除
去処理を施すことによって、半導体領域１′、領域
３′、４′、５′及び６′から、図１で上述した第１及
び第２の主面１ａ及び１ｂを有する単結晶半導体層１、
ソース領域３、ドレイン領域４、チャンネル領域５及び
オフセット領域６をそれぞれ形成する（図５Ｈ）。

【００５６】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの場合に準じて、単結晶半導体層１
の第２の主面１ｂ上に、図１で上述した第２の絶縁膜１
０を形成し、次に、その第２の絶縁膜１０に、ソース領
域３を外部に臨ませる図１で上述した窓１３を形成する
（図６Ｉ）。

【００５７】次に、図１３〜図１６に示す従来の絶縁ゲ
ート型トランジスタの製法の場合に準じて、第２の絶縁
膜１０上に、窓１３を通じてソース領域３に連結してい
る図１で上述したソース電極２３を形成する（図６
Ｊ）。

【００５８】また、図示しないが、第２の絶縁膜１０内
に窓１３を形成して後または前に、第２の絶縁膜１０及
び素子分離用絶縁膜２にそれらを通じてゲート電極７を
外部に臨ませる窓（図示せず）を形成し、そして、ソー
ス電極２３を形成して後またはその前に、第２の絶縁膜
１０及び素子分離用絶縁膜２を通した窓を通じてゲート
電極７に連結しているゲート電極引出用導電性層を形成
する。

【００５９】以上が、図１を伴って上述した本願第１番
目の発明による電界効果型の絶縁ゲート型トランジスタ
の第１の実施の形態の製法の実施の形態である。上述し
たところから、本願第１番目の発明による電界効果型の
絶縁ゲート型トランジスタの第１の実施の形態の構成が
より明らかとなった。

【００６０】このような構成を有する本願第１番目の発
明による電界効果型の絶縁ゲート型トランジスタの第１
の実施の形態によれば、ドレイン領域４が導電性層３１
を介して単結晶半導体基板３０′に導出されている構成
を有するので、図１２に示す従来の電界効果型の絶縁ゲ
ート型トランジスタの場合に準じて、ソース電極２３及
び単結晶半導体基板３０′間に、負荷（図示せず）を、
正極側を単結晶半導体基板３０′側とする電源（図示せ
ず）を介して接続し、また、ゲート電極７に連結してい
るゲート電極引出用導電性層及びソース電極２３間に、
制御電圧源（図示せず）を接続すれば、図１２に示す従
来の絶縁ゲート型トランジスタの場合と同様に、制御電
圧源からの制御電圧の値に応じて、チャンネル領域５の
ゲート絶縁膜２７側にｎチャンネルがソース領域３及び
オフセット領域６間に延長して形成されるのを制御する
ことができ、従って、ソース領域３及びドレイン領域４
間をオン状態にするのを制御することができ、よって、
図１２に示す従来の絶縁ゲート型トランジスタの場合と
同様に、制御電圧源からの制御電圧の値に応じて、負荷
に電流を供給するのを制御することができる、という電
界効果型の絶縁ゲート型トランジスタとしての機能を得
ることができる。

【００６１】しかしながら、図１に示す本願第１番目の
発明による電界効果型の絶縁ゲート型トランジスタの場
合、ソース領域３及びゲート電極７が、図１２に示す従
来の電界効果型の絶縁ゲート型トランジスタの場合と同
様に、単結晶半導体層１の第２の主面１ｂ上の第２の絶
縁膜１０上に延長しているソース電極２３及びゲート電
極引出用導電性層に導出されているが、ドレイン領域４
が、図１２に示す従来の電界効果型の絶縁ゲート型トラ
ンジスタの場合とは異なり、単結晶半導体層１の第１の
主面１ａ上の第１の絶縁膜９を接着している単結晶半導
体基板３０′に導電性層３１を介して導出されている構
成を有するので、ソース電極２３及びゲート電極引出用
導電性層が第２の絶縁膜１０上に延長するのが、図１２
に示す従来の電界効果型の絶縁ゲート型トランジスタの
場合のように、第２の絶縁膜１０上に延長するドレイン
電極２４によって制限を受ける、ということがないとと
もに、図１２に示す従来の電界効果型の絶縁ゲート型ト
ランジスタの場合のように、ドレイン領域４を導出して
いるドレイン電極２４が単結晶半導体層１の第２の主面
１ｂ上に延長している、ということがない分、絶縁ゲー
ト型トランジスタが占める平面面積を、図１２に示す従
来の絶縁ゲート型トランジスタの場合に比し小さくする
ことができ、よって、絶縁ゲート型トランジスタを図１
２に示す従来の絶縁ゲート型トランジスタの場合に比し
小型密実に構成することができる。

【００６２】

【発明の実施の形態２】次に、図７を伴って、本願第１
番目の発明による電界効果型の絶縁ゲート型トランジス
タの第２の実施の形態を述べよう。

【００６３】図７に示す本願第１番目の発明による電界
効果型の絶縁ゲート型トランジスタは、図１７に示す従
来の電界効果型の絶縁ゲート型トランジスタ及び図１に
示す本願第１番目の発明による電界効果型の絶縁ゲート
型トランジスタとの対応部分には同一符号を付し詳細説
明を省略するが、図１に示す本願第１番目の発明による
電界効果型の絶縁ゲート型トランジスタの場合と同様
に、第２の絶縁膜１０に、ドレイン領域４を外部に臨
ませる窓１４が形成されているのが省略され、また、こ
れに応じて、第２の絶縁膜１０上に、窓１４を通じてド
レイン領域４に連結しているドレイン電極２４が形成さ
れているのが省略され、しかしながら、第１の絶縁膜９
を単結晶半導体層１側とは反対側の平らな面９ａ側にお
いて接着させている基板３０が、第１の絶縁膜９を単結
晶半導体層１側とは反対側の平らな面９ａ側に導電性を
有する接着材を用いて接着されている、第２の導電型と
してのｎ型を与える不純物を比較的高い濃度で導入して
いる第２の導電型としてのｎ型を有する単結晶シリコン
基板でなる単結晶半導体基板３０′に代えられ、また、
第１の絶縁膜９に、ドレイン領域４及び単結晶半導体
基板３０′間に延長している窓２９が形成され、そし
て、その窓２９が、ドレイン領域４及び単結晶半導体
基板３０′に連結している導電性層３１で埋められてい
る、ということを除いて、図１７に示す従来の電界効果
型の絶縁ゲート型トランジスタと同様の構成を有する。

【００６４】以上が、本願第１番目の発明による電界効
果型の絶縁ゲート型トランジスタの第２の実施の形態の
構成である。このような構成を有する本願第１番目の発
明による電界効果型の絶縁ゲート型トランジスタの第２
の実施の形態によれば、上述した事項を除いて、図１７
に示す従来の電界効果型の絶縁ゲート型トランジスタの
場合と同様の構成を有するので、詳細説明は省略する
が、［従来の技術］において、図１７に示す従来の電界
効果型の絶縁ゲート型トランジスタで述べたと同様の作
用・効果が得られるとともに、［実施の形態１］におい
て、図１に示す本願第１番目の発明による電界効果型の
絶縁ゲート型トランジスタで、ドレイン領域４が単結晶
半導体基板３０′に導電性層３１を介して導出されてい
ることに関し述べたと同様の作用・効果が得られること
は明らかである。

【００６５】

【発明の実施の形態３】次に、図８を伴って、本願第２
番目の発明によるバイポーラ型の絶縁ゲート型トランジ
スタの第１の実施の形態を述べよう。

【００６６】図８に示す本願第１番目の発明によるバイ
ポーラ型の絶縁ゲート型トランジスタは、図１８に示す
従来のバイポーラ型の絶縁ゲート型トランジスタ及び図
１に示す本願第１番目の発明による電界効果型の絶縁ゲ
ート型トランジスタとの対応部分には同一符号を付し詳
細説明を省略するが、図１に示す本願第１番目の発明に
よる電界効果型の絶縁ゲート型トランジスタの場合に準
じて、第２の絶縁膜１０に、ドレイン領域４を外部に
臨ませる窓１４が形成されているのが省略され、また、
これに応じて、第２の絶縁膜１０上に、窓１４を通じて
ドレイン領域４に連結しているドレイン電極２４が形成
されているのが省略され、しかしながら、第１の絶縁膜
９を単結晶半導体層１側とは反対側の平らな面９ａ側に
おいて接着させている基板３０が、第１の絶縁膜９を単
結晶半導体層１側とは反対側の平らな面９ａ側に導電性
を有する接着材を用いて接着されている、第１の導電型
としてのｐ型を与える不純物を比較的高い濃度で導入し
ている第１の導電型としてのｐ型を有する単結晶シリコ
ン基板でなる単結晶半導体基板３０′に代えられ、ま
た、第１の絶縁膜９に、ドレイン領域４及び単結晶半
導体基板３０′間に延長している窓２９が形成され、そ
して、その窓２９が、タングステンでなり且つドレイ
ン領域４及び単結晶半導体基板３０′に連結している導
電性層で埋められている、ということを除いて、図１８
に示す従来のバイポーラ型の絶縁ゲート型トランジスタ
と同様の構成を有する。

【００６７】以上が、本願第２番目の発明によるバイポ
ーラ型の絶縁ゲート型トランジスタの第１の実施の形態
の構成である。このような構成を有する本願第２番目の
発明によるバイポーラ型の絶縁ゲート型トランジスタの
第１の実施の形態によれば、上述した事項を除いて、図
１８に示す従来のバイポーラ型の絶縁ゲート型トランジ
スタの場合と同様の構成を有するので、詳細説明は省略
するが、［従来の技術］において、図１８に示す従来の
バイポーラ型の絶縁ゲート型トランジスタで述べたと同
様の作用・効果が得られるとともに、［実施の形態１］
において、図１に示す本願第１番目の発明による電界効
果型の絶縁ゲート型トランジスタで、ドレイン領域４が
単結晶半導体基板３０′に導電性層３１を介して導出さ
れていることに関し述べたと同様の作用・効果が得られ
ることは明らかである。

【００６８】

【発明の実施の形態４】次に、図９を伴って、本願第２
番目の発明によるバイポーラ型の絶縁ゲート型トランジ
スタの第２の実施の形態を述べよう。

【００６９】図９に示す本願第２番目の発明によるバイ
ポーラ型の絶縁ゲート型トランジスタは、図１９に示す
従来のバイポーラ型の絶縁ゲート型トランジスタ及び図
１に示す本願第１番目の発明による電界効果型の絶縁ゲ
ート型トランジスタとの対応部分には同一符号を付し詳
細説明を省略するが、図１に示す本願第１番目の発明に
よる電界効果型の絶縁ゲート型トランジスタの場合と同
様に、第２の絶縁膜１０に、ドレイン領域４を外部に
臨ませる窓１４が形成されているのが省略され、また、
これに応じて、第２の絶縁膜１０上に、窓１４を通じて
ドレイン領域４に連結しているドレイン電極２４が形成
されているのが省略され、しかしながら、第１の絶縁膜
９を単結晶半導体層１側とは反対側の平らな面９ａ側に
おいて接着させている基板３０が、第１の絶縁膜９を単
結晶半導体層１側とは反対側の平らな面９ａ側に導電性
を有する接着材を用いて接着されている、第１の導電型
としてのｐ型を与える不純物を比較的高い濃度で導入し
ている第１の導電型としてのｐ型を有する単結晶シリコ
ン基板でなる単結晶半導体基板３０′に代えられ、ま
た、第１の絶縁膜９に、ドレイン領域４及び単結晶半
導体基板３０′間に延長している窓２９が形成され、そ
して、その窓２９が、タングステンでなり且つドレイ
ン領域４及び単結晶半導体基板３０′に連結している導
電性層で埋められている、ということを除いて、図１９
に示す従来のバイポーラ型の絶縁ゲート型トランジスタ
と同様の構成を有する。

【００７０】以上が、本願第２番目の発明によるバイポ
ーラ型の絶縁ゲート型トランジスタの第２の実施の形態
の構成である。このような構成を有する本願第２番目の
発明によるバイポーラ型の絶縁ゲート型トランジスタの
第２の実施の形態によれば、上述した事項を除いて、図
１９に示す従来のバイポーラ型の絶縁ゲート型トランジ
スタの場合と同様の構成を有するので、詳細説明は省略
するが、［従来の技術］において、図１９に示す従来の
バイポーラ型の絶縁ゲート型トランジスタで述べたと同
様の作用・効果が得られるとともに、［実施の形態１］
において、図１に示す本願第１番目の発明による電界効
果型の絶縁ゲート型トランジスタで、ドレイン領域４が
単結晶半導体基板３０′に導電性層３１を介して導出さ
れていることに関し述べたと同様の作用・効果が得られ
ることは明らかである。

【００７１】

【発明の実施の形態５】次に、図１０を伴って、本願第
３番目の発明による電界効果型の絶縁ゲート型トランジ
スタの第１の実施の形態を述べよう。

【００７２】図１０に示す本願第３番目の発明による電
界効果型の絶縁ゲート型トランジスタは、図２０に示す
従来の電界効果型の絶縁ゲート型トランジスタ及び図１
に示す本願第１番目の発明による電界効果型の絶縁ゲー
ト型トランジスタとの対応部分には同一符号を付し詳細
説明を省略するが、図１に示す本願第１番目の発明によ
る電界効果型の絶縁ゲート型トランジスタの場合と同様
に、第２の絶縁膜１０に、ドレイン領域４を外部に臨
ませる窓１４が形成されているのが省略され、また、こ
れに応じて、第２の絶縁膜１０上に、窓１４を通じてド
レイン領域４に連結しているドレイン電極２４が形成さ
れているのが省略され、しかしながら、第１の絶縁膜９
を単結晶半導体層１側とは反対側の平らな面９ａ側にお
いて接着させている基板３０が、第１の絶縁膜９を単結
晶半導体層１側とは反対側の平らな面９ａ側に導電性を
有する接着材を用いて接着されている、第２の導電型と
してのｎ型を与える不純物を比較的高い濃度で導入して
いる第２の導電型としてのｎ型を有する単結晶シリコン
基板でなる単結晶半導体基板３０′に代えられ、また、
第１の絶縁膜９に、ドレイン領域４及び単結晶半導体
基板３０′間に延長している窓２９が形成され、そし
て、その窓２９が、タングステンでなり且つドレイン
領域４及び単結晶半導体基板３０′に連結している導電
性層で埋められている、ということを除いて、図２０に
示す従来の電界効果型の絶縁ゲート型トランジスタと同
様の構成を有する。

【００７３】以上が、本願第３番目の発明による電界効
果型の絶縁ゲート型トランジスタの第１の実施の形態の
構成である。このような構成を有する本願第３番目の発
明による電界効果型の絶縁ゲート型トランジスタの第１
の実施の形態によれば、上述した事項を除いて、図２０
に示す従来の電界効果型の絶縁ゲート型トランジスタの
場合と同様の構成を有するので、詳細説明は省略する
が、［従来の技術］において、図２０に示す従来の電界
効果型の絶縁ゲート型トランジスタで述べたと同様の作
用・効果が得られるとともに、［実施の形態１］におい
て、図１に示す本願第１番目の発明による電界効果型の
絶縁ゲート型トランジスタで、ドレイン領域４が単結晶
半導体基板３０′に導電性層３１を介して導出されてい
ることに関し述べたと同様の作用・効果が得られること
は明らかである。

【００７４】

【発明の実施の形態６】次に、図１１を伴って、本願第
３番目の発明による電界効果型の絶縁ゲート型トランジ
スタの第２の実施の形態を述べよう。

【００７５】図１１に示す本願第３番目の発明による電
界効果型の絶縁ゲート型トランジスタは、図２１に示す
従来の電界効果型の絶縁ゲート型トランジスタ及び図１
に示す本願第１番目の発明による電界効果型の絶縁ゲー
ト型トランジスタとの対応部分には同一符号を付し詳細
説明を省略するが、図１に示す本願第１番目の発明によ
る電界効果型の絶縁ゲート型トランジスタの場合と同様
に、第２の絶縁膜１０に、ドレイン領域４を外部に臨
ませる窓１４が形成されているのが省略され、また、こ
れに応じて、第２の絶縁膜１０上に、窓１４を通じてド
レイン領域４に連結しているドレイン電極２４が形成さ
れているのが省略され、しかしながら、第１の絶縁膜９
を単結晶半導体層１側とは反対側の平らな面９ａ側にお
いて接着させている基板３０が、第１の絶縁膜９を単結
晶半導体層１側とは反対側の平らな面９ａ側に導電性を
有する接着材を用いて接着されている、第２の導電型と
してのｎ型を与える不純物を比較的高い濃度で導入して
いる第２の導電型としてのｎ型を有する単結晶シリコン
基板でなる単結晶半導体基板３０′に代えられ、また、
第１の絶縁膜９に、ドレイン領域４及び単結晶半導体
基板３０′間に延長している窓２９が形成され、そし
て、その窓２９が、タングステンでなり且つドレイン
領域４及び単結晶半導体基板３０′に連結している導電
性層で埋められている、ということを除いて、図２１に
示す従来の電界効果型の絶縁ゲート型トランジスタと同
様の構成を有する。

【００７６】以上が、本願第３番目の発明による電界効
果型の絶縁ゲート型トランジスタの第２の実施の形態の
構成である。このような構成を有する本願第３番目の発
明による電界効果型の絶縁ゲート型トランジスタの第２
の実施の形態によれば、上述した事項を除いて、図２１
に示す従来の電界効果型の絶縁ゲート型トランジスタの
場合と同様の構成を有するので、詳細説明は省略する
が、［従来の技術］において、図２１に示す従来の電界
効果型の絶縁ゲート型トランジスタで述べたと同様の作
用・効果が得られるとともに、［実施の形態１］におい
て、図１に示す本願第１番目の発明による電界効果型の
絶縁ゲート型トランジスタで、ドレイン領域４が単結晶
半導体基板３０′に導電性層３１を介して導出されてい
ることに関し述べたと同様の作用・効果が得られること
は明らかである。

【００７７】なお、上述においては、本願第１番目の発
明、本願第２番目の発明及び本願第３番目の発明による
絶縁ゲート型トランジスタのそれぞれについて、僅かな
実施の形態を述べたに留まり、本発明の精神を脱するこ
となしに、種々の変型、変更をなし得るであろう。

【００７８】

【発明の効果】本願第１番目の発明、本願第２番目の発
明及び本願第３番目の発明による絶縁ゲート型トランジ
スタの場合、そのいずれも、ソース領域が、従来の電界
効果型の絶縁ゲート型トランジスタの場合と同様に、単
結晶半導体層の第２の主面上の第２の絶縁膜上に延長し
ているソース電極に導出されているが、ドレイン領域
が、従来の絶縁ゲート型トランジスタの場合とは異な
り、単結晶半導体層の第１の主面上の第１の絶縁膜を接
着している単結晶半導体基板に導電性層を介して導出さ
れている構成を有するので、ソース電極が第２の絶縁膜
上に延長するのが、従来の絶縁ゲート型トランジスタの
場合のように、第２の絶縁膜上に延長するドレイン電極
によって制限を受ける、ということがないとともに、従
来の絶縁ゲート型トランジスタのように、ドレイン領域
を導出しているドレイン電極が、単結晶半導体層の第２
の主面上に延長している、ということがない分、絶縁ゲ
ート型トランジスタが占める平面面積を、従来の絶縁ゲ
ート型トランジスタの場合に比し小さくすることがで
き、よって、絶縁ゲート型トランジスタを従来の絶縁ゲ
ート型トランジスタの場合に比し小型密実に構成するこ
とができる。

【図面の簡単な説明】

【図１】本願第１番目の発明による電界効果型の絶縁ゲ
ート型トランジスタの第１の実施の形態を示す略線的断
面図である。

【図２】図１に示す本願第１番目の発明による電界効果
型の絶縁ゲート型トランジスタの第１の実施の形態の製
法の説明に供する、順次の工程における略線的断面図で
ある。

【図３】図１に示す本願第１番目の発明による電界効果
型の絶縁ゲート型トランジスタの第１の実施の形態の製
法の説明に供する、図２に示す順次の工程に続く順次の
工程における略線的断面図である。

【図４】図１に示す本願第１番目の発明による電界効果
型の絶縁ゲート型トランジスタの第１の実施の形態の製
法の説明に供する、図３に示す順次の工程に続く順次の
工程における略線的断面図である。

【図５】図１に示す本願第１番目の発明による電界効果
型の絶縁ゲート型トランジスタの第１の実施の形態の製
法の説明に供する、図４に示す順次の工程に続く順次の
工程における略線的断面図である。

【図６】図１に示す本願第１番目の発明による電界効果
型の絶縁ゲート型トランジスタの第１の実施の形態の製
法の説明に供する、図５に示す順次の工程に続く順次の
工程における略線的断面図である。

【図７】本願第１番目の発明による電界効果型の絶縁ゲ
ート型トランジスタの第２の実施の形態を示す略線的断
面図である。

【図８】本願第２番目の発明によるバイポーラ型の絶縁
ゲート型トランジスタの第１の実施の形態を示す略線的
断面図である。

【図９】本願第２番目の発明によるバイポーラ型の絶縁
ゲート型トランジスタの第２の実施の形態を示す略線的
断面図である。

【図１０】本願第３番目の発明による電界効果型の絶縁
ゲート型トランジスタの第１の実施の形態を示す略線的
断面図である。

【図１１】本願第３番目の発明による電界効果型の絶縁
ゲート型トランジスタの第２の実施の形態を示す略線的
断面図である。

【図１２】従来の電界効果型の絶縁ゲート型トランジス
タの１つを示す略線的断面図である。

【図１３】図１２に示す従来の電界効果型の絶縁ゲート
型トランジスタの製法の説明に供する、順次の工程にお
ける略線的断面図である。

【図１４】図１２に示す従来の電界効果型の絶縁ゲート
型トランジスタの製法の説明に供する、図１３に示す順
次の工程に続く順次の工程における略線的断面図であ
る。

【図１５】図１２に示す従来の電界効果型の絶縁ゲート
型トランジスタの製法の説明に供する、図１４に示す順
次の工程に続く順次の工程における略線的断面図であ
る。

【図１６】図１２に示す従来の電界効果型の絶縁ゲート
型トランジスタの製法の説明に供する、図１５に示す順
次の工程に続く順次の工程における略線的断面図であ
る。

【図１７】従来の電界効果型の絶縁ゲート型トランジス
タの他の１つを示す略線的断面図である。

【図１８】従来のバイポーラ型の絶縁ゲート型トランジ
スタの１つを示す略線的断面図である。

【図１９】従来のバイポーラ型の絶縁ゲート型トランジ
スタの他の１つ示す略線的断面図である。

【図２０】従来の電界効果型の絶縁ゲート型トランジス
タのさらに他の１つを示す略線的断面図である。

【図２１】従来の電界効果型の絶縁ゲート型トランジス
タのなおさらに他の１つを示す略線的断面図である。

【符号の説明】

１ 単結晶半導体層 １′ 半導体領域（ウエル） １ａ、１ｂ 単結晶半導体層１の主面 ２ 素子分離用絶縁膜 ３ ソース領域 ４ ドレイン領域 ５ チャンネル領域 ６ オフセット領域 ７ ゲート電極 ８ ゲート絶縁膜 ９、１０ 絶縁膜 ９ａ 絶縁膜９の平らな面 １３、１４ 窓 ２３ ソース電極 ２３′ ソース用兼バックゲート電圧付
与用電極 ２４ ドレイン電極 ２９ 窓 ３０ 基板 ３０′ 単結晶半導体基板 ３１ 導電性層 ４１ 単結晶半導体基板 ４２ 単結晶半導体層 ４３ 単結晶半導体層４２の主面

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有本 由弘 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 伊藤 昭男 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (56)参考文献 特開 平５−267563（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１及び第２の主面を有し且つ第１の導電
   型を有する単結晶半導体層を有し、 上記単結晶半導体層内に、上記第１の主面側から、第
   １の導電型とは逆の第２の導電型を有するソース領域と
   第２の導電型を与える不純物を比較的低い濃度で導入し
   ている第２の導電型を有するオフセット領域とが、それ
   ら間にチャンネル領域を残すように、上記第２の主面に
   達する深さに形成されているとともに、上記第１の主
   面側から、第２の導電型を与える不純物を比較的高い濃
   度で導入している第２の導電型を有するドレイン領域
   が、上記オフセット領域に上記チャンネル領域側とは反
   対側において連接して、第２の主面に達する深さに形成
   され、 上記単結晶半導体層の第１の主面上に、ゲート電極がゲ
   ート絶縁膜を介して上記チャンネル領域と対向するよう
   に形成されているとともに、第１の絶縁膜が上記ゲート
   電極及びゲート絶縁膜を覆って形成され、 上記第１の絶縁膜の上記単結晶半導体層側とは反対側の
   面が、平らな面でなり、 上記第１の絶縁膜が、その上記平らな面側において、基
   板に接着され、 上記単結晶半導体層の第２の主面上に、第２の絶縁膜が
   形成され、 上記第２の絶縁膜上に、上記ソース領域に連結している
   ソース電極または上記ソース領域及び上記チャンネル領
   域に連結しているソース用兼バックゲート電圧付与用電
   極が形成されている電界効果型の絶縁ゲート型トランジ
   スタにおいて、 上記基板が、第２の導電型を与える不純物を比較的高い
   濃度で導入している第２の導電型を有する単結晶半導体
   基板でなり、 上記第１の絶縁膜に、上記ドレイン領域及び上記単結晶
   半導体基板間に延長している窓が形成され、 上記窓が、上記ドレイン領域及び上記単結晶半導体基板
   に連結している導電性層で埋められていることを特徴と
   する電界効果型の絶縁ゲート型トランジスタ。
2. 【請求項２】第１及び第２の主面を有し且つ第１の導電
   型を有する単結晶半導体層を有し、上記単結晶半導体層
   内に、上記第１の主面側から、第１の導電型とは逆の
   第２の導電型を有するソース領域と第２の導電型を与え
   る不純物を比較的低い濃度で導入している第２の導電型
   を有するオフセット領域とが、それら間にチャンネル領
   域を残すように、上記第２の主面に達する深さに形成さ
   れているとともに、上記第１の主面側から、第１の導
   電型を与える不純物を比較的高い濃度で導入している第
   １の導電型を有するドレイン領域が、上記オフセット領
   域に上記チャンネル領域側とは反対側において連接し
   て、第２の主面に達する深さに形成され、上記単結晶半
   導体層の第１の主面上に、ゲート電極がゲート絶縁膜を
   介して上記チャンネル領域と対向するように形成されて
   いるとともに、第１の絶縁膜が上記ゲート電極及びゲー
   ト絶縁膜を覆って形成され、 上記第１の絶縁膜の上記単結晶半導体層側とは反対側の
   面が、平らな面でなり、 上記第１の絶縁膜が、その上記平らな面側において、基
   板に接着され、 上記単結晶半導体層の第２の主面上に、第２の絶縁膜が
   形成され、 上記第２の絶縁膜上に、上記ソース領域に連結している
   ソース電極または上記ソース領域及び上記チャンネル領
   域に連結しているソース用兼バックゲート電圧付与用電
   極が形成されているバイポーラ型の絶縁ゲート型トラン
   ジスタにおいて、 上記基板が、第１の導電型を与える不純物を比較的高い
   濃度で導入している第１の導電型を有する単結晶半導体
   基板でなり、 上記第１の絶縁膜に、上記ドレイン領域及び上記単結晶
   半導体基板間に延長している窓が形成され、 上記窓が、上記ドレイン領域及び上記単結晶半導体基板
   に連結している導電性層で埋められていることを特徴と
   するバイポーラ型の絶縁ゲート型トランジスタ。
3. 【請求項３】第１及び第２の主面を有し且つ第１の導電
   型を有する単結晶半導体層を有し、 上記単結晶半導体層内に、上記第１の主面側から、第１
   の導電型とは逆の第２の導電型を有するソース領域及び
   レイン領域が、それら間にチャンネル領域を残すよう
   に、上記第２の主面に達する深さに形成され、 上記単結晶半導体層の第１の主面上に、ゲート電極がゲ
   ート絶縁膜を介して上記チャンネル領域と対向するよう
   に形成されているとともに、第１の絶縁膜が上記ゲート
   電極及びゲート絶縁膜を覆って形成され、 上記第１の絶縁膜の上記単結晶半導体層側とは反対側の
   面が、平らな面でなり、 上記第１の絶縁膜が、その上記平らな面側において、基
   板に接着され、 上記単結晶半導体層の第２の主面上に、第２の絶縁膜が
   形成され、 上記第２の絶縁膜上に、上記ソース領域に連結している
   ソース電極または上記ソース領域及び上記チャンネル領
   域に連結しているソース用兼バックゲート電圧付与用電
   極が形成されている電界効果型の絶縁ゲート型トランジ
   スタにおいて、上記基板が、第２の導電型を与える不純
   物を比較的高い濃度で導入している第２の導電型を有す
   る単結晶半導体基板でなり、 上記第１の絶縁膜に、上記ドレイン領域及び上記単結晶
   半導体基板間に延長している窓が形成され、 上記窓が、上記ドレイン領域及び上記単結晶半導体基板
   に連結している導電性層で埋められていることを特徴と
   する電界効果型の絶縁ゲート型トランジスタ。