JP3375457B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3375457B2 JP3375457B2 JP12485795A JP12485795A JP3375457B2 JP 3375457 B2 JP3375457 B2 JP 3375457B2 JP 12485795 A JP12485795 A JP 12485795A JP 12485795 A JP12485795 A JP 12485795A JP 3375457 B2 JP3375457 B2 JP 3375457B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- power supply
- control voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は直流電圧をスイッチング
して電圧を変換して負荷に供給するスイッチング電源装
置に関する。
して電圧を変換して負荷に供給するスイッチング電源装
置に関する。
【０００２】
【従来の技術】従来のスイッチング電源装置を図３を参
照して説明する。図３において、１は直流電源、２は直
流電圧をスイッチングするＦＥＴ、３はＦＥＴ２をオン
オフさせる制御回路、４および５はスイッチングされた
電圧を平滑するコイルおよびコンデンサ、６はリターン
回路を形成するためのダイオード、７および８は負荷電
圧を分圧する抵抗、９，１１は抵抗、１０は負荷であ
る。
照して説明する。図３において、１は直流電源、２は直
流電圧をスイッチングするＦＥＴ、３はＦＥＴ２をオン
オフさせる制御回路、４および５はスイッチングされた
電圧を平滑するコイルおよびコンデンサ、６はリターン
回路を形成するためのダイオード、７および８は負荷電
圧を分圧する抵抗、９，１１は抵抗、１０は負荷であ
る。
【０００３】制御回路３は一定の繰返し周期パルスを出
力し、抵抗７および８で分圧された負荷電圧が設定値よ
り低くなると出力パルス巾を大にし、高くなると狭くし
たパルスを出力する。図４は制御回路３より出力される
パルス電圧を示しており、パルス電圧が０ＶになるとＦ
ＥＴのゲート電圧が低下してＦＥＴ２はオン状態とな
り、パルス電圧が＋Ｖになるとオフ状態となる。
力し、抵抗７および８で分圧された負荷電圧が設定値よ
り低くなると出力パルス巾を大にし、高くなると狭くし
たパルスを出力する。図４は制御回路３より出力される
パルス電圧を示しており、パルス電圧が０ＶになるとＦ
ＥＴのゲート電圧が低下してＦＥＴ２はオン状態とな
り、パルス電圧が＋Ｖになるとオフ状態となる。
【０００４】ＦＥＴ２がオンオフされると、オン時にコ
イル４に蓄えられたエネルギはオフ時にダイオード６を
介し、コンデンサ５で平滑されて負荷１０に供給され
る。
イル４に蓄えられたエネルギはオフ時にダイオード６を
介し、コンデンサ５で平滑されて負荷１０に供給され
る。
【０００５】
【発明が解決しようとする課題】前述したように、従来
のスイッチング電源装置においては、制御回路より出力
されるパルス電圧でＦＥＴをオンオフさせていた。ＦＥ
Ｔのゲートソース間には容量が存在し、この容量が存在
するために、図４の実線で示す制御信号を印加したとし
ても点線で示すように制御が行なわれ、この間に損失が
発生して効率が悪くなる。
のスイッチング電源装置においては、制御回路より出力
されるパルス電圧でＦＥＴをオンオフさせていた。ＦＥ
Ｔのゲートソース間には容量が存在し、この容量が存在
するために、図４の実線で示す制御信号を印加したとし
ても点線で示すように制御が行なわれ、この間に損失が
発生して効率が悪くなる。
【０００６】本発明は効率が良くなるよう改良したスイ
ッチング電源装置を提供することを目的とする。
ッチング電源装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を説明する。直流電圧をスイ
ッチングするスイッチング素子と、出力電圧に応じて前
記スイッチング素子をオンオフさせる制御電圧を発生さ
せる制御電圧発生手段と、前記制御電圧発生手段よりの
制御電圧に基づいて直流電圧をオンオフさせて前記制御
電圧に重畳する電圧加算手段とを備え、前記電圧加算手
段の直流電圧をオンオフさせるための駆動手段を、直流
電圧を抵抗で分圧し、分圧された電圧をダイオードを介
して前記制御電圧発生手段の出力に接続すると共に分圧
された電圧をバッファ手段を介して駆動信号を得るよう
にする。
めに本発明が採用した手段を説明する。直流電圧をスイ
ッチングするスイッチング素子と、出力電圧に応じて前
記スイッチング素子をオンオフさせる制御電圧を発生さ
せる制御電圧発生手段と、前記制御電圧発生手段よりの
制御電圧に基づいて直流電圧をオンオフさせて前記制御
電圧に重畳する電圧加算手段とを備え、前記電圧加算手
段の直流電圧をオンオフさせるための駆動手段を、直流
電圧を抵抗で分圧し、分圧された電圧をダイオードを介
して前記制御電圧発生手段の出力に接続すると共に分圧
された電圧をバッファ手段を介して駆動信号を得るよう
にする。
【０００８】また第２の発明においては、前記駆動信号
を出力するバッファ手段に入力する電圧を、分圧された
電圧を定電圧素子を介して入力する。
を出力するバッファ手段に入力する電圧を、分圧された
電圧を定電圧素子を介して入力する。
【０００９】また第３の発明においては、前記スイッチ
ング素子をＦＥＴ、前記電圧加算手段の直流電圧のオン
オフをトランジスタ、また前記駆動手段のバッファをト
ランジスタで構成する。
ング素子をＦＥＴ、前記電圧加算手段の直流電圧のオン
オフをトランジスタ、また前記駆動手段のバッファをト
ランジスタで構成する。
【００１０】また第４の発明においては、前記スイッチ
ング素子のＦＥＴのゲートに抵抗を介して直流電圧を供
給し、またゲートに抵抗を接続して前記制御電圧発生手
段よりの制御電圧を供給する。
ング素子のＦＥＴのゲートに抵抗を介して直流電圧を供
給し、またゲートに抵抗を接続して前記制御電圧発生手
段よりの制御電圧を供給する。
【００１１】
【作用】制御電圧発生手段より発生する制御電圧によっ
てスイッチング素子は直流電圧をオンオフさせる。電圧
加算手段は制御電圧発生手段よりの制御電圧に基づいて
直流電圧をオンオフさせて制御電圧に重畳する。
てスイッチング素子は直流電圧をオンオフさせる。電圧
加算手段は制御電圧発生手段よりの制御電圧に基づいて
直流電圧をオンオフさせて制御電圧に重畳する。
【００１２】また電圧加算手段を駆動する駆動手段は、
直流電圧を分圧し、分圧された電圧をダイオードを介し
て制御電圧発生手段の出力に接続し、分圧された電圧を
バッファ手段を介して電圧加算手段を駆動する。またバ
ッファ手段に入力する電圧を、分圧された電圧を定電圧
素子を介して入力する。
直流電圧を分圧し、分圧された電圧をダイオードを介し
て制御電圧発生手段の出力に接続し、分圧された電圧を
バッファ手段を介して電圧加算手段を駆動する。またバ
ッファ手段に入力する電圧を、分圧された電圧を定電圧
素子を介して入力する。
【００１３】またスイッチング素子をＦＥＴ、電圧加算
手段の直流電圧のオンオフをトランジスタ、またバッフ
ァ手段をトランジスタで構成する。またスイッチング素
子のＦＥＴのゲートに抵抗を介して直流電圧を供給し、
またゲートに抵抗を介して制御電圧発生手段よりの制御
電圧を供給する。
手段の直流電圧のオンオフをトランジスタ、またバッフ
ァ手段をトランジスタで構成する。またスイッチング素
子のＦＥＴのゲートに抵抗を介して直流電圧を供給し、
またゲートに抵抗を介して制御電圧発生手段よりの制御
電圧を供給する。
【００１４】以上のように、スイッチング素子による直
流電圧のオンオフの制御を制御電圧発生手段よりの制御
電圧に加えて、制御電圧に基づいて直流電圧をオンオフ
させた電圧を重畳するようにしたので、スイッチング素
子のオンオフ特性が改善されて損失が少なくなり効率を
向上させることができる。
流電圧のオンオフの制御を制御電圧発生手段よりの制御
電圧に加えて、制御電圧に基づいて直流電圧をオンオフ
させた電圧を重畳するようにしたので、スイッチング素
子のオンオフ特性が改善されて損失が少なくなり効率を
向上させることができる。
【００１５】また、制御電圧に重畳する電圧加算手段の
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
【００１６】またバッファに入力する電圧を、分圧され
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をＦＥＴ、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をＦＥＴ、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
【００１７】またＦＥＴのゲートに直流電圧を抵抗を介
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、ＦＥＴのオンオフ動作を効率よく
行なわすことができる。
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、ＦＥＴのオンオフ動作を効率よく
行なわすことができる。
【００１８】
【実施例】本発明の一実施例を図１を参照して説明す
る。図１は本発明の実施例の構成図である。図１におい
て、電源装置１、ＦＥＴ２、制御回路３、コイル４、コ
ンデンサ５、ダイオード６、抵抗７〜９、および負荷１
０については図３で説明した通りである。
る。図１は本発明の実施例の構成図である。図１におい
て、電源装置１、ＦＥＴ２、制御回路３、コイル４、コ
ンデンサ５、ダイオード６、抵抗７〜９、および負荷１
０については図３で説明した通りである。
【００１９】また、１２および１３はトランジスタ、１
１および１４〜１７は抵抗、１８はツェナダイオード、
１９はダイオードである。制御回路３より出力される制
御パルスによってＦＥＴ２がオンオフされ負荷１０に変
換された電圧が供給される動作は従来例の図３で説明し
た通りである。
１および１４〜１７は抵抗、１８はツェナダイオード、
１９はダイオードである。制御回路３より出力される制
御パルスによってＦＥＴ２がオンオフされ負荷１０に変
換された電圧が供給される動作は従来例の図３で説明し
た通りである。
【００２０】図２（Ａ）に示すように、制御回路３より
パルスが送出されると、電圧が０Ｖのときはダイオード
１９を介して電流が流れて抵抗１６と１７で分圧された
電圧が低下し、トランジスタ１３は図２（Ｂ）で示すよ
うにオンオフ動作する。トランジスタ１３が図２（Ｂ）
で示すようにオンオフされるとトランジスタ１２は図２
（Ｃ）で示すようにオンオフ動作が行なわれ、ＦＥＴの
ゲートに直流電圧を重畳する。
パルスが送出されると、電圧が０Ｖのときはダイオード
１９を介して電流が流れて抵抗１６と１７で分圧された
電圧が低下し、トランジスタ１３は図２（Ｂ）で示すよ
うにオンオフ動作する。トランジスタ１３が図２（Ｂ）
で示すようにオンオフされるとトランジスタ１２は図２
（Ｃ）で示すようにオンオフ動作が行なわれ、ＦＥＴの
ゲートに直流電圧を重畳する。
【００２１】したがって、図４で説明したように、制御
回路３よりの出力が０Ｖより＋Ｖに変化したときにはト
ランジスタ１２もオンとなって直流電圧をＦＥＴのゲー
トに重畳され、ゲートの入力容量の放電がトランジスタ
１２を介して行なわれるため立上りの早い電圧が供給さ
れることになり損失を少なくすることができる。
回路３よりの出力が０Ｖより＋Ｖに変化したときにはト
ランジスタ１２もオンとなって直流電圧をＦＥＴのゲー
トに重畳され、ゲートの入力容量の放電がトランジスタ
１２を介して行なわれるため立上りの早い電圧が供給さ
れることになり損失を少なくすることができる。
【００２２】なお実施例ではスイッチング素子としてＦ
ＥＴを使用するようにしていたが、トランジスタで行な
うようにしても良い。またトランジスタ１３のベースに
ツェナダイオードを介して分圧された電圧を供給するよ
うにしていたが、ツェナダイオードの代りに抵抗を用い
ても良いが、ツェナダイオードを用いることにより直流
電圧が変化しても動作を確実に行なわせることができ
る。
ＥＴを使用するようにしていたが、トランジスタで行な
うようにしても良い。またトランジスタ１３のベースに
ツェナダイオードを介して分圧された電圧を供給するよ
うにしていたが、ツェナダイオードの代りに抵抗を用い
ても良いが、ツェナダイオードを用いることにより直流
電圧が変化しても動作を確実に行なわせることができ
る。
【００２３】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。スイッチング素子による直流電圧の
オンオフの制御を制御電圧発生手段よりの制御電圧に加
えて、制御電圧に基づいて直流電圧をオンオフさせた電
圧を重畳するようにしたので、スイッチング素子のオン
オフ特性が改善されて損失が少なくなり効率を向上させ
ることができる。
の効果が得られる。スイッチング素子による直流電圧の
オンオフの制御を制御電圧発生手段よりの制御電圧に加
えて、制御電圧に基づいて直流電圧をオンオフさせた電
圧を重畳するようにしたので、スイッチング素子のオン
オフ特性が改善されて損失が少なくなり効率を向上させ
ることができる。
【００２４】また、制御電圧に重畳する電圧加算手段の
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
【００２５】またバッファに入力する電圧を、分圧され
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をＦＥＴ、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をＦＥＴ、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
【００２６】またＦＥＴのゲートに直流電圧を抵抗を介
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、ＦＥＴのオンオフ動作を効率よく
行なわすことができる。
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、ＦＥＴのオンオフ動作を効率よく
行なわすことができる。
【図１】本発明の実施例の構成図である。
【図２】同実施例の動作説明図である。
【図３】従来例の構成図である。
【図４】従来例の動作説明図である。
１ 電源装置
２ ＦＥＴ
３ 制御回路
４ コイル
５ コンデンサ
６，１９ ダイオード
７〜９，１１，１４〜１７ 抵抗
１０ 負荷
１２，１３ トランジスタ
１８ ツェナダイオード
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−153773（ＪＰ，Ａ)
特開 平４−150765（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/155
Claims (4)
- 【請求項１】 直流電圧をスイッチングするスイッチン
グ素子と、 出力電圧に応じて前記スイッチング素子をオンオフさせ
る制御電圧を発生させる制御電圧発生手段と、 前記制御電圧発生手段よりの制御電圧に基づいて直流電
圧をオンオフさせて前記制御電圧に重畳する電圧加算手
段とを備え、前記電圧加算手段の直流電圧をオンオフさせるための駆
動手段を、直流電圧を抵抗で分圧し、分圧された電圧を
ダイオードを介して前記制御電圧発生手段の出力に接続
すると共に分圧された電圧をバッファ手段を介して駆動
信号を得るようにした ことを特徴とするスイッチング電
源装置。 - 【請求項２】 前記駆動信号を出力するバッファ手段に
入力する電圧を、分圧された電圧を定電圧素子を介して
入力するようにしたことを特徴とする請求項１記載のス
イッチング電源装置。 - 【請求項３】 前記スイッチング素子をＦＥＴ、前記電
圧加算手段の直流電圧のオンオフをトランジスタ、また
前記駆動手段のバッファをトランジスタで構成したこと
を特徴とする請求項１または２記載のスイッチング電源
装置。 - 【請求項４】 前記スイッチング素子のＦＥＴのゲート
に抵抗を介して直流電圧を供給し、またゲートに抵抗を
接続して前記制御電圧発生手段よりの制御電圧を供給す
るようにしたことを特徴とする請求項３記載のスイッチ
ング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485795A JP3375457B2 (ja) | 1995-05-24 | 1995-05-24 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12485795A JP3375457B2 (ja) | 1995-05-24 | 1995-05-24 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08322243A JPH08322243A (ja) | 1996-12-03 |
| JP3375457B2 true JP3375457B2 (ja) | 2003-02-10 |
Family
ID=14895822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12485795A Expired - Fee Related JP3375457B2 (ja) | 1995-05-24 | 1995-05-24 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3375457B2 (ja) |
-
1995
- 1995-05-24 JP JP12485795A patent/JP3375457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08322243A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007306710A (ja) | 電動パワーステアリング装置 | |
| US5455758A (en) | Self-generating resonant power supply and method of producing power for transistor switching circuit | |
| JPH10184973A (ja) | 電磁弁駆動装置 | |
| JP2001308688A (ja) | 出力回路 | |
| JPH061974B2 (ja) | Ｄｃ−ｄｃ昇圧電源 | |
| JPH08331839A (ja) | 電源回路 | |
| JP4161901B2 (ja) | 昇圧回路および負荷駆動回路 | |
| JPH08322243A (ja) | スイッチング電源装置 | |
| JP3254639B2 (ja) | 誘導負荷駆動装置 | |
| WO2004054076A1 (ja) | 同期整流方式ｄｃ−ｄｃコンバータ電源装置 | |
| JP6965817B2 (ja) | 車載ｄｃ−ａｃインバータ | |
| JP3559051B2 (ja) | リレーの駆動回路 | |
| US6483280B2 (en) | Electronic circuit for optimizing switching losses in current-driven power devices | |
| JPH1055729A (ja) | 電源回路 | |
| JP3906329B2 (ja) | 電磁アクチュエータの駆動方法 | |
| JP2681324B2 (ja) | 放電加工装置 | |
| JPS61196725A (ja) | 昇圧駆動装置 | |
| JP3210894B2 (ja) | 矩形波を出力する電源装置 | |
| JP2685873B2 (ja) | 電磁石のコイル駆動装置 | |
| JPH10225104A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2993249B2 (ja) | 容量性素子の駆動電源 | |
| JPH1189290A (ja) | ステッピングモータ駆動装置 | |
| JP2810939B2 (ja) | トランジスタ出力回路 | |
| JP3281834B2 (ja) | ゲート駆動回路 | |
| JPH0623189Y2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071129 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081129 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091129 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101129 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111129 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |