JP3398573B2 - 差動増幅装置 - Google Patents

差動増幅装置

Info

Publication number
JP3398573B2
JP3398573B2 JP18882797A JP18882797A JP3398573B2 JP 3398573 B2 JP3398573 B2 JP 3398573B2 JP 18882797 A JP18882797 A JP 18882797A JP 18882797 A JP18882797 A JP 18882797A JP 3398573 B2 JP3398573 B2 JP 3398573B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
output
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18882797A
Other languages
English (en)
Other versions
JPH1141039A (ja
Inventor
義人 伊達
哲郎 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP18882797A priority Critical patent/JP3398573B2/ja
Priority to US09/102,581 priority patent/US5973558A/en
Priority to TW087111434A priority patent/TW439355B/zh
Priority to KR1019980028640A priority patent/KR100523649B1/ko
Priority to CN98116108A priority patent/CN1122358C/zh
Publication of JPH1141039A publication Critical patent/JPH1141039A/ja
Application granted granted Critical
Publication of JP3398573B2 publication Critical patent/JP3398573B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えばＴＦＴマト
リクスカラー液晶パネルを駆動する液晶ドライバに内蔵
され、デジタルのカラー画像信号をアナログ電圧に変換
する容量型デジタル・アナログ変換器などに用いられる
差動増幅装置に関するものである。なお、この差動増幅
装置は、集積回路化される場合、一つの半導体基板にＴ
ＦＴマトリクスカラー液晶パネルの列に対応して多数個
が並設される。
【０００２】
【従来の技術】従来の差動増幅装置は図９または図１１
に示すように構成されている。なお、以下の説明では
“ ＰチャネルＭＯＳトランジスタ ”を“ Ｐ-chト
ランジスタ ”と表示する。“ ＮチャネルＭＯＳトラ
ンジスタ ”を“ Ｎ-chトランジスタ ”と表示す
る。
【０００３】先ず、図９に示す差動増幅装置を説明す
る。この差動増幅装置は、差動回路１と、出力回路２
と、Ｐ-chトランジスタ及び抵抗Ｒから構成されるバイ
アス電圧発生回路と、バイアス電圧ＶＢＩＡＳを電源電
圧に接続して差動回路１および出力回路２の電流を停止
させるために制御用Ｐ-chトランジスタから構成されて
いる。
【０００４】差動回路１は、Ｐ-chトランジスタ６０
１，６０２，６０３とＮ-chトランジスタ６０４，６０
５で構成されている。Ｐ-chトランジスタ６０１は、ソ
ースを電源ＶＤＤに接続してゲートには一定のバイアス
ＶＢＩＡＳを与えて、定電流源として機能している。
【０００５】Ｐ-chトランジスタ６０１のドレインに
は、２個のＰ-chトランジスタ６０２，６０３のソース
を共通接続している。Ｐ-chトランジスタ６０２のドレ
インには、Ｎ-chトランジスタ６０４のドレインを接続
し、Ｐ-chトランジスタ６０３のドレインには、Ｎ-chト
ランジスタ６０５のドレインを接続している。
【０００６】Ｎ-chトランジスタ６０４，６０５のソー
スは共通接続して接地し、Ｎ-chトランジスタ６０４，
６０５のゲートは、共通接続してＰ-chトランジスタ６
０３のドレイン、つまりＮ-chトランジスタ６０５のド
レインに接続している。
【０００７】出力回路２は、Ｐ-chトランジスタからな
る定電流源トランジスタ６０６のソースを電源ＶＤＤに
接続し、定電流源トランジスタ６０６のゲートに一定の
バイアスＶＢＩＡＳを与えている。定電流源トランジス
タ６０６のドレインには、Ｎ-chトランジスタからなる
制御用トランジスタ６０７のドレインを接続し、制御用
トランジスタ６０７のソースを接地し、制御用トランジ
スタ６０７のゲートを差動回路１の出力端子であるＰ-c
hトランジスタ６０２のドレインに接続している。
【０００８】バイアス電圧発生回路を構成するＰ-chト
ランジスタ６０８は、ソースを電源ＶＤＤに接続してゲ
ートはドレインに接続している。ドレイン端子は抵抗６
１０を介して接地されている。
【０００９】このＰ-chトランジスタ６０８と抵抗６１
０の接続部では、Ｐ-chトランジスタ６０８のゲートの
幅と長さおよび抵抗６１０の抵抗値などの設計パラメー
タにより一定電圧が決まる。この時の電圧をＶＢＩＡＳ
とし、差動回路１と出力回路２のバイアス用トランジス
タのゲート電圧として供給している。
【００１０】この図９の差動増幅装置をＴＦＴ液晶駆動
装置に応用する場合、使用する回路数が画素数の相当分
だけ必要となる。そのため、数１００個の差動回路を同
一半導体装置に配置しなければならない。
【００１１】増大する消費電流を低減するため、必要最
小限度の電流設計となるようにＰ-chトランジスタ６０
８と抵抗６１０を設計しなければならない。したがっ
て、液晶駆動装置に利用される差動回路ではバイアス電
圧ＶＢＩＡＳを比較的電源電圧に近い値（≒ＶＤＤ−１
ボルト）とし、抵抗値Ｒの大きさも低電流となる様に数
１０ＫΩの値が選択される。
【００１２】Ｐ-chトランジスタ６０９は、ソースを電
源ＶＤＤに接続してゲートをスタンバイ制御信号ＳＴＢ
Ｙに接続し、ドレインをバイアス電圧ＶＢＩＡＳに接続
している。６１１はバイアス電圧信号ＶＢＩＡＳの配線
に発生する寄生容量で、容量値Ｃ１で表示されている。
【００１３】次に、図９に示した差動増幅装置の動作を
図１０で説明する。スタンバイ制御信号ＳＴＢＹは通常
はＨレベルとなっており、Ｐ-chトランジスタ６０９は
ＯＦＦ状態である。したがって、バイアス電圧ＶＢＩＡ
ＳはＰ-chトランジスタ６０８と抵抗６１０で決まる電
圧ＶＢＩＡＳを発生している。
【００１４】差動回路１には反転入力端子Ｖ−と非反転
入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに
接続されており、差動回路１と出力回路２はヌルアンプ
を構成している。したがって、非反転入力端子Ｖ＋にＶ
ｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉ
ｎとほぼ同一の電圧が発生している。
【００１５】次にＳＴＢＹ信号をＬにする。すると、Ｐ
-chトランジスタ６０９がＯＮし、バイアス電圧ＶＢＩ
ＡＳは電源電圧ＶＤＤまで上昇する。ＶＢＩＡＳの電圧
は低消費電流設計のために（ＶＤＤ−１ボルト）の近傍
に設定されている。したがって、電源電圧への上昇に要
する時間はＰ-chトランジスタ６０９の設計サイズによ
って高速に遷移させることが可能である。
【００１６】この時、差動回路１のＰ-chトランジスタ
６０１と出力回路２のＰ-chトランジスタ６０６のゲー
ト電圧が電源ＶＤＤまで上昇するため、トランジスタ６
０１，６０６には電流が流れなくなる。この状態の時、
差動回路１と出力回路２は電流を消費しないため、スタ
ンバイ状態になる。また、出力端子Ｖｏは出力端子電圧
が不確定の状態となる。
【００１７】次にＳＴＢＹ信号をＨにしてスタンバイ状
態から通常動作状態に切り替える。これによってＰ-ch
トランジスタ６０９はオフとなる。電源電圧まで上昇し
ているＶＢＩＡＳには寄生容量６１１の容量値Ｃ１が存
在し、電源電位となる電荷が蓄積されている。抵抗６１
０の抵抗値Ｒは、寄生容量に蓄積された電荷を放電さ
せ、ＶＢＩＡＳを通常動作電位（≒ＶＤＤ−１ボルト）
まで下降させる。
【００１８】図１１は別の従来の差動増幅装置を示す。
この図１１の差動増幅装置は、先に示した図９の差動回
路１および出力回路２のＰ-chトランジスタとＮ-chトラ
ンジスタを入れ替えたものである。
【００１９】差動回路３は、Ｎ-chトランジスタ７０
１，７０２，７０３とＰ-chトランジスタ７０４，７０
５で構成されている。Ｎ-chトランジスタ７０１は、ソ
ースをＶＳＳに接続してゲートに一定のバイアスＶＢＩ
ＡＮを与えて、定電流源として機能している。
【００２０】Ｎ-chトランジスタ７０１のドレインに
は、２個のＮ-chトランジスタ７０２，７０３のソース
を共通接続している。Ｎ-chトランジスタ７０２のドレ
インには、Ｐ-chトランジスタ７０４のドレインを接続
し、Ｎ-chトランジスタ７０３のドレインには、Ｐ-chト
ランジスタ７０５のドレインを接続している。
【００２１】Ｐ-chトランジスタ７０４，７０５のソー
スは共通接続して電源ＶＤＤに接続し、Ｐ-chトランジ
スタ７０４，７０５のゲートは共通接続してＮ-chトラ
ンジスタ７０３のドレイン、つまりＰ-chトランジスタ
７０５のドレインに接続している。
【００２２】出力回路４は、Ｎ-chトランジスタ７０６
とＰ-chトランジスタ７０７で構成されている。Ｎ-chト
ランジスタ７０６は、ソースを接地してゲートに一定の
バイアスＶＢＩＡＳＮを与えて定電流源として機能して
いる。
【００２３】Ｎ-chトランジスタ７０６のドレインに
は、Ｐ-chトランジスタ７０７のドレインを接続し、Ｐ-
chトランジスタ７０７は、ソースを電源ＶＤＤに接続し
てゲートを差動回路３の出力端子であるＮ-chトランジ
スタ７０２のドレインに接続している。
【００２４】バイアス電圧発生回路を構成するＰ-chト
ランジスタ６０８は、ソースを電源ＶＤＤに接続してゲ
ートをドレインに接続している。ドレイン端子は抵抗６
１０を介して接地されている。このＰ-chトランジスタ
６０８と抵抗６１０の接続部では、Ｐ-chトランジスタ
６０８のゲートの幅と長さおよび抵抗６１０の抵抗値Ｒ
などの設計パラメータにより一定電圧が決まる。
【００２５】この時の電圧をＶＢＩＡＳとし、差動回路
３、出力回路４のバイアス用トランジスタのゲート電圧
として供給している。バイアス電圧ＶＢＩＡＳはＰ-ch
トランジスタ７０８のゲートに接続され、このＰ-chト
ランジスタ７０８は、ソースが電源ＶＤＤに接続されて
ドレインはＮ-chトランジスタ７０９のドレインに接続
されている。Ｎ-chトランジスタ７０９は、ゲートがド
レインに接続されてソースは接地されている。
【００２６】Ｎ-chトランジスタ７０９のドレインはバ
イアス電圧ＶＢＩＡＳＮとして、差動回路３のＮ-chト
ランジスタ７０１および出力回路４のＮ-chトランジス
タ７０６の各ゲートに供給されている。
【００２７】図９の場合と同様、バイアス回路は低消費
電流となるＶＢＩＡＳＮに設計される。Ｐ-chトランジ
スタ６０９は、ソースを電源ＶＤＤに接続してゲートを
スタンバイ制御信号ＳＴＢＹに接続し、ドレインをバイ
アス電圧ＶＢＩＡＳに接続している。７１０はバイアス
電圧信号ＶＢＩＡＳＮの配線に発生する寄生容量で、容
量値Ｃ３と表示されている。
【００２８】図１２は図１１のタイミングチャートを示
す。スタンバイ制御信号ＳＴＢＹは通常はＨレベルとな
っており、Ｐ-chトランジスタ６０９はＯＦＦ状態であ
る。したがって、バイアス電圧ＶＢＩＡＳはＰ-chトラ
ンジスタ６０８と抵抗Ｒ６１０で決まる電圧ＶＢＩＡＳ
を発生している。また、Ｐ-chトランジスタ７０８とＮ-
chトランジスタ７０９はバイアス電圧ＶＢＩＡＳＮを発
生している。差動回路３と出力回路４は図９の場合と同
様にヌルアンプを構成している。したがって、非反転入
力端子Ｖ＋にＶｉｎ信号が入力されている場合、出力端
子ＶｏにもＶｉｎとほぼ同一の電圧が発生している。
【００２９】次にＳＴＢＹ信号をＬレベルにする。する
と、Ｐ-chトランジスタ６０９がＯＮし、バイアス電圧
ＶＢＩＡＳは電源電圧ＶＤＤまで上昇する。また、Ｐ-c
hトランジスタ７０８のゲート電圧が電源電圧ＶＤＤま
で上昇し、電流が流れなくなり、Ｎ-chトランジスタ７
０９の動作ドレイン電圧がＶＳＳまで下降するため、Ｖ
ＢＩＡＳＮはＶＳＳまで下降する。
【００３０】ＶＢＩＡＳＮの電圧は低消費電流設計のた
めに（ＶＳＳ＋１ボルト）の近傍に設定されている。し
たがって、ＶＳＳへの下降に要する時間はＮ-chトラン
ジスタ７０９の設計サイズによって高速に遷移させるこ
とが可能である。
【００３１】この時、差動回路３のＮ-chトランジスタ
７０１と出力回路４のＮ-chトランジスタ７０６のゲー
ト電圧がＶＳＳまで下降するため、Ｎ-chトランジスタ
７０１，７０６には電流が流れなくなる。この状態の
時、差動回路３、出力回路４は電流を消費しないため、
スタンバイ状態になる。また、出力端子Ｖｏは出力端子
電圧が不確定の状態となる。
【００３２】次にＳＴＢＹ信号をＨにしてスタンバイ状
態から通常動作状態に切り替える。Ｐ-chトランジスタ
６０９はオフとなる。ＶＳＳまで下降しているＶＢＩＡ
ＳＮには寄生容量７１０が存在し、ＶＳＳ電位となる電
荷が蓄積されている。Ｐ-chトランジスタ７０８は低消
費電流設計のために、抵抗値は大きく設定されているた
め、寄生容量に所望の電荷を充電させ、ＶＢＩＡＳＮを
通常動作電位（≒ＶＳＳ＋１ボルト）まで上昇させる。
【００３３】
【発明が解決しようとする課題】しかしながら、図９に
示した従来の差動増幅装置では、ＶＢＩＡＳの寄生容量
６１１は液晶駆動装置のように多数の差動増幅装置を配
置している場合、容量は数ｐＦの大きさになることがあ
る。その寄生容量に蓄積された電荷を放電するのは、前
記の抵抗Ｒ６１０である。
【００３４】ところが、低消費電流設計のため抵抗値Ｒ
は比較的大きな抵抗値となっており、放電には数μｓ程
度の時間が必要となる。スタンバイ状態から通常動作状
態に遷移させる時、通常のバイアス電圧ＶＢＩＡＳに変
化する時間は数μｓかかると出力電圧Ｖｏが安定する時
間が数μｓ必要となる。
【００３５】また、図１１に示した従来の差動増幅装置
でも、ＶＢＩＡＳＮの寄生容量７１０は数ｐＦの大きさ
になる。その寄生容量に電荷を充電するのは、Ｐ-chト
ランジスタ７０８である。ところが、低消費電流設計の
ため抵抗６１０は比較的大きな抵抗値となっており、放
電には数μｓ程度の時間が必要となり、図９の場合と同
様スタンバイ状態から通常動作状態に遷移させる時、出
力電圧Ｖｏが安定する時間が数μｓ必要となる。
【００３６】したがって、このような従来の差動増幅装
置を高画素表示の液晶駆動装置に応用した場合、動作周
波数が１０μｓ程度では前記の安定時間は画質へ影響を
及ぼすという問題がある。
【００３７】本発明は、スタンバイ状態から通常動作状
態への変化の動作速度を早め、また差動回路が安定する
まで、出力過渡応答の歪み波形発生を低減することので
きる差動増幅装置を提供することを目的とする。
【００３８】
【課題を解決するための手段】本発明の差動増幅装置
は、スタンバイ状態から通常動作状態に変化した時にバ
イアス電圧が安定するまでの間は出力過渡応答の歪みが
外部に出力されることを防ぐ遮断回路、またはバイアス
電圧ラインの寄生容量を迅速に放電する回路、またはバ
イアス電圧ラインの寄生容量を迅速に充電する回路を設
けたことを特徴とする。
【００３９】この本発明によると、スタンバイ状態から
通常動作状態への変化の動作速度を早め、また差動回路
が安定するまで、出力過渡応答の歪み波形発生を低減す
ることができる。
【００４０】
【００４１】
【発明の実施の形態】本発明の請求項１記載の差動増幅
装置は、非反転入力端子に加えられる電圧と反転入力端
子に加えられる電圧との差に応じた電圧を出力する差動
回路と、一定の電流を流す定電流源トランジスタと前記
差動回路の出力電圧に応じて電流が制御される制御用ト
ランジスタとの直列回路からなり前記定電流源トランジ
スタと前記制御用トランジスタの接続点に出力端子を設
けた出力回路と、前記差動回路と前記出力回路の動作電
流を決めるための一定のバイアス電圧を発生させるバイ
アス電圧発生回路と、前記バイアス発生回路のバイアス
電圧を変化させて動作電流を制御する制御用スイッチ
と、前記バイアス電圧信号と接地との間に直列に接続さ
れる第１のＮ-chトランジスタと容量と、前記容量と接
地の間に並列接続される第２のＮ-chトランジスタとを
備え、第１のＮ-chトランジスタのゲートには前記制御
用スイッチを制御する制御信号と同一の極性の制御信号
を供給し、第２のＮ-chトランジスタのゲートには前記
制御用スイッチとは逆の極性の制御信号を供給したこと
を特徴とし、バイアス信号ＶＢＩＡＳの寄生容量の電荷
を、前記バイアス電圧発生回路の抵抗とは別に付加した
容量を通じても放電させて放電時間を短縮する。
【００４２】本発明の請求項２記載の差動増幅装置は、
非反転入力端子に加えられる電圧と反転入力端子に加え
られる電圧との差に応じた電圧を出力する差動回路と、
一定の電流を流す定電流源トランジスタと前記差動回路
の出力電圧に応じて電流が制御される制御用トランジス
タとの直列回路からなり前記定電流源トランジスタと前
記制御用トランジスタの接続点に出力端子を設けた出力
回路と、前記差動回路と前記出力回路の動作電流を決め
るための一定のバイアス電圧を発生させるバイアス電圧
発生回路と、前記バイアス発生回路のバイアス電圧を変
化させて動作電流を制御する制御用スイッチと、前記バ
イアス電圧信号と電源端子との間に直列に接続される第
１のＰ-chトランジスタと容量と、前記容量と電源端子
の間に接続される第２のＰ-chトランジスタとを備え、
第１のＰ-chトランジスタのゲートには前記制御信号と
は逆の極性の信号を供給し、第２のＰ-chトランジスタ
のゲートには前記制御用スイッチと同一の極性のスタン
バイ制御信号を供給したことを特徴とし、バイアス信号
の寄生容量の電荷を、前記バイアス電圧発生回路のトラ
ンジスタとは別に付加された容量を通じて充電して充電
時間を短縮する。
【００４３】本発明の請求項３記載の差動増幅装置は、
請求項１と請求項２を同時に備えていることを特徴と
し、ＣＭＯＳ構成の差動回路の場合において、Ｐチャネ
ル用差動回路とＮチャネル用差動回路の両方の過渡特性
を高速に改善できる。
【００４４】本発明の請求項４記載の差動増幅装置は、
請求項１〜請求項３において、バイアス発生回路のバイ
アス電圧を変化させて動作電流を制御する制御用スイッ
チを、出力回路からの出力信号が安定した後に動作させ
て電流を制御し、その後に制御用スイッチを解除して、
通常動作にする動作タイミングにより動作することを特
徴とする。
【００４５】具体的には、液晶駆動装置に使用する場合
には、バイアス制御を前記液晶駆動装置が動作が安定し
てから作用させ、一定時間バイアス電流を停止させた
後、さらに動作状態にするタイミングで制御させる。こ
れによれば、液晶駆動装置に用いた場合、一定期間バイ
アス電流を停止させるため、低消費電力化が図れる。
【００４６】本発明の請求項５記載の差動増幅装置は、
請求項１〜請求項３において、バイアス発生回路のバイ
アス電圧を変化させて動作電流を制御する制御用スイッ
チを、出力回路からの出力信号が発生する前に動作させ
て電流の停止若くは低減をはかり、その後に制御用スイ
ッチを解除して、通常動作にする動作タイミングにより
動作することを特徴とする。
【００４７】具体的には、液晶駆動装置に使用する場合
には、液晶駆動装置の１動作サイクルのなかで、バイア
ス制御を前記液晶駆動装置の動作開始前に作用させ、一
定時間バイアス電流を停止させた後、動作状態にするタ
イミングで制御させ、差動回路が動作する前に、一定期
間バイアス電流を停止させるため、動作開始時点の出力
歪みは請求項４記載の動作タイミングに比較して影響が
少ない。
【００４８】以下、本発明の各実施の形態を図１〜図８
に基づいて説明する。なお、従来例を示す図９，図１１
と同様の作用を成すものには同一の符号を付けて説明す
る。
【００４９】（実施の形態１）図１と図２は（実施の形
態１）を示す。図１に示す差動増幅装置は、図９に示し
た差動増幅装置の出力回路２の出力Ｖｙと出力端子Ｖｏ
の間にスイッチ１０３を備え、このスイッチ１０３の開
閉の制御が、遅延回路１０１を介してスタンバイ制御信
号ＳＴＢＹで実施されている。スタンバイ制御信号ＳＴ
ＢＹは前記従来例の動作と同じで、バイアス電流を停止
させ、スタンバイ状態にするものである。
【００５０】遅延手段１０１は、スタンバイ制御信号Ｓ
ＴＢＹが通常状態からスタンバイ状態に変化する時は、
ＳＴＢＹと同時に出力が変化して遅延は発生せず、ＳＴ
ＢＹがスタンバイ状態から通常状態に変化する時に限っ
て規定時間Δｔだけ出力の変化が遅延される。
【００５１】図２は図１のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常はＨレベルとなって
おり、Ｐ-chトランジスタ６０９はＯＦＦ状態である。
したがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジ
スタ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生
している。
【００５２】差動回路１には反転入力端子Ｖ−と非反転
入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに
接続されており、差動回路１と出力回路２はヌルアンプ
を構成している。したがって、非反転入力端子Ｖ＋にＶ
ｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉ
ｎとほぼ同一の電圧が発生している。
【００５３】次にスタンバイ制御信号ＳＴＢＹをＬレベ
ルにする。すると、Ｐ-chトランジスタ６０９がＯＮ
し、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇
する。この時、遅延手段１０１は遅延させることなく、
スタンバイ制御信号ＳＴＢＹがＨレベルからＬレベルに
反転したタイミングにスイッチ１０３を開く。したがっ
て、出力端子はハイ・インピーダンス状態となる。
【００５４】ＶＢＩＡＳの電圧は低消費電流設計のため
に（ＶＤＤ−１ボルト）の近傍に設定されている。電位
差が１ボルト程度と小さいため、電源電圧への上昇に要
する時間はＰ-chトランジスタ６０９の設計サイズによ
って高速に遷移させることが可能である。
【００５５】この時、差動回路１のＰ-chトランジスタ
６０１と出力回路２のＰ-chトランジスタ６０６のゲー
ト電圧が電源ＶＤＤまで上昇するため、トランジスタ６
０１，６０６には電流が流れなくなる。
【００５６】この状態の時、差動回路１と出力回路２は
電流を消費しないため、スタンバイ状態になる。また、
出力端子Ｖｙは出力端子電圧が不確定の状態となり、Ｖ
ｏはスイッチ１０３がオフ状態のためハイ・インピーダ
ンス状態となっている。
【００５７】次にスタンバイ制御信号ＳＴＢＹをＨレベ
ルにしてスタンバイ状態から通常動作状態に切り替え
る。Ｐ-chトランジスタ６０９はオフとなる。電源電圧
まで上昇しているＶＢＩＡＳには寄生容量６１１が存在
し、電源電位となる電荷が蓄積されている。抵抗６１０
は、寄生容量６１１に蓄積された電荷を矢印Ｉｄｉｓの
方向に放電させ、ＶＢＩＡＳを通常動作電位（≒ＶＤＤ
−１ボルト）まで下降させる。
【００５８】寄生容量に蓄積された電荷を放電させる素
子は比較的大きな抵抗値Ｒであるため、バイアス電圧が
通常電圧まで変化するには数μｓ必要となる。この時、
出力回路２の出力Ｖｙは、バイアス電圧が不安定の状態
になっているため、歪みが発生している。
【００５９】遅延手段１０１は、論理制御回路または論
理制御回路とＣＲ時定数を用いた遅延素子から構成され
ており、設計当初に決めた規定時間Δｔの後に、スイッ
チ１０３が閉じる。この規定時間をＶｙが収束する時間
に設定しておけば、出力端子Ｖｏには歪み波形が出力さ
れることがない。
【００６０】液晶駆動装置に用いる場合、図面には記載
していないが、Ｖｏには数１０ｐＦ〜数１００ｐＦの容
量負荷が接続されている。そのため、スタンバイ状態に
おいては前記負荷容量に一定電圧が充電されているた
め、ハイ・インピーダンスになっていても出力電圧の大
きな変動はない。
【００６１】なお、この（実施の形態１）では差動回路
１と出力回路２は図９と同じ構成で説明を行ったが、図
１１のＮチャネルをバイアストランジスタとした差動回
路３と出力回路４と、遅延手段１０１とスイッチ１０３
を組み合わせても同じ効果が得られる。さらに図９およ
び図１１を組み合わせるとともに遅延手段１０１とスイ
ッチ１０３を組み合わせてＣＭＯＳ型の差動増幅装置を
構成することもできる。
【００６２】（実施の形態２）図３と図４は（実施の形
態２）を示す。この差動増幅装置は、図９に示した差動
増幅装置のバイアス信号ＶＢＩＡＳのラインにＮ-chト
ランジスタ２０１，２０２と容量２０３からなる放電回
路を追加したものである。
【００６３】Ｎ-chトランジスタ２０１は、ドレインを
バイアス信号ＶＢＩＡＳに接続してゲートをスタンバイ
制御信号ＳＴＢＹに接続し、ソースを容量２０３を介し
て接地されている。
【００６４】Ｎ-chトランジスタ２０２は、ドレインを
Ｎ-chトランジスタ２０１のソースに接続してゲートに
はスタンバイ制御信号ＳＴＢＹの逆極性信号を印加し、
ソースは接地されている。
【００６５】図４は図３のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常Ｈレベルとなってお
り、Ｐ-chトランジスタ６０９はＯＦＦである。したが
って、バイアス電圧ＶＢＩＡＳはＰ-chトランジスタ６
０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生してい
る。
【００６６】差動回路１には反転入力端子Ｖ−と非反転
入力端子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに
接続されており、差動回路１と出力回路２はヌルアンプ
を構成している。したがって、非反転入力端子Ｖ＋にＶ
ｉｎ信号が入力されている場合、出力端子ＶｏにもＶｉ
ｎとほぼ同一の電圧が発生している。
【００６７】Ｎ-chトランジスタ２０１はゲート電位が
スタンバイ制御信号ＳＴＢＹと同じであるため、オン状
態である。したがって、バイアス信号ＶＢＩＡＳの電圧
が容量２０３に印加されており、バイアス電位分の電荷
が蓄積されている。
【００６８】Ｎ-chトランジスタ２０２はゲート電位が
スタンバイ制御信号ＳＴＢＹとは逆極性の電位であるた
め、オフ状態である。したがって、容量２０３の電荷は
放電することなく保持されている。
【００６９】次にスタンバイ制御信号ＳＴＢＹをＬレベ
ルにする。すると、Ｐ-chトランジスタ６０９がＯＮ
し、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇
する。これによってＮ-chトランジスタ２０１のゲート
はオフ状態となり、バイアス信号ＶＢＩＡＳと容量２０
３の間の接続は切り離されるためバイアス信号ＶＢＩＡ
Ｓへはなんら影響を及ぼさない。Ｎ-chトランジスタ２
０２のゲートはスタンバイ制御信号ＳＴＢＹの逆極性の
ため、Ｈレベルとなりオンする。このとき、容量２０３
に蓄積された電荷はＮ-chトランジスタ２０２を通じて
ＶＳＳへ放電される。
【００７０】ＶＢＩＡＳの電圧は低消費電流設計のため
に（ＶＤＤ−１ボルト）の近傍に設定されている。電位
差が１ボルト程度と小さいため、電源電圧への上昇に要
する時間はＰ-chトランジスタ６０９の設計サイズによ
って高速に遷移させることが可能である。これは従来例
と同様である。
【００７１】この時、差動回路１のＰ-chトランジスタ
６０１と出力回路２のＰ-chトランジスタ６０６のゲー
ト電圧が電源ＶＤＤまで上昇するため、トランジスタ６
０１，６０６には電流が流れなくなる。この状態の時、
差動回路１、出力回路２は電流を消費しないため、スタ
ンバイ状態になる。
【００７２】次にスタンバイ制御信号ＳＴＢＹをＨレベ
ルにしてスタンバイ状態から通常動作状態に切り替え
る。Ｐ-chトランジスタ６０９はオフとなる。電源電圧
まで上昇しているＶＢＩＡＳには寄生容量６１１が存在
し、電源電位となる電荷が蓄積されている。抵抗６１０
は寄生容量に蓄積された電荷を放電させ、ＶＢＩＡＳを
通常動作電位（≒ＶＤＤ−１ボルト）まで下降させる。
【００７３】寄生容量に蓄積された電荷を放電させる素
子は比較的大きな抵抗値Ｒであるため、バイアス電圧が
通常電圧まで変化するには数μｓ必要となる。しかしな
がら、Ｎ-chトランジスタ２０１がオンし、Ｎ-chトラン
ジスタ２０２がオフすることにより、バイアス信号ＶＢ
ＩＡＳ端子に電荷が放電された状態の容量２０３が接続
されることにより、寄生容量６１１の容量Ｃ１に蓄積さ
れた電荷は、抵抗６１０と容量２０３を通じて放電され
ることになる。容量２０３の大きさを適当に設定するこ
とで放電時間を十分短くすることができる。
【００７４】放電が十分され、バイアス信号がＶＢＩＡ
Ｓの所望の値になった時、容量２０３に通常状態の電荷
が充電されれば電流は停止するため、無駄な電流消費が
発生することない。
【００７５】（実施の形態３）図５と図６は（実施の形
態３）を示す。この差動増幅装置は、図１１に示した差
動増幅装置のバイアス信号ＶＢＩＡＳみのラインにＰ-c
hトランジスタ３０１，３０２と容量３０３からなる充
電回路を追加したものである。
【００７６】Ｐ-chトランジスタ３０１は、ドレインを
バイアス信号ＶＢＩＡＳＮに接続してゲートはスタンバ
イ制御信号ＳＴＢＹの逆極性のスタンバイ制御信号を接
続し、ソースは容量３０３を介して電源ＶＤＤに接続さ
れている。
【００７７】Ｐ-chトランジスタ３０２は、ドレインを
Ｐ-chトランジスタ３０１のソースに接続してゲートに
はスタンバイ制御信号ＳＴＢＹとは同一極性の信号と接
続し、ソースは電源ＶＤＤに接続されている。
【００７８】図６は図５のタイミングチャートを示す。
スタンバイ制御信号ＳＴＢＹは通常Ｈレベルとなってお
り、Ｐ-chトランジスタ６０９はＯＦＦ状態である。し
たがって、バイアス電圧ＶＢＩＡＳはＰ-chトランジス
タ６０８と抵抗６１０で決まる電圧ＶＢＩＡＳを発生し
ている。
【００７９】またＰ-chトランジスタ７０８とＮ-chトラ
ンジスタ７０９はバイアス電圧ＶＢＩＡＳＮを発生して
いる。差動回路１には反転入力端子Ｖ−と非反転入力端
子Ｖ＋があるが、反転入力端子は出力端子Ｖｏに接続さ
れており、差動回路１と出力回路２はヌルアンプを構成
している。したがって、非反転入力端子Ｖ＋にＶｉｎ信
号が入力されている場合、出力端子ＶｏにもＶｉｎとほ
ぼ同一の電圧が発生している。
【００８０】Ｐ-chトランジスタ３０１はゲート電位が
前記ＳＴＢＹと逆極性電位であるため、オン状態であ
る。したがって、バイアス信号ＶＢＩＡＳＮの電圧が容
量３０３に印加されており、バイアス電位分の電荷が蓄
積されている。
【００８１】Ｐ-chトランジスタ３０２はゲート電位が
スタンバイ制御信号ＳＴＢＹと同一極性の電位であるた
め、オフ状態である。したがって、容量３０３の電荷は
放電することなく保持されている。
【００８２】次にスタンバイ制御信号ＳＴＢＹをＬレベ
ルにする。すると、Ｐ-chトランジスタ６０９がＯＮ
し、バイアス電圧ＶＢＩＡＳは電源電圧ＶＤＤまで上昇
する。また、バイアス電圧ＶＢＩＡＳＮはＶＳＳまで下
降する。
【００８３】Ｐ-chトランジスタ３０１のゲートはオフ
状態となり、バイアス信号ＶＢＩＡＳＮと容量３０３の
間の接続は切り離されるため、バイアス信号ＶＢＩＡＳ
Ｎへは何ら影響を及ぼさない。
【００８４】Ｐ-chトランジスタ３０２のゲートはスタ
ンバイ制御信号ＳＴＢＹと同じ極性のため、Ｌレベルと
なり、このＰ-chトランジスタ３０２はオンする。この
とき、容量３０３に蓄積された電荷はＰ-chトランジス
タ３０２を通じて電源ＶＤＤへ放電される。
【００８５】ＶＢＩＡＳＮの電圧は低消費電流設計のた
めに（ＶＳＳ＋１ボルト）の近傍に設定されている。電
位差が１ボルト程度と小さいため、ＶＳＳ電圧への下降
に要する時間はＮ-chトランジスタ７０９の設計サイズ
によって高速に遷移させることが可能である。これは従
来例と同様である。
【００８６】この時、差動回路１のＰ-chトランジスタ
７０１と出力回路２のＰ-chトランジスタ７０６のゲー
ト電圧がＶＳＳまで下降するため、トランジスタ７０
１，７０６には電流が流れなくなる。この状態の時、差
動回路１、出力回路２は電流を消費しないため、スタン
バイ状態になる。
【００８７】次にスタンバイ制御信号ＳＴＢＹをＨレベ
ルにしてスタンバイ状態から通常動作状態に切り替え
る。Ｐ-chトランジスタ６０９はオフとなる。ＶＳＳ電
圧まで下降しているＶＢＩＡＳＮは寄生容量７１０が存
在し、電源電位差となる電荷が蓄積されている。
【００８８】スタンバイ制御信号ＳＴＢＹをＨレベルに
すると、Ｐ-chトランジスタ７０８はオフして、寄生容
量に蓄積された電荷を充電させ、ＶＢＩＡＳＮを通常動
作電位（≒ＶＳＳ＋１ボルト）まで上昇させる。
【００８９】寄生容量に蓄積された電荷を充電させる素
子は比較的大きな抵抗のＰ-chトランジスタ７０８であ
るため、バイアス電圧が通常電圧まで変化するには数μ
ｓ必要となる。
【００９０】しかしながら、Ｐ-chトランジスタ３０１
がオンし、Ｐ-chトランジスタ３０２がオフすることに
より、バイアス信号ＶＢＩＡＳＮ端子には電荷が放電さ
れた状態の容量３０３が接続されることにより、寄生容
量７１０に蓄積された電荷は、前記Ｐ-chトランジスタ
７０８と容量３０３を通じて電源ＶＤＤから電荷が充電
されることになる。
【００９１】容量の大きさを適当に設定することで放電
時間を十分短くすることができる。充電が十分され、バ
イアス信号がＶＢＩＡＳＮの所望の値になった時、容量
３３に通常状態の電荷が充電されれば電流は停止するた
め、無駄な電流消費が発生することない。
【００９２】（実施の形態４）（実施の形態２）の差動
増幅装置と（実施の形態３）の差動増幅装置とを組み合
わせてＣＭＯＳ構成の差動増幅装置を構成することによ
ってＰチャネル用差動回路とＮチャネル用差動回路の両
方の過渡特性を高速に改善できる。
【００９３】具体的には、非反転入力端子に加えられる
電圧と反転入力端子に加えられる電圧との差に応じた電
圧を出力するＣＭＯＳ型差動回路と、一定の電流を流す
定電流源トランジスタと前記差動回路の出力電圧に応じ
て電流が制御される制御用トランジスタとの直列回路か
らなり前記定電流源トランジスタと前記制御用トランジ
スタの接続点に出力端子を設けた出力回路と、前記ＣＭ
ＯＳ型差動回路と前記出力回路の動作電流を決めるため
の一定のバイアス電圧を発生させるＰ-chトランジスタ
用バイアス電圧発生回路ならびにＮ-chトランジスタ用
バイアス電圧発生回路と、前記Ｐ-chトランジスタ用バ
イアス電圧発生回路ならびにＮ-chトランジスタ用バイ
アス電圧発生回路のバイアス電圧を変化させて動作電流
を制御する制御用スイッチと、前記Ｐ-chトランジスタ
用バイアス電圧信号と接地との間に直列に接続される第
１のＮ-chトランジスタ（２０１）と第１の容量（２０
３）と、前記第１の容量（２０３）と接地の間に並列接
続される第２のＮ-chトランジスタ（２０２）と、 前
記Ｎ-chトランジスタ用バイアス電圧信号と電源端子と
の間に直列に接続される第１のＰ-chトランジスタ（３
０１）と第２の容量（３０３）と、前記第２の容量（３
０３）と電源端子の間に接続される第２のＰ-chトラン
ジスタ（３０２）とを備え、第１のＮ-chトランジスタ
（２０１）のゲートには前記制御用スイッチを制御する
制御信号と同一の極性の制御信号を供給し、第２のＮ-c
hトランジスタ（２０２）のゲートには前記制御用スイ
ッチとは逆の極性の制御信号を供給し、第１のＰ-chト
ランジスタ（３０１）のゲートには前記制御信号とは逆
の極性の信号を供給し、第２のＰ-chトランジスタ（３
０２）のゲートには前記制御用スイッチと同一の極性の
制御信号を供給して構成される。
【００９４】（実施例）次に上記の各実施の形態の差動
増幅装置を、液晶駆動装置に応用した具体例を図７と図
８の（ａ）〜（ｃ）に基づいて説明する。
【００９５】図７において、４０１は上記の各実施の形
態の差動増幅装置、４０２は基準電圧を適宜選択して差
動増幅装置４０１に入力させる電圧選択回路、４０３は
電圧選択回路４０２に入力し、電圧の切り替えを制御す
る信号ＬＤ、４０４はＴＦＴアレイを画素数分配置した
液晶パネル、４０５はＴＦＴゲート信号を出力し垂直方
向に走査させるゲート信号発生部、４０６は差動増幅装
置４０１から出力されたアナログ信号Ｖｏ、４０７はゲ
ート信号発生部４０５からのゲート信号ＶＧ、４０８は
差動増幅装置４０１のスタンバイ制御信号ＳＴＢＹであ
る。
【００９６】（比較例）図８（ａ）にはスタンバイ制御
信号ＳＴＢＹを用いない場合の図７の動作タイミングチ
ャートを示す。
【００９７】差動増幅装置４０１に入力される電圧を電
圧選択回路４０２で選択し入力制御するＬＤ４０３がＨ
レベルになると、差動増幅装置４０１の出力Ｖｏにアナ
ログ出力が発生する。
【００９８】順次にＬＤ信号が入力されると、差動増幅
装置４０１の出力Ｖｏの状態が変化する。ＬＤの動作サ
イクルをｔ１とすると、ｔ１は１水平動作サイクル時間
に相当することになる。
【００９９】差動増幅装置４０１の出力Ｖｏは負荷であ
るＴＦＴパネル４０４の負荷時定数および差動増幅装置
４０１の駆動能力で決まる過渡応答時間ｔ２で出力され
る。ゲート制御信号ＶＧ４０７はＨレベルになること
で、ＴＦＴパネル４０４のＴＦＴトランジスタ４０９の
ゲートをオンし、アナログ信号Ｖｏ４０６を液晶容量４
１０に充電させる。
【０１００】そしてアナログ信号Ｖｏ４０６が、ＬＤ信
号４０３が変化する前にゲート信号ＶＧ４０７をＬレベ
ルにしてオフしなければならない。図８（ａ）ではアナ
ログ信号Ｖｏ４０６はｔ２で目標値に到達している。
【０１０１】そのため、１水平周期ｔ１の残り時間ｔ３
は液晶パネル４０４に電荷充電時間としては無効な期間
である。 （実施例１）次に図８（ｂ）の動作タイミングチャート
では、スタンバイ制信号御ＳＴＢＹを用いた実施例を示
している。
【０１０２】１動作サイクルは図８（ａ）と同じｔ１で
ある。また、アナログ信号Ｖｏ４０６が安定する時間ｔ
２も同じである。スタンバイ信号ＳＴＢＹはアナログ信
号が安定した後、ｔ４後（ｔ４は０でも問題はない）に
スタンバイ信号ＳＴＢＹをアクティブにする。
【０１０３】ｔ２の期間にスタンバイ信号をアクティブ
することも可能ではあるが、アナログ信号の過渡応答中
であるｔ２の期間では、ＴＦＴパネル４０４の負荷に十
分電荷が充電されておらず、ＴＦＴパネル４０４の負荷
容量は表示画面の物理的幾何学的に分布的に配置されて
いるため、均等な充電もされていない。その際にスタン
バイ状態にすると、パネル負荷内部での電荷の再配分な
どが発生し、信号の反射、定常波等発生により歪みが発
生する。その歪みは不要副射の要因にもなるためスタン
バイ信号はアナログ信号が安定した後にアクティブにす
ることが望ましい。
【０１０４】制御信号ＳＴＢＹがアクティブになると、
差動増幅装置４０１は電流が停止しスタンバイ状態とな
る。一定時間ｔＳだけＨレベルにした後、通常動作状態
になる様に制御信号ＳＴＢＹをＨレベルにする。
【０１０５】スタンバイ状態では差動増幅装置のアナロ
グ出力信号Ｖｏは不確定状態ではあるが、ＴＦＴパネル
の負荷容量に充電された電位が維持される。基本動作サ
イクルｔ１の内、ｔ５の期間を電流停止するため、ｔ５
／ｔ１の比率分の電流低減が可能となる。
【０１０６】通常状態になると、アナログ出力信号Ｖｏ
からは、電圧選択回路４０２で決まる電圧を再び出力す
る。このとき、アナログ出力信号はバイアス電圧が変化
するために歪みが発生するが、従来例の差動増幅装置に
比べ、本発明の差動増幅装置によれば歪みは低減されて
いるため、歪み発生時間ｔ６はわずかなものである。タ
イミングｔ７はゲート信号がオフするまでのホールド時
間である。 従来例の差動増幅装置では歪みがおおきけ
ればｔ７はわずかな時間しか残っておらず、表示画質の
劣化の恐れがある。
【０１０７】図１に示した（実施の形態１）およびその
変形例の差動増幅装置を（実施例１）に示すように液晶
駆動装置に採用することによって、遅延手段１０１によ
り前記の歪みが外部に漏洩されることがない、若しく
は、スイッチ１０３の開閉時のノイズにより僅かな歪み
が発生するだけで、良好な画像表示を実現できる。
【０１０８】図３に示した（実施の形態２）、図５に示
した（実施の形態３）、または（実施の形態４）および
それらの変形例の差動増幅装置を（実施例１）に示すよ
うに液晶駆動装置に採用することによって、充電回路と
放電回路のうちの少なくとも一方を付加してバイアス電
圧の変動時間を短くしているため、前記の歪みを低減す
ることができ、前記ノ歪み発生時間ｔ６は従来例に比べ
て低減され、表示画質の劣化の少ない優れた液晶駆動装
置を実現できる。
【０１０９】（実施例２）図８（ｃ）は（実施例２）を
示す。（実施例１）を示す図８（ｂ）のスタンバイ信号
ＳＴＢＹは、アナログ信号Ｖｏがｔ２の安定時間になっ
た後にスタンバイ信号ＳＴＢＹをアクティブにしたが、
この（実施例２）では、アナログ信号ＬＤ４０３が入力
されアナログ信号が出力開始する前にスタンバイ信号を
入力し、電流を停止させ、ｔ５時間後に始めてアナログ
信号を出力させるものである。
【０１１０】このタイミングを用いることにより、図８
（ｂ）で示したｔ６の歪み発生期間はアナログ出力期間
ｔ２に吸収されるため、外部には歪みとしては発生せ
ず、過度応答時間を支配しているｔ２に包含される。
【０１１１】ｔ８はｔ５′からｔ５の間で変化させても
構わない。スタンバイ信号ＳＴＢＹのＨレベルからＬレ
ベルへの立ち下がりと、信号ＬＤのＬレベルからＨレベ
ルへの立ち上がりとは同時でなくてもよい。
【０１１２】このように、本発明の差動増幅装置４０１
の動作タイミングでは、ゲート信号がＨレベルになった
後、アナログ信号が出力される前でスタンバイ信号をア
クティブにすることで、歪みをさらに低減でき、低消費
電流化が図れる液晶駆動装置が実現できる。
【０１１３】図１に示した（実施の形態１）およびその
変形例の差動増幅装置、図３に示した（実施の形態
２）、図５に示した（実施の形態３）、または（実施の
形態４）およびそれらの変形例の差動増幅装置を（実施
例２）に示すように液晶駆動装置に採用することによっ
て、遅延手段１０１、または充電回路と放電回路のうち
の少なくとも一方を付加して、差動増幅装置の出力端子
での歪みが低減され、従って、従来例に比べて、スタン
バイ状態から通常状態への過渡応答は歪みが少なくて出
力信号は速やかに安定し、画質劣化の少ない優れた液晶
駆動装置を実現できる。
【０１１４】
【０１１５】
【発明の効果】本発明の請求項１記載の差動増幅装置に
よれば、スタンバイ状態から通常動作状態に変化させた
場合に、バイアス電圧ＶＢＩＡＳの過度応答をはやめる
Ｐ-chトランジスタと容量により収束時間を改善し、高
速動作を実現できる。
【０１１６】本発明の請求項２記載の差動増幅装置によ
れば、スタンバイ状態から通常動作状態に変化させた場
合に、バイアス電圧ＶＢＩＡＳＮの過度応答をはやめる
Ｎ-chトランジスタと容量により収束時間を改善し、高
速動作を実現できる。
【０１１７】本発明の請求項３記載の差動増幅装置によ
れば、スタンバイ状態から通常動作状態に変化させた場
合に、バイアス電圧ＶＢＩＡＳ及びＶＢＩＡＳＮの過度
応答をはやめるＰ-chトランジスタ及びＮ-chトランジス
タと容量により収束時間を改善し、高速動作を実現でき
る。
【０１１８】本発明の請求項４記載の差動増幅装置によ
れば、アナログ信号出力後に通常動作タイミングからス
タンバイ状態に変化させ、さらに通常動作状態に変化さ
せることにより、消費電流の低減が図れる。
【０１１９】本発明の請求項５記載の差動増幅装置によ
れば、アナログ信号出力前にスタンバイ状態にし、さら
に通常動作状態に変化させることにより、消費電流の低
減が図れる。
【図面の簡単な説明】
【図１】本発明の（実施の形態１）の差動増幅装置の構
成図
【図２】同実施の形態の要部のタイミングチャート図
【図３】本発明の（実施の形態２）の差動増幅装置の構
成図
【図４】同実施の形態の要部のタイミングチャート図
【図５】本発明の（実施の形態３）の差動増幅装置の構
成図
【図６】同実施の形態の要部のタイミングチャート図
【図７】本発明の各実施の形態の差動増幅装置を採用し
た液晶駆動装置の構成図
【図８】比較例と（実施例１）〜（実施例３）の各タイ
ミングチャート図
【図９】従来の差動増幅装置の構成図
【図１０】同従来例のタイミングチャート図
【図１１】従来の差動増幅装置の構成図
【図１２】同従来例のタイミングチャート図
【符号の説明】
１，３ 差動回路 ２，４ 出力回路 ６０１，６０６，７０１，７０６ Ｐ-chトランジス
タ １０１ 遅延手段 １０３ スイッチ ２０１ Ｐ-chトランジスタ〔第１のＰ-chトランジス
タ〕 ２０２ Ｐ-chトランジスタ〔第２のＰ-chトランジス
タ〕 ２０３ 容量〔第１の容量〕 ３０１ Ｎ-chトランジスタ〔第１のＮ-chトランジス
タ〕 ３０２ Ｎ-chトランジスタ〔第２のＮ-chトランジス
タ〕 ３０３ 容量〔第１の容量〕 ６１０ 抵抗 ６１１ 寄生容量
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−204461（ＪＰ，Ａ) 特開 平８−116221（ＪＰ，Ａ) 特開 昭55−91211（ＪＰ，Ａ) 特開 平７−21772（ＪＰ，Ａ) 特開 平６−261386（ＪＰ，Ａ) 実開 昭63−161456（ＪＰ，Ｕ) 実開 昭57−146452（ＪＰ，Ｕ) 実開 昭55−13424（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】非反転入力端子に加えられる電圧と反転入
    力端子に加えられる電圧との差に応じた電圧を出力する
    差動回路（１）と、 一定の電流を流す定電流源トランジスタ（６０６）と前
    記差動回路の出力電圧に応じて電流が制御される制御用
    トランジスタ（６０７）との直列回路からなり前記定電
    流源トランジスタと前記制御用トランジスタの接続点に
    出力端子を設けた出力回路（２）と、 前記差動回路と前記出力回路の動作電流を決めるための
    一定のバイアス電圧を発生させるバイアス電圧発生回路
    （６０８，６１０）と、 前記バイアス発生回路のバイアス電圧を変化させて動作
    電流を制御する制御用スイッチ（６０９）と、 前記バイアス電圧信号と接地との間に直列に接続される
    第１のＮ-chトランジスタ（２０１）と容量（２０３）
    と、 前記容量と接地の間に並列接続される第２のＮ-chトラ
    ンジスタ（２０２）とを備え、 第１のＮ-chトランジスタ（２０１）のゲートには前記
    制御用スイッチを制御する制御信号と同一の極性の制御
    信号を供給し、第２のＮ-chトランジスタ（２０２）の
    ゲートには前記制御用スイッチとは逆の極性の制御信号
    を供給した差動増幅装置。
  2. 【請求項２】非反転入力端子に加えられる電圧と反転入
    力端子に加えられる電圧との差に応じた電圧を出力する
    差動回路（１）と、 一定の電流を流す定電流源トランジスタ（６０６）と前
    記差動回路の出力電圧に応じて電流が制御される制御用
    トランジスタ（６０７）との直列回路からなり前記定電
    流源トランジスタと前記制御用トランジスタの接続点に
    出力端子を設けた出力回路（２）と、 前記差動回路と前記出力回路の動作電流を決めるための
    一定のバイアス電圧を発生させるバイアス電圧発生回路
    （６０８，６１０，７０８，７０９）と、 前記バイアス発生回路のバイアス電圧を変化させて動作
    電流を制御する制御用スイッチ（６０９）と、 前記バイアス電圧信号と電源端子との間に直列に接続さ
    れる第１のＰ-chトランジスタ（３０１）と容量（３０
    ３）と、 前記容量と電源端子の間に並列接続される第２のＰ-ch
    トランジスタ（３０２）とを備え、第１のＰ-chトラン
    ジスタ（３０１）のゲートには前記制御信号とは逆の極
    性の信号を供給し、第２のＰ-chトランジスタ（３０
    ２）のゲートには前記制御用スイッチと同一の極性の制
    御信号を供給した差動増幅装置。
  3. 【請求項３】非反転入力端子に加えられる電圧と反転入
    力端子に加えられる電圧との差に応じた電圧を出力する
    ＣＭＯＳ型差動回路と、 一定の電流を流す定電流源トランジスタと前記差動回路
    の出力電圧に応じて電流が制御される制御用トランジス
    タとの直列回路からなり前記定電流源トランジスタと前
    記制御用トランジスタの接続点に出力端子を設けた出力
    回路と、 前記ＣＭＯＳ型差動回路と前記出力回路の動作電流を決
    めるための一定のバイアス電圧を発生させるＰ-chトラ
    ンジスタ用バイアス電圧発生回路ならびにＮ-chトラン
    ジスタ用バイアス電圧発生回路と、 前記Ｐ-chトランジスタ用バイアス電圧発生回路ならび
    にＮ-chトランジスタ用バイアス電圧発生回路のバイア
    ス電圧を変化させて動作電流を制御する制御用スイッチ
    と、 前記Ｐ-chトランジスタ用バイアス電圧信号と接地との
    間に直列に接続される第１のＮ-chトランジスタ（２０
    １）と第１の容量（２０３）と、 前記第１の容量（２０３）と接地の間に並列接続される
    第２のＮ-chトランジスタ（２０２）と、 前記Ｎ-chトランジスタ用バイアス電圧信号と電源端子
    との間に直列に接続される第１のＰ-chトランジスタ
    （３０１）と第２の容量（３０３）と、 前記第２の容量と電源端子の間に並列接続される第２の
    Ｐ-chトランジスタ（３０２）と を備え、 第１のＮ-chトランジスタ（２０１）のゲートには前記
    制御用スイッチを制御する制御信号と同一の極性の制御
    信号を供給し、第２のＮ-chトランジスタ（２０２）の
    ゲートには前記制御用スイッチとは逆の極性の制御信号
    を供給し、 第１のＰ-chトランジスタ（３０１）のゲートには前記
    制御信号とは逆の極性の信号を供給し、第２のＰ-chト
    ランジスタ（３０２）のゲートには前記制御用スイッチ
    と同一の極性の制御信号を供給した差動増幅装置。
  4. 【請求項４】バイアス発生回路のバイアス電圧を変化さ
    せて動作電流を制御する制御用スイッチを、 出力回路からの出力信号が安定した後に動作させて電流
    を制御し、その後に制御用スイッチを解除して、通常動
    作にする動作タイミングにより動作することを特徴とす
    る請求項１〜請求項３の何れかに記載の差動増幅装置。
  5. 【請求項５】バイアス発生回路のバイアス電圧を変化さ
    せて動作電流を制御する制御用スイッチを、 出力回路からの出力信号が発生する前に動作させて電流
    の停止若くは低減をはかり、その後に制御用スイッチを
    解除して、通常動作にする動作タイミングにより動作す
    ることを特徴とする請求項１〜請求項３の何れかに記載
    の差動増幅装置。
JP18882797A 1997-07-15 1997-07-15 差動増幅装置 Expired - Fee Related JP3398573B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18882797A JP3398573B2 (ja) 1997-07-15 1997-07-15 差動増幅装置
US09/102,581 US5973558A (en) 1997-07-15 1998-06-23 Differential amplifier circuit
TW087111434A TW439355B (en) 1997-07-15 1998-07-14 Differential amplifier circuit
KR1019980028640A KR100523649B1 (ko) 1997-07-15 1998-07-15 차동증폭장치
CN98116108A CN1122358C (zh) 1997-07-15 1998-07-15 差分放大装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18882797A JP3398573B2 (ja) 1997-07-15 1997-07-15 差動増幅装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002326199A Division JP3725117B2 (ja) 2002-11-11 2002-11-11 差動増幅装置

Publications (2)

Publication Number Publication Date
JPH1141039A JPH1141039A (ja) 1999-02-12
JP3398573B2 true JP3398573B2 (ja) 2003-04-21

Family

ID=16230531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18882797A Expired - Fee Related JP3398573B2 (ja) 1997-07-15 1997-07-15 差動増幅装置

Country Status (5)

Country Link
US (1) US5973558A (ja)
JP (1) JP3398573B2 (ja)
KR (1) KR100523649B1 (ja)
CN (1) CN1122358C (ja)
TW (1) TW439355B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113744B1 (en) * 1999-10-21 2006-09-26 Broadcom Corporation Adaptive radio transceiver with a power amplifier
JP2002151669A (ja) * 2000-11-14 2002-05-24 Toshiba Corp Ｘ線撮像装置
JP4160381B2 (ja) * 2002-12-27 2008-10-01 ローム株式会社 音声出力装置を有する電子装置
US7423460B2 (en) * 2003-03-14 2008-09-09 Nxp B.V. Sine wave shaper with very low total harmonic distortion
US7265620B2 (en) * 2005-07-06 2007-09-04 Pericom Semiconductor Corp. Wide-band high-gain limiting amplifier with parallel resistor-transistor source loads
KR100691349B1 (ko) * 2005-07-20 2007-03-12 삼성전자주식회사 멀티 파워 시스템에 사용되는 차동 회로, 출력 버퍼 회로및 반도체 집적 회로
CN100382045C (zh) * 2005-08-19 2008-04-16 英业达股份有限公司 风扇运行状况监测系统
JP4624221B2 (ja) * 2005-09-12 2011-02-02 三洋電機株式会社 差動型オペアンプ
CN101449458B (zh) * 2006-07-25 2011-05-25 半导体元件工业有限责任公司 放大电路及其方法
KR100833186B1 (ko) 2006-10-18 2008-05-28 삼성전자주식회사 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법
US8004361B2 (en) * 2010-01-08 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Constant transconductance operational amplifier and method for operation
KR101109392B1 (ko) 2010-07-20 2012-01-30 주식회사 케이이씨 마이크로폰 증폭기
US10642303B1 (en) * 2019-03-14 2020-05-05 Nxp Usa, Inc. Fast-enable current source

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104596A (en) * 1976-12-10 1978-08-01 Geosource Inc. Instantaneous floating point amplifier
JPH0470204A (ja) * 1990-07-11 1992-03-05 Sony Corp バイアス電圧発生回路及び演算増幅器
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
US5847599A (en) * 1996-03-07 1998-12-08 Omnivision Technologies Inc. Stable fast settling sense amplifier

Also Published As

Publication number Publication date
CN1205576A (zh) 1999-01-20
KR19990013891A (ko) 1999-02-25
KR100523649B1 (ko) 2006-01-27
US5973558A (en) 1999-10-26
JPH1141039A (ja) 1999-02-12
TW439355B (en) 2001-06-07
CN1122358C (zh) 2003-09-24

Similar Documents

Publication Publication Date Title
US6496175B1 (en) Output circuit
JP4515821B2 (ja) 駆動回路、動作状態検出回路及び表示装置
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US5907259A (en) Operational amplification circuit capable of driving a high load
US7863982B2 (en) Driving circuit capable of enhancing response speed and related method
KR100982349B1 (ko) 증폭 회로의 작동 속도를 빠르게 하기 위한 회로들
JP3398573B2 (ja) 差動増幅装置
US6897726B2 (en) Differential circuit, amplifier circuit, and display device using the amplifier circuit
JP7283939B2 (ja) 半導体装置及びデータドライバ
US6727753B2 (en) Operational transconductance amplifier for an output buffer
US5675278A (en) Level shifting circuit
US8493051B2 (en) Fast-settling precision voltage follower circuit and method
US6750685B1 (en) Apparatus and method for a bi-directional charge driver circuit
US20120146720A1 (en) Adaptive amplification circuit
US7995047B2 (en) Current driving device
US20190280655A1 (en) Amplifier circuit and butter amplifier
JPH11296143A (ja) アナログバッファおよび表示装置
US7199662B2 (en) Bias circuit for a display driver operational amplifier
JPH07235844A (ja) アナログドライバｉｃの出力バッファ回路
JPH0541651A (ja) 容量負荷駆動用半導体集積回路装置
JP3482159B2 (ja) 電源装置、及びこれを用いた液晶表示装置
JP4159935B2 (ja) オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
US7282990B2 (en) Operational amplifier for output buffer and signal processing circuit using the same
JP3370169B2 (ja) 出力回路
JP3725117B2 (ja) 差動増幅装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080214

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130214

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees