JP3417112B2 - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JP3417112B2
JP3417112B2 JP00774895A JP774895A JP3417112B2 JP 3417112 B2 JP3417112 B2 JP 3417112B2 JP 00774895 A JP00774895 A JP 00774895A JP 774895 A JP774895 A JP 774895A JP 3417112 B2 JP3417112 B2 JP 3417112B2
Authority
JP
Japan
Prior art keywords
inverter
chopper
output
switching element
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00774895A
Other languages
English (en)
Other versions
JPH08205558A (ja
Inventor
晋 大崎
勝義 仁保
正 足立
克行 清積
喜光 平伴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP00774895A priority Critical patent/JP3417112B2/ja
Publication of JPH08205558A publication Critical patent/JPH08205558A/ja
Application granted granted Critical
Publication of JP3417112B2 publication Critical patent/JP3417112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チョッパ部とインバー
タ部とを備え、チョッパ部のチョッパ用スイッチング素
子をインバータ部の１つのインバータ用スイッチング素
子と兼用するとともに、帰還部を設けてインバータ部の
交番出力を各スイッチング素子に帰還してスイッチング
素子のオン・オフ制御を行なうようにしたインバータ装
置に関するものである。
【０００２】
【従来の技術】従来、チョッパ部とインバータ部とを備
え、チョッパ部のチョッパ用スイッチング素子をインバ
ータ部の１つのインバータ用スイッチング素子と兼用す
るとともに、帰還部を設けてインバータ部の交番出力を
各スイッチング素子に帰還してスイッチング素子のオン
・オフ制御を行なうようにしたインバータ装置として
は、図１０に示すようなものがある。
【０００３】このインバータ装置におけるチョッパ部１
は、チョッパ用のスイッチング素子Ｑ2 と、交流電源Ａ
Ｃの出力を整流するダイオードブリッジＤＢの出力端間
に並列接続されたコンデンサＣ1 ，ダイオードＤ5 と、
ダイオードブリッジＤＢの一方の出力端とスイッチング
素子Ｑ2 の一端とに直列接続されたインダクタＬ1 ，ダ
イオードＤ6 と、スイッチング素子Ｑ1 ，Ｑ2 の直列回
路に並列接続されたコンデンサＣ0 とを備え、ダイオー
ドブリッジＤＢからの直流出力をスイッチング素子Ｑ2
にて断続することにより昇圧し、得られた直流出力を次
段のインバータ部２’に供給している。
【０００４】一方、インバータ部２’は、２つのインバ
ータ用スイッチング素子Ｑ1 ，Ｑ2をチョッパ部１の出
力端間（コンデンサＣ0 の両端間）に直列接続し、２つ
のスイッチング素子Ｑ1 ，Ｑ2 を交互にオン・オフする
ことでチョッパ部１から供給される直流出力を交番出力
に変換して負荷である放電ランプＬａに供給している。
すなわち、２つのスイッチング素子Ｑ1 ，Ｑ2 のうち一
方のスイッチング素子Ｑ2 をチョッパ部１におけるチョ
ッパ用スイッチング素子とインバータ部２’におけるイ
ンバータ用スイッチング素子とに兼用しているのであ
る。また、このインバータ部２’では、放電ランプＬａ
の一方のフィラメントにインダクタＬ2 を介して帰還部
たるカレントトランスＣＴの１次巻線ｎの一端を接続す
るとともに、１次巻線ｎの他端を２つのスイッチング素
子Ｑ1 ，Ｑ2 の接続点に接続し、カレントトランスＣＴ
の２つの２次巻線ｎ1 ，ｎ2 が抵抗Ｒ1 ，Ｒ2 を介して
それぞれスイッチング素子Ｑ1 ，Ｑ2 に接続してあっ
て、２次巻線ｎ1 ，ｎ2 に誘起される交番出力をスイッ
チング素子Ｑ1 ，Ｑ2 に帰還し、その帰還量に応じてス
イッチング素子Ｑ1 ，Ｑ2 のオン・オフ時間を制御する
所謂自励式となっている。
【０００５】ここで、上記インバータ装置の動作につい
て説明すると、スイッチング素子Ｑ2 がオンでスイッチ
ング素子Ｑ1 がオフのときに、コンデンサＣ1 →インダ
クタＬ1 →ダイオードＤ6 →スイッチング素子Ｑ2 の経
路で電流が流れ（同図実線Ｃ参照）、この電流によって
インダクタＬ1 にエネルギが蓄えられる。そして、この
インダクタＬ1 に蓄えられたエネルギをスイッチング素
子Ｑ1 がオン、スイッチング素子Ｑ2 がオフとなったと
きに放出し、インダクタＬ1 →スイッチング素子Ｑ1 →
コンデンサＣ0 →コンデンサＣ1 の経路でコンデンサＣ
0 を充電することで所定の電圧にまで昇圧しており、こ
のチョッパ部１は所謂昇圧型のチョッパ回路を構成して
いる。
【０００６】一方、スイッチング素子Ｑ2 がオン、スイ
ッチング素子Ｑ1 がオフのとき、チョッパ部１のコンデ
ンサＣ0 →コンデンサＣ3 →放電ランプＬａ→インダク
タＬ2 →カレントトランスＣＴの１次巻線ｎ→スイッチ
ング素子Ｑ2 の経路で電流が流れる（同図実線Ａ参
照）。そして、カレントトランスＣＴの１次巻線ｎに流
れる電流が所定の大きさを越えると、スイッチング素子
Ｑ2 がオフ、スイッチング素子Ｑ1 がオンとなり、イン
ダクタＬ2 に蓄えられていたエネルギが放出されること
で、インダクタＬ2 →放電ランプＬａ→コンデンサＣ3
→スイッチング素子Ｑ1 →カレントトランスＣＴの１次
巻線ｎの経路で電流が流れ（同図実線Ｂ参照）、負荷で
ある放電ランプＬａには略正弦波状の交番電流が供給さ
れるのである。
【０００７】
【発明が解決しようとする課題】ところで、上記従来構
成においては、カレントトランスＣＴを介して２つのス
イッチング素子Ｑ1 ，Ｑ2 に帰還される帰還量は略同一
である。すなわち、２つの２次巻線ｎ1 ，ｎ2 の巻数を
等しくしているため、２つのスイッチング素子Ｑ1 ，Ｑ
2 に与えられる制御信号のレベルは常に同じであり、２
つのスイッチング素子Ｑ1 ，Ｑ2 のオン時間も略同一と
なり、バランスの取れた制御を行なっている。しかしな
がら、インバータ部２’の出力端間に軽負荷が接続され
たり、あるいは出力端間が短絡された場合のように負荷
における消費電力が減少すると、余剰電力がコンデンサ
Ｃ0 に充電されてコンデンサＣ0 の両端電圧（チョッパ
部１の直流出力電圧）が必要以上に高くなり、スイッチ
ング素子Ｑ1 ，Ｑ2 や負荷に過電圧が印加され、時には
回路素子や負荷が損傷する場合もあるという問題があっ
た。
【０００８】本発明は上記問題点の解決を目的とするも
のであり、簡単な構成により軽負荷時や短絡時における
出力の増大を抑制することができるインバータ装置を提
供しようとするものである。
【０００９】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、直流電源を断続させるチョッパ
用スイッチング素子を備えたチョッパ部と、複数のイン
バータ用スイッチング素子を備えこれらのインバータ用
スイッチング素子を交互にオン・オフさせてチョッパ部
の出力を交番電力に変換して出力するインバータ部と、
インバータ部の交番出力を帰還して各インバータ用スイ
ッチング素子をオン・オフ制御する帰還部とを具備し、
チョッパ部のチョッパ用スイッチング素子をインバータ
部の１つのインバータ用スイッチング素子と兼用して成
るインバータ装置において、チョ ッパ部の直流出力を検
出する検出部と、帰還部から少なくとも１つのインバー
タ用スイッチング素子への交番出力の帰還ループにおけ
るインピーダンスを可変するインピーダンス可変部とを
備え、インピーダンス可変部は、検出部によりチョッパ
部の直流出力の上昇を検出した場合に帰還ループのイン
ピーダンスを減少させることでチョッパ用スイッチング
素子に兼用しているインバータ用スイッチング素子のオ
ン時間を短くすることを特徴とする。
【００１０】請求項２の発明は、請求項１の発明におい
て、フィラメントを有する放電灯を負荷とし、放電灯の
始動前にフィラメントを先行予熱するための予熱電流を
インバータ部より供給して成ることを特徴とする。
【００１１】
【作用】請求項１の発明の構成では、チョッパ部の直流
出力を検出する検出部と、帰還部から少なくとも１つの
インバータ用スイッチング素子への交番出力の帰還ルー
プにおけるインピーダンスを可変するインピーダンス可
変部とを備え、インピーダンス可変部は、検出部により
チョッパ部の直流出力の上昇を検出した場合に帰還ルー
プのインピーダンスを減少させることでチョッパ用スイ
ッチング素子に兼用しているインバータ用スイッチング
素子のオン時間を短くしたので、軽負荷が接続された
り、出力端間の短絡等によりチョッパ部の直流出力が異
常に上昇した場合に、そのような直流出力の異常上昇を
検出部により検出し、インピーダンス可変部によりチョ
ッパ用スイッチング素子に兼用しているインバータ用ス
イッチング素子のオン時間を通常状態よりも短くするこ
とによってチョッパ部の直流出力の上昇が抑制でき、比
較的に簡易な回路構成にて異常時の出力上昇を抑えて回
路の保護を図ることができる。
【００１２】請求項２の発明の構成では、フィラメント
を有する放電灯を負荷とし、放電灯の始動前にフィラメ
ントを先行予熱するための予熱電流をインバータ部より
供給して成るので、特別に先行予熱用の回路構成を有さ
ずとも予熱電流をフィラメントに供給することができ、
回路構成を簡素化できる。
【００１３】
【実施例】以下の各実施例においては放電ランプＬａを
負荷とする放電灯点灯装置を例に説明するが、負荷とし
ては放電ランプＬａに限定されるものでなく、チョッパ
部とインバータ部のスイッチング素子を兼用するインバ
ータ装置全般に本発明の技術思想が適用可能であること
は言うまでもない。
【００１４】（実施例１） 図１は本発明の第１の実施例を示す回路図である。図１
に示すように、本実施例の基本構成は従来例において説
明したものと共通であり、共通する部分には同一の符号
を付して説明は省略し、本実施例の特徴となる部分につ
いてのみ説明する。
【００１５】本実施例においては、帰還部であるカレン
トトランスＣＴの２次巻線ｎ2 から兼用側のスイッチン
グ素子Ｑ2 への制御信号の帰還ループにおけるインピー
ダンスを可変するインピーダンス可変部３を備え、この
インピーダンス可変部３で上記帰還ループのインピーダ
ンスを変えることで２つのスイッチング素子Ｑ1 ，Ｑ2
に帰還される帰還量（制御信号のレベル）がアンバラン
スとなるようにし、さらに、チョッパ部１の直流出力を
検出する検出部としての抵抗Ｒ7 ，Ｒ8 の直列回路を具
備し、この抵抗Ｒ7 ，Ｒ8 で検出した検出出力に応じて
上記インピーダンス可変部３がインピーダンスの可変を
行なうようにした点に特徴を有するものである。
【００１６】インピーダンス可変部３においては、スイ
ッチング素子Ｑ1 ，Ｑ2 の直列回路と並列に接続された
上記抵抗Ｒ7 ，Ｒ8 の接続点にツェナーダイオードＺＤ
5 を介してトランジスタＱ5 のベースが接続してあり、
軽負荷の接続や短絡などの異常時に抵抗Ｒ8 の両端電圧
が上昇してツェナーダイオードＺＤ5 のツェナー電圧を
越えたときにトランジスタＱ5 がオンする。さらに、ト
ランジスタＱ5 のコレクタはトランジスタＱ4 のベース
に接続してあって、トランジスタＱ5 がオンすることで
トランジスタＱ4 がバイアスされてオンする。
【００１７】一方、カレントトランスＣＴの２次巻線ｎ
2 とスイッチング素子Ｑ3 との間には抵抗Ｒ2 が挿入さ
れており、通常の状態では、図２（ａ）に示すように、
スイッチング素子Ｑ2 のオン時間ｔ2 とスイッチング素
子Ｑ1 のオン時間ｔ1 とが略同一になるように設定して
いる。そして、この抵抗Ｒ2 と並列に接続された抵抗Ｒ
3 にトランジスタＱ4 と抵抗Ｒ4 との直列回路が並列に
接続してある。また、抵抗Ｒ2 の一端とスイッチング素
子Ｑ2 の一端との間にトランジスタＱ3 が接続してあ
り、このトランジスタＱ3 のベースに上記抵抗Ｒ3 ，Ｒ
4 を並列接続するとともに、ベース・エミッタ間にコン
デンサＣ5 を接続してある。なお、通常の出力状態にお
いては、抵抗Ｒ3 及びコンデンサＣ5 による時定数があ
るために上記トランジスタＱ3 はオフとなる。
【００１８】次に、軽負荷や短絡などの異常発生により
チョッパ部１の直流出力が上昇した場合の動作について
説明する。まず、上記のような直流出力の上昇を抵抗Ｒ
7 ，Ｒ8 の両端電圧の上昇により検出してトランジスタ
Ｑ5 がオンすれば、それによってトランジスタＱ4 がオ
ンし、トランジスタＱ4 を介して抵抗Ｒ4 に電流が流れ
るため、コンデンサＣ5 が充電される際の上記時定数が
変化し、トランジスタＱ3 がオンする。トランジスタＱ
3 がオンすれば、スイッチング素子Ｑ2 の帰還ループに
おける上記インピーダンスが抵抗Ｒ2 の抵抗値よりも減
少するから、図２（ｂ）に示すように、スイッチング素
子Ｑ2 のオン時間ｔ2 ’は通常状態におけるオン時間ｔ
2 よりも短くなる。ここで、コンデンサＣ0 の時間当た
りの充電量はスイッチング素子Ｑ2 のオン時間ｔ2 によ
り決まるから、上記のような異常時にスイッチング素子
Ｑ2 のオン時間を短くすることでコンデンサＣ0 への充
電量を減少させ、チョッパ部１の直流出力の異常上昇を
抑制することができる。
【００１９】本実施例の構成によれば、インバータ装置
に軽負荷が接続されたり、出力端間の短絡等によりチョ
ッパ部１の直流出力が異常に上昇した場合でも、そのよ
うな直流出力の異常上昇を検出し、チョッパ部１とイン
バータ部２とで兼用されるスイッチング素子Ｑ2 への帰
還ループにおけるインピーダンスをインピーダンス可変
部３にて変化させるようにしたから、インピーダンスが
変化することでスイッチング素子Ｑ2 のオン時間ｔ2 が
通常状態よりも短くなり、これによってチョッパ部１の
直流出力の上昇を抑制でき、比較的に簡易な回路構成に
て異常時の出力上昇を抑えて回路の保護を図ることがで
きる。
【００２０】（実施例２） 図３は本発明の第２の実施例の回路図を示すものであ
り、スイッチング素子に電界効果トランジスタＱ1 ，Ｑ
2 を用いた点以外は実施例１の構成とほぼ共通である。
すなわち、通常状態では兼用側の電界効果トランジスタ
Ｑ2 のオン時間ｔ2 と、他方の電界効果トランジスタＱ
1 のオン時間ｔ1 とはほぼ同一であるが、異常時にはイ
ンピーダンス可変部３のトランジスタＱ3 がオンするこ
とで電界効果トランジスタＱ2 のゲートに接続された帰
還ループのインピーダンスが変化し、電界効果トランジ
スタＱ2 のオン時間ｔ2 ’が通常状態のオン時間ｔ2 よ
りも短くなってチョッパ部１の直流出力の上昇を抑える
ことができる。
【００２１】（実施例３） 図４は本発明の第３の実施例の回路図を示すものであ
り、インピーダンス可変部４以外の構成は上記実施例２
と共通である。本実施例におけるインピーダンス可変部
４は、チョッパ部１の直流出力を検出する検出部たる抵
抗Ｒ9 ，Ｒ10及びツェナーダイオードＺＤ6 と、サイリ
スタＳＣＲ1 とを備え、異常時の直流出力の上昇により
抵抗Ｒ10の両端電圧がツェナーダイオードＺＤ6 のツェ
ナー電圧を越えたときにサイリスタＳＣＲ1 のゲートに
トリガ信号が印加されてサイリスタＳＣＲ1 がターンオ
ンする。これにより、兼用側のスイッチング素子Ｑ2 を
停止あるいは間欠的に動作させ、２つのスイッチング素
子Ｑ1 ，Ｑ2 のオン・オフ制御をアンバランスとし、ス
イッチング素子Ｑ2 のオン時間ｔ2 を短くして、異常時
のチョッパ部１の直流出力の上昇を抑えることができ
る。
【００２２】（実施例４） 図５は本発明の第４の実施例の回路図を示すものであ
り、基本的な構成については実施例１と共通であるの
で、共通する部分には同一の符号を付して説明は省略す
る。本実施例においては、カレントトランスＣＴの１次
巻線ｎ1 にバラストチョークＣＨ1 とバランサチョーク
ＣＨ2 とを直列に接続するとともに、バランサチョーク
ＣＨ2 を介してインバータ部２の出力端に２つの放電ラ
ンプＬａ1 ，Ｌａ2を並列接続している。さらに、バラ
ストチョークＣＨ1 及びバランサチョークＣＨ2 の２次
側をダイオードＤ4 ，Ｄ5 を介してコンデンサＣ4 に接
続してある。
【００２３】インピーダンス可変部５においては、上記
コンデンサＣ4 の両端間に抵抗Ｒ13と、コンデンサＣ7
及びトランジスタＱ7 の並列回路とを直列に接続してあ
り、さらに、トランジスタＱ7 のコレクタにはツェナー
ダイオードＺＤ7 を介してトランジスタＱ6 のベースが
接続してある。また、上記トランジスタＱ7 のベースに
はトランジスタＱ8 のコレクタが接続してあり、このト
ランジスタＱ8 のベースにはカレントトランスＣＴの２
次巻線ｎ2 がダイオードＤ6 ，抵抗Ｒ11，Ｒ12の直列回
路に並列に接続してある。
【００２４】次に、本実施例の動作について説明する。
まず、２つの放電ランプＬａ1 ，Ｌａ2 が正常に点灯し
ている場合には、バラストチョークＣＨ1 の２次出力Ｖ
1 と、バランサチョークＣＨ2 の２次出力Ｖ2 との間に
は、Ｖ2 ＜Ｖ1 の大小関係が成立している。一方、この
ときにはトランジスタＱ8 はオン、トランジスタＱ7は
オフとなっており、コンデンサＣ7 の両端電圧はツェナ
ーダイオードＺＤ7 のツェナー電圧よりも低くなる。し
たがって、ツェナーダイオードＺＤ7 にベースが接続さ
れたトランジスタＱ6 はオフであり、兼用側のスイッチ
ング素子Ｑ2 のオン時間ｔ2 は定常時のオン時間となっ
ている。
【００２５】ここで、２つの放電ランプＬａ1 ，Ｌａ2
の内の一方が外されたような場合には、負荷における消
費電力が減少するためにバラストチョークＣＨ1 の２次
出力Ｖ1 がバランサチョークＣＨ2 の２次出力Ｖ2 より
も大きくなる（Ｖ1 ＜Ｖ2 ）。この結果、インピーダン
ス可変部５のコンデンサＣ7 の両端電圧が上昇し、ツェ
ナーダイオードＺＤ7 のツェナー電圧を越えることでト
ランジスタＱ6 がオンし、兼用側のスイッチング素子Ｑ
2 をオフする。すなわち、一方の放電ランプＬａ1 （あ
るいはＬａ2 ）が外されたような場合には、インピーダ
ンス可変部５がスイッチング素子Ｑ2 の帰還ループのイ
ンピーダンスを減少させるためにスイッチング素子Ｑ2
のオン時間ｔ2 が短くなり、よって、チョッパ部１の直
流出力の増大が抑制されるのである。なお、このときに
は、残りの放電ランプＬａ2 （あるいはＬａ1 ）が定常
点灯するだけの出力を与えられるようなオン時間ｔ2 で
スイッチング素子Ｑ2 をオン・オフするようにしてい
る。また、スイッチング素子Ｑ2 がオフしたときにはカ
レントトランスＣＴの２次巻線ｎ2 の出力が低下するた
め、トランジスタＱ8 がオフとなり、これによってトラ
ンジスタＱ7 がオンしてコンデンサＣ7 の充電電荷を放
電している。
【００２６】一方、２つの放電ランプＬａ1 ，Ｌａ2 が
外されたり、インバータ部２の出力端間が短絡する等の
異常時にも、コンデンサＣ7 の両端電圧が上昇してトラ
ンジスタＱ6 がオンし、スイッチング素子Ｑ2 のオン時
間ｔ2 が定常時よりも短くなって、チョッパ部１の直流
出力の増大が抑制できるのである。また、放電ランプＬ
ａのフィラメントの予熱時にはバラストチョークＣＨ1
の２次出力Ｖ1 と、バランサチョークＣＨ2 の２次出力
Ｖ2 とは、ともに定常時よりも大きくなるが、このとき
にもコンデンサＣ7 の両端電圧が上昇してトランジスタ
Ｑ6 がオンするから、スイッチング素子Ｑ2 のオン時間
ｔ2 を定常時よりも短くして予熱時の電流及び電圧を低
下させ、放電ランプＬａ1 ，Ｌａ2 のいわゆる瞬点を防
止している。
【００２７】本実施例の構成では、２つの放電ランプＬ
ａ1 ，Ｌａ2 に接続されたバラストチョークＣＨ1 及び
バランサチョークＣＨ2 の２次側出力によって、軽負荷
（例えば、放電ランプＬａ1 ，Ｌａ2 の一方が外された
状態）や短絡などの異常を検出し、インピーダンス可変
回路４によって兼用のスイッチング素子Ｑ2 に接続され
たインピーダンスを変化させているので、上記のような
異常時にはスイッチング素子Ｑ2 のオン時間ｔ2 が定常
時よりも短くなり、チョッパ部１の直流出力の増大が抑
制されて回路素子や負荷の損傷が防止できる。
【００２８】なお、図６に示すように、バランサチョー
クＣＨ2 の２次側にチョークコイルＬ3 とコンデンサＣ
10とから成るフィルタを接続し、バランサチョークＣＨ
2 の２次側出力に含まれる振動分を除去するようにすれ
ば、異常時の検出精度を上げることができる。また、図
７は上記図６の構成において、コンデンサＣａ，Ｃｂ、
抵抗Ｒａ，Ｒｂ、ダイアックＱｄ等から成る起動回路６
を付加したものであり、この起動回路６は、兼用側の電
界効果トランジスタＱ2 のゲートと他方の電界効果トラ
ンジスタＱ1 のドレインとの間にダイアックＱｄと抵抗
Ｒａ，Ｒｂとの直列回路を接続するとともに、電界効果
トランジスタＱ1 ，Ｑ2 の直列回路と並列にコンデンサ
Ｃｂを接続し、さらにダイアックＱｄと並列にコンデン
サＣａを接続して構成してある。そして、交流電源ＡＣ
の電源が投入されるとコンデンサＣａ，Ｃｂが充電され
てその両端電圧が上昇するため、ダイアックＱｄが導通
して兼用側の電界効果トランジスタＱ2 にゲート電圧が
印加されてチョッパ部１及びインバータ部２が起動する
のである。
【００２９】なお、上記実施例１〜実施例４のようにイ
ンバータ部２のスイッチング素子Ｑ1 ，Ｑ2 のオン・オ
フ時間をアンバランスに制御することにより、放電ラン
プＬａを負荷とした場合の始動時における回路動作の安
定化が図れることを本発明者は実験により確認した。す
なわち、明確な理由については解明できていないが、放
電ランプＬａの始動過程つまり予熱状態から半波点灯を
経由して点灯に移行する過程において、半波点灯の状態
（動作不安定状態）における動作をカレントトランスＣ
Ｔのアンバランスな状態における動作を補完するためで
あると考えられる。
【００３０】（実施例５） 図８は本発明の第５の実施例を示す回路図であり、基本
的な構成は上記実施例４の構成と共通であるので、共通
する部分については同一の符号を付して説明は省略し、
本実施例の特徴となる部分についてのみ説明する。負荷
として放電ランプＬａを接続する場合には、放電ランプ
Ｌａのフィラメントの寿命を永らえるため、放電ランプ
Ｌａの始動前にフィラメントに電流を流して予熱する先
行予熱が行なわれるのが一般的である。この場合には、
図１１に示すように、インバータ部２’における２つの
スイッチング素子Ｑ1 ，Ｑ2 のオン・オフ制御やタイマ
回路等を具備して所定の時間だけ予熱電流を流す予熱制
御を行なう制御回路１０を設け、この制御回路１０によ
り先行予熱時にスイッチング素子Ｑ1 ，Ｑ2 のスイッチ
ング周波数を大きくしてチョッパ部１の直流出力を低下
させて先行予熱を行なっている。しかしながら、上記の
ように制御回路１０を設けることは、予熱時と始動時、
定常時等における制御も複雑になり、コストアップにつ
ながってしまう。
【００３１】そこで、本実施例では、チョッパ部１のイ
ンダクタＬ1 に直列にインダクタＬ1 ’を接続するとと
もにこのインダクタＬ1 ’の両端にトランジスタＱｃの
エミッタ・コレクタを接続し、さらに、トランジスタＱ
ｃのベースにタイマ回路７ａを接続して成るインダクタ
ンス可変回路７を具備した点に特徴がある。上記インダ
クタンス可変回路７のトランジスタＱｃは、定常状態
（放電ランプＬａが点灯している状態）ではオンにな
り、予熱時にタイマ回路７ａによって所定の予熱時間だ
けオフされる。すなわち、定常状態ではトランジスタＱ
ｃがオンであるためにインダクタＬ1 ’の両端がトラン
ジスタＱｃによってバイパスされるため、チョッパ部１
の動作に寄与するのは一方のインダクタＬ1 のみとな
る。一方、予熱時にはトランジスタＱｃがオフするため
にインダクタＬ1 にインダクタＬ1 が直列接続される。
このため、予熱時にはチョッパ部１の直流出力を定常時
よりも低くすることができる。そして、タイマ回路７ａ
において所定の予熱時間を限時し、予熱時間経過後にト
ランジスタＱｃをオンして定常状態に必要なチョッパ部
１の直流出力が得られる。
【００３２】本実施例の構成では、予熱時にはインバー
タ部２から予熱電流を供給し、また、インダクタンス可
変回路７により予熱時と定常時とでチョッパ部１におけ
るインダクタンス値を可変するようにしたから、予熱時
に必要な直流出力と定常時に必要な直流出力とを簡易な
構成により得ることができ、予熱のための特別な制御回
路を設けることなく低コストで放電ランプＬａのフィラ
メントの予熱を行なうことができる。
【００３３】（実施例６） 図９は本発明の第６の実施例を示す回路図であり、基本
的な構成は上記実施例５の構成と共通であるので、共通
する部分については同一の符号を付して説明は省略し、
本実施例の特徴となる部分についてのみ説明する。本実
施例では、チョッパ部１のインダクタＬ1 と直列にサイ
リスタＳＣＲ2 を接続するとともにサイリスタＳＣＲ2
のゲートにタイマ回路８ａを接続し、さらに、サイリス
タＳＣＲ2 のカソードと電界効果トランジスタＱ1 のド
レインとの間にダイオードＤ10を逆並列に接続した点に
特徴を有するものである。このタイマ回路８ａは、予熱
時にサイリスタＳＣＲ2 をターンオフさせてチョッパ部
１の動作を停止させ、予熱時のチョッパ部１の直流出力
が増大しないようにするとともに、予熱時間の限時が終
了すればゲート電圧を印加してサイリスタＳＣＲ2 をタ
ーンオンさせてチョッパ部１を動作させるものであり、
上記タイマ回路８ａとサイリスタＳＣＲ2 とでチョッパ
動作禁止手段８を構成している。なお、チョッパ部１の
動作が停止した場合にはダイオードＤ10を介して放電ラ
ンプＬａに予熱電流が供給される。
【００３４】本実施例の構成では、チョッパ動作禁止手
段８によりサイリスタＳＣＲ2 をオン・オフ制御して予
熱時にチョッパ部１が動作しないようにしたから、予熱
時に必要な直流出力と定常時に必要な直流出力とを簡易
な構成により得ることができ、予熱のための特別な制御
回路を設けることなく低コストで放電ランプＬａのフィ
ラメントの予熱を行なうことができる。
【００３５】なお、上記実施例５及び６においては、交
流電源ＡＣの電源投入時の突入電流に対しては、チョッ
パ部１のインダクタＬ1 が突入電流を阻止するように作
用するため、インバータ部２への突入電流の印加を低く
抑えることができるという利点もある。
【００３６】
【発明の効果】請求項１の発明は、直流電源を断続させ
るチョッパ用スイッチング素子を備えたチョッパ部と、
複数のインバータ用スイッチング素子を備えこれらのイ
ンバータ用スイッチング素子を交互にオン・オフさせて
チョッパ部の出力を交番電力に変換して出力するインバ
ータ部と、インバータ部の交番出力を帰還して各インバ
ータ用スイッチング素子をオン・オフ制御する帰還部と
を具備し、チョッパ部のチョッパ用スイッチング素子を
インバータ部の１つのインバータ用スイッチング素子と
兼用して成るインバータ装置において、チョッパ部の直
流出力を検出する検出部と、帰還部から少なくとも１つ
のインバータ用スイッチング素子への交番出力の帰還ル
ープにおけるインピーダンスを可変するインピーダンス
可変部とを備え、インピーダンス可変部は、検出部によ
りチョッパ部の直流出力の上昇を検出した場合に帰還ル
ープのインピーダンスを減少させることでチョッパ用ス
イッチング素子に兼用しているインバータ用スイッチン
グ素子のオン時間を短くしたので、軽負荷が接続された
り、出力端間の短絡等によりチョッパ部の直流出力が異
常に上昇した場合に、そのような直流出力の異常上昇を
検出部により検出し、インピーダンス可変部によりチョ
ッパ用スイッチング素子に兼用しているインバータ用ス
イッチング素子のオン時間を通常状態よりも短くするこ
とによってチョッパ部の直流出力の上昇が抑制でき、比
較的に簡易な回路構成にて異常時の出力上昇を抑えて回
路の保護を図ることができるという効果がある。
【００３７】請求項２の発明は、フィラメントを有する
放電灯を負荷とし、放電灯の始動前にフィラメントを先
行予熱するための予熱電流をインバータ部より供給して
成るので、特別に先行予熱用の回路構成を有さずとも予
熱電流をフィラメントに供給 することができ、回路構成
を簡素化できるという効果がある。
【図面の簡単な説明】
【図１】実施例１を示す回路図である。
【図２】（ａ）及び（ｂ）は同上の動作を説明するため
の波形図である。
【図３】実施例２を示す回路図である。
【図４】実施例３を示す回路図である。
【図５】実施例４を示す回路図である。
【図６】同上の他の構成を示す回路図である。
【図７】同上のさらに別の構成を示す回路図である。
【図８】実施例５を示す回路図である。
【図９】実施例６を示す回路図である。
【図１０】従来例を示す回路図である。
【図１１】他の従来例を示す回路図である。
【符号の説明】
１ チョッパ部 ２ インバータ部 Ｑ1，Ｑ2 スイッチング素子 ＣＴ カレントトランス ｎ1，ｎ2 ２次巻線 Ｌａ 放電ランプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清積 克行 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 平伴 喜光 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平３−198670（ＪＰ，Ａ) 特開 平３−276599（ＪＰ，Ａ) 特開 平６−267686（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/5383 H02M 7/538

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 直流電源を断続させるチョッパ用スイッ
    チング素子を備えたチョッパ部と、複数のインバータ用
    スイッチング素子を備えこれらのインバータ用スイッチ
    ング素子を交互にオン・オフさせてチョッパ部の出力を
    交番電力に変換して出力するインバータ部と、インバー
    タ部の交番出力を帰還して各インバータ用スイッチング
    素子をオン・オフ制御する帰還部とを具備し、チョッパ
    部のチョッパ用スイッチング素子をインバータ部の１つ
    のインバータ用スイッチング素子と兼用して成るインバ
    ータ装置において、チョッパ部の直流出力を検出する検
    出部と、帰還部から少なくとも１つのインバータ用スイ
    ッチング素子への交番出力の帰還ループにおけるインピ
    ーダンスを可変するインピーダンス可変部とを備え、イ
    ンピーダンス可変部は、検出部によりチョッパ部の直流
    出力の上昇を検出した場合に帰還ループのインピーダン
    スを減少させることでチョッパ用スイッチング素子に兼
    用しているインバータ用スイッチング素子のオン時間を
    短くすることを特徴とするインバータ装置。
  2. 【請求項２】 フィラメントを有する放電灯を負荷と
    し、放電灯の始動前にフィラメントを先行予熱するため
    の予熱電流をインバータ部より供給して成ることを特徴
    とする請求項１記載のインバータ装置。
JP00774895A 1995-01-20 1995-01-20 インバータ装置 Expired - Fee Related JP3417112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00774895A JP3417112B2 (ja) 1995-01-20 1995-01-20 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00774895A JP3417112B2 (ja) 1995-01-20 1995-01-20 インバータ装置

Publications (2)

Publication Number Publication Date
JPH08205558A JPH08205558A (ja) 1996-08-09
JP3417112B2 true JP3417112B2 (ja) 2003-06-16

Family

ID=11674328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00774895A Expired - Fee Related JP3417112B2 (ja) 1995-01-20 1995-01-20 インバータ装置

Country Status (1)

Country Link
JP (1) JP3417112B2 (ja)

Also Published As

Publication number Publication date
JPH08205558A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
US6724152B2 (en) Lighting control system with variable arc control including start-up circuit for providing a bias voltage supply
EP0974081A1 (en) Power supply and electronic ballast with low-cost inverter bootstrap power source
US4983887A (en) Controlled series-resonance-loaded ballast
WO2003009651A1 (en) Overvoltage protection for hid lamp ballast
CN1604716B (zh) 用于电子镇流器的单向转换限流截止电路的方法和装置
JP3417112B2 (ja) インバータ装置
JPH10326682A (ja) 放電灯点灯装置
KR100632531B1 (ko) 적어도 하나의 저압 방전 램프 동작용 회로 장치
JPS6277860A (ja) 電源装置
US7190127B2 (en) Shutdown circuit
JPH01315996A (ja) 放電灯点灯装置
US20040183468A1 (en) Variable frequency half bridge driver
JPH01294399A (ja) 放電灯点灯装置
JPH06325886A (ja) 高周波点灯装置
US8076864B2 (en) Circuit configuration for starting and operating at least one discharge lamp
JP3034936B2 (ja) 放電灯点灯装置
JPH11307290A (ja) 放電灯点灯装置
JP4621043B2 (ja) 放電灯点灯装置
JP2868242B2 (ja) 放電灯点灯装置
JPH10271848A (ja) 電源装置
JP2006286360A (ja) 放電灯点灯装置
JPH08203686A (ja) 予熱形放電灯点灯装置
JPH11204277A (ja) 放電灯点灯装置
JPH02288095A (ja) 放電灯点灯装置
JPH09238480A (ja) 電源装置、放電ランプ点灯装置及び照明器具

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees