JP3429657B2 - 分周器 - Google Patents

分周器

Info

Publication number
JP3429657B2
JP3429657B2 JP02055198A JP2055198A JP3429657B2 JP 3429657 B2 JP3429657 B2 JP 3429657B2 JP 02055198 A JP02055198 A JP 02055198A JP 2055198 A JP2055198 A JP 2055198A JP 3429657 B2 JP3429657 B2 JP 3429657B2
Authority
JP
Japan
Prior art keywords
frequency
signal
amplifier
ghz
mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02055198A
Other languages
English (en)
Other versions
JPH11220331A (ja
Inventor
孝 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
NTT Inc USA
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc USA filed Critical Nippon Telegraph and Telephone Corp
Priority to JP02055198A priority Critical patent/JP3429657B2/ja
Publication of JPH11220331A publication Critical patent/JPH11220331A/ja
Application granted granted Critical
Publication of JP3429657B2 publication Critical patent/JP3429657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロ波を分周
するための回路に関し、特に、マイクロ波発振器の発振
信号を、その数分の一程度の低い周波数帯にまで一度で
分周することのできる回路の構成法に係る。
【0002】
【従来の技術】一般に、分周器として、TFF(Tog
gle Flip Flop)を使用する方法が良く知
られている。図3は、このようなTFFを用いた分周器
の構成を示す図であって、数字符号30はDFF、33
はDFF30のセット入力端子、34はDFFのクロッ
ク入力端子、35はDFFのセット出力端子(Q)、3
6はリセット出力端子、31は分周器の入力端子、32
は分周器の出力端子を表わしている。
【0003】同図において、DFF30は、そのセット
入力端子33とリセット出力36とが接続されており、
そのためTFFとして動作する。そして、クロック入力
端子34に入力されたクロック毎に、セット出力端子3
5の出力と、リセット出力端子36の出力の極性が反転
する。
【0004】すなわち、クロック入力端子34に、信号
を2回入力したとき、セット出力端子35から、1つの
信号が出力される。従って、分周器の入力端子31に周
波数(f)の信号を入力すれば、分周器の出力端子32
から周波数(f/2)の信号を得ることが出来る。
【0005】図4は、従来のアナログ分周器の例を示す
図であって、数字符号41は入力端子、42は出力端
子、43はミクサ、44はローパスフィルタ(LP
F)、45は増幅器を表わしている。この回路は、同図
に示すように、ミクサ、ローパスフィルタ、増幅器から
なる閉ループで構成されている。
【0006】同図において、ミクサ43に2つの周波数
(fin),(fout) が入力されると、ミクサは、2つ
のサイドバンド(fin+fout ),(fin−fout )を
出力する。このとき、高域側サイドバンド(fin+fou
t )は、ローパスフィルタ44によって除去され、増幅
器44では、低域側サイドバンド(fin−fout )のみ
が増幅される。
【0007】増幅器44の利得は、ミクサと、ローパス
フィルタによる利得の損失を補うように設定され、その
出力の一部が、ミクサの入力としてフィードバックされ
る。一定のfinに対して、fout が一定であるために
は、fin=fout である必要がある。すなわち、これ
は、fout =fin/2であるから、入力周波数finは1
/2分周されることになる。
【0008】
【発明が解決しようとする課題】先に、図3によって説
明したDFF論理回路を用いる分周器は、その論理遅延
時間に比べて高い周波数の信号は分周できない。また、
図4によって説明したアナログ分周器は、DFF論理回
路を用いた分周器に比して、高い周波数まで動作する
が、前述のように、分周比が2:1に限られており、1
/2あるいは、そのべき乗倍以外の任意の分周比を得る
ことができない。
【0009】そして、例えば、衛星通信に用いられるK
u帯(12GHz)の信号を2:1に分周しても、6G
Hzとなり、PHSなどで汎用化している安価な2GH
z帯の回路素子が動作する周波数にはならない。本発明
は、このような従来の課題に鑑み、より高い周波数の信
号を一度に低い周波数まで分周することを可能とし、ま
た、高い周波数帯の増幅器を用いないで、これをコンパ
クト、かつ安価に集積できる分周器を提供することを目
的とする。
【0010】
【課題を解決するための手段】本発明によれば、上述の
課題は、前記特許請求の範囲に記載した手段により解決
される。すなわち、本発明は、第1ミクサ、第1増幅
器、第2ミクサ、第2増幅器、第3ミクサ、第3増幅
器、・・・、第Nミクサ、N増幅器(Nは2以上の整
数)が縦続接続された分周器であって、第N増幅器の出
力信号の一部を全てのミクサに帰還し、第1ミクサは外
部からの入力信号で励振され、
【0011】外部からの入力信号の周波数をfとし、n
を1≦n≦Nの整数とするとき、前記第1増幅器は、周
波数 Nf/(N+1)の信号を増幅し、前記第2増幅
器は、周波数(N−1)f/(N+1)の信号を増幅
し、前記第3増幅器は、周波数(N−2)f/(N+
1)の信号を増幅し、 ・・・・・ 第n増幅器は、周波数(N−n+1)f/(N+1)の
信号を増幅し、 ・・・・・ 前記第N増幅器は、周波数f/(N+1)の信号を増幅
して、該第N増幅器の出力信号の一部を、外部へ出力す
るように構成した分周器である。
【0012】請求項2に記載の発明は、前記請求項1に
記載の分周器において、第1〜第N増幅器の内の少なく
とも1つの増幅器の、入力側又は出力側に瀘波器を設
け、該瀘波器が、当該増幅器の増幅する信号の周波数よ
り高い周波数の信号を阻止する特性を有するように構成
したものである。
【0013】本発明は、上述のように、1個の分周器の
中に、ミクサと増幅器とからなる回路を、複数組備え、
これらの回路の全てのミクサが、分周器出力の同一の周
波数の信号で励振される点において、従来の技術と異な
る。
【0014】
【発明の実施の形態】図1は、本発明の実施の形態の第
1の例を示す図であって、分周比4:1の分周器の例を
示している。同図において、数字符号11は入力端子、
12は出力端子、13−1〜13−3は、それぞれミク
サ、14−1〜14−3は、それぞれ増幅器を表わして
いる。
【0015】同図において、第1ミクサ13−1、第1
増幅器14−1、第2ミクサ13−2、第2増幅器14
−2、第3ミクサ13−3、第3増幅器14−3が縦続
接続され、第3増幅器14−3の出力信号の一部が3個
のミクサに帰還され、第1ミクサ13−1は、入力端子
から与えられる信号で励振され、第3増幅器14−3の
出力信号の一部を出力端子12から外部へ出力する。
【0016】この分周器の分周比は4:1である。同図
に示すように、外部からの入力信号周波数を8GHzと
すると、出力周波数は2GHzとなる。まず、第1ミク
サ13−1は、8GHz−2GHz=6GHzの信号を
生成し、第1増幅器14−1は、周波数6GHzの信号
を増幅する。
【0017】次に、第2ミクサ13−2は、6GHz−
2GHz=4Gzの信号を生成し、第2増幅器14−2
は、周波数4GHzの信号を増幅する。最後に、第3ミ
クサ13−3は、4GHz−2GH=2GHzの信号を
生成し、第3増幅器14−3は、周波数2GHzの信号
を増幅する。
【0018】増幅された2GHzの信号は、全てのミク
サ13−1〜13−3に帰還され、各ミクサでは、この
周波数2GHzの信号と、前段の増幅器の出力信号とか
ら、上述のような差分の信号を生成している。このよう
にして、4:1の分周動作が実現できる。
【0019】本実施の形態の例の回路は、例えばGaA
s(砒化ガリウム)を材料とするFETによる集積回路
として容易に実現することが出来る。このようなGaA
s基板上にFETによる増幅器を形成せしめる方法など
については、従来から良く知られている技術であるの
で、ここでは説明を省略する。
【0020】図2は、本発明の実施の形態の第2の例を
示す図であって、分周比6:1の分周器の例を示してい
る。同図において、数字符号21は入力端子、22は出
力端子、23−1〜13−5は、それぞれミクサ、24
−1〜24−5は、それぞれ増幅器を表わしている。
【0021】同図において、第1ミクサ23−1、第1
増幅器24−1、第2ミクサ23−2、第2増幅器24
−2、第3ミクサ23−3、第3増幅器24−3、第4
ミクサ23−4、第4増幅器24−4、第5ミクサ23
−5、第5増幅器24−5が縦続接続され、第1ミクサ
23−1には、入力端子21から入力された信号が引加
され、第5増幅器24−5の出力信号の一部が、全ての
ミクサに帰還される。
【0022】この分周器の分周比は6:1である。同図
に示すように、外部からの入力信号周波数を、12GH
zとすると、出力周波数は2GHzとなる。まず、第1
ミクサ23−1は、12GHz−2GHz=10GHz
の信号を生成し、第1増幅器24−1は、周波数10G
Hzの信号を増幅する。
【0023】次に、第2ミクサ23−2は、10GHz
−2GHz=8Gzの信号を生成し、第2増幅器24−
2は、周波数8GHzの信号を増幅する。次に、第3ミ
クサ23−3は、8GHz−2GH=6GHzの信号を
生成し、第3増幅器24−3は、周波数6GHzの信号
を増幅する。
【0024】次に、第4ミクサ23−4は、6GHz−
2GHz=4Gzの信号を生成し、第4増幅器24−4
は、周波数4GHzの信号を増幅する。次に、第5ミク
サ23−5は、4GHz−2GH=2GHzの信号を生
成し、第5増幅器24−5は、周波数2GHzの信号を
増幅する。
【0025】増幅された2GHzの信号は、全てのミク
サ23−1〜23−5に帰還され、各ミクサでは、この
周波数2GHzの信号と、前段の増幅器の出力信号とか
ら、上述のような差分の信号を生成している。このよう
にして、6:1の分周動作が実現できる。
【0026】上記各実施の形態の例における増幅器の利
得は、それぞれの増幅器に前置したミクサによって生ず
る利得損失を補えるものであれば良い。本発明では、ま
た、増幅器の前、又は後に、当該増幅器が、増幅する信
号の周波数より高い周波数を阻止する特性を有する瀘波
器を設けて構成しても良い。この場合の瀘波器として
は、低域通過瀘波器(LPF)あるいは、帯域通過瀘波
器(BPF)を使用することが出来る。
【0027】このような構成を採るときには、増幅器の
利得は、それぞれの増幅器に前置したミクサと瀘波器に
よって生ずる利得損失を補えるものにするのが望まし
い。また、上述の実施の形態の例では、8GHz、ある
いは12GHzの入力信号を4:1、あるいは、6:1
に分周して、いずれも、2GHzの信号を得る場合の例
について示しているが、これに限るものではなく、任意
の分周比、任意の周波数の出力を得ることが出来るよう
に構成出来るものであることはいうまでもない。
【0028】例えば、ミクサと増幅器の組を4組縦続接
続して、5:1の分周器を構成し、周波数12GHzの
信号を入力すれば、分周器出力として、2.4GHzの
出力信号を得ることができる。このとき、出力側から、
各ミクサに帰還される信号の周波数は、2.4GHzで
ある。
【0029】そして、第1の増幅器で増幅される信号
は、9.6GHz、第2の増幅器で増幅される信号は、
7.2GHz、第3の増幅器で増幅される信号は、4.
8GHz、第4の増幅器で増幅される信号は、2.4G
Hzとなる。
【0030】
【発明の効果】以上説明したように、本発明によれば、
マイクロ波帯の信号を、任意の分周比で、一度に分周す
ることのできる分周器を容易に実現することができる。
本発明によれば、例えば、衛星通信に用いられるKu帯
(12GHz)の信号を6:1に分周して、2GHzの
信号を直ちに得られる。
【0031】すなわち、Ku帯の信号を、PHSなどで
汎用化している安価な2GHz帯の回路が動作する周波
数に、一度に分周することが可能となる。従って、衛星
通信移動体端末のように、高い周波数帯で動作する装置
を、安価に構成することがでできる利点がある。
【図面の簡単な説明】
【図1】本発明の実施の形態の第1の例を示す図であ
る。
【図2】本発明の実施の形態の第1の例を示す図であ
る。
【図3】従来のTFFを用いた分周器の例を示す図であ
る。
【図4】従来のアナログ分周器の例を示す図である。
【符号の説明】
11,21,31,41 入力端子 12,22,32,42 出力端子 13−1〜13−3,23−1〜23−5,43 ミ
クサ 14−1〜14−3,24−1〜24−5,45 増
幅器 30 DFF 33 セット入力端子 34 クロック入力端子 35 セット出力端子 36 リセット出力端子 44 ローパスフィルタ(LPF)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1ミクサ、第1増幅器、第2ミクサ、
    第2増幅器、第3ミクサ、第3増幅器、・・・、第Nミ
    クサ、N増幅器(Nは2以上の整数)が縦続接続された
    分周器であって、 第N増幅器の出力信号の一部を全てのミクサに帰還し、 第1ミクサは、外部からの入力信号で励振し、 外部からの入力信号の周波数をfとし、nを1≦n≦N
    の整数とするとき、 前記第1増幅器は、周波数 Nf/(N+1)の信号を
    増幅し、 前記第2増幅器は、周波数(N−1)f/(N+1)の
    信号を増幅し、 前記第3増幅器は、周波数(N−2)f/(N+1)の
    信号を増幅し、 ・・・・・ 第n増幅器は、周波数(N−n+1)f/(N+1)の
    信号を増幅し、 ・・・・・ 前記第N増幅器は、周波数f/(N+1)の信号を増幅
    して、 該第N増幅器の出力信号の一部を外部へ出力することを
    特徴とする分周器。
  2. 【請求項2】 第1〜第N増幅器の内、少なくとも1つ
    の増幅器は、その入力側又は出力側に瀘波器を備え、該
    瀘波器は、当該増幅器が増幅する信号の周波数より高い
    周波数を阻止する特性を有する請求項1に記載の分周
    器。
JP02055198A 1998-02-02 1998-02-02 分周器 Expired - Fee Related JP3429657B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02055198A JP3429657B2 (ja) 1998-02-02 1998-02-02 分周器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02055198A JP3429657B2 (ja) 1998-02-02 1998-02-02 分周器

Publications (2)

Publication Number Publication Date
JPH11220331A JPH11220331A (ja) 1999-08-10
JP3429657B2 true JP3429657B2 (ja) 2003-07-22

Family

ID=12030298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02055198A Expired - Fee Related JP3429657B2 (ja) 1998-02-02 1998-02-02 分周器

Country Status (1)

Country Link
JP (1) JP3429657B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930780B (zh) * 2004-03-11 2010-06-02 Nxp股份有限公司 分频器
JP2007208589A (ja) * 2006-02-01 2007-08-16 Univ Of Tokyo 周波数分周器

Also Published As

Publication number Publication date
JPH11220331A (ja) 1999-08-10

Similar Documents

Publication Publication Date Title
KR100533626B1 (ko) 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
Stetzler et al. A 2.7-4.5 V single chip GSM transceiver RF integrated circuit
US6194947B1 (en) VCO-mixer structure
EP0624004A1 (en) An integrated transceiver circuit packaged component
KR100619227B1 (ko) 단일칩 시모스(cmos) 송신기/수신기 및브이시오(vco) 믹서 구조
EP1246360A1 (en) Dual digital television tuner
JP3429657B2 (ja) 分周器
US7471134B2 (en) Mixer with clock resynchronization and method therefor
JPS60177728A (ja) 低雑音信号発生器
JPS59168706A (ja) アナログ型非同調1/2分周回路
US20030050031A1 (en) Frequency conversion circuit having suppressed beat
JPH0846459A (ja) マイクロ波増幅器回路
JP4223347B2 (ja) 周波数変換器並びに受信機及び送信機
JPS63175507A (ja) マイクロ波周波数変換回路
JP3970284B2 (ja) マルチモード無線送信機及びこれを用いた携帯無線機
US8264283B1 (en) Single side band mixer
JPWO2009044451A1 (ja) イメージリジェクションミクサ及び無線装置
JPH07114327B2 (ja) マイクロ波1/n分周器
JP2631018B2 (ja) 高周波pll発振器
JPS62271506A (ja) マイクロ波発振回路装置
KR20010069649A (ko) 싱글 발란스드 구조 상향 주파수 혼합기
JP2002057577A (ja) Pll周波数シンセサイザ
JPH0640605B2 (ja) ミクサ回路
JP3252211B2 (ja) スーパーヘテロダイン方式の送受信機
JPH0630452B2 (ja) マイクロ波受信装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees