JP3473509B2 - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JP3473509B2
JP3473509B2 JP20269799A JP20269799A JP3473509B2 JP 3473509 B2 JP3473509 B2 JP 3473509B2 JP 20269799 A JP20269799 A JP 20269799A JP 20269799 A JP20269799 A JP 20269799A JP 3473509 B2 JP3473509 B2 JP 3473509B2
Authority
JP
Japan
Prior art keywords
voltage
output
input
comparator
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20269799A
Other languages
Japanese (ja)
Other versions
JP2001037215A (en
Inventor
正治 松下
清彦 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20269799A priority Critical patent/JP3473509B2/en
Publication of JP2001037215A publication Critical patent/JP2001037215A/en
Application granted granted Critical
Publication of JP3473509B2 publication Critical patent/JP3473509B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、フィードバック
及びフィードフォワード制御回路を備えたスイッチング
レギュレータに関し、特に入力電圧を昇圧して出力する
昇圧型スイッチングレギュレータに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a switching regulator having a feedback and feedforward control circuit, and more particularly to a step-up switching regulator for boosting and outputting an input voltage.

【0002】[0002]

【従来の技術】スイッチングレギュレータには、非昇圧
型と昇圧型が存在する。非昇圧型は入力電圧と略同電圧
を出力するのに対し、昇圧型は入力電圧を昇圧して出力
する点で異なる。以下、これらについて順に説明する。
2. Description of the Related Art Switching regulators include a non-boost type and a boost type. The non-step-up type outputs substantially the same voltage as the input voltage, whereas the step-up type outputs by boosting the input voltage and outputting. Hereinafter, these will be described in order.

【0003】図13は従来の非昇圧型スイッチングレギ
ュレータを例示する構成図である。図において、1は直
流電源、Viは電源1からの入力電圧、2はチョッパー
用スイッチ、3はチョッパー用スイッチ2を駆動するス
イッチ駆動部、4はフィルタリング用のチョークコイ
ル、5はフィルタリング用のコンデンサ、6は整流用ダ
イオード、7は定電圧出力用の出力端子、16は出力端
子7に接続される負荷、Voは出力端子7の出力電圧、
8は分圧用の抵抗8a及び8bを備えて入力電圧Viを
検出する入力電圧検出部、9は分圧用の抵抗9a及び9
bを備えて出力電圧Voを検出する出力電圧検出部、1
0は制御部であり、三角波発生回路11、誤差増幅器1
2、比較器13及びスイッチ駆動部3を備える。なお、
入力電圧検出部8は入力電圧Viを分圧した電圧vin
出力し、出力電圧検出部9は出力電圧Voを分圧した電
圧voutを出力する。また、直流電源1からの入力電圧
Viにはリップル(即ち、交流成分)が含まれている。
図14はリップルを含む入力電圧Viを例示する波形図
であり、図において横軸は時間、縦軸は入力電圧Viで
ある。
FIG. 13 is a configuration diagram illustrating a conventional non-boosting type switching regulator. In the figure, 1 is a DC power supply, Vi is an input voltage from the power supply 1, 2 is a switch for chopper, 3 is a switch driver for driving the chopper switch 2, 4 is a choke coil for filtering, 5 is a capacitor for filtering. , 6 are rectifying diodes, 7 is an output terminal for outputting a constant voltage, 16 is a load connected to the output terminal 7, Vo is the output voltage of the output terminal 7,
Reference numeral 8 denotes an input voltage detection unit that includes voltage dividing resistors 8a and 8b and detects an input voltage Vi. 9 denotes voltage dividing resistors 9a and 9
b, an output voltage detection unit for detecting the output voltage Vo
Reference numeral 0 denotes a control unit, which includes a triangular wave generation circuit 11 and an error amplifier 1
2, a comparator 13 and a switch driving unit 3. In addition,
Input voltage detection unit 8 outputs a voltage v in which dividing the input voltage Vi divided, the output voltage detecting unit 9 outputs a voltage v out obtained by dividing the output voltage Vo min. The input voltage Vi from the DC power supply 1 includes a ripple (ie, an AC component).
FIG. 14 is a waveform diagram illustrating an input voltage Vi including a ripple. In the figure, the horizontal axis represents time, and the vertical axis represents the input voltage Vi.

【0004】次に動作について説明する。図13に示し
た制御部10は、入力電圧検出部8からの電圧vin及び
出力電圧検出部9からの電圧voutに基づいてスイッチ
2を制御する。例えば、出力電圧Voが過大であると判
断されたときはスイッチ2のオン時間を少なくし、逆に
過小であると判断されたときはオン時間を多くするフィ
ードバック制御を行なう。また、入力電圧Viが過大で
あると判断されたときはスイッチ2のオン時間を少なく
し、逆に過小であると判断されたときはオン時間を多く
するフィードフォワード制御を行なう。これらのフィー
ドバック及びフィードフォワード制御に加え、チョーク
コイル4、コンデンサ5及びダイオード6による平滑作
用により、入力電圧Viに含まれるリップルを取り除く
ことができ、安定した直流出力電圧Voを得ることがで
きる。
Next, the operation will be described. Control unit 10 shown in FIG. 13, controls the switch 2 based on the voltage v out from the voltage v in and the output voltage detection unit 9 from the input voltage detection unit 8. For example, when the output voltage Vo is determined to be excessive, feedback control is performed to reduce the on-time of the switch 2, and when it is determined to be excessively small, to increase the on-time. In addition, when the input voltage Vi is determined to be excessive, the on-time of the switch 2 is reduced, and when it is determined to be excessively small, the feed-forward control is performed to increase the on-time. In addition to the feedback and feedforward control, the ripple included in the input voltage Vi can be removed by the smoothing action of the choke coil 4, the capacitor 5, and the diode 6, and a stable DC output voltage Vo can be obtained.

【0005】図13に示した制御部10の動作につい
て、さらに詳細に説明する。三角波発生回路11は入力
電圧検出部8からの電圧vinに基づいて三角波v1を生
成し、比較器13へ出力する。図15はこの三角波発生
回路の構成図である。図15において、14は入力電圧
検出部8からの電圧vinを積分する積分器、15はスイ
ッチ2のチョッピング周期と同一の周波数で積分器14
をリセットするリセット回路である。一方、図13に示
した誤差増幅器12は、出力電圧検出部9からの電圧v
outと基準電圧Vrefとの差を増幅し、電圧v2として
出力する。比較器13は、これら三角波発生回路11の
出力v1及び誤差増幅器12の出力v2を比較して、誤差
増幅器12の出力v2が三角波発生回路11の出力v1
りも大きい場合にスイッチ駆動部3へ駆動パルスv3
出力する。
The operation of the control unit 10 shown in FIG. 13 will be described in more detail. Triangular wave generating circuit 11 generates a triangular wave v 1 on the basis of the voltage v in from the input voltage detection unit 8, and outputs to the comparator 13. FIG. 15 is a configuration diagram of the triangular wave generation circuit. 15, 14 is an integrator which integrates the voltage v in from the input voltage detection unit 8, 15 is an integrator at the same frequency as the chopping cycle of the switch 2 14
Reset circuit. On the other hand, the error amplifier 12 shown in FIG.
amplifying the difference between out and the reference voltage Vref, and outputs a voltage v 2. The comparator 13 compares the output v 2 of the output v 1 and the error amplifier 12 of the triangular wave generating circuit 11, the switch driving when the output v 2 of the error amplifier 12 is greater than the output v 1 of the triangular wave generating circuit 11 The drive pulse v 3 is output to the section 3.

【0006】図16はこの比較器13の動作を例示する
説明図である。ここでは簡単化のため三角波発生回路1
1に入力される電圧vinが二値で変化する場合を示して
いる(図16(a))。三角波発生回路11に入力され
る電圧vinが図16(a)に示すように変化すると、三
角波発生回路11の出力v1の傾きは図16(b)に示
すように変化する。比較器13は当該出力v1と誤差増
幅器12の出力v2とを比較し(図16(b))、出力
2の方が大きい場合にパルスv3を出力する(図16
(c))。即ち、入力電圧Vi及び出力電圧Voが大き
くなる(小さくなる)につれて時間幅が短くなる(長く
なる)パルスv3を生成する。これにより、入力電圧V
i及び出力電圧Voを一定値に制御することが可能であ
り、リップルを減少させることができる。
FIG. 16 is an explanatory diagram illustrating the operation of the comparator 13. Here, for simplicity, a triangular wave generation circuit 1
FIG. 16A shows a case where the voltage vin input to 1 changes in two values (FIG. 16A). When the voltage v in to be input to the triangular wave generation circuit 11 changes as shown in FIG. 16 (a), the slope of the output v 1 of the triangular wave generating circuit 11 changes as shown in FIG. 16 (b). The comparator 13 compares the output v 1 with the output v 2 of the error amplifier 12 (FIG. 16B), and outputs a pulse v 3 when the output v 2 is larger (FIG. 16).
(C)). That is, the time width is shortened As the input voltage Vi and output voltage Vo becomes larger (smaller) (longer) for generating a pulse v 3. Thereby, the input voltage V
i and the output voltage Vo can be controlled to be constant values, and the ripple can be reduced.

【0007】ところで、同様のスイッチングレギュレー
タ方式を用いる回路として昇圧型スイッチングレギュレ
ータがある。図13に示した非昇圧型レギュレータが入
力電圧と略同電圧を出力するのに対し、昇圧型レギュレ
ータは入力電圧を昇圧して出力する点で異なる。
Incidentally, there is a step-up switching regulator as a circuit using a similar switching regulator system. The difference is that the non-boost regulator shown in FIG. 13 outputs substantially the same voltage as the input voltage, whereas the boost regulator boosts and outputs the input voltage.

【0008】図17は従来の昇圧型スイッチングレギュ
レータの基本構成を示す構成図である。図において図1
3と同一又は相当部分には同一符号を付し、その説明は
省略する。図17において、17はチョークコイル、1
8はスイッチであり、当該スイッチ18がオンのとき
は、電源1、チョークコイル17及びスイッチ18を通
る閉路が形成される。一方、当該スイッチ18がオフの
ときは、電源1、チョークコイル17、ダイオード6及
び負荷16を通る閉路が形成される。なお、ダイオード
6及びコンデンサ5は電流の整流及び平滑化を行なう。
FIG. 17 is a configuration diagram showing a basic configuration of a conventional step-up switching regulator. FIG. 1
The same or corresponding portions as in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 17, 17 is a choke coil, 1
Reference numeral 8 denotes a switch, and when the switch 18 is turned on, a closed circuit passing through the power supply 1, the choke coil 17, and the switch 18 is formed. On the other hand, when the switch 18 is off, a closed path passing through the power supply 1, the choke coil 17, the diode 6, and the load 16 is formed. The diode 6 and the capacitor 5 rectify and smooth the current.

【0009】次に動作について説明する。スイッチ18
をオンにすると、チョークコイル17にエネルギーが蓄
積される。続いてスイッチ18をオフにすると、チョー
クコイル17に蓄積されているエネルギーが入力電圧V
iに重畳され、出力端子7から出力される。これによ
り、入力電圧Viよりも昇圧された出力電圧Voを出力
することが可能になる。さらに詳しくは、スイッチ18
のチョッピング(即ち、連続するスイッチのオンオフ動
作)が十分高速であり、チョークコイル17を流れる電
流が連続的である場合には、チョークコイル17のイン
ダクタンスをL、スイッチ18のオン時間をTON、同じ
くオフ時間をTOFFとして、 Vo=((TON+TOFF
/TOFF)・Vi となる。
Next, the operation will be described. Switch 18
Is turned on, energy is stored in the choke coil 17. Subsequently, when the switch 18 is turned off, the energy stored in the choke coil 17 is changed to the input voltage V.
i and is output from the output terminal 7. This makes it possible to output an output voltage Vo that is higher than the input voltage Vi. More specifically, the switch 18
(I.e., continuous on / off operation of the switch) is sufficiently fast and the current flowing through the choke coil 17 is continuous, the inductance of the choke coil 17 is L, the on time of the switch 18 is T ON , Similarly, assuming that the OFF time is T OFF , Vo = ((T ON + T OFF )
/ T OFF ) · Vi.

【0010】以上、従来の昇圧型レギュレータの基本構
成を図17を用いて説明したが、実際には非昇圧型レギ
ュレータと同様に出力電圧Voを目標値に安定化させる
ためのフィードバック制御が必要である。また、出力電
圧Voに含まれるリップルをさらに抑制するために、フ
ィードフォワード制御を行うことが好ましい。
Although the basic configuration of the conventional boost regulator has been described above with reference to FIG. 17, feedback control for stabilizing the output voltage Vo to a target value is actually required similarly to the non-boost regulator. is there. Further, it is preferable to perform feedforward control in order to further suppress the ripple included in the output voltage Vo.

【0011】[0011]

【発明が解決しようとする課題】ところで、既に述べた
ように、非昇圧型レギュレータに適用されるフィードフ
ォワード及びフィードバック制御回路として、図13に
示した制御部10が知られている。
As described above, a control unit 10 shown in FIG. 13 is known as a feedforward and feedback control circuit applied to a non-boost regulator.

【0012】しかしながら、図13に示したような非昇
圧型レギュレータと図17に示したような昇圧型レギュ
レータとでは回路動作が大きく異なるために、非昇圧型
レギュレータに適用される制御回路をそのまま昇圧型レ
ギュレータに適用したとしても、十分なリップル抑制効
果が得られるとは限らない。
However, since the circuit operation of the non-boost regulator as shown in FIG. 13 is significantly different from that of the boost regulator as shown in FIG. 17, the control circuit applied to the non-boost regulator is directly boosted. Even when applied to a mold regulator, a sufficient ripple suppression effect is not always obtained.

【0013】例えば、図13の非昇圧型レギュレータに
おいては、スイッチ2がオフの際には電源1からの電力
供給がストップするのに対し、図17に示した昇圧型レ
ギュレータにおいては、スイッチ18がオフの際にもチ
ョークコイル17に対して電力供給が続くなど、その回
路動作は大きく異なる。また、図17の昇圧型レギュレ
ータにおいては、入出力間の絶縁が出来ないために負荷
変動の影響をうけやすく、出力電圧の安定化が難しい。
特に、軽負荷時においては出力電圧が不安定になりやす
い。
For example, in the non-boost regulator shown in FIG. 13, when the switch 2 is turned off, the power supply from the power supply 1 is stopped, whereas in the boost regulator shown in FIG. The circuit operation is greatly different, for example, the power supply to the choke coil 17 continues even when the power is off. In addition, in the step-up regulator of FIG. 17 , since the input and output cannot be insulated, it is susceptible to load fluctuations, and it is difficult to stabilize the output voltage.
In particular, at a light load, the output voltage tends to be unstable.

【0014】これらの理由により、昇圧型スイッチング
レギュレータにおいてはフィードフォワード及びフィー
ドバック制御回路が特に高速に動作することが要求され
る。しかしながら、図13に示した制御部10において
は誤差増幅器12(即ち、作動増幅器)など動作が遅い
回路が含まれているために、制御部10を昇圧型スイッ
チングレギュレータの制御部として用いたとしても、出
力電圧の安定化が不十分であった。
For these reasons, in a step-up switching regulator, it is required that the feedforward and feedback control circuits operate at a particularly high speed. However, since the control unit 10 shown in FIG. 13 includes a circuit that operates slowly, such as the error amplifier 12 (that is, the operational amplifier), even if the control unit 10 is used as a control unit of a step-up switching regulator. , stabilization of the output voltage was not sufficient.

【0015】本発明は以上のような問題を解決するため
になされたものであり、動作速度が高速なフィードバッ
ク及びフィードフォワード回路を備えることにより、極
めて出力電圧が安定したスイッチングレギュレータを得
ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a switching regulator having an extremely stable output voltage by providing a feedback and feedforward circuit having a high operation speed. And

【0016】[0016]

【課題を解決するための手段】この発明に係るスイッチ
ングレギュレータは、入力電圧のエネルギーを蓄積しそ
のエネルギーを放出するインダクタと、この放出された
エネルギーを蓄積し上記入力電圧よりも昇圧された出力
電圧を維持するコンデンサと、ON時に上記インダクタ
へのエネルギーの蓄積をOFF時にインダクタからのエ
ネルギーの放出を制御するスイッチと、上記入力電圧を
検出する入力電圧検出部と、この検出入力電圧の大きさ
と逆相関の時間幅のON信号と正相関の時間幅のOFF
信号とを有するスイッチ信号を生成するスイッチ信号生
成部と、上記出力電圧を検出する出力電圧検出部と、こ
の検出出力電圧の大きさと出力電圧基準値とを比較する
比較部と、この比較に基づき、上記検出出力電圧の大き
さが出力電圧基準値よりも小さい場合には上記スイッチ
信号を、検出出力電圧の大きさが出力電圧基準値よりも
大きい場合にはOFF信号を上記スイッチの駆動信号と
して出力する駆動部とを備える。
A switch according to the present invention
Regulator stores the energy of the input voltage.
Inductor that emits the energy of
An output that stores energy and is boosted above the input voltage
Capacitor to maintain voltage and above inductor when ON
When the accumulation of energy in the
A switch that controls the release of energy and the input voltage
Input voltage detector to detect and magnitude of this input voltage
ON signal with time width of inverse correlation and OFF with time width of positive correlation
Switch signal generator for generating a switch signal having a signal
An output voltage detecting section for detecting the output voltage;
Comparison between the detected output voltage level and the output voltage reference value
A comparison unit, and based on the comparison, the magnitude of the detected output voltage.
Switch is smaller than the output voltage reference value.
If the detected output voltage is larger than the output voltage reference value
If it is larger, the OFF signal is
And a driving unit that outputs the data.

【0017】また、この発明に係るスイッチングレギュ
レータは、上記スイッチ信号生成部が、上記入力電圧の
分圧電圧および三角波が入力される第1コンパレータで
あり、上記比較部が、上記出力電圧の分圧電圧および基
準電圧が入力される第2コンパレータであり、上記駆動
部が、上記第1および第2コンパレータの出力側を接続
することにより該接続部に生成される電圧に基づき上記
スイッチを駆動する。
Further , according to the switching regulator of the present invention,
The switch signal generator generates the input voltage.
The first comparator to which the divided voltage and the triangular wave are input
And the comparing section detects the divided voltage of the output voltage and the base voltage.
A second comparator to which a reference voltage is input;
Unit connects the output sides of the first and second comparators
The above based on the voltage generated at the connection
Drive the switch.

【0018】また、この発明に係るスイッチングレギュ
レータは、上記出力電圧の分圧電圧 が基準電圧を超えた
時間を積分し、その積分結果を電圧出力する出力過電圧
時間検出回路と、上記入力電圧の分圧電圧と上記出力過
電圧時間検出回路の出力電圧を加算する電圧加算回路と
を備え、上記スイッチ信号生成部が、上記電圧加算回路
の加算結果および三角波が入力される第1コンパレータ
であり、上記比較部が、上記出力電圧の分圧出力および
上記基準電圧が入力される第2コンパレータであり、上
記駆動部が、上記第1および第2コンパレータの出力側
を接続することにより該接続部に生成される電圧に基づ
き上記スイッチを駆動する。
Further, according to the switching regulator of the present invention,
The divided voltage of the output voltage exceeds the reference voltage.
Output overvoltage that integrates time and outputs the integration result as voltage
A time detection circuit, a divided voltage of the input voltage and the output
A voltage addition circuit for adding the output voltage of the voltage time detection circuit;
Wherein the switch signal generation unit is configured to include the voltage addition circuit
First comparator to which the addition result and the triangular wave are input
Wherein the comparing section outputs a divided output of the output voltage and
A second comparator to which the reference voltage is input;
The driving unit is connected to an output side of the first and second comparators;
Are connected to each other based on the voltage generated at the connection.
Drive the switch.

【0019】また、この発明に係るスイッチングレギュ
レータは、上記入力電圧の分圧電圧は抵抗およびダイオ
ードを直列接続してなる分圧回路を用いて上記入力電圧
を分圧したものであり、上記ダイオードにおける電圧降
下を、上記スイッチ信号のパルス幅が上記入力電圧に略
反比例するように設定する。
Further, the switching regulator according to the present invention
The divided voltage of the input voltage is a resistor and a diode.
Input voltage using a voltage divider circuit consisting of
And the voltage drop across the diode.
Below, the pulse width of the switch signal is approximately equal to the input voltage.
Set to be inversely proportional.

【0020】また、この発明に係るスイッチングレギュ
レータは、一端が上記出力電圧の出力部に接続され抵抗
およびコンデンサを直列接続してなる結合回路の他端に
おける出力電圧と、上記入力電圧の分圧電圧とを加算す
る電圧加算回路を備え、上記スイッチ信号生成部が、上
記電圧加算回路の加算結果および三角波が入力される第
1コンパレータであり、上記比較部が、上記出力電圧を
分圧してなる分圧出力電圧および基準電圧が入力される
第2コンパレータであり、上記駆動部が、上記第1およ
び第2コンパレータの出力側を接続することにより該接
続部に生成される電圧に基づき上記スイッチを駆動す
る。
Further, the switching regulator according to the present invention
The resistor has one end connected to the output section of the output voltage and a resistor
And the other end of the coupling circuit consisting of a capacitor connected in series.
Output voltage and the divided voltage of the input voltage.
A voltage adding circuit, wherein the switch signal generation unit
The sum of the voltage adding circuit and the triangular wave
1 comparator, wherein the comparing unit outputs the output voltage
Divided output voltage and reference voltage are input
A second comparator, wherein the driving unit is configured to control the first and the second comparators.
And the output of the second comparator.
Drive the switch based on the voltage generated at the connection
You.

【0021】また、この発明に係るスイッチングレギュ
レータは、上記入力電圧の分圧電圧が、上記入力電圧
を、第1抵抗素子と結合用コンデンサとの直列回路に第
2抵抗素子を並列接続してなる回路に第3抵抗素子を直
列接続してなる回路、にて分圧したものである。
Further, the switching regulator according to the present invention
The divided voltage of the input voltage is equal to the input voltage.
In the series circuit of the first resistance element and the coupling capacitor.
A third resistor is directly connected to a circuit formed by connecting two resistors in parallel.
The voltage is divided by a circuit connected in columns.

【0022】また、この発明に係るスイッチングレギュ
レータは、入力電圧のエネルギーを蓄積しそのエネルギ
ーを放出するインダクタと、この放出されたエネルギー
を蓄 積し上記入力電圧よりも昇圧された出力電圧を生成
するコンデンサと、ON時に上記インダクタへのエネル
ギーの蓄積をOFF時にインダクタからのエネルギーの
放出を制御するスイッチと、上記入力電圧を検出する入
力電圧検出部と、この検出入力電圧の大きさに基づき前
記スイッチを駆動するスイッチ信号を出力する第1コン
パレータと、上記出力電圧を検出する出力電圧検出部
と、この検出出力電圧の大きさと出力電圧基準値とを比
較してその比較結果に応じて出力部の電圧が変化する第
2コンパレータとを備え、前記第1コンパレータの出力
部に前記第2コンパレータの出力部を接続したものであ
る。
The switching regulator according to the present invention
The accumulator stores the energy of the input voltage and
Inductor and the energy released
The product a boosted output voltage than accumulation to the input voltage
And the energy to the inductor
Energy from the inductor when the energy storage is turned off.
A switch for controlling emission and an input for detecting the input voltage.
Based on the magnitude of the input voltage
A first component for outputting a switch signal for driving the switch.
A parator and an output voltage detector for detecting the output voltage
And the magnitude of the detected output voltage is compared with the output voltage reference value.
The voltage at the output section changes according to the comparison result.
An output of the first comparator.
Connected to the output section of the second comparator.
You.

【0023】さらにまた、この発明に係るスイッチング
レギュレータは、上記第1コンパレータを、上記入力電
圧の分圧電圧および三角波が入力される第1コンパレー
タとしたものである。
Further, the switching according to the present invention
The regulator connects the first comparator to the input power.
First comparator to which the divided voltage of the voltage and the triangular wave are inputted
It is a thing that I did.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。なお、従来のものと同一又は相
当部分には、同一符号を付して説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings. The same or corresponding parts as those in the related art are denoted by the same reference numerals, and description thereof is omitted.

【0025】実施の形態1. 実施の形態1では、図17に示した昇圧型レギュレータ
に、本発明に係るフィードフォワード及びフィードバッ
ク制御回路を適用した例について説明する。
Embodiment 1 Embodiment 1 describes an example in which the feedforward and feedback control circuit according to the present invention is applied to the boost regulator shown in FIG.

【0026】図1は、本発明の実施の形態1である昇圧
型レギュレーターを例示する構成図である。図におい
て、19は三角波発生器であり、高さ(レベル)、幅が
等しい三角波VTを周期的に生成する。20は比較器で
あり、この三角波VT及び入力電圧検出部8からの電圧
inを比較して、電圧V4を出力する。21は同じく比
較器であり、出力電圧検出部9からの電圧voutと基準
電圧Vrefを比較して、電圧V5を出力する。3はス
イッチ駆動部であり、入力される電圧(V6)に基づい
てスイッチ18を駆動する。なお、比較器20の出力部
(V4)、比較器21の出力部(V5)、及びスイッチ駆
動部3の入力部(V6)は接続されている。また、図1
7に示したスイッチ18の一例としてFET(電解効果
トランジスタ)を用いている。
FIG. 1 is a configuration diagram illustrating a step-up regulator according to the first embodiment of the present invention. In the figure, 19 is a triangular wave generator, height (level), the width of the triangular wave V T periodically generate equal. 20 is a comparator compares the voltage v in from the triangular wave V T and the input voltage detection unit 8, and outputs the voltage V 4. A comparator 21 compares the voltage v out from the output voltage detector 9 with the reference voltage Vref and outputs a voltage V 5 . A switch driving unit 3 drives the switch 18 based on the input voltage (V 6 ). The output unit (V 4) of the comparator 20, the output of the comparator 21 (V 5), and the input unit of the switch driver 3 (V 6) are connected. FIG.
An FET (field effect transistor) is used as an example of the switch 18 shown in FIG.

【0027】ここで、比較器20及び比較器21などに
用いられている一般的なコンパレータの一例を簡単に説
明しておく。図7(a)は一般的なコンパレータを説明
する回路図である。図において、Einはコンパレータの
プラス入力端子へ印加される入力電圧、Erefはコン
パレータのマイナス入力端子へ印加される入力電圧、E
outはコンパレータの出力部における電圧である。図7
(b)は当該コンパレータの動作を説明する波形図であ
る。図7(b)において図7(a)と同一又は相当部分
には同一符号を付している。図7(b)に示すようにコ
ンパレータの出力電圧Eoutは、(入力電圧Ein>基
準電圧Eref)の場合には上昇し(以下、ハイレベル
と称す)、逆に(基準電圧Eref>入力電圧Ein)の
場合には下降若しくは接地される(以下ローレベルと称
す)。ここで、VHはコンパレータのハイレベル時の出
力電圧、VLはローレベル時の出力電圧であり、電圧VH
>電圧VLとする。なお、コンパレータは作動増幅器に
比べて動作が速い。
Here, an example of a general comparator used in the comparators 20 and 21 will be briefly described. FIG. 7A is a circuit diagram illustrating a general comparator. In FIG, E in the input voltage applied to the positive input terminal of the comparator, Eref is input voltage applied to the negative input terminal of the comparator, E
out is the voltage at the output of the comparator. FIG.
(B) is a waveform diagram illustrating the operation of the comparator. In FIG. 7B, the same or corresponding parts as those in FIG. 7A are denoted by the same reference numerals. Output voltage Eout of the comparator as shown in FIG. 7 (b), rises in the case of (the input voltage E in> reference voltage Eref) (hereinafter, referred to as a high level), the reverse (the reference voltage Eref> Input Voltage In the case of E in ), it is lowered or grounded (hereinafter referred to as low level). Here, V H is the output voltage of the comparator at the high level, VL is the output voltage at the low level, and the voltage V H
> Voltage VL . The operation of the comparator is faster than that of the operational amplifier.

【0028】次に図1に示した回路の動作について説明
する。入力電圧検出部8が検出した分圧電圧vinは比較
器20のマイナス入力端子へ入力される。また、三角波
発生器19が生成した三角波VTは比較器20のプラス
入力端子へ入力される。比較器20は、これら入力され
た三角波VT及び分圧電圧vinを比較して、三角波VT
電圧が分圧電圧vinよりも高い場合に出力V4をハイレ
ベルとする。逆に、低い場合には出力V4をローレベル
とする。図8は比較器20の動作を説明する波形図であ
る。図8に示すように、比較器20はパルス幅が電圧v
inに略比例して狭くなるパルス信号V4を生成する。
Next, the operation of the circuit shown in FIG. 1 will be described. Divided voltage v in the input voltage detection unit 8 detects are inputted to the negative input terminal of the comparator 20. Further, the triangular wave V T of the triangular wave generator 19 has generated is input to the positive input terminal of the comparator 20. Comparator 20 compares these input triangular wave V T and the divided voltage v in, the output V 4 to a high level when the voltage of the triangular wave V T is higher than the divided voltage v in. Conversely, the output V 4 at a low level if it is lower. FIG. 8 is a waveform chart for explaining the operation of the comparator 20. As shown in FIG. 8, the comparator 20 has a pulse width of voltage v
substantially in proportion to produce a narrower pulse signal V 4 to in.

【0029】一方、図1に示した出力電圧検出部9から
の分圧電圧voutは比較器21のマイナス入力端子へ入
力される。また、比較器21のプラス入力端子には基準
電圧Vrefが入力される。比較器21の出力はオープ
ンコレクタであり、これら入力された分圧電圧vout
び基準電圧Vrefを比較して、(分圧電圧vout>基
準電圧Vref)のときは出力V5をローレベル(短
絡)にし、逆の場合は出力V5をハイレベル(開放)に
する。これにより、出力電圧Voが設定電圧より高くな
った際に、スイッチ駆動部3への入力パルス信号V4
強制的に排除できる。
On the other hand, the divided voltage v out from the output voltage detector 9 shown in FIG. 1 is input to the minus input terminal of the comparator 21. The reference voltage Vref is input to the plus input terminal of the comparator 21. The output of the comparator 21 is an open-collector, and compares these input divided voltage v out and the reference voltage Vref, (divided voltage v out> reference voltage Vref) low level output V 5 when the ( the short circuit), in the opposite case the output V 5 to the high level (open). Thus, when the output voltage Vo becomes higher than the set voltage, forcibly removed the input pulse signal V 4 to the switch driving section 3.

【0030】即ち、比較器20の出力V4及び比較器2
1の出力V5の双方がハイレベルである場合にはスイッ
チ駆動部3に入力される電圧V6はハイレベルとなる
が、出力V4又はV5のいずれかがローレベルである場合
には、電圧V6はローレベルとなる。図9は、スイッチ
駆動部3に入力される電圧V6を例示する波形図であ
る。このように、出力電圧検出部9の出力電圧vout
基準電圧Vrefより高くなる期間においては、比較器
20の出力パルスV4が強制的に遮断され、スイッチ駆
動部3への入力電圧V6は接地電圧となる。
That is, the output V 4 of the comparator 20 and the comparator 2
Although both of the first output V 5 voltage V 6 that is inputted to the switch driving section 3 becomes high level when the high level, when either the output V 4 or V 5 is at a low level , voltage V 6 is at a low level. FIG. 9 is a waveform diagram illustrating the voltage V 6 input to the switch driving unit 3. As described above, during the period in which the output voltage v out of the output voltage detection unit 9 is higher than the reference voltage Vref, the output pulse V 4 of the comparator 20 is forcibly cut off, and the input voltage V 6 to the switch driving unit 3 is cut off. Is the ground voltage.

【0031】以上のように、本実施の形態1の昇圧型レ
ギュレーターは、入力電圧Viに基づき時間幅が変化す
るスイッチ駆動パルスを出力電圧Voに基づき遮断する
ようにしたので、フィードフォワード及びフィードバッ
ク制御回路の動作が高速となり、安定かつリップルの少
ない出力電圧を得ることができる。
As described above, the step-up regulator of the first embodiment cuts off the switch drive pulse whose time width changes based on the input voltage Vi based on the output voltage Vo. The operation of the circuit is performed at high speed, and a stable output voltage with little ripple can be obtained.

【0032】また、フィードフォワード回路が出力する
駆動パルスを、誤差増幅器を用いることなくフィードバ
ック制御することにより、さらに出力電圧が安定したス
イッチングレギュレータを得ることができる。
Further, by performing feedback control of the drive pulse output from the feedforward circuit without using an error amplifier, it is possible to obtain a switching regulator with a more stable output voltage.

【0033】また、スイッチ駆動パルスを出力するコン
パレータの出力部に、出力電圧及び基準電圧が入力され
るコンパレータの出力部を接続することにより、特に高
速なフィードフォワード及びフィードバック制御が可能
となり、さらに出力電圧が安定するスイッチングレギュ
レータを得ることができる。
Further, by connecting the output of the comparator to which the output voltage and the reference voltage are input to the output of the comparator which outputs the switch drive pulse, particularly high-speed feedforward and feedback control can be performed, and the output A switching regulator with a stable voltage can be obtained.

【0034】また、このようにフィードフォワード及び
フィードバック制御が高速化することにより、軽負荷時
及び急激な負荷変動時にも出力電圧が安定したスイッチ
ングレギュレータを得ることができる。
Further, since the speed of the feedforward and feedback control is increased, a switching regulator having a stable output voltage can be obtained even when the load is light and the load fluctuates rapidly.

【0035】また、このようにフィードフォワード及び
フィードバック制御が高速化することにより、出力電圧
の安定化が難しいとされる昇圧型のスイッチングレギュ
レータにおいても、十分なリップル抑制効果及び出力安
定性を得ることができる。
Further, since the speed of the feedforward and feedback control is increased as described above, a sufficient ripple suppression effect and output stability can be obtained even in a boosting type switching regulator in which it is difficult to stabilize the output voltage. Can be.

【0036】また、入力電圧に応じてパルス幅を制御す
るため、広い入力電圧範囲にわたって定電圧直流電源と
して機能するスイッチングレギュレータを得ることがで
きる。
Further, since the pulse width is controlled in accordance with the input voltage, it is possible to obtain a switching regulator that functions as a constant voltage DC power supply over a wide input voltage range.

【0037】さらにまた、出力電圧が安定した昇圧型電
源として従来はトランス回路を用いていたが、トランス
を用いない昇圧型スイッチングレギュレータ方式におい
ても十分に出力電圧を安定化させることが可能となった
ので、小型かつ安価な昇圧型電源を得ることができる。
Further, a transformer circuit has conventionally been used as a step-up power supply having a stable output voltage. However, the output voltage can be sufficiently stabilized even in a step-up switching regulator system not using a transformer. Therefore, a small and inexpensive boost type power supply can be obtained.

【0038】実施の形態2. 図2は本発明による実施の形態2の昇圧型レギュレータ
ーの構成を説明する回路図である。なお、これまでに説
明したものと同等の部分については、同一符号を付して
説明を省略する。
Embodiment 2 FIG. 2 is a circuit diagram illustrating a configuration of a step-up regulator according to a second embodiment of the present invention. In addition, about the part equivalent to what was demonstrated so far, the same code | symbol is attached | subjected and description is abbreviate | omitted.

【0039】図2において、22は出力電圧Voが設定
電圧を超えた時間を検出して積分する出力過電圧時間検
出回路であり、後述する比較器24、帰還抵抗25、抵
抗26及びコンデンサ27から構成される。比較器24
のプラス入力端子には出力電圧検出部9の出力電圧v
outが入力され、マイナス入力端子には比較器21と同
様の基準電圧Vrefが入力される。25は帰還抵抗で
あり、一端には比較器24の出力部が、他端には比較器
24のマイナス入力端子が接続される。27はコンデン
サであり、一端は抵抗26を介して比較器24の出力部
に接続され、他端は電気的に接地される。また、コンデ
ンサ27に蓄積される電圧は、出力過電圧時間検出回路
22の出力電圧V7として後述する加算回路23へ出力
される。23は入力電圧検出部8からの分圧電圧vin
出力過電圧時間検出回路22からの電圧V7とを加算し
て電圧V8を出力する加算回路である。なお、前述の実
施の形態1においては、比較器20のマイナス入力端子
には分圧電圧vinが入力されたが、本実施の形態2にお
いては加算回路23の出力電圧V8が入力される。
In FIG. 2, reference numeral 22 denotes an output overvoltage time detecting circuit for detecting and integrating the time when the output voltage Vo exceeds the set voltage, and includes a comparator 24, a feedback resistor 25, a resistor 26, and a capacitor 27, which will be described later. Is done. Comparator 24
Output voltage v of the output voltage detector 9
out is input, and the same reference voltage Vref as the comparator 21 is input to the minus input terminal. 25 is a feedback resistor, one end of which is connected to the output of the comparator 24, and the other end of which is connected to the minus input terminal of the comparator 24. A capacitor 27 has one end connected to the output of the comparator 24 via the resistor 26 and the other end electrically grounded. The voltage stored in the capacitor 27 is output to the adder circuit 23 to be described later as the output voltage V 7 output overvoltage time detecting circuit 22. 23 is a divided voltage v in an adding circuit for outputting a voltage V 8 by adding the voltage V 7 from the output overvoltage time detecting circuit 22 from the input voltage detection unit 8. In the first embodiment described above, although the negative input terminal of the comparator 20 is input divided voltage v in, the output voltage V 8 of the adder circuit 23 in the second embodiment is input .

【0040】次に動作について説明する。図2に示した
出力過電圧時間検出回路22は、出力電圧検出部9から
の検出電圧voutと基準電圧Vrefとを比較器24で
比較し、その比較結果をコンデンサ27により積分す
る。このコンデンサ27の電圧を、この検出回路22の
出力電圧V7として加算回路23へ出力する。なお、こ
の積分処理は、比較結果を時間的に平滑化するためのも
のである。
Next, the operation will be described. The output overvoltage time detection circuit 22 shown in FIG. 2 compares the detection voltage v out from the output voltage detection unit 9 with the reference voltage Vref by the comparator 24, and integrates the comparison result by the capacitor 27. The voltage of the capacitor 27 as the output voltage V 7 of the detection circuit 22 to the summing circuit 23. This integration process is for temporally smoothing the comparison result.

【0041】加算回路23は入力された電圧V7と入力
電圧検出部8の出力電圧vinとを加算した電圧V8を比
較器20のマイナス入力端子に入力する。図10は本発
明の実施の形態2の昇圧型レギュレーターの動作を例示
する波形図である。図において、(a)は図2に示した
比較器24に入力された二つの電圧、即ち出力電圧検出
部9の検出電圧vout及び基準電圧Vrefを示す波形
図である。また図10(b)は出力過電圧時間検出回路
22が出力する電圧V7を示す波形図である。また図1
0(c)は入力電圧検出部8の検出電圧vinを示す波形
図である。また、図10(d)は比較器20に入力され
る電圧V8を示す波形図である。さらにまた、図10
(e)は比較器20が出力する電圧V4を示す波形図で
ある。
The adder circuit 23 receives the output voltage v voltage V 8 obtained by adding the in the voltage V 7 which is input an input voltage detection unit 8 to the negative input terminal of the comparator 20. FIG. 10 is a waveform diagram illustrating the operation of the boost regulator according to the second embodiment of the present invention. 3A is a waveform diagram showing two voltages input to the comparator 24 shown in FIG. 2, that is, a detection voltage v out of the output voltage detection unit 9 and a reference voltage Vref. FIG. 10B is a waveform diagram showing the voltage V 7 output from the output overvoltage time detection circuit 22. FIG.
0 (c) is a waveform diagram showing a detection voltage v in the input voltage detection unit 8. FIG. 10D is a waveform diagram showing the voltage V 8 input to the comparator 20. Furthermore, FIG.
(E) is a waveform diagram showing the voltage V 4 outputted from the comparator 20.

【0042】なお、比較器20の出力電圧V4が実施の
形態1と同様に比較器21の出力によって遮断されるこ
とは言うまでもない。
It is needless to say that the output voltage V 4 of the comparator 20 is cut off by the output of the comparator 21 as in the first embodiment.

【0043】本実施の形態2の昇圧型レギュレーターは
以上のような構成にすることにより、出力電圧Voが設
定電圧を超えた時間に応じて、スイッチ駆動部3に供給
されるパルス幅が狭くなるフィードバック制御を行える
ので、出力電圧Voをさらに安定化させることができ
る。
With the above-described configuration of the step-up regulator of the second embodiment, the pulse width supplied to the switch drive unit 3 is reduced according to the time when the output voltage Vo exceeds the set voltage. Since the feedback control can be performed, the output voltage Vo can be further stabilized.

【0044】実施の形態3. 実施の形態3では、図1に示した入力電圧検出部8にダ
イオードを直列に接続した例について説明する。図3は
本発明による実施の形態3の昇圧型レギュレーターの構
成を説明する回路図である。以下の説明において、これ
までに説明したものと同等の部分については、同一符号
を付して説明を省略する。
Embodiment 3 FIG. In the third embodiment, an example in which a diode is connected in series to the input voltage detection unit 8 shown in FIG. 1 will be described. FIG. 3 is a circuit diagram illustrating the configuration of a boost regulator according to Embodiment 3 of the present invention. In the following description, portions that are the same as those described above are given the same reference numerals, and description thereof is omitted.

【0045】図3に示した昇圧型レギュレータにおいて
は、分圧用の抵抗8a及び8bにダイオード28を直列
に接続することにより、入力電圧検出部8の検出電圧v
inにダイオード28の電圧降下VD分だけオフセットを
かけることができる。これにより、比較器20の動作点
を容易に調整することができる。なお、図3に示したダ
イオード28に代えて、ツェナーダイオード等の定電圧
素子を使用してもよい。
In the step-up regulator shown in FIG. 3, a diode 28 is connected in series with the voltage dividing resistors 8a and 8b, so that the detection voltage v
In can be offset by the voltage drop V D of the diode 28. Thus, the operating point of the comparator 20 can be easily adjusted. Note that a constant voltage element such as a Zener diode may be used instead of the diode 28 shown in FIG.

【0046】また、入力電圧Viに反比例してパルス信
号V4のパルス幅が変化するようにダイオード28の電
圧降下VDを選択することにより、理想的に近いフィー
ドフォワード制御を行なうことができる。つまり、入力
電圧Viに略反比例してスイッチ18の駆動パルス幅が
変化することで、入力電圧Viの変動が出力電圧Voに
影響し難くなり、リップルを抑制することができる。
[0046] Also, by selecting the voltage drop V D of the diode 28 so that the pulse width of the pulse signal V 4 in inverse proportion to the input voltage Vi changes, can be carried out ideally close feedforward control. That is, since the drive pulse width of the switch 18 changes in inverse proportion to the input voltage Vi, the change in the input voltage Vi hardly affects the output voltage Vo, and the ripple can be suppressed.

【0047】図11(a)は図3に示した入力電圧検出
部8の出力電圧vinを例示する波形図である。比較のた
めに、当該図3に示した回路における出力電圧vinをv
in( タ゛イオート゛ あり)として示すとともに、図1に示した回
路(即ち、ダイオード28を用いない回路)における出
力電圧vinをvin( タ゛イオート゛ なし)として示している。こ
のように、ダイオード28を用いることにより、入力電
圧検出部8の出力電圧vinを上昇させることができる。
なお、簡単化のため、各出力電圧vinはリップルを含ま
ないものとする。
[0047] FIG. 11 (a) is a waveform diagram illustrating the output voltage v in the input voltage detection unit 8 shown in FIG. For comparison, the output voltage vin in the circuit shown in FIG.
together shown as in (Yes data Bu Ioto Bu), shown as the circuit shown in FIG. 1 (i.e., the circuit which does not use the diode 28) the output voltage v in the v in (Not determined Bu Ioto Bu). Thus, by using the diode 28, it is possible to increase the output voltage v in the input voltage detection unit 8.
Note that for simplicity, the output voltage v in shall not include the ripple.

【0048】図11(b)は、図11(a)に示した各出
力電圧vinに基づき比較器20が生成するパルスを例示
する波形図である。このようにダイオード28を用いる
ことにより、比較器20の出力パルス幅を狭くすること
ができる。
[0048] FIG. 11 (b) is a waveform diagram illustrating the pulse comparator 20 is generated on the basis of the output voltage v in shown in FIG. 11 (a). By using the diode 28 in this manner, the output pulse width of the comparator 20 can be reduced.

【0049】本実施の形態3の昇圧型レギュレータは以
上のように構成したので、比較器20の設計を変更する
ことなく、当該比較器の出力パルス幅を調整することが
でき、出力電圧が安定した昇圧型レギュレータを容易に
設計することが可能となる。
Since the step-up regulator according to the third embodiment is configured as described above, the output pulse width of the comparator can be adjusted without changing the design of the comparator 20, and the output voltage is stabilized. This makes it possible to easily design the boosted regulator.

【0050】実施の形態4. 図4は本発明による実施の形態4の昇圧型レギュレータ
ーの構成を説明する回路図である。図4においては、図
1に示したFET18とチョークコイル17の位置を入
れ替えるとともに、ダイオード6の向きを反転させてい
る。これにより、出力端子7の出力電圧が電源1と逆極
性となる昇圧型レギュレーターを得ることができる。
Embodiment 4 FIG. 4 is a circuit diagram illustrating a configuration of a boost regulator according to a fourth embodiment of the present invention. 4, the positions of the FET 18 and the choke coil 17 shown in FIG. 1 are interchanged, and the direction of the diode 6 is reversed. This makes it possible to obtain a step-up regulator in which the output voltage of the output terminal 7 has the opposite polarity to the power supply 1.

【0051】実施の形態5. 図5は本発明による実施の形態5の昇圧型レギュレータ
ーの構成を説明する回路図である。図において図1に示
したものと同一又は相当部分には同一符号を付してその
説明を省略する。図において、29は結合コンデンサで
あり、結合抵抗30を介して加算回路23に接続されて
いる。
Embodiment 5 FIG. FIG. 5 is a circuit diagram illustrating a configuration of a step-up regulator according to a fifth embodiment of the present invention. In the figure, the same or corresponding parts as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, reference numeral 29 denotes a coupling capacitor, which is connected to the addition circuit 23 via a coupling resistor 30.

【0052】次に動作について説明する。出力端子7の
プラス側端子に接続された結合コンデンサ29及び結合
抵抗30からなる直列回路は、出力電圧Voに含まれる
リップル電圧成分VR(交流成分)を検出し、加算回路
23へ出力する。加算回路23は当該リップル成分VR
と入力電圧検出部8から出力される電圧vinとを加算
し、比較器20のマイナス入力端子へ入力する。
Next, the operation will be described. A series circuit including a coupling capacitor 29 and a coupling resistor 30 connected to the positive terminal of the output terminal 7 detects a ripple voltage component V R (AC component) included in the output voltage Vo and outputs it to the addition circuit 23. The adding circuit 23 calculates the ripple component V R
It adds the voltage v in output from the input voltage detection unit 8 and is input to the negative input terminal of the comparator 20.

【0053】本実施の形態5の昇圧型レギュレーターは
以上のように構成されているため、出力電圧Voに含ま
れるリップル電圧に応じて比較器20の出力パルス幅が
調整され、安定した出力電圧Voを得ることができる。
Since the step-up regulator of the fifth embodiment is configured as described above, the output pulse width of the comparator 20 is adjusted according to the ripple voltage included in the output voltage Vo, and the stable output voltage Vo Can be obtained.

【0054】実施の形態6. 図6は本発明による実施の形態6の昇圧型レギュレータ
ーの構成を説明する回路図である。図において図1に示
したものと同一又は相当部分には同一符号を付してその
説明を省略する。実施の形態6においては、入力結合コ
ンデンサ8c及び入力結合抵抗8dの直列回路が分圧抵
抗8aに並列に接続されている点が実施の形態1と異な
る。
Embodiment 6 FIG. FIG. 6 is a circuit diagram illustrating a configuration of a boost regulator according to a sixth embodiment of the present invention. In the figure, the same or corresponding parts as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The sixth embodiment is different from the first embodiment in that a series circuit of an input coupling capacitor 8c and an input coupling resistor 8d is connected in parallel to a voltage dividing resistor 8a.

【0055】次に動作について説明する。図12はこの
入力電圧検出部8を説明するための等価回路図である。
図において、(a)は入力電圧Viの直流成分に対する
入力電圧検出部8の等価回路である。即ち、直流成分に
対しては図6に示した入力結合コンデンサ8cは開放
(抵抗値∞)である。一方、入力電圧Viの高周波成分
に対する入力電圧検出部8の等価回路は図12(b)の
ようになる。即ち、高周波成分に対しては図6に示した
入力結合コンデンサ8cは短絡(抵抗値ゼロ)である。
よって、入力電圧検出部8の検出電圧vinは、直流成分
については低く、交流成分に対しては高くなる。
Next, the operation will be described. FIG. 12 is an equivalent circuit diagram for explaining the input voltage detection unit 8.
In the figure, (a) is an equivalent circuit of the input voltage detector 8 for the DC component of the input voltage Vi. That is, the input coupling capacitor 8c shown in FIG. 6 is open (resistance value 開放) for the DC component. On the other hand, an equivalent circuit of the input voltage detector 8 for the high frequency component of the input voltage Vi is as shown in FIG. That is, the input coupling capacitor 8c shown in FIG. 6 is short-circuited (zero resistance value) for high-frequency components.
Therefore, the detection voltage v in the input voltage detection unit 8 is lower for the DC component, higher for the AC component.

【0056】このように、入力電圧Viに含まれる直流
成分に対するフィードフォワード量と入力電圧Viに含
まれる交流成分に対するフィードフォワード量を異なら
せて調整することができるので、出力電圧Voに現れる
入力電圧変動の影響を抑制し易くなる。
As described above, since the feedforward amount for the DC component included in the input voltage Vi and the feedforward amount for the AC component included in the input voltage Vi can be adjusted differently, the input voltage appearing in the output voltage Vo can be adjusted. It becomes easier to suppress the influence of fluctuation.

【0057】なお、実施の形態1〜6においては、スイ
ッチ18としてMOSFETを用いた例を示したが、ト
ランジスタやGTOを用いても同様の効果を得ることが
できるのは言うまでもない。
In the first to sixth embodiments, an example in which a MOSFET is used as the switch 18 has been described. However, it is needless to say that a similar effect can be obtained by using a transistor or a GTO.

【0058】[0058]

【発明の効果】この発明に係るスイッチングレギュレー
タにおいては、入力電圧の大きさと逆相関の時間幅のO
N信号と正相関の時間幅のOFF信号とを有するスイッ
チ信号を生成し、出力電圧の大きさが基準値よりも小さ
い場合には当該スイッチ信号を 、出力電圧の大きさが同
基準値よりも大きい場合にはOFF信号を上記スイッチ
の駆動信号として出力するようにしたので、高速なフィ
ードフォワード及びフィードバック制御が実現でき、出
力電圧が安定したスイッチングレギュレータを得ること
ができる。
The switching regulator according to the present invention
Data, the magnitude of the input voltage and the time width of the inverse correlation
A switch having an N signal and an OFF signal having a positive correlation time width.
Signal, and the magnitude of the output voltage is smaller than the reference value.
If the switch signal is not
If the value is larger than the reference value, turn off the OFF signal
, A high-speed feedforward and feedback control can be realized, and a switching regulator with a stable output voltage can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 1 is a configuration diagram illustrating a boost regulator according to a first embodiment of the present invention;

【図2】 本発明の実施の形態2である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 2 is a configuration diagram illustrating a boost regulator according to a second embodiment of the present invention;

【図3】 本発明の実施の形態3である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 3 is a configuration diagram illustrating a boost regulator according to a third embodiment of the present invention;

【図4】 本発明の実施の形態4である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 4 is a configuration diagram illustrating a boost regulator according to a fourth embodiment of the present invention;

【図5】 本発明の実施の形態5である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 5 is a configuration diagram illustrating a boost regulator according to a fifth embodiment of the present invention;

【図6】 本発明の実施の形態6である昇圧型レギュレ
ーターを例示する構成図である。
FIG. 6 is a configuration diagram illustrating a boost regulator according to a sixth embodiment of the present invention;

【図7】 一般的なコンパレータを例示する説明図であ
る。
FIG. 7 is an explanatory diagram illustrating a general comparator.

【図8】 図1に示した比較器20の動作を例示する波
形図である。
FIG. 8 is a waveform chart illustrating an operation of the comparator 20 shown in FIG.

【図9】 図1に示したスイッチ駆動部3に入力される
電圧V6を例示する波形図である
9 is a waveform diagram illustrating a voltage V 6 input to the switch driving unit 3 illustrated in FIG.

【図10】 本発明の実施の形態2である昇圧型レギュ
レーターの動作を例示する波形図である。
FIG. 10 is a waveform diagram illustrating an operation of the boost regulator according to the second embodiment of the present invention;

【図11】 図3に示した昇圧型レギュレーターにおけ
る比較器13の動作を例示する波形図である。
11 is a waveform chart illustrating an operation of a comparator 13 in the boost regulator shown in FIG.

【図12】 図6に示した昇圧型レギュレーターにおけ
る入力電圧検出部8の動作を説明する等価回路図であ
る。
12 is an equivalent circuit diagram illustrating an operation of the input voltage detection unit 8 in the boost regulator shown in FIG.

【図13】 従来の非昇圧型スイッチングレギュレータ
を例示する構成図である
FIG. 13 is a configuration diagram illustrating a conventional non-boosting type switching regulator;

【図14】 図13に示した入力電圧Viを例示する波
形図である。
FIG. 14 is a waveform diagram illustrating the input voltage Vi shown in FIG.

【図15】 図13に示した三角波発生回路11を例示
する構成図である。
15 is a configuration diagram illustrating the triangular wave generation circuit 11 shown in FIG.

【図16】 図13に示した比較器13の動作を例示す
る説明図である。
16 is an explanatory diagram illustrating an operation of the comparator 13 illustrated in FIG.

【図17】 従来の昇圧型スイッチングレギュレータの
基本構成を例示する構成図である。
FIG. 17 is a configuration diagram illustrating a basic configuration of a conventional step-up switching regulator.

【符号の説明】[Explanation of symbols]

Vi 入力電圧、 Vo 出力電圧、 1 電源、 2
スイッチ、3 スイッチ駆動部、 4 チョークコイ
ル、 5 コンデンサ、6 ダイオード、 7 出力端
子、 8 入力電圧検出部、8a 分圧抵抗、 8b
分圧抵抗、 8c 入力結合コンデンサ、8d 入力結
合抵抗、 9 出力電圧検出部、 10 制御部、11
三角波発生回路、 12 誤差増幅器、 13 比較
器、14 積分器、 15 リセット回路、 16 負
荷、17 チョークコイル、 18 スイッチ、 19
三角波発生器、20 比較器、 21 比較器、 2
2 出力過電圧時間検出回路、23 加算回路、 24
比較器、 25 帰還抵抗、 26 抵抗、27 コ
ンデンサ、 28 ダイオード、 29 結合コンデン
サ、30 結合抵抗。
Vi input voltage, Vo output voltage, 1 power supply, 2
Switch, 3 switch driver, 4 choke coil, 5 capacitor, 6 diode, 7 output terminal, 8 input voltage detector, 8a voltage dividing resistor, 8b
8c input coupling capacitor, 8d input coupling resistance, 9 output voltage detector, 10 controller, 11
Triangular wave generation circuit, 12 error amplifier, 13 comparator, 14 integrator, 15 reset circuit, 16 load, 17 choke coil, 18 switch, 19
Triangular wave generator, 20 comparators, 21 comparators, 2
2 output overvoltage time detection circuit, 23 addition circuit, 24
Comparator, 25 feedback resistor, 26 resistor, 27 capacitor, 28 diode, 29 coupling capacitor, 30 coupling resistor.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 H02J 1/00 H02J 1/02 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 3/155 H02J 1/00 H02J 1/02

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力電圧のエネルギーを蓄積しそのエネ
ルギーを放出するインダクタと、この放出されたエネル
ギーを蓄積し上記入力電圧よりも昇圧された出力電圧を
維持するコンデンサと、ON時に上記インダクタへのエ
ネルギーの蓄積をOFF時にインダクタからのエネルギ
ーの放出を制御するスイッチと、上記入力電圧を検出す
る入力電圧検出部と、この検出入力電圧の大きさと逆相
関の時間幅のON信号と正相関の時間幅のOFF信号と
を有するスイッチ信号を生成するスイッチ信号生成部
と、上記出力電圧を検出する出力電圧検出部と、この検
出出力電圧の大きさと出力電圧基準値とを比較する比較
部と、この比較に基づき、上記検出出力電圧の大きさが
出力電圧基準値よりも小さい場合には上記スイッチ信号
を、検出出力電圧の大きさが出力電圧基準値よりも大き
い場合にはOFF信号を上記スイッチの駆動信号として
出力する駆動部とを備えたことを特徴とするスイッチン
グレギュレータ。
1. The method according to claim 1, wherein the energy of the input voltage is stored.
Energy-emitting inductor and this emitted energy
Energy and accumulate the output voltage above the input voltage.
The capacitor to be maintained, and the
Energy from the inductor when energy storage is turned off
Switch for controlling the discharge of the
Input voltage detector, and the magnitude and
An ON signal with a time width of Seki and an OFF signal with a time width of positive correlation
Switch signal generating section for generating a switch signal having
An output voltage detecting section for detecting the output voltage;
Comparison comparing the magnitude of the output voltage and the output voltage reference value
And the magnitude of the detected output voltage based on this comparison.
When the output voltage is smaller than the reference value, the switch signal
The detected output voltage is larger than the output voltage reference value.
In this case, use the OFF signal as a drive signal for the switch.
And a driving unit for outputting.
G regulator.
【請求項2】 上記スイッチ信号生成部は、上記入力電
圧の分圧電圧および三角波が入力される第1コンパレー
タであり、 上記比較部は、上記出力電圧の分圧電圧および基準電圧
が入力される第2コンパレータであり、 上記駆動部は、上記第1および第2コンパレータの出力
側を接続することにより該接続部に生成される電圧に基
づき上記スイッチを駆動することを特徴とする請求項1
に記載のスイッチングレギュレータ。
2. The switch signal generating section according to claim 1, wherein
First comparator to which the divided voltage of the voltage and the triangular wave are inputted
A motor, the comparison unit, the divided voltage and the reference voltage of the output voltage
Is input to the second comparator, and the drive unit outputs the output of the first and second comparators.
Side connection, the voltage generated at the connection
And driving the switch.
2. The switching regulator according to 1.
【請求項3】 上記出力電圧の分圧電圧が基準電圧を超
えた時間を積分し、その積分結果を電圧出力する出力過
電圧時間検出回路と、 上記入力電圧の分圧電圧と上記出力過電圧時間検出回路
の出力電圧を加算する電圧加算回路とを備え、 上記スイッチ信号生成部は、上記電圧加算回路の加算結
果および三角波が入力される第1コンパレータであり、 上記比較部は、上記出力電圧の分圧出力および上記基準
電圧が入力される第2 コンパレータであり、 上記駆動部は、上記第1および第2コンパレータの出力
側を接続することにより該接続部に生成される電圧に基
づき上記スイッチを駆動することを特徴とする請求項1
に記載のスイッチングレギュレータ。
3. A divided voltage of the output voltage exceeds a reference voltage.
Output time to integrate the measured time and output the integration result as a voltage.
Voltage time detection circuit, divided voltage of the input voltage and output overvoltage time detection circuit
And a voltage adder circuit for adding the output voltage, the switching signal generating section, adds binding of the voltage adding circuit
A first comparator for fruit and the triangular wave is inputted, the comparison section, divided output of the output voltage and the reference
A second comparator to which a voltage is input , wherein the driving section outputs the output of the first and second comparators;
Side connection, the voltage generated at the connection
And driving the switch.
2. The switching regulator according to 1.
【請求項4】 上記入力電圧の分圧電圧は抵抗およびダ
イオードを直列接続してなる分圧回路を用いて上記入力
電圧を分圧したものであり、 上記ダイオードにおける電圧降下を、上記スイッチ信号
のパルス幅が上記入力電圧に略反比例するように設定す
ることを特徴とする請求項2に記載のスイッチングレギ
ュレータ。
4. The divided voltage of the input voltage is a resistor and a resistor.
The above input is made using a voltage dividing circuit consisting of
The voltage is divided, and the voltage drop in the diode is determined by the switch signal.
Is set so that the pulse width of
3. The switching leg according to claim 2, wherein
Curator.
【請求項5】 一端が上記出力電圧の出力部に接続され
抵抗およびコンデンサを直列接続してなる結合回路の他
端における出力電圧と、上記入力電圧の分圧電圧とを加
算する電圧加算回路を備え、 上記スイッチ信号生成部は、上記電圧加算回路の加算結
果および三角波が入力される第1コンパレータであり、 上記比較部は、上記出力電圧を分圧してなる分圧出力電
圧および基準電圧が入力される第2コンパレータであ
り、 上記駆動部は、上記第1および第2コンパレータの出力
側を接続することにより該接続部に生成される電圧に基
づき上記スイッチを駆動することを特徴とする請求項1
に記載のスイッチングレギュレータ。
5. One end is connected to an output section of the output voltage.
Other than a coupling circuit consisting of a resistor and a capacitor connected in series
Output voltage at the terminal and the divided voltage of the input voltage.
Comprising a voltage adding circuit for calculation, the switch signal generating section, adds binding of the voltage adding circuit
And a first comparator to which the output voltage and the triangular wave are input.
Voltage and a reference voltage are input to the second comparator.
And the driving unit outputs the output of the first and second comparators.
Side connection, the voltage generated at the connection
And driving the switch.
2. The switching regulator according to 1.
【請求項6】 上記入力電圧の分圧電圧は、上記入力電
圧を、第1抵抗素子と結合用コンデンサとの直列回路に
第2抵抗素子を並列接続してなる回路に第3抵抗素子を
直列接続してなる回路、にて分圧したものであることを
特徴とする請求項2に記載のスイッチングレギュレー
タ。
6. The input voltage is divided by the input voltage.
To the series circuit of the first resistance element and the coupling capacitor.
A third resistor is connected to a circuit formed by connecting the second resistor in parallel.
That the voltage is divided by the circuit connected in series.
The switching regulator according to claim 2, characterized in that:
Ta.
【請求項7】 入力電圧のエネルギーを蓄積しそのエネ
ルギーを放出するインダクタと、この放出されたエネル
ギーを蓄積し上記入力電圧よりも昇圧された出力電圧を
生成するコンデンサと、ON時に上記インダクタへのエ
ネルギーの蓄積をOFF時にインダクタからのエネルギ
ーの放出を制御するスイッチと、上記入力電圧を検出す
る入力電圧検出部と、この検出入力電圧の大きさに基づ
き前記スイッチを駆動するスイッチ信号を出力する第1
コンパレータと、上記出力電圧 を検出する出力電圧検出
部と、この検出出力電圧の大きさと出力電圧基準値とを
比較してその比較結果に応じてその出力部の電圧が変化
する第2コンパレータとを備え、前記第1コンパレータ
の出力部に前記第2コンパレータの出力部を接続したこ
とを特徴とするスイッチングレギュレータ。
7. An energy storage device for storing energy of an input voltage,
Energy-emitting inductor and this emitted energy
Energy and accumulate the output voltage above the input voltage.
The capacitor to be generated and the
Energy from the inductor when energy storage is turned off
Switch for controlling the discharge of the
An input voltage detecting section based on the magnitude of the detected input voltage.
Output a switch signal for driving the switch.
Comparator and output voltage detection for detecting the output voltage
Section, the magnitude of the detected output voltage and the output voltage reference value.
Compare and change the output voltage according to the comparison result
The first comparator
Connected to the output of the second comparator.
And a switching regulator.
【請求項8】 上記第1コンパレータは、上記入力電圧
の分圧電圧および三角波が入力される第1コンパレータ
であることを特徴とする請求項7に記載のスイッチング
レギュレータ。
8. The system according to claim 1, wherein the first comparator is configured to output the input voltage.
First comparator to which the divided voltage and the triangular wave are input
The switching according to claim 7, wherein
regulator.
JP20269799A 1999-07-16 1999-07-16 Switching regulator Expired - Fee Related JP3473509B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20269799A JP3473509B2 (en) 1999-07-16 1999-07-16 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20269799A JP3473509B2 (en) 1999-07-16 1999-07-16 Switching regulator

Publications (2)

Publication Number Publication Date
JP2001037215A JP2001037215A (en) 2001-02-09
JP3473509B2 true JP3473509B2 (en) 2003-12-08

Family

ID=16461671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20269799A Expired - Fee Related JP3473509B2 (en) 1999-07-16 1999-07-16 Switching regulator

Country Status (1)

Country Link
JP (1) JP3473509B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3637876B2 (en) 2001-04-05 2005-04-13 トヨタ自動車株式会社 Control device for DC-DC converter
JP3600915B1 (en) 2003-10-09 2004-12-15 ローム株式会社 Switching power supply device and electronic device with display device
JP4545508B2 (en) * 2004-07-28 2010-09-15 株式会社豊田中央研究所 DC / DC converter control system
KR100771780B1 (en) * 2006-04-24 2007-10-30 삼성전기주식회사 LED drive with overvoltage protection and duty control
JP4809754B2 (en) * 2006-11-20 2011-11-09 コーセル株式会社 Switching power supply
JP5116522B2 (en) * 2008-03-14 2013-01-09 アルパイン株式会社 Switching power supply
EP2360823A3 (en) * 2010-02-12 2017-03-22 OCT Circuit Technologies International Limited Contrôl de la tension d'un convertisseur CC/CC
EP3111543B1 (en) 2014-02-27 2020-09-30 Danmarks Tekniske Universitet Burst mode control
JP6756232B2 (en) * 2016-10-18 2020-09-16 株式会社デンソー DCDC converter
EP4580025A4 (en) * 2022-10-24 2026-01-07 Nichicon Corp DC converter and power source device

Also Published As

Publication number Publication date
JP2001037215A (en) 2001-02-09

Similar Documents

Publication Publication Date Title
US9525351B2 (en) Inductor current sensing in a buck converter using multiple filters
JP3787785B2 (en) DC-DC converter
KR100801498B1 (en) Switching control circuit and self-contained DC-DC converter
US7265530B1 (en) Adaptive slope compensation for switching regulators
KR100744592B1 (en) Dc-dc converter, dc-dc converter control circuit, and dc-dc converter control method
US7843178B1 (en) DC/DC converter startup with frequency ramping
US8664982B2 (en) Buck-boost power converter with feed-forward technique for achieving fast line response
US7254000B1 (en) Over voltage protection scheme for synchronous buck converter
JP4769694B2 (en) Voltage output circuit, integrated circuit, and electronic equipment
CN114208011B (en) Constant on-time buck converter with pre-biased start-up based on calibrated ripple injection in continuous conduction mode
WO2012164787A1 (en) Buck-boost converter
TW201239569A (en) System and method for preventing controller induced pulse skipping at low duty cycle operations
JP3473509B2 (en) Switching regulator
CN112290788B (en) Switching power supply and start control circuit and method thereof
JP4466089B2 (en) Power factor correction circuit
JP3438126B2 (en) DC / DC converter
JP5032447B2 (en) Switching power supply
JP6654548B2 (en) Switching power supply
JP4702529B2 (en) DC / DC converter
JP3216786B2 (en) DC high voltage power supply for capacitive loads
US20060279268A1 (en) Method for Operational Amplifier Output Clamping for Switching Regulators
US20220029613A1 (en) Duty cycle control for switching power converters
JPH1141914A (en) DC-DC converter
JP3120649B2 (en) DC-DC converter voltage control amplifier output clamp circuit
US9564803B1 (en) Control circuit and switching power supply unit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees