JP3500977B2 - 両面回路板の製造方法 - Google Patents
両面回路板の製造方法Info
- Publication number
- JP3500977B2 JP3500977B2 JP22918298A JP22918298A JP3500977B2 JP 3500977 B2 JP3500977 B2 JP 3500977B2 JP 22918298 A JP22918298 A JP 22918298A JP 22918298 A JP22918298 A JP 22918298A JP 3500977 B2 JP3500977 B2 JP 3500977B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film
- lower conductive
- plating
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010408 film Substances 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 238000007747 plating Methods 0.000 claims description 36
- 229920001721 polyimide Polymers 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 34
- 229920005575 poly(amic acid) Polymers 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 238000009713 electroplating Methods 0.000 claims description 14
- 238000003486 chemical etching Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 239000011889 copper foil Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 1
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 1
- 108010082455 Sebelipase alfa Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229940041615 kanuma Drugs 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920002601 oligoester Polymers 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- HNJBEVLQSNELDL-UHFFFAOYSA-N pyrrolidin-2-one Chemical compound O=C1CCCN1 HNJBEVLQSNELDL-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、種々の電子部品を
搭載するための両面回路板の製造方法に関する。 【０００２】 【従来の技術】従来の両面回路板の代表的な製造例を、
図５（ａ）〜図５（ｆ）に示す。 【０００３】まず、ポリイミドフィルム５１の両面に銅
箔５２ａ及び銅箔５２ｂとを接着剤で積層した両面銅張
積層板５０（図５（ａ））に、ドリルなどで貫通孔５３
を形成する（図５（ｂ））。 【０００４】次に、貫通孔の内壁も含めて両面銅張積層
板５０の全面に、無電解メッキ用のパラジウム触媒を付
着させた後に、無電解メッキにより銅薄膜５４を形成す
る（図５（ｃ））。そして電気メッキにより、銅薄膜５
４上（貫通孔５３の内壁も含む）に銅厚膜５５を形成す
る（図５（ｄ））。これにより、銅箔５２ａと銅箔５２
ｂとの間の導通が確保される。 【０００５】なお、必要に応じて、貫通孔５３の周囲を
エッチングレジスト５６でマスキングし（図５
（ｅ））、露出している銅厚膜５５及びその下の銅薄膜
５４をエッチング除去し、エッチングレジスト５６を除
去することにより、両面回路板が得られる（図５
（ｆ））。 【０００６】 【発明が解決しようとする課題】しかしながら、貫通孔
５３で両面回路板の上下の銅箔５２ａ、５２ｂの導通を
確保する場合、貫通孔５３の内部には大きな空洞がある
ため導通信頼性が不十分という問題がある。 【０００７】また、貫通孔５３を開孔するためのドリル
の径を、その機械的強度を考慮すると過度に小さくする
ことはできず、約３００μｍ程度より小さくすることは
困難である。これに関連して、貫通孔５３の導通信頼性
を少しでも向上させるために、貫通孔５３の開孔部に
は、比較的大きなランド（約６００〜８００μｍ四方）
を形成する必要がある。このことは、両面回路板の配線
パターンの高密度化に対する大きな障害となっている。 【０００８】本発明は、従来の技術の課題を解決するも
のであり、高い導通信頼性を有し、且つ高密度な配線な
配線パターンを有する両面回路板を製造することを目的
とする。 【０００９】 【課題を解決するための手段】本発明者らは、（１）銅
箔等の導電層（下層導電層）上に形成したポリアミック
酸膜には、フォトリソグラフ法を利用して化学エッチン
グにより導電層に達する非常に微細なビアホールを形成
することができること、（２）ポリアミック酸膜をポリ
イミド化してポリイミド膜とした後、導電層をカソード
とする電解メッキによりそのビアホールにメッキ金属を
隙間なく充填できること、（３）ポリイミド膜表面にス
パッタ法で金属薄膜を形成し、その上に微細パターニン
グが可能なメッキレジスト膜を形成した後に露出した金
属薄膜上に電解メッキ法により上層導電層を形成する
と、高密度で導体パターンを形成でき、ランドの大きさ
も微細化できること、そして（４）このように導通が確
保された両面回路板の導通信頼性が向上することを見出
し、本発明を完成させるに至った。 【００１０】即ち、本発明は、下層導電層上にポリイミ
ド膜及び上層導電層が形成され、下層導電層と上層導電
層とがポリイミド膜に形成されたビアホールを利用して
接続されている両面回路板の製造方法において、以下の
工程（ａ）〜（ｉ）： （ａ）下層導電層上にポリアミック酸膜を形成する工
程； （ｂ）ポリアミック酸膜にフォトリソグラフ法を利用し
て化学エッチングにより下層導電層に達するビアホール
を形成する工程； （ｃ）ポリアミック膜をポリイミド化してポリイミド膜
とする工程； （ｄ）下層導電層をカソードとする電解メッキ法によ
り、ビアホールをメッキ金属で充填する工程； （ｅ）ポリイミド膜の表面に、スパッタ法により金属薄
膜を形成する工程； （ｆ）上層導電層パターンに対応したメッキレジスト膜
を金属薄膜上に形成する工程； （ｇ）電解メッキ法により、金属薄膜上に上層導電層用
金属を堆積させて上層導電層を形成する工程； （ｈ）メッキレジスト膜を剥離する工程； 及び （ｉ）上層導電層側表面をソフトエッチングして、露出
した金属薄膜を除去する工程を含んでなることを特徴す
る両面回路板の製造方法を提供する。 【００１１】また、本発明は、下層導電層上にポリイミ
ド膜及び上層導電層が形成され、下層導電層と上層導電
層とがポリイミド膜に形成されたビアホールを利用して
接続されている両面回路板の製造方法において、以下の
工程（ａ）〜（ｉ）： （ａ）下層導電層上に、ポリアミック酸膜を形成する工
程； （ｂ）ポリアミック酸膜にフォトリソグラフ法を利用し
て化学エッチングにより下層導電層に達するビアホール
を形成する工程； （ｃ１）ビアホールが形成されたポリアミック酸膜をポ
リイミド化してポリイミド膜にする工程； （ｃ２）下層導電層の裏面にキャリアシートを積層する
工程； （ｄ）下層導電層をカソードとする電解メッキ法により
ビアホールをメッキ金属で充填する工程； （ｅ）ビアホールが形成された側からポリイミド膜の表
面にスパッタ法により金属薄膜を形成する工程； （ｆ）上層導電層パターンに対応したメッキレジスト膜
を金属薄膜上に形成する工程； （ｇ）電解メッキ法により金属薄膜上に上層導電層用金
属を堆積させて上層導電層を形成する工程； （ｈ１）メッキレジスト膜、続いてキャリアシートを剥
離する工程； （ｈ２）下層導電層及び上層導電層のそれぞれの表面に
エッチングレジスト膜を形成する工程、但し、下層導電
層側のエッチングレジスト膜は下層導電層パターンに対
応したパターンに加工する； （ｈ３）下層導電層をポリイミド膜が露出するまで化学
エッチングしてパターニングする工程； （ｈ４）下層導電層及び上層導電層のそれぞれの表面に
形成されているエッチングレジスト膜を除去する工程；
及び （ｉ）少なくとも上層導電層の表面をソフトエッチング
して露出した金属薄膜を除去する工程を含んでなること
を特徴とする両面回路板の製造方法を提供する。 【００１２】 【発明の実施の形態】以下、本発明を詳細に説明する。 【００１３】本発明の製造方法で製造する両面回路板
は、図１に示すように、下層導電層１上にポリイミド膜
２及び上層導電層３が形成され、下層導電層１と上層導
電層３とがポリイミド膜２に形成されたビアホールＶｈ
に充填されたメッキ金属４により接続されている。 【００１４】この両面回路板は、以下の工程（ａ）〜
（ｉ）に従って製造される。 【００１５】工程（ａ） まず、下層導電層１上に、ポリアミック酸膜２ａを形成
する（図２（ａ））。具体的には、下層導電層１上に、
ポリアミック酸溶液をバーコーターなどで塗布し、乾燥
することによりポリアミック酸膜２ａを形成する。 【００１６】ポリアミック酸膜は、ポリイミド膜の前駆
体であり、アルカリエッチング液により容易に化学エッ
チングすることができる。従って、ポリアミック酸膜２
ａには、ドリル加工に比べて微細加工が可能なフォトリ
ソググラフ法を利用して微細な孔を形成することができ
る。 【００１７】なお、下層導電層１としては、銅箔が一般
的であるが、他の金属、金、銀、アルミニウム、はん
だ、ニッケル等やそれらの合金等から形成してもよい。 【００１８】下層導電層１の厚みは、両面回路板の使用
目的等に応じて適宜決定することができる。また、下層
導電層１は必要に応じて予めパターン化しておいてもよ
く、あるいは、後述するように上層導電層３を形成した
後に、公知の手法によりパターニングしてもよい。 【００１９】ポリアミック酸膜２ａの厚みとしては、両
面回路板の使用目的等に応じて適宜決定することができ
る。 【００２０】工程（ｂ） 次に、ポリアミック酸膜２ａにフォトリソグラフ法を利
用して化学エッチングにより下層導電層１に達するビア
ホールＶｈを形成する（図２（ｂ））。 【００２１】具体的には、ポリアミック酸膜２ａに感光
性レジストを塗布し乾燥して感光性レジスト層を形成
し、更にその上に保護フィルムを積層する。そして、開
孔すべきビアホールに応じ、フォトマスクを介して露光
し現像して感光性レジスト層をパターニングし、パター
ニングした感光性レジスト層をエッチングマスクとして
ポリアミック酸膜２ａを下層導体層１が露出するまで化
学エッチングする。そして、感光性レジスト層と保護フ
ィルムとを除去することによりビアホールＶｈを形成す
る。 【００２２】ビアホールＶｈの大きさとしては、ドリル
加工での開孔径よりも一般に微細であり、通常１０〜２
００μｍ径の大きさが好ましい。 【００２３】なお、化学エッチング条件は、ポリアミッ
ク酸膜２ａの種類、開孔すべきビアホールＶｈのサイズ
等に応じて適宜決定することができる。 【００２４】工程（ｃ） ビアホールＶｈが形成されたポリアミック酸膜２ａを、
常法によりポリイミド化してポリイミド膜２とする（図
２（ｃ））。ポリイミド化条件は、ポリアミック酸膜２
ａの種類や厚み等に応じて適宜決定することができる。 【００２５】なお、必要に応じて少なくともビアホール
Ｖｈの底部に露出した下層導電層１の表面を硫酸−過酸
化水素系エッチング液で化学研磨する。 【００２６】工程（ｄ） 次に、下層導電層１をカソードとする電解メッキ法によ
り、ビアホールＶｈをメッキ金属４で充填する（図２
（ｄ））。この場合、工程（ｃ）の後で、被メッキ物の
取り扱い性を向上させるとともに、下層導電層１の裏面
１ａに不要なメッキ金属が堆積することを防止するため
に、下層導電層１の裏面１ａにキャリアシートを積層し
ておくことが好ましい（図示せず）。 【００２７】メッキ金属４としては、銅を好ましく使用
することができる。 【００２８】なお、電解メッキ条件としては、メッキ金
属４の種類やビアホール径サイズ等に応じて適宜決定す
ることができる。 【００２９】工程（ｅ） 次に、ビアホールＶｈが形成された側からポリイミド膜
２の表面に、公知のスパッタ法により金属薄膜５を形成
する（図２（ｅ））。 【００３０】金属薄膜５としては、ニッケル薄膜や銅薄
膜、あるいはニッケル／銅の積層金属薄膜などを好まし
く挙げることができる。 【００３１】金属薄膜５の厚みとしては、通常０．１〜
０．２μｍである。 【００３２】ここで、無電解メッキ法ではなくスパッタ
法で金属薄膜５を形成する理由は、無電解メッキ液の液
性によりポリイミド膜２が損傷を受ける場合があるから
である。例えば、無電解銅メッキ液は、通常強アルカリ
性であり、強アルカリ条件下ではポリイミド膜２を膨潤
させてしまうので好ましくない。 【００３３】工程（ｆ） 次に、上層導電層パターンに対応したメッキレジスト膜
６を金属薄膜５上に形成する（図２（ｆ））。具体的に
は、ポリイミド膜２上に感光性ドライフィルム等の感光
性レジスト膜を形成し、上層導電層パターンに対応して
露光、現像することによりメッキレジスト膜６を形成す
る。 【００３４】工程（ｇ） 次に、電解メッキ法により、金属薄膜５上に上層導電層
用金属を堆積させて上層導電層３を形成する（図２
（ｇ））。 【００３５】上層導電層用金属としては、銅を好ましく
挙げることができる。 【００３６】上層導電層３の厚みは、通常５〜３５μｍ
である。 【００３７】工程（ｈ） 次に、メッキレジスト膜６を常法により剥離する（図２
（ｈ））。 【００３８】工程（ｉ） 次に、上層導電層３側表面を、露出した金属薄膜５が除
去されるように常法によりソフトエッチングする。これ
により図２（ｉ）の両面回路板が得られる。 【００３９】次に図３及び図４を参照しながら、上層導
電層のパターニング、続いて下層導電層のパターニング
を行う両面回路板の製造方法の一例について説明する。 【００４０】工程（ａ） まず、下層導電層１上に、ポリアミック酸膜２ａを形成
する（図３（ａ））。 【００４１】工程（ｂ） 次に、ポリアミック酸膜２ａにフォトリソグラフ法を利
用して化学エッチングにより下層導電層１に達するビア
ホールＶｈを形成する（図３（ｂ））。 【００４２】工程（ｃ１） ビアホールＶｈが形成されたポリアミック酸膜２ａを、
常法によりポリイミド化してポリイミド膜２とする（図
３（ｃ１））。 【００４３】工程（ｃ２） 下層導電層１の裏面１ａにキャリアシートＣＳを積層す
る（図３（ｃ２））。積層後、必要に応じて少なくとも
ビアホールＶｈの底部に露出した下層導電層１の表面を
硫酸−過酸化水素系エッチング液で化学研磨する。 【００４４】工程（ｄ） 次に、下層導電層１をカソードとする電解メッキ法によ
り、ビアホールＶｈをメッキ金属４で充填する（図３
（ｄ））。 【００４５】工程（ｅ） 次に、ビアホールＶｈが形成された側からポリイミド膜
２の表面に、公知のスパッタ法により金属薄膜５を形成
する（図３（ｅ））。 【００４６】工程（ｆ） 次に、上層導電層パターンに対応したメッキレジスト膜
６を金属薄膜５上に形成する（図３（ｆ））。 【００４７】工程（ｇ） 次に、電解メッキ法により、金属薄膜５上に上層導電層
用金属を堆積させて上層導電層３を形成する（図４
（ｇ））。 【００４８】工程（ｈ１） 次に、メッキレジスト膜６、続いてキャリアシートＣＳ
を常法により剥離する（図４（ｈ１））。 【００４９】工程（ｈ２） 下層導電層１及び上層導電層３のそれぞれの表面にエッ
チングレジスト膜７を形成する。但し、下層導電層１側
のエッチングレジスト膜７は、所期の下層導電層パター
ンに対応したパターンに加工する（図４（ｈ２））。 【００５０】工程（ｈ３） 下層導電層１をポリイミド膜２が露出するまで化学エッ
チングしてパターニングする（図４（ｈ３））。 【００５１】工程（ｈ４） 次に、下層導電層１及び上層導電層３のそれぞれの表面
に形成されているエッチングレジスト膜７を除去する
（図４（ｈ４））。 【００５２】工程（ｉ） 次に、少なくとも上層導電層３の表面をソフトエッチン
グして、露出した金属薄膜５を除去する。これにより図
４（ｉ）の両面回路板が得られる。 【００５３】以上、本発明の製造方法により得られる両
面回路板は、上層導電層と下層導電層との間を、空洞の
ないメッキ金属で充填されたビアホールで接続されてい
るので、高い導通信頼性を確保することができる。ま
た、このビアホールの形成をフォトリソグラフ法を利用
する化学エッチングにより行うので、ランドも相対的に
微細化することができ、配線パターンを高密度化するこ
とができる。 【００５４】 【実施例】以下、本発明を実施例により具体的に説明す
る。 【００５５】実施例１ 厚さ１８μｍの銅箔の片面に、ピロメリット酸二無水物
１．０１モルと４，４’−ジアミノジフェニルエーテル
１．０モルとを、溶媒であるＮ−メチル−２−ピロリド
ンに溶解して得られたポリアミック酸溶液を乾燥厚で２
０μｍ厚となるように塗布し、乾燥した。 【００５６】このポリアミック酸膜上に、感光性レジス
ト（ＮＲ−４１（ナイロン−オリゴエステル系レジス
ト）、ソニーケミカル社製）を乾燥厚で８μｍとなるよ
うに塗布し乾燥させ、更にその上に厚さ１２μｍの保護
フィルム（ポリエステルフィルム、東レ社製）を積層し
た。 【００５７】保護フィルム側から、ネガフィルムをフォ
トマスクとして波長３６５ｎｍの光で照射することによ
り感光性レジストを露光し、水で現像することにより感
光性レジストをパターニングした。 【００５８】パターニングされた感光性レジストをエッ
チングマスクとして、ポリアミック酸層をアルカリ溶液
で化学エッチング（エッチング温度 ２５℃、エッチン
グ時間 １５秒間）し、ポリアミック酸膜にビアホール
を形成した。ビアホールの底部は銅箔が露出しており、
底部の径は８０μｍであり、ポリアミック酸膜表面のビ
アホールの径は１００μｍであった。 【００５９】次に、ビアホールが形成されたポリアミッ
ク酸膜をポリイミド化してポリイミド膜とした（ポリイ
ミド化加熱温度 ３５０℃、ポリイミド化加熱時間 １
０分間）。 【００６０】次に、銅箔の外表面をマスキングテープで
被覆した後、銅箔をカソードとして電解銅メッキ（硫酸
銅メッキ浴、メッキ浴温度 ２５℃、メッキ電流密度
１５Ａ／ｄｍ2、メッキ時間 ２０分間）を行った。そ
の結果、ビアホールを銅で充填することができた。 【００６１】次に、ポリイミド膜の全面に、スパッタ法
（Ａｒガス流量 １８ｓｃｃｍ、圧力 ５×１０-1Ｐ
ａ）によりニッケルを１５０ｎｍ厚で堆積させ、続いて
銅を１０００ｎｍ厚で堆積させ、積層金属薄膜を形成し
た。 【００６２】次に、積層金属薄膜上にドライフィルム
（旭化成社製）をラミネートし、上層導電層パターンに
対応したフォトマスクを介して露光し、現像してドライ
フィルムをパターニングした。 【００６３】次に、露出した積層金属薄膜上に電解銅メ
ッキを（硫酸銅メッキ浴、メッキ浴温度 ３０℃、メッ
キ電流密度 １．５Ａ／ｄｍ2、メッキ時間 ４０分
間）を行い、１８μｍ厚の銅を堆積させた。 【００６４】次に、ドライフィルムを水酸化ナトリウム
水溶液で剥離し、露出した積層金属薄膜を除去するため
にソフトエッチング（硫酸−過酸化水素系エッチング
液）を行った。これにより、図２（ｉ）に示す両面回路
板が得られた。 【００６５】得られた両面回路板について、２６０℃
（１０秒間）及び２０℃（１０秒間）のオイルに交互に
浸漬するホットオイル試験（ＪＩＳ Ｃ５０１６）を行
ったところ、上層導電層と下層導電層との間の導通は少
なくとも１００サイクルのホットオイル試験後でも確保
できた。 【００６６】一方、従来の両面回路板の場合には、２０
サイクルのホットオイル試験後には上層導電層と下層導
電層との間の導通が確保できない場合があった。 【００６７】 【発明の効果】本発明によれば、高い導通信頼性を有
し、且つ高密度な配線パターンを有する両面回路板を製
造するができる。
搭載するための両面回路板の製造方法に関する。 【０００２】 【従来の技術】従来の両面回路板の代表的な製造例を、
図５（ａ）〜図５（ｆ）に示す。 【０００３】まず、ポリイミドフィルム５１の両面に銅
箔５２ａ及び銅箔５２ｂとを接着剤で積層した両面銅張
積層板５０（図５（ａ））に、ドリルなどで貫通孔５３
を形成する（図５（ｂ））。 【０００４】次に、貫通孔の内壁も含めて両面銅張積層
板５０の全面に、無電解メッキ用のパラジウム触媒を付
着させた後に、無電解メッキにより銅薄膜５４を形成す
る（図５（ｃ））。そして電気メッキにより、銅薄膜５
４上（貫通孔５３の内壁も含む）に銅厚膜５５を形成す
る（図５（ｄ））。これにより、銅箔５２ａと銅箔５２
ｂとの間の導通が確保される。 【０００５】なお、必要に応じて、貫通孔５３の周囲を
エッチングレジスト５６でマスキングし（図５
（ｅ））、露出している銅厚膜５５及びその下の銅薄膜
５４をエッチング除去し、エッチングレジスト５６を除
去することにより、両面回路板が得られる（図５
（ｆ））。 【０００６】 【発明が解決しようとする課題】しかしながら、貫通孔
５３で両面回路板の上下の銅箔５２ａ、５２ｂの導通を
確保する場合、貫通孔５３の内部には大きな空洞がある
ため導通信頼性が不十分という問題がある。 【０００７】また、貫通孔５３を開孔するためのドリル
の径を、その機械的強度を考慮すると過度に小さくする
ことはできず、約３００μｍ程度より小さくすることは
困難である。これに関連して、貫通孔５３の導通信頼性
を少しでも向上させるために、貫通孔５３の開孔部に
は、比較的大きなランド（約６００〜８００μｍ四方）
を形成する必要がある。このことは、両面回路板の配線
パターンの高密度化に対する大きな障害となっている。 【０００８】本発明は、従来の技術の課題を解決するも
のであり、高い導通信頼性を有し、且つ高密度な配線な
配線パターンを有する両面回路板を製造することを目的
とする。 【０００９】 【課題を解決するための手段】本発明者らは、（１）銅
箔等の導電層（下層導電層）上に形成したポリアミック
酸膜には、フォトリソグラフ法を利用して化学エッチン
グにより導電層に達する非常に微細なビアホールを形成
することができること、（２）ポリアミック酸膜をポリ
イミド化してポリイミド膜とした後、導電層をカソード
とする電解メッキによりそのビアホールにメッキ金属を
隙間なく充填できること、（３）ポリイミド膜表面にス
パッタ法で金属薄膜を形成し、その上に微細パターニン
グが可能なメッキレジスト膜を形成した後に露出した金
属薄膜上に電解メッキ法により上層導電層を形成する
と、高密度で導体パターンを形成でき、ランドの大きさ
も微細化できること、そして（４）このように導通が確
保された両面回路板の導通信頼性が向上することを見出
し、本発明を完成させるに至った。 【００１０】即ち、本発明は、下層導電層上にポリイミ
ド膜及び上層導電層が形成され、下層導電層と上層導電
層とがポリイミド膜に形成されたビアホールを利用して
接続されている両面回路板の製造方法において、以下の
工程（ａ）〜（ｉ）： （ａ）下層導電層上にポリアミック酸膜を形成する工
程； （ｂ）ポリアミック酸膜にフォトリソグラフ法を利用し
て化学エッチングにより下層導電層に達するビアホール
を形成する工程； （ｃ）ポリアミック膜をポリイミド化してポリイミド膜
とする工程； （ｄ）下層導電層をカソードとする電解メッキ法によ
り、ビアホールをメッキ金属で充填する工程； （ｅ）ポリイミド膜の表面に、スパッタ法により金属薄
膜を形成する工程； （ｆ）上層導電層パターンに対応したメッキレジスト膜
を金属薄膜上に形成する工程； （ｇ）電解メッキ法により、金属薄膜上に上層導電層用
金属を堆積させて上層導電層を形成する工程； （ｈ）メッキレジスト膜を剥離する工程； 及び （ｉ）上層導電層側表面をソフトエッチングして、露出
した金属薄膜を除去する工程を含んでなることを特徴す
る両面回路板の製造方法を提供する。 【００１１】また、本発明は、下層導電層上にポリイミ
ド膜及び上層導電層が形成され、下層導電層と上層導電
層とがポリイミド膜に形成されたビアホールを利用して
接続されている両面回路板の製造方法において、以下の
工程（ａ）〜（ｉ）： （ａ）下層導電層上に、ポリアミック酸膜を形成する工
程； （ｂ）ポリアミック酸膜にフォトリソグラフ法を利用し
て化学エッチングにより下層導電層に達するビアホール
を形成する工程； （ｃ１）ビアホールが形成されたポリアミック酸膜をポ
リイミド化してポリイミド膜にする工程； （ｃ２）下層導電層の裏面にキャリアシートを積層する
工程； （ｄ）下層導電層をカソードとする電解メッキ法により
ビアホールをメッキ金属で充填する工程； （ｅ）ビアホールが形成された側からポリイミド膜の表
面にスパッタ法により金属薄膜を形成する工程； （ｆ）上層導電層パターンに対応したメッキレジスト膜
を金属薄膜上に形成する工程； （ｇ）電解メッキ法により金属薄膜上に上層導電層用金
属を堆積させて上層導電層を形成する工程； （ｈ１）メッキレジスト膜、続いてキャリアシートを剥
離する工程； （ｈ２）下層導電層及び上層導電層のそれぞれの表面に
エッチングレジスト膜を形成する工程、但し、下層導電
層側のエッチングレジスト膜は下層導電層パターンに対
応したパターンに加工する； （ｈ３）下層導電層をポリイミド膜が露出するまで化学
エッチングしてパターニングする工程； （ｈ４）下層導電層及び上層導電層のそれぞれの表面に
形成されているエッチングレジスト膜を除去する工程；
及び （ｉ）少なくとも上層導電層の表面をソフトエッチング
して露出した金属薄膜を除去する工程を含んでなること
を特徴とする両面回路板の製造方法を提供する。 【００１２】 【発明の実施の形態】以下、本発明を詳細に説明する。 【００１３】本発明の製造方法で製造する両面回路板
は、図１に示すように、下層導電層１上にポリイミド膜
２及び上層導電層３が形成され、下層導電層１と上層導
電層３とがポリイミド膜２に形成されたビアホールＶｈ
に充填されたメッキ金属４により接続されている。 【００１４】この両面回路板は、以下の工程（ａ）〜
（ｉ）に従って製造される。 【００１５】工程（ａ） まず、下層導電層１上に、ポリアミック酸膜２ａを形成
する（図２（ａ））。具体的には、下層導電層１上に、
ポリアミック酸溶液をバーコーターなどで塗布し、乾燥
することによりポリアミック酸膜２ａを形成する。 【００１６】ポリアミック酸膜は、ポリイミド膜の前駆
体であり、アルカリエッチング液により容易に化学エッ
チングすることができる。従って、ポリアミック酸膜２
ａには、ドリル加工に比べて微細加工が可能なフォトリ
ソググラフ法を利用して微細な孔を形成することができ
る。 【００１７】なお、下層導電層１としては、銅箔が一般
的であるが、他の金属、金、銀、アルミニウム、はん
だ、ニッケル等やそれらの合金等から形成してもよい。 【００１８】下層導電層１の厚みは、両面回路板の使用
目的等に応じて適宜決定することができる。また、下層
導電層１は必要に応じて予めパターン化しておいてもよ
く、あるいは、後述するように上層導電層３を形成した
後に、公知の手法によりパターニングしてもよい。 【００１９】ポリアミック酸膜２ａの厚みとしては、両
面回路板の使用目的等に応じて適宜決定することができ
る。 【００２０】工程（ｂ） 次に、ポリアミック酸膜２ａにフォトリソグラフ法を利
用して化学エッチングにより下層導電層１に達するビア
ホールＶｈを形成する（図２（ｂ））。 【００２１】具体的には、ポリアミック酸膜２ａに感光
性レジストを塗布し乾燥して感光性レジスト層を形成
し、更にその上に保護フィルムを積層する。そして、開
孔すべきビアホールに応じ、フォトマスクを介して露光
し現像して感光性レジスト層をパターニングし、パター
ニングした感光性レジスト層をエッチングマスクとして
ポリアミック酸膜２ａを下層導体層１が露出するまで化
学エッチングする。そして、感光性レジスト層と保護フ
ィルムとを除去することによりビアホールＶｈを形成す
る。 【００２２】ビアホールＶｈの大きさとしては、ドリル
加工での開孔径よりも一般に微細であり、通常１０〜２
００μｍ径の大きさが好ましい。 【００２３】なお、化学エッチング条件は、ポリアミッ
ク酸膜２ａの種類、開孔すべきビアホールＶｈのサイズ
等に応じて適宜決定することができる。 【００２４】工程（ｃ） ビアホールＶｈが形成されたポリアミック酸膜２ａを、
常法によりポリイミド化してポリイミド膜２とする（図
２（ｃ））。ポリイミド化条件は、ポリアミック酸膜２
ａの種類や厚み等に応じて適宜決定することができる。 【００２５】なお、必要に応じて少なくともビアホール
Ｖｈの底部に露出した下層導電層１の表面を硫酸−過酸
化水素系エッチング液で化学研磨する。 【００２６】工程（ｄ） 次に、下層導電層１をカソードとする電解メッキ法によ
り、ビアホールＶｈをメッキ金属４で充填する（図２
（ｄ））。この場合、工程（ｃ）の後で、被メッキ物の
取り扱い性を向上させるとともに、下層導電層１の裏面
１ａに不要なメッキ金属が堆積することを防止するため
に、下層導電層１の裏面１ａにキャリアシートを積層し
ておくことが好ましい（図示せず）。 【００２７】メッキ金属４としては、銅を好ましく使用
することができる。 【００２８】なお、電解メッキ条件としては、メッキ金
属４の種類やビアホール径サイズ等に応じて適宜決定す
ることができる。 【００２９】工程（ｅ） 次に、ビアホールＶｈが形成された側からポリイミド膜
２の表面に、公知のスパッタ法により金属薄膜５を形成
する（図２（ｅ））。 【００３０】金属薄膜５としては、ニッケル薄膜や銅薄
膜、あるいはニッケル／銅の積層金属薄膜などを好まし
く挙げることができる。 【００３１】金属薄膜５の厚みとしては、通常０．１〜
０．２μｍである。 【００３２】ここで、無電解メッキ法ではなくスパッタ
法で金属薄膜５を形成する理由は、無電解メッキ液の液
性によりポリイミド膜２が損傷を受ける場合があるから
である。例えば、無電解銅メッキ液は、通常強アルカリ
性であり、強アルカリ条件下ではポリイミド膜２を膨潤
させてしまうので好ましくない。 【００３３】工程（ｆ） 次に、上層導電層パターンに対応したメッキレジスト膜
６を金属薄膜５上に形成する（図２（ｆ））。具体的に
は、ポリイミド膜２上に感光性ドライフィルム等の感光
性レジスト膜を形成し、上層導電層パターンに対応して
露光、現像することによりメッキレジスト膜６を形成す
る。 【００３４】工程（ｇ） 次に、電解メッキ法により、金属薄膜５上に上層導電層
用金属を堆積させて上層導電層３を形成する（図２
（ｇ））。 【００３５】上層導電層用金属としては、銅を好ましく
挙げることができる。 【００３６】上層導電層３の厚みは、通常５〜３５μｍ
である。 【００３７】工程（ｈ） 次に、メッキレジスト膜６を常法により剥離する（図２
（ｈ））。 【００３８】工程（ｉ） 次に、上層導電層３側表面を、露出した金属薄膜５が除
去されるように常法によりソフトエッチングする。これ
により図２（ｉ）の両面回路板が得られる。 【００３９】次に図３及び図４を参照しながら、上層導
電層のパターニング、続いて下層導電層のパターニング
を行う両面回路板の製造方法の一例について説明する。 【００４０】工程（ａ） まず、下層導電層１上に、ポリアミック酸膜２ａを形成
する（図３（ａ））。 【００４１】工程（ｂ） 次に、ポリアミック酸膜２ａにフォトリソグラフ法を利
用して化学エッチングにより下層導電層１に達するビア
ホールＶｈを形成する（図３（ｂ））。 【００４２】工程（ｃ１） ビアホールＶｈが形成されたポリアミック酸膜２ａを、
常法によりポリイミド化してポリイミド膜２とする（図
３（ｃ１））。 【００４３】工程（ｃ２） 下層導電層１の裏面１ａにキャリアシートＣＳを積層す
る（図３（ｃ２））。積層後、必要に応じて少なくとも
ビアホールＶｈの底部に露出した下層導電層１の表面を
硫酸−過酸化水素系エッチング液で化学研磨する。 【００４４】工程（ｄ） 次に、下層導電層１をカソードとする電解メッキ法によ
り、ビアホールＶｈをメッキ金属４で充填する（図３
（ｄ））。 【００４５】工程（ｅ） 次に、ビアホールＶｈが形成された側からポリイミド膜
２の表面に、公知のスパッタ法により金属薄膜５を形成
する（図３（ｅ））。 【００４６】工程（ｆ） 次に、上層導電層パターンに対応したメッキレジスト膜
６を金属薄膜５上に形成する（図３（ｆ））。 【００４７】工程（ｇ） 次に、電解メッキ法により、金属薄膜５上に上層導電層
用金属を堆積させて上層導電層３を形成する（図４
（ｇ））。 【００４８】工程（ｈ１） 次に、メッキレジスト膜６、続いてキャリアシートＣＳ
を常法により剥離する（図４（ｈ１））。 【００４９】工程（ｈ２） 下層導電層１及び上層導電層３のそれぞれの表面にエッ
チングレジスト膜７を形成する。但し、下層導電層１側
のエッチングレジスト膜７は、所期の下層導電層パター
ンに対応したパターンに加工する（図４（ｈ２））。 【００５０】工程（ｈ３） 下層導電層１をポリイミド膜２が露出するまで化学エッ
チングしてパターニングする（図４（ｈ３））。 【００５１】工程（ｈ４） 次に、下層導電層１及び上層導電層３のそれぞれの表面
に形成されているエッチングレジスト膜７を除去する
（図４（ｈ４））。 【００５２】工程（ｉ） 次に、少なくとも上層導電層３の表面をソフトエッチン
グして、露出した金属薄膜５を除去する。これにより図
４（ｉ）の両面回路板が得られる。 【００５３】以上、本発明の製造方法により得られる両
面回路板は、上層導電層と下層導電層との間を、空洞の
ないメッキ金属で充填されたビアホールで接続されてい
るので、高い導通信頼性を確保することができる。ま
た、このビアホールの形成をフォトリソグラフ法を利用
する化学エッチングにより行うので、ランドも相対的に
微細化することができ、配線パターンを高密度化するこ
とができる。 【００５４】 【実施例】以下、本発明を実施例により具体的に説明す
る。 【００５５】実施例１ 厚さ１８μｍの銅箔の片面に、ピロメリット酸二無水物
１．０１モルと４，４’−ジアミノジフェニルエーテル
１．０モルとを、溶媒であるＮ−メチル−２−ピロリド
ンに溶解して得られたポリアミック酸溶液を乾燥厚で２
０μｍ厚となるように塗布し、乾燥した。 【００５６】このポリアミック酸膜上に、感光性レジス
ト（ＮＲ−４１（ナイロン−オリゴエステル系レジス
ト）、ソニーケミカル社製）を乾燥厚で８μｍとなるよ
うに塗布し乾燥させ、更にその上に厚さ１２μｍの保護
フィルム（ポリエステルフィルム、東レ社製）を積層し
た。 【００５７】保護フィルム側から、ネガフィルムをフォ
トマスクとして波長３６５ｎｍの光で照射することによ
り感光性レジストを露光し、水で現像することにより感
光性レジストをパターニングした。 【００５８】パターニングされた感光性レジストをエッ
チングマスクとして、ポリアミック酸層をアルカリ溶液
で化学エッチング（エッチング温度 ２５℃、エッチン
グ時間 １５秒間）し、ポリアミック酸膜にビアホール
を形成した。ビアホールの底部は銅箔が露出しており、
底部の径は８０μｍであり、ポリアミック酸膜表面のビ
アホールの径は１００μｍであった。 【００５９】次に、ビアホールが形成されたポリアミッ
ク酸膜をポリイミド化してポリイミド膜とした（ポリイ
ミド化加熱温度 ３５０℃、ポリイミド化加熱時間 １
０分間）。 【００６０】次に、銅箔の外表面をマスキングテープで
被覆した後、銅箔をカソードとして電解銅メッキ（硫酸
銅メッキ浴、メッキ浴温度 ２５℃、メッキ電流密度
１５Ａ／ｄｍ2、メッキ時間 ２０分間）を行った。そ
の結果、ビアホールを銅で充填することができた。 【００６１】次に、ポリイミド膜の全面に、スパッタ法
（Ａｒガス流量 １８ｓｃｃｍ、圧力 ５×１０-1Ｐ
ａ）によりニッケルを１５０ｎｍ厚で堆積させ、続いて
銅を１０００ｎｍ厚で堆積させ、積層金属薄膜を形成し
た。 【００６２】次に、積層金属薄膜上にドライフィルム
（旭化成社製）をラミネートし、上層導電層パターンに
対応したフォトマスクを介して露光し、現像してドライ
フィルムをパターニングした。 【００６３】次に、露出した積層金属薄膜上に電解銅メ
ッキを（硫酸銅メッキ浴、メッキ浴温度 ３０℃、メッ
キ電流密度 １．５Ａ／ｄｍ2、メッキ時間 ４０分
間）を行い、１８μｍ厚の銅を堆積させた。 【００６４】次に、ドライフィルムを水酸化ナトリウム
水溶液で剥離し、露出した積層金属薄膜を除去するため
にソフトエッチング（硫酸−過酸化水素系エッチング
液）を行った。これにより、図２（ｉ）に示す両面回路
板が得られた。 【００６５】得られた両面回路板について、２６０℃
（１０秒間）及び２０℃（１０秒間）のオイルに交互に
浸漬するホットオイル試験（ＪＩＳ Ｃ５０１６）を行
ったところ、上層導電層と下層導電層との間の導通は少
なくとも１００サイクルのホットオイル試験後でも確保
できた。 【００６６】一方、従来の両面回路板の場合には、２０
サイクルのホットオイル試験後には上層導電層と下層導
電層との間の導通が確保できない場合があった。 【００６７】 【発明の効果】本発明によれば、高い導通信頼性を有
し、且つ高密度な配線パターンを有する両面回路板を製
造するができる。
【図面の簡単な説明】
【図１】本発明の製造方法により得られる両面回路板の
概略断面図である。 【図２】本発明の製造方法の工程図である。 【図３】本発明の製造方法の工程図である。 【図４】本発明の製造方法の工程図である。 【図５】従来の両面回路板の製造工程図である。 【符号の説明】 １ 下層導電層、２ ポリイミド膜、２ａ ポリアミッ
ク酸膜、３ 上層導電層、４ メッキ金属、５ 金属薄
膜、６ メッキレジスト膜、７ エッチングレジスト膜
概略断面図である。 【図２】本発明の製造方法の工程図である。 【図３】本発明の製造方法の工程図である。 【図４】本発明の製造方法の工程図である。 【図５】従来の両面回路板の製造工程図である。 【符号の説明】 １ 下層導電層、２ ポリイミド膜、２ａ ポリアミッ
ク酸膜、３ 上層導電層、４ メッキ金属、５ 金属薄
膜、６ メッキレジスト膜、７ エッチングレジスト膜
フロントページの続き
(72)発明者 高橋 敏
栃木県鹿沼市さつき町12−３ ソニーケ
ミカル株式会社内
(56)参考文献 特開 平４−179297（ＪＰ，Ａ)
特開 平８−264953（ＪＰ，Ａ)
特開 平５−275820（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H05K 3/42
H05K 3/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 下層導電層上にポリイミド膜及び上層導
電層が形成され、下層導電層と上層導電層とがポリイミ
ド膜に形成されたビアホールを利用して接続されている
両面回路板の製造方法において、以下の工程（ａ）〜
（ｉ）： （ａ）下層導電層上にポリアミック酸膜を形成する工
程； （ｂ）ポリアミック酸膜にフォトリソグラフ法を利用し
て化学エッチングにより下層導電層に達するビアホール
を形成する工程； （ｃ）ポリアミック膜をポリイミド化してポリイミド膜
とする工程； （ｄ）下層導電層をカソードとする電解メッキ法によ
り、ビアホールをメッキ金属で充填する工程； （ｅ）ポリイミド膜の表面に、スパッタ法により金属薄
膜を形成する工程； （ｆ）上層導電層パターンに対応したメッキレジスト膜
を金属薄膜上に形成する工程； （ｇ）電解メッキ法により、金属薄膜上に上層導電層用
金属を堆積させて上層導電層を形成する工程； （ｈ）メッキレジスト膜を剥離する工程； 及び （ｉ）上層導電層側表面をソフトエッチングして、露出
した金属薄膜を除去する工程を含んでなり、更に、工程
（ａ）に先だって、工程（ａ）と工程（ｂ）の間に、工
程（ｂ）と工程（ｃ）の間に又は工程（ｃ）と工程
（ｄ）の間に、下層導電層をパターニングする工程を有
することを特徴する両面回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22918298A JP3500977B2 (ja) | 1998-08-13 | 1998-08-13 | 両面回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22918298A JP3500977B2 (ja) | 1998-08-13 | 1998-08-13 | 両面回路板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059026A JP2000059026A (ja) | 2000-02-25 |
| JP3500977B2 true JP3500977B2 (ja) | 2004-02-23 |
Family
ID=16888096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22918298A Expired - Fee Related JP3500977B2 (ja) | 1998-08-13 | 1998-08-13 | 両面回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3500977B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234572A (ja) * | 2002-02-06 | 2003-08-22 | Nitto Denko Corp | 両面配線基板の製造方法 |
| JP4492071B2 (ja) * | 2003-09-12 | 2010-06-30 | パナソニック株式会社 | 配線基板の製造方法 |
| JP5172565B2 (ja) * | 2008-07-28 | 2013-03-27 | パナソニック株式会社 | 多層配線基板の製造方法及び多層配線基板 |
| US8240036B2 (en) | 2008-04-30 | 2012-08-14 | Panasonic Corporation | Method of producing a circuit board |
| JP2009289869A (ja) | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | 半導体基板の製造方法および半導体基板 |
| JP2009290233A (ja) * | 2009-09-07 | 2009-12-10 | Panasonic Corp | 配線基板とその製造方法 |
| KR102142802B1 (ko) * | 2019-02-25 | 2020-08-10 | (주)티에스이 | 후면 전극을 이용한 전기 도금 처리에 의한 회로 기판의 제조 방법 |
-
1998
- 1998-08-13 JP JP22918298A patent/JP3500977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000059026A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258094A (en) | Method for producing multilayer printed wiring boards | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JPH04309290A (ja) | プリント配線板の製造方法 | |
| JP6819608B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP2003008199A (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
| JP4520392B2 (ja) | プリント基板の製造方法 | |
| JPH1075069A (ja) | Ｙａｇレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
| JPH1187931A (ja) | プリント配線板の製造方法 | |
| JP2000059026A (ja) | 両面回路板の製造方法 | |
| JP3596374B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4137279B2 (ja) | プリント配線板及びその製造方法 | |
| JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
| JP4127213B2 (ja) | 半導体装置用両面配線テープキャリアおよびその製造方法 | |
| JP2002176259A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2000036662A (ja) | ビルドアップ多層配線板の製造方法 | |
| JP2002271026A (ja) | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 | |
| JPH06120640A (ja) | フレキシブルプリント配線の製造法 | |
| JP3713726B2 (ja) | 多層プリント配線板 | |
| JPS6138638B2 (ja) | ||
| JPH1168291A (ja) | プリント配線板及びその製造方法 | |
| JP3130707B2 (ja) | プリント基板およびその製造方法 | |
| JP2647007B2 (ja) | 印刷配線板の製造方法 | |
| JPH08204339A (ja) | 印刷配線板の製造方法 | |
| JP2531466B2 (ja) | 印刷配線板の製造方法 | |
| JP2622848B2 (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |