JP3509070B2 - パッケージを用いた電子装置 - Google Patents
パッケージを用いた電子装置Info
- Publication number
- JP3509070B2 JP3509070B2 JP2000243799A JP2000243799A JP3509070B2 JP 3509070 B2 JP3509070 B2 JP 3509070B2 JP 2000243799 A JP2000243799 A JP 2000243799A JP 2000243799 A JP2000243799 A JP 2000243799A JP 3509070 B2 JP3509070 B2 JP 3509070B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- package
- electrode
- ceramic
- package base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光情報処理、光計測及
び光通信に適用される半導体レーザ装置に関するもので
ある。
び光通信に適用される半導体レーザ装置に関するもので
ある。
【０００２】
【従来の技術】従来の半導体レーザ装置の構造を図15に
示している。この図15において、１は半導体レーザチッ
プであって、半導体レーザチップ１が収納された半導体
レーザパッケージを構成し、２はパッケージベース基
板、３はモニタ用受光素子、４は電極端子、５は端子絶
縁部である。
示している。この図15において、１は半導体レーザチッ
プであって、半導体レーザチップ１が収納された半導体
レーザパッケージを構成し、２はパッケージベース基
板、３はモニタ用受光素子、４は電極端子、５は端子絶
縁部である。
【０００３】また、このような従来の技術を利用し、更
に多くの電極端子（10ピン）４，４，…を構成した半導
体レーザ装置の構造を図16に示している。この図16にお
いて、６は信号検出用受光素子である。
に多くの電極端子（10ピン）４，４，…を構成した半導
体レーザ装置の構造を図16に示している。この図16にお
いて、６は信号検出用受光素子である。
【０００４】また、図15及び図16に示す従来の技術の問
題点を解決するために、新たに提案された従来の技術を
図17乃至図19に示している。この図17乃至図19におい
て、７はセラミック外縁部、８は金属ベース基板、９は
マイクロプリズム、10はカバーガラス、11は電極端子に
相当する電極配線パターンである。
題点を解決するために、新たに提案された従来の技術を
図17乃至図19に示している。この図17乃至図19におい
て、７はセラミック外縁部、８は金属ベース基板、９は
マイクロプリズム、10はカバーガラス、11は電極端子に
相当する電極配線パターンである。
【０００５】
【発明が解決しようとする課題】上述した半導体レーザ
装置において、図15に示す従来の技術では、パッケージ
ベース基板２に対して電極端子４を絶縁するために端子
絶縁部５が必要であり、この端子絶縁部５の材料として
はガラスや樹脂が用いられている。
装置において、図15に示す従来の技術では、パッケージ
ベース基板２に対して電極端子４を絶縁するために端子
絶縁部５が必要であり、この端子絶縁部５の材料として
はガラスや樹脂が用いられている。
【０００６】このような半導体レーザパッケージの作製
工程において、電極端子４をパッケージベース基板２に
接触しないようにするためには、通常、端子絶縁部５に
約１ｍｍ以上の穴径が必要であった。
工程において、電極端子４をパッケージベース基板２に
接触しないようにするためには、通常、端子絶縁部５に
約１ｍｍ以上の穴径が必要であった。
【０００７】従って、このような方法により半導体レー
ザパッケージの電極端子４の数を増やすためには、端子
絶縁部５の穴の間隔を考慮して設計する必要があり、半
導体レーザパッケージが大きくなってしまうという問題
があった。実際、このような技術を利用して10端子の半
導体レーザパッケージを構成した場合、図16に示すよう
に、外形が９ｍｍ径と非常に大きくなっていた。
ザパッケージの電極端子４の数を増やすためには、端子
絶縁部５の穴の間隔を考慮して設計する必要があり、半
導体レーザパッケージが大きくなってしまうという問題
があった。実際、このような技術を利用して10端子の半
導体レーザパッケージを構成した場合、図16に示すよう
に、外形が９ｍｍ径と非常に大きくなっていた。
【０００８】このような問題を解決するために、上記端
子絶縁部５の穴径を小さくする例も示されているが、穴
径が0.8mm以下になると、作製コストが非常に大きくな
るという問題があった。
子絶縁部５の穴径を小さくする例も示されているが、穴
径が0.8mm以下になると、作製コストが非常に大きくな
るという問題があった。
【０００９】そこで、このような問題を解決する構造と
して、図17乃至図19に示すように、パッケージベース基
板２を貫通するような電極端子４を設けずに、電極配線
パターン11でもって電極端子を構成する構造が提案され
ている。
して、図17乃至図19に示すように、パッケージベース基
板２を貫通するような電極端子４を設けずに、電極配線
パターン11でもって電極端子を構成する構造が提案され
ている。
【００１０】このような半導体レーザパッケージにおい
ては、半導体レーザ装置として高出力の半導体レーザチ
ップ１を実装する必要があり、光磁気ディスクや相変化
型光ディスクに対応した光ピックアップに応用すること
を考えた場合、半導体レーザ装置のノイズ特性を向上さ
せるために、半導体レーザチップ１に数百ＭHzの高周波
を印加する必要がある。
ては、半導体レーザ装置として高出力の半導体レーザチ
ップ１を実装する必要があり、光磁気ディスクや相変化
型光ディスクに対応した光ピックアップに応用すること
を考えた場合、半導体レーザ装置のノイズ特性を向上さ
せるために、半導体レーザチップ１に数百ＭHzの高周波
を印加する必要がある。
【００１１】この半導体レーザチップ１に高周波を印加
する場合、上記図15に示す半導体レーザ装置において
は、例えば、実開昭６３−１６４８１３号公報に示す構
造に構成され、図20に示すように構成される。この図20
において、12は高周波回路基板、13は高周波回路パッケ
ージである。
する場合、上記図15に示す半導体レーザ装置において
は、例えば、実開昭６３−１６４８１３号公報に示す構
造に構成され、図20に示すように構成される。この図20
において、12は高周波回路基板、13は高周波回路パッケ
ージである。
【００１２】このように高周波回路基板12及びその高周
波が印加される半導体レーザパッケージの電極端子４
は、高周波回路パッケージ13及びパッケージベース基板
２によりシールドされており、高周波の外部への輻射が
最小限に抑えられることになる。このシールド特性は、
光ピックアップ及び光ディスク機器への不要輻射による
影響を抑えるためにも、非常に重要な特性である。
波が印加される半導体レーザパッケージの電極端子４
は、高周波回路パッケージ13及びパッケージベース基板
２によりシールドされており、高周波の外部への輻射が
最小限に抑えられることになる。このシールド特性は、
光ピックアップ及び光ディスク機器への不要輻射による
影響を抑えるためにも、非常に重要な特性である。
【００１３】しかし、図17乃至図19に示す半導体レーザ
パッケージの場合、半導体レーザチップ１への高周波の
印加は、半導体レーザパッケージの内部から周辺にまた
がるように蒸着された電極配線パターン11を通して印加
する以外になく、特に、この電極配線パターン11におい
て、半導体レーザパッケージの周辺の表面に露出された
部分から不要輻射30が発生するという問題があった。
パッケージの場合、半導体レーザチップ１への高周波の
印加は、半導体レーザパッケージの内部から周辺にまた
がるように蒸着された電極配線パターン11を通して印加
する以外になく、特に、この電極配線パターン11におい
て、半導体レーザパッケージの周辺の表面に露出された
部分から不要輻射30が発生するという問題があった。
【００１４】本発明は、斯かる点に鑑みてなされたもの
で、半導体レーザパッケージの小型化を図ると共に、不
要輻射の発生を抑制することができるようにすることを
目的とするものである。
で、半導体レーザパッケージの小型化を図ると共に、不
要輻射の発生を抑制することができるようにすることを
目的とするものである。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明が講じた手段は、次の通りである。
めに、本発明が講じた手段は、次の通りである。
【００１６】本発明が講じた手段は、電子素子が搭載さ
れたパッケージベース部と、上記パッケージベース部の
裏面側から少なくとも表面に達するように配置された電
極部とを備え、上記電極部は、複数の電極端子と、上記
複数の電極端子を少なくとも間にはさむ絶縁層と、上記
電極端子と接続されて上記電子素子と導通する回路とを
有する構成としている。
れたパッケージベース部と、上記パッケージベース部の
裏面側から少なくとも表面に達するように配置された電
極部とを備え、上記電極部は、複数の電極端子と、上記
複数の電極端子を少なくとも間にはさむ絶縁層と、上記
電極端子と接続されて上記電子素子と導通する回路とを
有する構成としている。
【００１７】また、本発明が講じた他の手段は、電子素
子が搭載されたパッケージベース部と、上記パッケージ
ベース部の裏面側から少なくとも表面に達するように挿
着された絶縁部と、上記パッケージベース部の裏面側か
ら表面側へ貫通するように上記絶縁部に内挿された複数
の電極端子と、上記複数の電極端子のいずれかと接続さ
れて上記電子素子と導通する回路とを備えた構成として
いる。
子が搭載されたパッケージベース部と、上記パッケージ
ベース部の裏面側から少なくとも表面に達するように挿
着された絶縁部と、上記パッケージベース部の裏面側か
ら表面側へ貫通するように上記絶縁部に内挿された複数
の電極端子と、上記複数の電極端子のいずれかと接続さ
れて上記電子素子と導通する回路とを備えた構成として
いる。
【００１８】〈作用〉
上記の構成により、本発明では、電極端子が、絶縁層の
間に挟み込まれているので、半導体レーザチップ及び／
又はその他の素子チップ（受光素子チップ、演算回路素
子チップ等）を収納し、且つ多くの電極端子を必要とす
る半導体レーザパッケージを非常に小型化することがで
きる。
間に挟み込まれているので、半導体レーザチップ及び／
又はその他の素子チップ（受光素子チップ、演算回路素
子チップ等）を収納し、且つ多くの電極端子を必要とす
る半導体レーザパッケージを非常に小型化することがで
きる。
【００１９】しかも、上記電極端子がパッケージベース
基板を垂直方向に貫通していることから、半導体レーザ
チップに印加する高周波の外部への不要輻射を抑えるこ
とができる。
基板を垂直方向に貫通していることから、半導体レーザ
チップに印加する高周波の外部への不要輻射を抑えるこ
とができる。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて詳細に説明する。
基づいて詳細に説明する。
【００２１】図１乃至図４は、本発明の第１実施形態を
示している。この図１において、１は半導体レーザチッ
プ、２はパッケージベース基板、６は信号検出用受光素
子、14は５端子が一体化されたセラミック２層電極、15
はセラミック２層電極14に形成されて電極端子となる金
属蒸着パターンであって、上記半導体レーザチップ１は
パッケージベース基板２に直接あるいはヒートシンク材
を介してボンディングされている。また、図３におい
て、16は第１のセラミック層、17は第２のセラミック
層、18は各セラミック層16，17の張り合わせ面、19及び
20は各セラミック層16，17における上面及び18の反対面
の外側面である。また、図４において、21はセラミック
２層電極14が挿入される貫通孔である。
示している。この図１において、１は半導体レーザチッ
プ、２はパッケージベース基板、６は信号検出用受光素
子、14は５端子が一体化されたセラミック２層電極、15
はセラミック２層電極14に形成されて電極端子となる金
属蒸着パターンであって、上記半導体レーザチップ１は
パッケージベース基板２に直接あるいはヒートシンク材
を介してボンディングされている。また、図３におい
て、16は第１のセラミック層、17は第２のセラミック
層、18は各セラミック層16，17の張り合わせ面、19及び
20は各セラミック層16，17における上面及び18の反対面
の外側面である。また、図４において、21はセラミック
２層電極14が挿入される貫通孔である。
【００２２】上記図１におけるセラミック２層電極は、
図３に示すように、第１のセラミック層16と第２のセラ
ミック層17とを張り合わせ面18にて張り合わせすること
により形成されている。つまり、第１のセラミック層16
と第２のセラミック層17とは、それぞれ張り合わせ面18
と上面19及び外側面20とに、複数本（図３の場合５本）
の金属蒸着パターン15が形成されている。これらの２つ
のセラミック層を張り合わせ面18において、お互いの５
本の電極端子である金属蒸着パターン15が重なるように
張り合わせる。このようにして作製したセラミック２層
電極14を、図４に示すように、パッケージベース基板２
に形成された貫通孔21に差し込むことにより、半導体レ
ーザパッケージ32が完成する。
図３に示すように、第１のセラミック層16と第２のセラ
ミック層17とを張り合わせ面18にて張り合わせすること
により形成されている。つまり、第１のセラミック層16
と第２のセラミック層17とは、それぞれ張り合わせ面18
と上面19及び外側面20とに、複数本（図３の場合５本）
の金属蒸着パターン15が形成されている。これらの２つ
のセラミック層を張り合わせ面18において、お互いの５
本の電極端子である金属蒸着パターン15が重なるように
張り合わせる。このようにして作製したセラミック２層
電極14を、図４に示すように、パッケージベース基板２
に形成された貫通孔21に差し込むことにより、半導体レ
ーザパッケージ32が完成する。
【００２３】上記半導体レーザパッケージ32において
は、金属蒸着パターン15である複数の電極端子（図３の
場合５本）を一度に差し込むことができるので、従来の
ようにピン数分だけ電極端子を差し込む必要がない。
は、金属蒸着パターン15である複数の電極端子（図３の
場合５本）を一度に差し込むことができるので、従来の
ようにピン数分だけ電極端子を差し込む必要がない。
【００２４】また、電極端子である金属蒸着パターン15
とパッケージベース基板２との絶縁も、セラミック２層
電極14自体の表面が絶縁性をもっているため、特に留意
することなく差し込むだけで絶縁が確保できるので、従
来の図15及び図16に示す半導体レーザパッケージのよう
に端子絶縁部５内におけるピン位置を考慮する必要がな
くなり、作製が容易に行える。
とパッケージベース基板２との絶縁も、セラミック２層
電極14自体の表面が絶縁性をもっているため、特に留意
することなく差し込むだけで絶縁が確保できるので、従
来の図15及び図16に示す半導体レーザパッケージのよう
に端子絶縁部５内におけるピン位置を考慮する必要がな
くなり、作製が容易に行える。
【００２５】また、セラミック２層電極14自体は、100
μｍ程度までなら容易に薄くでき、しかも、その表面の
金属蒸着パターン15は、蒸着マスクにより100μｍ幅の
電極パターン形成が容易に可能であることから、セラミ
ック２層電極14自体を非常に小さくするすることがで
き、ひいては半導体レーザパッケージ32の小型化を図る
ことができる。
μｍ程度までなら容易に薄くでき、しかも、その表面の
金属蒸着パターン15は、蒸着マスクにより100μｍ幅の
電極パターン形成が容易に可能であることから、セラミ
ック２層電極14自体を非常に小さくするすることがで
き、ひいては半導体レーザパッケージ32の小型化を図る
ことができる。
【００２６】実際に図１に示す半導体レーザパッケージ
32においては、セラミック２層電極14の厚みを0.4mmと
しても３mm角の10端子パッケージを実現することができ
ることからも、非常に小型化に寄与する構造となる。
32においては、セラミック２層電極14の厚みを0.4mmと
しても３mm角の10端子パッケージを実現することができ
ることからも、非常に小型化に寄与する構造となる。
【００２７】また、上記セラミック２層電極14の構造を
いかして、図５に示すように、平板状のパッケージベー
ス基板２にすることにより、パッケージベース基板２自
体も低コストで実現できるとともに、さらに小型化が実
現できる。
いかして、図５に示すように、平板状のパッケージベー
ス基板２にすることにより、パッケージベース基板２自
体も低コストで実現できるとともに、さらに小型化が実
現できる。
【００２８】そして、この図５に示す平板のパッケージ
ベース基板２においては、例えば、本願発明者が提案し
た特開平４−１９６１８９号公報に示すような素子、す
なはち、図６に示すように、45゜のマイクロミラー23を
形成したシリコン基板22上に半導体レーザチップ１を配
置し、半導体レーザチップ１からの出射光を上方に向け
るようにした素子を採用することにより、半導体レーザ
装置を構成することが可能になる。尚、図６における24
は受光素子領域である。
ベース基板２においては、例えば、本願発明者が提案し
た特開平４−１９６１８９号公報に示すような素子、す
なはち、図６に示すように、45゜のマイクロミラー23を
形成したシリコン基板22上に半導体レーザチップ１を配
置し、半導体レーザチップ１からの出射光を上方に向け
るようにした素子を採用することにより、半導体レーザ
装置を構成することが可能になる。尚、図６における24
は受光素子領域である。
【００２９】また、図７に示すように、パッケージベー
ス基板２の外周部を高くして断面を凹状にすることによ
り、図15及び図16に示すような従来の半導体レーザパッ
ケージに必要であった複雑な構造の金属キャップ（図８
参照）が不要になり、ガラス板（又は樹脂等の透明部
材）25のみで封止できるようになり、さらに低コスト化
が可能である。尚、図８に示す従来の金属キャップにお
いて、26は金属キャップ外周部、27は窓ガラスである。
ス基板２の外周部を高くして断面を凹状にすることによ
り、図15及び図16に示すような従来の半導体レーザパッ
ケージに必要であった複雑な構造の金属キャップ（図８
参照）が不要になり、ガラス板（又は樹脂等の透明部
材）25のみで封止できるようになり、さらに低コスト化
が可能である。尚、図８に示す従来の金属キャップにお
いて、26は金属キャップ外周部、27は窓ガラスである。
【００３０】また、この図７においては、ガラス基板25
のかわりにホログラム光学素子や偏光フィルタ、更に、
プリズム等の光学部材を用いることにより、更に機能を
付加した素子を得ることができるようになる。
のかわりにホログラム光学素子や偏光フィルタ、更に、
プリズム等の光学部材を用いることにより、更に機能を
付加した素子を得ることができるようになる。
【００３１】図９は、上述した第１の実施形態で示した
半導体レーザパッケージ32を適用し、半導体レーザチッ
プ１に高周波を印加する高周波回路基板12を接続した半
導体レーザ装置を示している。この図９において、28は
ホログラム光学素子、29はハンダ付部、12aは高周波回
路基板12に形成され半導体レーザチップ１に接続される
電気回路である。
半導体レーザパッケージ32を適用し、半導体レーザチッ
プ１に高周波を印加する高周波回路基板12を接続した半
導体レーザ装置を示している。この図９において、28は
ホログラム光学素子、29はハンダ付部、12aは高周波回
路基板12に形成され半導体レーザチップ１に接続される
電気回路である。
【００３２】この図９に示す半導体レーザ装置において
は、半導体レーザチップ１に高周波を印加するセラミッ
ク２層電極14が、高周波回路パッケージ13とパッケージ
ベース基盤２とにシールドされており、電極配線パター
ンが表面に露出することがないため、高周波の不要輻射
を抑えることができる。
は、半導体レーザチップ１に高周波を印加するセラミッ
ク２層電極14が、高周波回路パッケージ13とパッケージ
ベース基盤２とにシールドされており、電極配線パター
ンが表面に露出することがないため、高周波の不要輻射
を抑えることができる。
【００３３】しかも、高周波を印加する高周波回路基板
12には、高周波電気回路12aが実装されると共に、２つ
のスルーホール12b，12bが形成され、各スルーホール12
b，12bにセラミック２層電極14が挿入されており、電極
端子を10端子構成することができるため、回路基板コス
トを低減できると共に、セラミック２層電極14を高周波
回路基板12の各スルーホール12b，12bに差し込む際に
も、セラミック２層電極14が少なく且つセラミック２層
電極14自体が硬いことにより、セラミック２層電極14の
曲がり等による差込み不良を防止することができる。
12には、高周波電気回路12aが実装されると共に、２つ
のスルーホール12b，12bが形成され、各スルーホール12
b，12bにセラミック２層電極14が挿入されており、電極
端子を10端子構成することができるため、回路基板コス
トを低減できると共に、セラミック２層電極14を高周波
回路基板12の各スルーホール12b，12bに差し込む際に
も、セラミック２層電極14が少なく且つセラミック２層
電極14自体が硬いことにより、セラミック２層電極14の
曲がり等による差込み不良を防止することができる。
【００３４】図10は、本発明による半導体レーザパッケ
ージ32をリードフレーム化した構造を示し、半導体レー
ザパッケージ32がリードフレーム31に複数個連結して形
成されている。
ージ32をリードフレーム化した構造を示し、半導体レー
ザパッケージ32がリードフレーム31に複数個連結して形
成されている。
【００３５】この図10に示す半導体レーザ装置において
は、従来、図15及び図16に示すような電極端子４がパッ
ケージベース基盤２に対して垂直方向に設けられている
半導体レーザパッケージ32は、個別に取り扱われていた
が、図10に示すように、半導体レーザパッケージ32をリ
ードフレーム31に配置することにより、多連構造にする
ことができ、製造時の位置決め精度の向上及び取り扱い
速度の向上を図ることができ、コスト低減を図ることが
できる。
は、従来、図15及び図16に示すような電極端子４がパッ
ケージベース基盤２に対して垂直方向に設けられている
半導体レーザパッケージ32は、個別に取り扱われていた
が、図10に示すように、半導体レーザパッケージ32をリ
ードフレーム31に配置することにより、多連構造にする
ことができ、製造時の位置決め精度の向上及び取り扱い
速度の向上を図ることができ、コスト低減を図ることが
できる。
【００３６】図11は、セラミック２層電極14の他の実施
形態を示し、前実施形態が金属蒸着パターン15で電極端
子を構成したのに代えて、金属端子30で電極端子を構成
したもので、金属端子30を２つのセラミック層16，17で
挟み込んだもので、前実施形態と同様の効果を発揮す
る。
形態を示し、前実施形態が金属蒸着パターン15で電極端
子を構成したのに代えて、金属端子30で電極端子を構成
したもので、金属端子30を２つのセラミック層16，17で
挟み込んだもので、前実施形態と同様の効果を発揮す
る。
【００３７】また、上記セラミック２層電極14は、２つ
のセラミック層16，17に限られず、更に多層に刷るよう
にしてもよく、また、スルーホールを用いてセラミック
層間の電極端子を連結することにより複雑な電極構造を
実現するようにしてもよく、これによってより顕著な効
果を発揮する。また、絶縁材料としてセラミックを用い
ているが、樹脂等他の絶縁材料でも同様の効果を発揮す
る。
のセラミック層16，17に限られず、更に多層に刷るよう
にしてもよく、また、スルーホールを用いてセラミック
層間の電極端子を連結することにより複雑な電極構造を
実現するようにしてもよく、これによってより顕著な効
果を発揮する。また、絶縁材料としてセラミックを用い
ているが、樹脂等他の絶縁材料でも同様の効果を発揮す
る。
【００３８】図12は、本発明の実施形態を示し、セラミ
ック２層電極14自体に高周波回路、演算回路等の通常の
電気回路33を構成したもので、電気回路素子34がセラミ
ック２層電極14に実装されている。この結果、より機能
の優れた半導体レーザ装置を得ることもできる。
ック２層電極14自体に高周波回路、演算回路等の通常の
電気回路33を構成したもので、電気回路素子34がセラミ
ック２層電極14に実装されている。この結果、より機能
の優れた半導体レーザ装置を得ることもできる。
【００３９】尚、図12における半導体レーザ装置におい
て、図７に示すように、パッケージベース基板２の外周
部を高く設計することにより、図７の半導体レーザパッ
ケージ32と同等の効果が得ることができる。
て、図７に示すように、パッケージベース基板２の外周
部を高く設計することにより、図７の半導体レーザパッ
ケージ32と同等の効果が得ることができる。
【００４０】図13及び図14は、半導体レーザチップ１に
高周波を印加する高周波印加用電極端子35がパッケージ
ベース基板２に対して垂直方向に端子絶縁部36を介して
貫挿されている。この高周波印加用電極端子35及び端子
絶縁部36を図１又は図11に示すセラミック２層電極14で
構成する。尚、図13及び図14において、７はセラミック
外縁部、11は電極端子に相当する電極配線パターンであ
る。
高周波を印加する高周波印加用電極端子35がパッケージ
ベース基板２に対して垂直方向に端子絶縁部36を介して
貫挿されている。この高周波印加用電極端子35及び端子
絶縁部36を図１又は図11に示すセラミック２層電極14で
構成する。尚、図13及び図14において、７はセラミック
外縁部、11は電極端子に相当する電極配線パターンであ
る。
【００４１】このような構造にすることにより、半導体
レーザに高周波を印加する電極端子35だけはパッケージ
ベース基板２に対して垂直であるため、高周波回路基板
及び高周波回路パッケージとの接続を考えた場合、図９
に示す実施形態と同様、高周波回路パッケージ13とパッ
ケージベース基板２とにより、高周波印加用電極端子35
であるセラミック２層電極14をシールドでき、表面に露
出することがなくなるため、高周波の不要輻射を抑える
ことができる。
レーザに高周波を印加する電極端子35だけはパッケージ
ベース基板２に対して垂直であるため、高周波回路基板
及び高周波回路パッケージとの接続を考えた場合、図９
に示す実施形態と同様、高周波回路パッケージ13とパッ
ケージベース基板２とにより、高周波印加用電極端子35
であるセラミック２層電極14をシールドでき、表面に露
出することがなくなるため、高周波の不要輻射を抑える
ことができる。
【００４２】また、垂直方向の電極端子は製作コストが
高いため、本実施形態に示すように垂直方向の電極端子
35をセラミック２層電極14として半導体レーザチップ１
の端子のみに限定し、その他の受光素子等の電極端子
は、従来と同様の電極配線パターン11を採用することに
より、高周波の不要輻射の抑制と製作コスト低減とを図
ることができる。
高いため、本実施形態に示すように垂直方向の電極端子
35をセラミック２層電極14として半導体レーザチップ１
の端子のみに限定し、その他の受光素子等の電極端子
は、従来と同様の電極配線パターン11を採用することに
より、高周波の不要輻射の抑制と製作コスト低減とを図
ることができる。
【００４３】
【発明の効果】以上のように、本発明によれば、電極端
子が、２層以上の絶縁材料の間に挟み込まれた導電性材
料で形成されているので、半導体レーザチップ及び／又
はその他の素子チップ（受光素子チップ、演算回路素子
チップ等）を収納し、且つ多くの電極端子を必要とする
半導体レーザパッケージを非常に小型化することができ
る。
子が、２層以上の絶縁材料の間に挟み込まれた導電性材
料で形成されているので、半導体レーザチップ及び／又
はその他の素子チップ（受光素子チップ、演算回路素子
チップ等）を収納し、且つ多くの電極端子を必要とする
半導体レーザパッケージを非常に小型化することができ
る。
【００４４】また、上記電極をパッケージベース基板に
差し込むことのみでもって絶縁を確保することができる
ので、作成の容易化を図ることができる。
差し込むことのみでもって絶縁を確保することができる
ので、作成の容易化を図ることができる。
【００４５】また、上記電極に電気回路を実装すること
により、機能に優れたものとすることができる。
により、機能に優れたものとすることができる。
【００４６】また、上記電極端子がパッケージベース基
板を垂直方向に貫通していることから、半導体レーザチ
ップに印加する高周波の外部への不要輻射を抑えること
ができる。
板を垂直方向に貫通していることから、半導体レーザチ
ップに印加する高周波の外部への不要輻射を抑えること
ができる。
【００４７】また、上記パッケージベース基板を平板上
に形成することにより、より低コストで半導体レーザパ
ッケージを実現することができる。また、パッケージベ
ース基板として周辺部を高くした構造を採用することに
より、金属キャップが不要の半導体レーザパッケージを
実現することができる。
に形成することにより、より低コストで半導体レーザパ
ッケージを実現することができる。また、パッケージベ
ース基板として周辺部を高くした構造を採用することに
より、金属キャップが不要の半導体レーザパッケージを
実現することができる。
【００４８】更に、絶縁材料による多層電極に構成する
ことにより、複雑な配線構造や電気回路の一体化を実現
することができる。
ことにより、複雑な配線構造や電気回路の一体化を実現
することができる。
【図１】半導体レーザ装置の概略正面図である。
【図２】半導体レーザ装置の概略平面図である。
【図３】半導体レーザ装置の電極を示す斜視図である。
【図４】半導体レーザ装置のパッケージベース基板の斜
視図である。
視図である。
【図５】パッケージベース基板を示す正面図である。
【図６】半導体レーザ素子の構造図である。
【図７】半導体レーザ装置のパッケージベース基板の変
形例を示す正面図である。
形例を示す正面図である。
【図８】従来の半導体レーザ装置のキャップを示す断面
正面図である。
正面図である。
【図９】高周波回路基板を接続した半導体レーザ装置の
断面正面図である。
断面正面図である。
【図１０】リードフレーム化した半導体レーザ装置の平
面図である。
面図である。
【図１１】電極の他の実施形態を示す斜視図である。
【図１２】電気回路を備えた半導体レーザ装置の断面正
面図である。
面図である。
【図１３】半導体レーザ装置の他の実施形態を示す平面
図である。
図である。
【図１４】半導体レーザ装置の他の実施形態を示す断面
正面図である。
正面図である。
【図１５】従来の半導体レーザ装置を示す斜視図であ
る。
る。
【図１６】従来の他の半導体レーザ装置を示す斜視図で
ある。
ある。
【図１７】従来の他の半導体レーザ装置を示す断面正面
図である。
図である。
【図１８】従来の他の半導体レーザ装置を示す平面図で
ある。
ある。
【図１９】従来の他の半導体レーザ装置を示す断面側面
図である。
図である。
【図２０】高周波回路基板を接続した従来の半導体レー
ザ装置の断面正面図である。
ザ装置の断面正面図である。
1 半導体レーザチップ
2 パッケージベース基板
12 高周波回路基板
12a 高周波電気回路
12b スルーホール
13 高周波回路パッケージ
14 セラミック２層電極
15 金属蒸着パターン
16 第１のセラミック層
17 第２のセラミック層
18 張り合わせ面
21 貫通孔
30 棒状金属端子
31 リードフレーム
32 半導体レーザパッケージ
33 電気回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 吉川 昭男
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平７−99367（ＪＰ，Ａ)
特公 昭45−40453（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 - 23/15
H01S 5/00 - 5/50
Claims (5)
- 【請求項１】 電子素子が搭載されたパッケージベース
部と、上記パッケージベース部の裏面側から少なくとも
表面に達するように配置された電極部とを備え、 上記電極部は、複数の電極端子と、上記複数の電極端子
を少なくとも間にはさむ絶縁層と、上記電極端子と接続
されて上記電子素子と導通する回路とを有する電子装
置。 - 【請求項２】 請求項１において、 上記電極端子が上記絶縁層に対して帯状に蒸着された金
属膜よりなる電子装置。 - 【請求項３】 電子素子が搭載されたパッケージベース
部と、 上記パッケージベース部の裏面側から少なくとも表面に
達するように挿着された絶縁部と、 上記パッケージベース部の裏面側から表面側へ貫通する
ように上記絶縁部に内挿された複数の電極端子と、 上記複数の電極端子のいずれかと接続されて上記電子素
子と導通する回路とを備えている電子装置。 - 【請求項４】 請求項３において、 上記回路は、別のパッケージに搭載され、 上記別のパッケージは、上記電極端子を覆うように上記
電子素子が搭載されたパッケージに載置されている電子
装置。 - 【請求項５】 請求項４において、 上記回路は、高周波用回路である電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243799A JP3509070B2 (ja) | 2000-08-11 | 2000-08-11 | パッケージを用いた電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243799A JP3509070B2 (ja) | 2000-08-11 | 2000-08-11 | パッケージを用いた電子装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24001793A Division JP3201893B2 (ja) | 1993-09-27 | 1993-09-27 | 半導体レーザ装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003390283A Division JP3799348B2 (ja) | 2003-11-20 | 2003-11-20 | パッケージ及びそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085568A JP2001085568A (ja) | 2001-03-30 |
| JP3509070B2 true JP3509070B2 (ja) | 2004-03-22 |
Family
ID=18734592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000243799A Expired - Fee Related JP3509070B2 (ja) | 2000-08-11 | 2000-08-11 | パッケージを用いた電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509070B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133627A (ja) * | 2001-10-19 | 2003-05-09 | Sharp Corp | 半導体レーザ装置 |
| DE102013114547B4 (de) * | 2013-01-18 | 2020-01-16 | Schott Ag | TO-Gehäuse |
-
2000
- 2000-08-11 JP JP2000243799A patent/JP3509070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085568A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008182767A (ja) | 水晶発振器 | |
| JPH01166543A (ja) | Ｖｌｓｉのパッケージ | |
| JP2011030198A (ja) | 積層型の水晶振動子 | |
| JP3663898B2 (ja) | 高周波モジュール | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| WO2005004565A1 (ja) | 実装電極、パッケージ、デバイスおよびデバイスの製造方法 | |
| JP3110586B2 (ja) | 半導体レーザ装置 | |
| JP3509070B2 (ja) | パッケージを用いた電子装置 | |
| JP3201893B2 (ja) | 半導体レーザ装置 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JP2901356B2 (ja) | 混成集積回路 | |
| JP3659439B2 (ja) | 表面実装型電子部品 | |
| JP2001251057A (ja) | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス | |
| JP2973646B2 (ja) | ベアチップｌｓｉの実装構造 | |
| JP3799348B2 (ja) | パッケージ及びそれを用いた電子装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2005057645A (ja) | エレクトレットコンデンサマイクロホン | |
| JPH0982826A (ja) | 半導体素子封止用パッケージおよびそれを用いた回路装置の実装構造 | |
| JP3232723B2 (ja) | 電子回路装置およびその製造方法 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP2000068436A (ja) | 半導体装置および半導体装置用フレーム | |
| JP4046246B2 (ja) | 回路基板にコイルの磁路を設けた回路 | |
| TWI873845B (zh) | 電子封裝模組及其製造方法 | |
| JPH0878954A (ja) | 発振器およびその製造方法 | |
| CN101233614A (zh) | 电容器装载型半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |