JP3525149B2 - 炭化ケイ素半導体装置の製造方法 - Google Patents
炭化ケイ素半導体装置の製造方法Info
- Publication number
- JP3525149B2 JP3525149B2 JP16547197A JP16547197A JP3525149B2 JP 3525149 B2 JP3525149 B2 JP 3525149B2 JP 16547197 A JP16547197 A JP 16547197A JP 16547197 A JP16547197 A JP 16547197A JP 3525149 B2 JP3525149 B2 JP 3525149B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- oxide film
- carbide semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、炭化ケイ素を用
い、ＭＯＳ（金属−酸化膜−半導体）構造を有する炭化
ケイ素半導体装置の製造方法に関する。
い、ＭＯＳ（金属−酸化膜−半導体）構造を有する炭化
ケイ素半導体装置の製造方法に関する。
【０００２】
【従来の技術】最近、炭化ケイ素（以下ＳｉＣと略す）
を基板結晶として用いたＭＯＳ型電界効果トランジスタ
（以下ＭＯＳＦＥＴと記す）の試作がおこなわれてい
る。これは、ＳｉＣがシリコンに比べて、バンドギャッ
プが大きくまた比電界強度が大きいことから、高耐圧、
大電流を制御する電力用半導体装置の特性改善が期待さ
れることと、６Ｈ−ＳｉＣや４Ｈ−ＳｉＣなどの単結晶
が、かなり高品質で製造できるようになってきたことに
よる。これらは、閃亜鉛鉱型とウルツ鉱型とが積層され
た形のアルファ相ＳｉＣである。また、ＭＯＳＦＥＴだ
けではなく、バイポーラ素子である絶縁ゲートバイポー
ラトランジスタ（以下ＩＧＢＴと略す）の検討も始めら
れている。
を基板結晶として用いたＭＯＳ型電界効果トランジスタ
（以下ＭＯＳＦＥＴと記す）の試作がおこなわれてい
る。これは、ＳｉＣがシリコンに比べて、バンドギャッ
プが大きくまた比電界強度が大きいことから、高耐圧、
大電流を制御する電力用半導体装置の特性改善が期待さ
れることと、６Ｈ−ＳｉＣや４Ｈ−ＳｉＣなどの単結晶
が、かなり高品質で製造できるようになってきたことに
よる。これらは、閃亜鉛鉱型とウルツ鉱型とが積層され
た形のアルファ相ＳｉＣである。また、ＭＯＳＦＥＴだ
けではなく、バイポーラ素子である絶縁ゲートバイポー
ラトランジスタ（以下ＩＧＢＴと略す）の検討も始めら
れている。
【０００３】これらのデバイスは、絶縁膜上の電極に電
圧を印加することによって、絶縁膜の下の半導体表面に
チャネルを形成し、電流を制御するＭＯＳ型半導体装置
である。最近のシリコンＬＳＩもＭＯＳ構造を利用した
デバイスが重要となっているが、シリコン半導体装置で
は、シリコン基板表面に熱酸化により形成したシリコン
酸化膜を絶縁膜として利用している。
圧を印加することによって、絶縁膜の下の半導体表面に
チャネルを形成し、電流を制御するＭＯＳ型半導体装置
である。最近のシリコンＬＳＩもＭＯＳ構造を利用した
デバイスが重要となっているが、シリコン半導体装置で
は、シリコン基板表面に熱酸化により形成したシリコン
酸化膜を絶縁膜として利用している。
【０００４】ＳｉＣはシリコンと同様に、熱酸化によ
り、良好な半導体−絶縁膜界面をもつシリコン酸化膜が
得られ、そのシリコン酸化膜をゲート絶縁膜や安定化膜
として利用することができることから、これらのデバイ
スへの応用が容易である。
り、良好な半導体−絶縁膜界面をもつシリコン酸化膜が
得られ、そのシリコン酸化膜をゲート絶縁膜や安定化膜
として利用することができることから、これらのデバイ
スへの応用が容易である。
【０００５】
【発明が解決しようとする課題】ところが、ＳｉＣにお
いては、熱酸化によってシリコン酸化膜を形成した場
合、シリコン酸化膜とＳｉＣとの間に発生する界面凖位
密度がシリコン基板の場合と比較して非常に多いという
報告が、多数なされている。［例えば、Shenoy,J.N.
他: J. of Electron Materials,Vol.24,(1995) p.303］
界面凖位密度が多いことは、極く表面に近い部分の電
子を制御するＭＯＳ型半導体装置にとって、致命的であ
り、界面凖位密度を減少させる試みが、幾つかなされて
いる。ここで、以下の説明を容易にするため、酸化工程
について説明する。
いては、熱酸化によってシリコン酸化膜を形成した場
合、シリコン酸化膜とＳｉＣとの間に発生する界面凖位
密度がシリコン基板の場合と比較して非常に多いという
報告が、多数なされている。［例えば、Shenoy,J.N.
他: J. of Electron Materials,Vol.24,(1995) p.303］
界面凖位密度が多いことは、極く表面に近い部分の電
子を制御するＭＯＳ型半導体装置にとって、致命的であ
り、界面凖位密度を減少させる試みが、幾つかなされて
いる。ここで、以下の説明を容易にするため、酸化工程
について説明する。
【０００６】図２は、典型的な酸化工程の、温度変化を
表すフローチャートである。すなわち、横軸は時間、縦
軸は温度を表している。温度Ｔ1 において試料を酸化炉
に導入し、その後、炉の温度を酸化温度Ｔ2 まで上昇さ
せる工程が、Ａのプロセスである。その後、温度Ｔ2 で
ｔ1 の時間だけ酸化をおこなう。この際、炉内には、酸
化性雰囲気としてスチームや、水蒸気を含ませた酸素で
あるウェット酸素、或いは水蒸気を含まないドライ酸素
などが流される。この工程Ｂが、酸化工程となる。その
あと、酸化と同一温度、またはそれ以外の温度におい
て、例えば窒素やアルゴン等の不活性ガス中でのアニー
ル工程を経て、炉は冷却され、最後に試料が炉から取り
出される。これが最後の工程Ｃである。一般にシリコン
半導体装置の製造工程においては、界面凖位密度の低減
等のため、不活性ガス中でのアニールが必要とされてい
る。図では、アニール時間をｔ2 として示した。又、図
では、アニールを酸化温度と同一としたが、変えても良
い。
表すフローチャートである。すなわち、横軸は時間、縦
軸は温度を表している。温度Ｔ1 において試料を酸化炉
に導入し、その後、炉の温度を酸化温度Ｔ2 まで上昇さ
せる工程が、Ａのプロセスである。その後、温度Ｔ2 で
ｔ1 の時間だけ酸化をおこなう。この際、炉内には、酸
化性雰囲気としてスチームや、水蒸気を含ませた酸素で
あるウェット酸素、或いは水蒸気を含まないドライ酸素
などが流される。この工程Ｂが、酸化工程となる。その
あと、酸化と同一温度、またはそれ以外の温度におい
て、例えば窒素やアルゴン等の不活性ガス中でのアニー
ル工程を経て、炉は冷却され、最後に試料が炉から取り
出される。これが最後の工程Ｃである。一般にシリコン
半導体装置の製造工程においては、界面凖位密度の低減
等のため、不活性ガス中でのアニールが必要とされてい
る。図では、アニール時間をｔ2 として示した。又、図
では、アニールを酸化温度と同一としたが、変えても良
い。
【０００７】上記の界面凖位密度を減少させる試みはい
くつかある。von Kamienski E. S.他：Materials Sci.
and Eng. B29,(1995) p.131 では、ウェット酸化が、
ドライ酸化より良好なことが示され、また Lipkin L.
A. 他: Proc. 26th IEEE Semicond. Interface Special
ist Conf.(1995) p.131においては、酸化温度より低い
温度において、追加のウェット酸化をおこなうことが界
面凖位の低減に良いとしている。
くつかある。von Kamienski E. S.他：Materials Sci.
and Eng. B29,(1995) p.131 では、ウェット酸化が、
ドライ酸化より良好なことが示され、また Lipkin L.
A. 他: Proc. 26th IEEE Semicond. Interface Special
ist Conf.(1995) p.131においては、酸化温度より低い
温度において、追加のウェット酸化をおこなうことが界
面凖位の低減に良いとしている。
【０００８】このような試みがあるものの、界面凖位は
依然として高い水準にあり、その改善が要望されてい
る。以上の問題に鑑み本発明の目的は、界面凖位を低減
した炭化ケイ素半導体装置の熱酸化膜形成方法を提供す
ることにある。
依然として高い水準にあり、その改善が要望されてい
る。以上の問題に鑑み本発明の目的は、界面凖位を低減
した炭化ケイ素半導体装置の熱酸化膜形成方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】上記課題解決のため本発
明は、炭化ケイ素表面に熱酸化によってシリコン酸化膜
を形成する熱酸化膜形成工程を有する炭化ケイ素半導体
装置の製造方法において、前記熱酸化後、窒素ガス雰囲
気中で行うアニールを2時間より短いものとする。１０
月２日付けで名称変更届けを提出済みです。
明は、炭化ケイ素表面に熱酸化によってシリコン酸化膜
を形成する熱酸化膜形成工程を有する炭化ケイ素半導体
装置の製造方法において、前記熱酸化後、窒素ガス雰囲
気中で行うアニールを2時間より短いものとする。１０
月２日付けで名称変更届けを提出済みです。
【００１０】不活性ガス雰囲気中でのアニールの影響を
説明するメカニズムの詳細は不明であるが、後述の実験
結果が示すように、アニールを行うことにより界面準位
密度が上昇する。また、炭化ケイ素表面に熱酸化によっ
てシリコン酸化膜を形成する熱酸化膜形成工程を有する
炭化ケイ素半導体装置の製造方法において、前記熱酸化
により酸化膜を形成した後でかつ、不活性雰囲気中でア
ニールを行った後、水素原子を含むガス雰囲気中で、３
００〜５００℃の範囲でアニールするものとする。
説明するメカニズムの詳細は不明であるが、後述の実験
結果が示すように、アニールを行うことにより界面準位
密度が上昇する。また、炭化ケイ素表面に熱酸化によっ
てシリコン酸化膜を形成する熱酸化膜形成工程を有する
炭化ケイ素半導体装置の製造方法において、前記熱酸化
により酸化膜を形成した後でかつ、不活性雰囲気中でア
ニールを行った後、水素原子を含むガス雰囲気中で、３
００〜５００℃の範囲でアニールするものとする。
【００１１】そのようにすれば、後述の実験結果が示す
ように、界面凖位密度が約２０％減少する。温度範囲と
しては、下は３００℃から、金属が融解しない程度の温
度、例えば、最も一般的な金属としてＡｌを使用するの
であれば、上は５００℃程度が望ましい。更に、酸化終
了後の冷却過程および熱酸化膜形成工程後に行う熱処理
後の冷却過程の少なくとも一部の期間に、水素、或いは
水等の水素原子を含むガスによって雰囲気を形成するこ
とが最も良い。
ように、界面凖位密度が約２０％減少する。温度範囲と
しては、下は３００℃から、金属が融解しない程度の温
度、例えば、最も一般的な金属としてＡｌを使用するの
であれば、上は５００℃程度が望ましい。更に、酸化終
了後の冷却過程および熱酸化膜形成工程後に行う熱処理
後の冷却過程の少なくとも一部の期間に、水素、或いは
水等の水素原子を含むガスによって雰囲気を形成するこ
とが最も良い。
【００１２】そのようにすれば、後述の実験結果が示す
ように、界面凖位密度が大幅に減少する。メカニズムの
詳細は不明である。
ように、界面凖位密度が大幅に減少する。メカニズムの
詳細は不明である。
【００１３】
【発明の実施の形態】上記課題解決のため本発明の炭化
ケイ素半導体装置の製造方法は、熱酸化後の不活性ガス
雰囲気中でのアニール時間、この不活性ガス雰囲気中で
のアニール後の低温熱処理、或いは熱酸化後の冷却時の
雰囲気等を吟味することによって、ＭＯＳ型半導体装置
の重要な特性である界面凖位密度を低減するものであ
る。
ケイ素半導体装置の製造方法は、熱酸化後の不活性ガス
雰囲気中でのアニール時間、この不活性ガス雰囲気中で
のアニール後の低温熱処理、或いは熱酸化後の冷却時の
雰囲気等を吟味することによって、ＭＯＳ型半導体装置
の重要な特性である界面凖位密度を低減するものであ
る。
【００１４】以下図面を参照しながら、本発明の実施の
形態を説明する。 ［実施例１］１×１０16ｃｍ-3のキャリア濃度のＡｌド
ープ、面方位（０００１）シリコン面のｐ型ＳｉＣを用
いた。炉の昇温時には、ドライ酸素を流しているが、こ
れは、ウェット雰囲気でも不活性雰囲気でも構わない。
９５℃の熱水中に酸素をバブルさせたウェット酸素で１
１００℃、５時間、ウェット酸化をおこない、厚さ３５
ｎｍの酸化膜を成長させた。雰囲気ガスを乾燥窒素に変
え、０〜１０時間のアニールをおこない、乾燥窒素中で
冷却した。
形態を説明する。 ［実施例１］１×１０16ｃｍ-3のキャリア濃度のＡｌド
ープ、面方位（０００１）シリコン面のｐ型ＳｉＣを用
いた。炉の昇温時には、ドライ酸素を流しているが、こ
れは、ウェット雰囲気でも不活性雰囲気でも構わない。
９５℃の熱水中に酸素をバブルさせたウェット酸素で１
１００℃、５時間、ウェット酸化をおこない、厚さ３５
ｎｍの酸化膜を成長させた。雰囲気ガスを乾燥窒素に変
え、０〜１０時間のアニールをおこない、乾燥窒素中で
冷却した。
【００１５】得られた試料の界面凖位密度を図１に示
す。横軸に酸化後のアニール時間を、縦軸に得られた界
面凖位密度を示したものである。窒素ガス雰囲気中での
アニールによって界面準位密度が上昇することがわかっ
た。熱酸化工程での不活性雰囲気中でのアニールは、時
間０が最良であることがわかる。
す。横軸に酸化後のアニール時間を、縦軸に得られた界
面凖位密度を示したものである。窒素ガス雰囲気中での
アニールによって界面準位密度が上昇することがわかっ
た。熱酸化工程での不活性雰囲気中でのアニールは、時
間０が最良であることがわかる。
【００１６】しかしながら、熱酸化工程後には様々な熱
処理工程がありうる。例えば、ゲートポリシリコンを熱
酸化膜の上に堆積した場合、ポリシリコンへの不純物ド
ーピング、金属とのオーミックを形成するための合金化
熱処理などが考えられる。これらの熱処理は通常1000℃
前後で行われる。よって、今回得られた実験結果から酸
化工程中および酸化工程後の熱処理工程において、不活
性ガス雰囲気中でのアニールを行う場合、その時間の総
和は２時間以内とすることが望ましい。 ［実施例２］実施例１の試料を、改めて水素を１０％含
む窒素雰囲気中で４００℃で１時間アニールした。得ら
れた試料の界面凖位密度を図１に示す。横軸は、アニー
ル時間、縦軸は界面凖位密度である。
処理工程がありうる。例えば、ゲートポリシリコンを熱
酸化膜の上に堆積した場合、ポリシリコンへの不純物ド
ーピング、金属とのオーミックを形成するための合金化
熱処理などが考えられる。これらの熱処理は通常1000℃
前後で行われる。よって、今回得られた実験結果から酸
化工程中および酸化工程後の熱処理工程において、不活
性ガス雰囲気中でのアニールを行う場合、その時間の総
和は２時間以内とすることが望ましい。 ［実施例２］実施例１の試料を、改めて水素を１０％含
む窒素雰囲気中で４００℃で１時間アニールした。得ら
れた試料の界面凖位密度を図１に示す。横軸は、アニー
ル時間、縦軸は界面凖位密度である。
【００１７】この結果から、明らかに界面凖位密度が全
体的に減少している様子がわかる。例えば、２時間アニ
ールした試料の界面凖位密度は、３．３×１０12ｃｍ-2
・ｅＶ-1から、２．５×１０12ｃｍ-2ｅＶ-1と約２５％
の減少が見られる。この事実は、何らかの問題で酸化後
の界面凖位密度が悪かった場合に、ゲート電極を形成し
たあとでも界面凖位密度を改善する方法を与えている。
体的に減少している様子がわかる。例えば、２時間アニ
ールした試料の界面凖位密度は、３．３×１０12ｃｍ-2
・ｅＶ-1から、２．５×１０12ｃｍ-2ｅＶ-1と約２５％
の減少が見られる。この事実は、何らかの問題で酸化後
の界面凖位密度が悪かった場合に、ゲート電極を形成し
たあとでも界面凖位密度を改善する方法を与えている。
【００１８】今回の実験では、４００℃において実施し
たが、これは必ずしも重要な条件ではない。すなわち、
温度が低ければ、アニール時間を長く設定すればよく、
また、温度が高ければアニール時間を短くすれば良い。
実用的な温度としては、下は３００℃、上は金属が融解
しない程度の温度、例えば、Ａｌを使用するのであれ
ば、５００℃程度が望ましい。アニール時間としては、
３０分間〜２時間程度の範囲から選択して行うことが望
ましい。 ［実施例３］実施例１と同じＳｉＣ基板を用い、同じ条
件のウェット酸化で厚さ３５ｎｍの酸化膜を成長させ
た。その後、試料の冷却期間においても、ウェット雰囲
気にした。
たが、これは必ずしも重要な条件ではない。すなわち、
温度が低ければ、アニール時間を長く設定すればよく、
また、温度が高ければアニール時間を短くすれば良い。
実用的な温度としては、下は３００℃、上は金属が融解
しない程度の温度、例えば、Ａｌを使用するのであれ
ば、５００℃程度が望ましい。アニール時間としては、
３０分間〜２時間程度の範囲から選択して行うことが望
ましい。 ［実施例３］実施例１と同じＳｉＣ基板を用い、同じ条
件のウェット酸化で厚さ３５ｎｍの酸化膜を成長させ
た。その後、試料の冷却期間においても、ウェット雰囲
気にした。
【００１９】得られた試料の界面凖位密度は、１×１０
11ｃｍ-2・ｅＶ-1と著しい減少が見られた。（図１中の
三角印）この事実は、Lipkinの論文の結果と似ているよ
うに思われるが、Lipkinの方法は、低温で追加の酸化を
行い、その温度は９５０℃が最適という結果になってお
り、水素原子を含む雰囲気中で冷却するだけの本発明の
方法は、明らかに異質の実験結果とみることができる。
すなわち、ここで得られた実験事実は、全く新規なもの
であることがわかる。 ［実施例４］同じＳｉＣ基板を用い、同様にウェット酸
化をおこなった後、１０％の水素を含む窒素中で冷却し
た。
11ｃｍ-2・ｅＶ-1と著しい減少が見られた。（図１中の
三角印）この事実は、Lipkinの論文の結果と似ているよ
うに思われるが、Lipkinの方法は、低温で追加の酸化を
行い、その温度は９５０℃が最適という結果になってお
り、水素原子を含む雰囲気中で冷却するだけの本発明の
方法は、明らかに異質の実験結果とみることができる。
すなわち、ここで得られた実験事実は、全く新規なもの
であることがわかる。 ［実施例４］同じＳｉＣ基板を用い、同様にウェット酸
化をおこなった後、１０％の水素を含む窒素中で冷却し
た。
【００２０】得られた試料の界面凖位密度は、１×１０
11ｃｍ-2・ｅＶ-1であった。この結果から、冷却過程中
の雰囲気は還元性でもよく、水素原子の存在が重要であ
ることを示している。以上の結果は、アニールにおいて
は水素が重要であるという結論に帰着する。すなわち、
酸化後に温度を下げる場合にも水素の入ったガスを用い
るべきことがわかる。その代用手段として、水素原子を
含む水を用いたのが本発明の一つの重要なポイントであ
る。もちろん、水素でもよいことは本発明の最後に指摘
した点からも明らかであるが、１０００℃近くの高温で
水素を用いることは危険であるから、水を用いただけで
あって、水素原子を含むガスであればよい。水素原子の
含有量としては１０％以上が望ましい。
11ｃｍ-2・ｅＶ-1であった。この結果から、冷却過程中
の雰囲気は還元性でもよく、水素原子の存在が重要であ
ることを示している。以上の結果は、アニールにおいて
は水素が重要であるという結論に帰着する。すなわち、
酸化後に温度を下げる場合にも水素の入ったガスを用い
るべきことがわかる。その代用手段として、水素原子を
含む水を用いたのが本発明の一つの重要なポイントであ
る。もちろん、水素でもよいことは本発明の最後に指摘
した点からも明らかであるが、１０００℃近くの高温で
水素を用いることは危険であるから、水を用いただけで
あって、水素原子を含むガスであればよい。水素原子の
含有量としては１０％以上が望ましい。
【００２１】尚ウェット酸化の例のみを示したが、スチ
ーム酸化やドライ酸化の試料においても、本発明の熱処
理方法で界面凖位密度の大幅な低減がなされることを確
認した。
ーム酸化やドライ酸化の試料においても、本発明の熱処
理方法で界面凖位密度の大幅な低減がなされることを確
認した。
【００２２】
【発明の効果】以上説明したように本発明によれば、炭
化ケイ素半導体装置の熱酸化膜形成方法は、熱酸化後の
アニール時間、一度形成した熱酸化膜の低温熱処理、或
いは熱酸化後の冷却時の雰囲気等を吟味することによっ
て、界面凖位密度を低減することができる。
化ケイ素半導体装置の熱酸化膜形成方法は、熱酸化後の
アニール時間、一度形成した熱酸化膜の低温熱処理、或
いは熱酸化後の冷却時の雰囲気等を吟味することによっ
て、界面凖位密度を低減することができる。
【００２３】界面凖位密度はＭＯＳ型半導体装置の重要
な特性であり、本発明によりその密度を低減すること
は、炭化ケイ素のＭＯＳ型半導体装置の実用化に資する
ところ大である。
な特性であり、本発明によりその密度を低減すること
は、炭化ケイ素のＭＯＳ型半導体装置の実用化に資する
ところ大である。
【図１】本発明第一、第二、第三の実施例の界面凖位密
度特性図
度特性図
【図２】熱酸化工程の温度フローチャート
【符号の説明】
Ａ 昇温期間
Ｂ 酸化期間
Ｃ アニール期間
ｔ1 酸化時間
ｔ2 アニール時間
Ｔ1 挿入温度
Ｔ2 酸化温度
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/312
H01L 21/314
H01L 21/316
H01L 21/318
Claims (6)
- 【請求項１】炭化ケイ素表面に熱酸化によってシリコン
酸化膜を形成する熱酸化膜形成工程を有する炭化ケイ素
半導体装置の製造方法において、前記熱酸化後、窒素ガ
ス雰囲気中で行うアニールは２時間より短くすることを
特徴とする炭化ケイ素半導体装置の製造方法。 - 【請求項２】炭化ケイ素表面に熱酸化によってシリコン
酸化膜を形成する熱酸化膜形成工程と前記熱酸化後に不
活性ガス雰囲気中で行うアニール工程を有する炭化ケイ
素半導体装置の製造方法において、前記不活性ガス雰囲
気中で行うアニール工程後、水素原子を含むガス雰囲気
中で、３００〜５００℃の範囲でアニールする工程を有
することを特徴とする炭化ケイ素半導体装置の製造方
法。 - 【請求項３】炭化ケイ素表面に熱酸化によってシリコン
酸化膜を形成する熱酸化膜形成工程を有する炭化ケイ素
半導体装置の製造方法において、前記熱酸化膜形成工程
中の熱酸化後の冷却過程および熱酸化膜形成工程後に行
う熱処理工程の冷却過程の少なくとも一部の期間に、水
素原子を含むガスによって雰囲気を形成することを特徴
とする炭化ケイ素半導体装置の製造方法。 - 【請求項４】炭化ケイ素表面に熱酸化によってシリコン
酸化膜を形成する熱酸化膜形成工程を有する炭化ケイ素
半導体装置の製造方法において、前記熱酸化形成工程
は、前記熱酸化と、少なくとも一部の期間に水素原子を
含むガス雰囲気中で行う冷却と、からなることを特徴と
する炭化ケイ素半導体装置の製造方法。 - 【請求項５】水素原子を含むガスが水素であることを特
徴とする請求項２ないし４のいずれかに記載の炭化ケイ
素半導体装置の製造方法。 - 【請求項６】水素原子を含むガスが水であることを特徴
とする請求項２ないし４のいずれかに記載の炭化ケイ素
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16547197A JP3525149B2 (ja) | 1996-08-12 | 1997-06-23 | 炭化ケイ素半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-211796 | 1996-08-12 | ||
| JP21179696 | 1996-08-12 | ||
| JP16547197A JP3525149B2 (ja) | 1996-08-12 | 1997-06-23 | 炭化ケイ素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112460A JPH10112460A (ja) | 1998-04-28 |
| JP3525149B2 true JP3525149B2 (ja) | 2004-05-10 |
Family
ID=26490197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16547197A Expired - Fee Related JP3525149B2 (ja) | 1996-08-12 | 1997-06-23 | 炭化ケイ素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525149B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1965430A2 (en) | 2007-02-28 | 2008-09-03 | Denso Corporation | Sic semiconductor device and method for manufacturing the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525958B2 (ja) | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| DE10394374B4 (de) * | 2002-06-28 | 2013-02-21 | National Institute Of Advanced Industrial Science And Technology | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
| US7880173B2 (en) | 2002-06-28 | 2011-02-01 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and method of manufacturing same |
| JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
| JP5229845B2 (ja) | 2006-03-07 | 2013-07-03 | 独立行政法人産業技術総合研究所 | 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ |
| JP2008244456A (ja) | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP4844609B2 (ja) * | 2008-09-25 | 2011-12-28 | 富士電機株式会社 | 炭化けい素半導体基板の酸化膜形成方法 |
| JP2012186490A (ja) * | 2012-05-07 | 2012-09-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及び半導体基板の重水素処理装置 |
-
1997
- 1997-06-23 JP JP16547197A patent/JP3525149B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1965430A2 (en) | 2007-02-28 | 2008-09-03 | Denso Corporation | Sic semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10112460A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3085272B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| US9552997B2 (en) | Silicon carbide switching devices including P-type channels | |
| US8536066B2 (en) | Methods of forming SiC MOSFETs with high inversion layer mobility | |
| US7687825B2 (en) | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication | |
| US5963807A (en) | Silicon carbide field effect transistor with increased avalanche withstand capability | |
| US6559068B2 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
| JP2003086792A (ja) | 半導体装置の作製法 | |
| JP2003243653A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2019186545A (ja) | ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 | |
| JP3525149B2 (ja) | 炭化ケイ素半導体装置の製造方法 | |
| JP3491050B2 (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
| JP3122125B2 (ja) | 酸化膜の形成方法 | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| US6974751B2 (en) | Semiconductor device and method for producing the same | |
| JP2003517204A (ja) | 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 | |
| CN102770961A (zh) | 制造半导体器件的方法 | |
| JP5687220B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2023108790A (ja) | 絶縁ゲート型半導体装置 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| JP7331683B2 (ja) | 炭化珪素半導体装置の製造方法、炭化珪素半導体装置 | |
| JP2000133657A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH03145720A (ja) | 化合物半導体の成長方法及びこれに使用するシリコン基板 | |
| JP2022176673A (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 | |
| JPS6197867A (ja) | 半導体記憶装置の製造方法 | |
| JPS62144356A (ja) | シヨツトキ−障壁電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |