JP3534207B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法

Info

Publication number
JP3534207B2
JP3534207B2 JP14010895A JP14010895A JP3534207B2 JP 3534207 B2 JP3534207 B2 JP 3534207B2 JP 14010895 A JP14010895 A JP 14010895A JP 14010895 A JP14010895 A JP 14010895A JP 3534207 B2 JP3534207 B2 JP 3534207B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
manufacturing
grinding
chemical polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14010895A
Other languages
English (en)
Other versions
JPH08316180A (ja
Inventor
厚生 中澤
勇一郎 迎
知朗 田尻
Original Assignee
コマツ電子金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コマツ電子金属株式会社 filed Critical コマツ電子金属株式会社
Priority to JP14010895A priority Critical patent/JP3534207B2/ja
Priority to TW085108621A priority patent/TW351836B/zh
Publication of JPH08316180A publication Critical patent/JPH08316180A/ja
Priority to US08/763,013 priority patent/US5851924A/en
Application granted granted Critical
Publication of JP3534207B2 publication Critical patent/JP3534207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/123—Preparing bulk and homogeneous wafers by grinding or lapping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/129—Preparing bulk and homogeneous wafers by polishing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体ウェーハの製造
方法に係り、特に詳しくはディスクリートデバイス用ウ
ェーハおよびディスクリートデバイス用ウェーハを用い
るエピタキシャルウェーハの製造方法に関する。
【０００２】
【従来の技術】半導体デバイスは、一般にＣＺ法または
ＦＺ法を用いて製造したシリコン単結晶をスライスした
上、ラッピング、ポリシング、熱処理等を施した半導体
ウェーハを用いて製造される。また、半導体デバイスは
動作原理によって、ディスクリートデバイス、ＭＯＳ
ＩＣ、バイポーラＩＣの３種類に分けられるが、これら
のうちディスクリートデバイスは、ダイオード、トラン
ジスタ、サイリスタ等、集積度の低い小容量の素子であ
る。
【０００３】従来の半導体ウェーハは、ディスクリート
デバイス用であると否とを問わず、すべて図３に示す加
工工程を経ている。すなわち、シリコン単結晶をスライ
スし、外周の面取りを行った後、表裏両面をそれぞれ５
０〜６０μｍラッピングし、更に化学研磨を施す。前記
化学研磨代は４０〜７０μｍである。次に、ウェーハ内
部に分布している高密度の微小欠陥を利用して汚染不純
物や点欠陥を捕獲するイントリンシックゲッタリング
（以下ＩＧという）のための熱処理あるいは、ウェーハ
に形成した加工変質層を利用して汚染不純物や点欠陥を
捕獲するエクストリンシックゲッタリング（以下ＥＧと
いう）のためのポリシリコンコーティングあるいはサン
ドブラスト等をウェーハ裏面に施す。前記処理の後、ウ
ェーハを保持盤に貼り付け、メカノケミカルポリシング
によりウェーハ表面を鏡面に仕上げる。鏡面研磨代は１
０〜２０μｍで、アズカットウェーハの厚さのうち１２
０〜１３０μｍは研磨されることになる。最後にウェー
ハを洗浄する。また、エピタキシャルウェーハの場合
は、洗浄後のウェーハの鏡面にエピタキシャル成長を行
う。
【０００４】
【発明が解決しようとする課題】ディスクリートデバイ
スは集積度が低いので、ウェーハ処理工程におけるリソ
グラフィによるレジストパターン形成の際に、集積度の
高いＭＯＳ ＩＣ、バイポーラＩＣ用ウェーハのような
完全な鏡面を必要としない。しかし、図３においてメカ
ノケミカルポリシングを省略し、ラップドウェーハに化
学研磨のみを施した状態でリソグラフィによるレジスト
パターン形成を行うと、ディスクリートデバイスであっ
てもウェーハの表側の仕上げ面が粗すぎるため、不具合
が起こる。このため、従来の半導体ウェーハ製造工程で
は化学研磨の後にメカノケミカルポリシングを施して高
度の鏡面をもつウェーハとしている。また、不純物のゲ
ッタリングのために、ＩＧ効果を期待した熱処理と、Ｅ
Ｇ効果を期待したポリシリコンコーティング（あるいは
サンドブラスト処理）の両方を施している。従って、半
導体ウェーハ製造の工程数が多くなり、特にディスクリ
ートデバイス用ウェーハに関しては製造のリードタイム
が長く、コストが高いという問題点があった。
【０００５】本発明は上記従来の問題点に着目してなさ
れたもので、ディスクリートデバイス用ウェーハおよび
このウェーハを用いるエピタキシャルウェーハとして、
加工工程数が少なく、短期間に、かつ安価に製造するこ
とができる半導体ウェーハの製造方法を提供することを
目的としている。
【０００６】
【課題を解決するための手段】本発明に係る半導体ウェ
ーハの製造方法は、半導体ウェーハの表側および裏側の
面を、表側の面よりも裏側の面が粗く仕上げるように平
面研削し、つぎに化学研磨を行って仕上げることを特徴
とする。その場合、平面研削に用いる砥石の粒度を、ウ
ェーハの表側においては＃２０００以上、裏側において
は＃６００以下とすることを特徴とする。その場合、半
導体ウェーハの表側の面については、次工程の化学研磨
で加工変質層を完全に除去でき鏡面に近い状態に仕上が
る程度に仕上げ研削するとともに、半導体ウェーハの裏
側の面については、次工程の化学研磨で当該化学研磨後
も加工変質層が残る程度に粗く粗研削し、つぎに、半導
体ウェーハを化学研磨することにより、表側の面を、加
工変質層が完全に除去された鏡面に近い状態に仕上げる
とともに、裏側の面を、加工変質層が残る状態にするこ
とを特徴とする。
【０００７】
【作用】上記構成によれば、半導体ウェーハの平面研削
工程において、ウェーハの表側と裏側とで砥石の粒度を
変えることにしたので、ウェーハの表側の面は表面あら
さが良好な状態となり、前記平面研削工程に続く化学研
磨工程を経ることによってリソグラフィに十分対応でき
る表面状態が得られる。これに対してウェーハの裏側の
面には、平面研削工程で加えられた加工変質層が化学研
磨工程後においても残存するので、ＥＧ機能がそのまま
保持されることになる。従って、メカノケミカルポリシ
ングを行わなくても、ディスクリートデバイス用ウェー
ハおよびこのウェーハを用いるエピタキシャルウェーハ
を少ない工程数で、かつ安価に製造することができる。
【０００８】
【実施例】以下に、本発明に係る半導体ウェーハの製造
方法の実施例について、図面を参照して説明する。図１
はディスクリートデバイス用ウェーハの加工工程を示
す。従来工程と同様にシリコン単結晶をスライス、面取
りした後、表裏両面を平面研削する。この場合、ウェー
ハの裏側の面は＃６００以下の砥石を用いて荒研削のみ
行い、表側の面については＃２０００以上の砥石を用い
て仕上げ研削を行う。平面研削時の研削代は表裏合わせ
て約４０μｍである。次に、このウェーハに表裏合わせ
て１０〜２０μｍの化学研磨を施すが、その際、表側の
面は前記平面研削による加工変質層を完全に除去して鏡
面に近い状態に仕上げる。また、裏側の面は平面研削に
よる加工変質層が残るようにエッチングする。最後に洗
浄を行うと、ディスクリートデバイス用ウェーハが完成
する。なお、エピタキシャルウェーハの場合は、前記ウ
ェーハの表側の面にエピタキシャル成長を施す。
【０００９】図２は、本実施例の製造方法を用いて得ら
れた半導体ウェーハの模式的断面図である。半導体ウェ
ーハ１の表側の面１ａは化学研磨により鏡面に近い状態
に仕上げられていて、デバイス製造工程で行われるリソ
グラフィに十分対応できるあらさとなっている。一方、
前記ウェーハ１の裏側の面１ｂには平面研削による加工
変質層２が残っていて、ＥＧ機能を発揮することができ
る。
【００１０】平面研削においてウェーハの表側と裏側と
で砥石の粒度を変え、裏側の面を粗く仕上げるととも
に、化学研磨後も裏側の加工変質層が残るようにしたの
で、従来のようにＥＧ機能付与のための工程を設けなく
てもウェーハの裏側の面にＥＧ機能を持たせることがで
きる。ディスクリートデバイスはＭＯＳ ＩＣ、バイポ
ーラＩＣ等に比べて集積度が低く、構造が簡単なので、
ゲッタリング機能としてはＥＧのみで十分である。ま
た、化学研磨前に平面研削工程を入れることによって従
来のラップドウェーハよりも表側の面の仕上げ状態が改
善され、メカノケミカルポリシング工程を省略してもリ
ソグラフィが十分に可能となる。
【００１１】
【発明の効果】以上説明したように本発明によれば、デ
ィスクリートデバイス用ウェーハおよびこのウェーハを
用いるエピタキシャルウェーハの製造に当たり、化学研
磨工程の前に平面研削工程を設け、ウェーハの表側に仕
上げ研削を、裏側に荒研削をそれぞれ施した上、化学研
磨を行うことにしたので、表側の面はメカノケミカルポ
リシングを行わなくてもデバイス製造工程のリソグラフ
ィに十分対応できる表面状態となる。また、裏側の面に
は加工変質層が残るため、ＥＧ機能がそのまま保持され
る。従って、本発明の製造方法を用いれば次の効果を得
ることができる。 （１）従来の製造方法に比べて工程が短縮されるため、
リードタイムが約２０％短くなり、製造コストが低減す
る。 （２）従来の製造方法に比べて研削、研磨代が約１／２
に減少するので、素材ロスを低減させることができる。 （３）ラッピング、メカノケミカルポリシングを行わな
いので、ウェーハの厚さの目標値に対するカタヨリとバ
ラツキが小さくなるとともに、ウェーハの平坦度が向上
する。
【図面の簡単な説明】
【図１】ディスクリートデバイス用ウェーハの加工工程
を示す図である。
【図２】本発明の製造方法を用いて得られた半導体ウェ
ーハの模式的断面図である。
【図３】半導体ウェーハの従来の加工工程を示す図であ
る。
【符号の説明】
１ 半導体ウェーハ １ａ 表側の面 １ｂ 裏側の面 ２ 加工変質層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−81934（ＪＰ，Ａ) 特開 平４−115528（ＪＰ，Ａ) 特開 昭63−256342（ＪＰ，Ａ) 特開 平４−280429（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハの表側および裏側の
    面を、表側の面よりも裏側の面が粗く仕上げるように平
    面研削し、つぎに化学研磨を行って仕上げることを特徴
    とする半導体ウェーハの製造方法。
  2. 【請求項２】 平面研削に用いる砥石の粒度を、ウ
    ェーハの表側においては＃２０００以上、裏側において
    は＃６００以下とすることを特徴とする請求項１記載の
    半導体ウェーハの製造方法。
  3. 【請求項３】 半導体ウェーハの表側の面について
    は、次工程の化学研磨で加工変質層を完全に除去でき鏡
    面に近い状態に仕上がる程度に仕上げ研削するととも
    に、半導体ウェーハの裏側の面については、次工程の化
    学研磨で当該化学研磨後も加工変質層が残る程度に粗く
    粗研削し、 つぎに、半導体ウェーハを化学研磨することにより、表
    側の面を、加工変質層が完全に除去された鏡面に近い状
    態に仕上げるとともに、裏側の面を、加工変質層が残る
    状態にすることを特徴とする半導体ウェーハの製造方
    法。
JP14010895A 1995-05-16 1995-05-16 半導体ウェーハの製造方法 Expired - Fee Related JP3534207B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14010895A JP3534207B2 (ja) 1995-05-16 1995-05-16 半導体ウェーハの製造方法
TW085108621A TW351836B (en) 1995-05-16 1996-07-16 Method for fabricating semiconductor wafers
US08/763,013 US5851924A (en) 1995-05-16 1996-12-11 Method for fabricating semiconductor wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14010895A JP3534207B2 (ja) 1995-05-16 1995-05-16 半導体ウェーハの製造方法
US08/763,013 US5851924A (en) 1995-05-16 1996-12-11 Method for fabricating semiconductor wafers

Publications (2)

Publication Number Publication Date
JPH08316180A JPH08316180A (ja) 1996-11-29
JP3534207B2 true JP3534207B2 (ja) 2004-06-07

Family

ID=26472728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14010895A Expired - Fee Related JP3534207B2 (ja) 1995-05-16 1995-05-16 半導体ウェーハの製造方法

Country Status (2)

Country Link
US (1) US5851924A (ja)
JP (1) JP3534207B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206431A (ja) * 2008-02-29 2009-09-10 Sumco Corp シリコン基板とその製造方法
KR20130080321A (ko) * 2012-01-04 2013-07-12 주식회사 엘지실트론 실리콘 웨이퍼 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2832184B2 (ja) * 1996-08-08 1998-12-02 直江津電子工業株式会社 シリコン半導体デスクリート用ウエハの製造方法
JPH10135164A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
DE19722679A1 (de) * 1997-05-30 1998-12-03 Wacker Siltronic Halbleitermat Scheibenhalter und Verfahren zur Herstellung einer Halbleiterscheibe
CN1272222A (zh) * 1997-08-21 2000-11-01 Memc电子材料有限公司 处理半导体晶片的方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP2000254857A (ja) * 1999-01-06 2000-09-19 Tokyo Seimitsu Co Ltd 平面加工装置及び平面加工方法
JP4553868B2 (ja) * 1999-01-06 2010-09-29 株式会社東京精密 平面加工装置
JP4808278B2 (ja) * 1999-01-06 2011-11-02 株式会社東京精密 平面加工装置及び方法
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
US6600557B1 (en) * 1999-05-21 2003-07-29 Memc Electronic Materials, Inc. Method for the detection of processing-induced defects in a silicon wafer
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
AU2001247500A1 (en) * 2000-03-17 2001-10-03 Wafer Solutions, Inc. Systems and methods to reduce grinding marks and metallic contamination
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
DE102004010379A1 (de) * 2004-03-03 2005-09-22 Schott Ag Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile
EP1743961A4 (en) * 2004-03-19 2009-04-01 Nippon Mining Co Compound semiconductor substrate
JP2006054390A (ja) * 2004-08-16 2006-02-23 Toshiba Corp ウェハの製造方法および半導体装置の製造方法
CN112792711B (zh) * 2020-12-31 2022-05-17 武汉风帆电化科技股份有限公司 一种晶硅片碱抛光装置及抛光工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2853506B2 (ja) * 1993-03-24 1999-02-03 信越半導体株式会社 ウエーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206431A (ja) * 2008-02-29 2009-09-10 Sumco Corp シリコン基板とその製造方法
KR20130080321A (ko) * 2012-01-04 2013-07-12 주식회사 엘지실트론 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
US5851924A (en) 1998-12-22
JPH08316180A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
JP3534207B2 (ja) 半導体ウェーハの製造方法
US5152857A (en) Method for preparing a substrate for semiconductor devices
JP2853506B2 (ja) ウエーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
US6113721A (en) Method of bonding a semiconductor wafer
US5389551A (en) Method of manufacturing a semiconductor substrate
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP3534213B2 (ja) 半導体ウェハの製造方法
JP3632531B2 (ja) 半導体基板の製造方法
JPH11330437A (ja) Ｓｏｉ基板とその製造方法
JP3551300B2 (ja) 高平坦度ウェーハの製造方法
JPS6058579B2 (ja) 半導体ウエ−ハの製造方法
JPH09251934A (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JP4959878B2 (ja) ウエファの製造方法
JPH08115918A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2000211997A (ja) エピタキシャルウェ―ハの製造方法
JPH0387012A (ja) 接合ウエハおよびその製造方法
JP2001144273A (ja) 半導体装置の製造方法
JP2915893B1 (ja) 拡散ウエーハの製造方法及びその拡散ウエーハ
JP3079203B2 (ja) 半導体ウエーハの製造方法
JPH06267913A (ja) 半導体装置の製造方法
JPH05152306A (ja) 半導体基板及びその製造方法
JPH056881A (ja) 半導体ウエーハの製造装置
JPH05235004A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees