JP3536780B2 - 同期源信号切替回路 - Google Patents
同期源信号切替回路Info
- Publication number
- JP3536780B2 JP3536780B2 JP2000144855A JP2000144855A JP3536780B2 JP 3536780 B2 JP3536780 B2 JP 3536780B2 JP 2000144855 A JP2000144855 A JP 2000144855A JP 2000144855 A JP2000144855 A JP 2000144855A JP 3536780 B2 JP3536780 B2 JP 3536780B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- circuit
- synchronization source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005856 abnormality Effects 0.000 claims description 32
- 230000005540 biological transmission Effects 0.000 claims description 29
- 238000001514 detection method Methods 0.000 claims description 13
- 230000010355 oscillation Effects 0.000 claims description 12
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は通信ネットワーク
（網）の複数の伝送路からそれぞれ入力される信号の一
つを選択・切替して装置内で用いる基準フレーム信号
（以下、装置内フレーム信号）を生成する同期源信号切
替回路に関し、特に選択・切替時の位相誤差を改善した
同期源信号切替回路に関する。
（網）の複数の伝送路からそれぞれ入力される信号の一
つを選択・切替して装置内で用いる基準フレーム信号
（以下、装置内フレーム信号）を生成する同期源信号切
替回路に関し、特に選択・切替時の位相誤差を改善した
同期源信号切替回路に関する。
【０００２】
【従来の技術】同期網ディジタル通信システムでは、ネ
ットワーク（網）全体の同期を確立するために、通信局
あるいは通信装置に入力される複数の伝送路（同期源）
からある１つの伝送路を選択し、その伝送路から入力さ
れたデータやクロックなどの信号から抽出されたフレー
ム信号に同期して該当局（装置）での信号処理を行うた
めの基準フレーム信号（以下、装置内フレーム信号）を
生成している。この場合、生成される装置内フレーム信
号のフレーム位相は入力される各伝送路の伝搬距離の違
い等によって互いに異なることが多く、装置内フレーム
信号のフレーム周期についてのみ同期を確立する場合が
多い。そして、同期源信号の入力伝送路等が故障した場
合，例えばクロック信号の入力断などに対応するため、
その時の各伝送路から入力されるクロック信号のなどの
信号状態を調べ，複数の伝送路から得られたクロック信
号の各各のうちの別の１つを改めて選択・切替して装置
内フレーム信号を生成している。このような機能を有す
る通信局あるいは通信装置の同期源信号切替回路の一つ
が特開平０８−２０４６８９号公報（発明の名称：フレ
ームパルス切替回路）の図４及び図５に開示されてい
る。
ットワーク（網）全体の同期を確立するために、通信局
あるいは通信装置に入力される複数の伝送路（同期源）
からある１つの伝送路を選択し、その伝送路から入力さ
れたデータやクロックなどの信号から抽出されたフレー
ム信号に同期して該当局（装置）での信号処理を行うた
めの基準フレーム信号（以下、装置内フレーム信号）を
生成している。この場合、生成される装置内フレーム信
号のフレーム位相は入力される各伝送路の伝搬距離の違
い等によって互いに異なることが多く、装置内フレーム
信号のフレーム周期についてのみ同期を確立する場合が
多い。そして、同期源信号の入力伝送路等が故障した場
合，例えばクロック信号の入力断などに対応するため、
その時の各伝送路から入力されるクロック信号のなどの
信号状態を調べ，複数の伝送路から得られたクロック信
号の各各のうちの別の１つを改めて選択・切替して装置
内フレーム信号を生成している。このような機能を有す
る通信局あるいは通信装置の同期源信号切替回路の一つ
が特開平０８−２０４６８９号公報（発明の名称：フレ
ームパルス切替回路）の図４及び図５に開示されてい
る。
【０００３】以下、図３に示した同期源信号切替回路の
ブロック図，及び図４に示したその信号図を用いて，特
開平０８−２０４６８９号公報に示された技術と類似構
成の同期源信号切替回路について説明する。
ブロック図，及び図４に示したその信号図を用いて，特
開平０８−２０４６８９号公報に示された技術と類似構
成の同期源信号切替回路について説明する。
【０００４】図３に示した同期源信号切替回路は、通信
ネットワークのＮ（１，２，…，Ｎ：Ｎは自然数）個の
伝送路から，Ｎ個のクロック信号２０１，２０２，…，
２０Ｎの各各をそれぞれ（１／ｍ１），（１／ｍ２），
…，（１／ｍＮ）の周波数（周期ともいう）に分周する
分周回路１３１，１３２，…，１３Ｎに入力する。但
し、ｍ１，ｍ２，…，ｍＮは自然数であり、ｍ１，ｍ
２，…，ｍＮの各各が分周回路１３１，１３２，…，１
３Ｎの各各の分周数である。なお、分周回路１３１，１
３２，…，１３Ｎの分周数は、装置仕様に従って適切に
定める必要がある。また、分周回路１３１，１３２，
…，１３Ｎは、周知の通り、カウンタ等を使用できる。
フレーム信号２３１，２３２，…，２３Ｎの各各は、フ
レーム信号選択回路１２０Ａ及びそれぞれ対応するフレ
ーム信号異常検出回路１１１，１１２，…，１１Ｎに送
られる。
ネットワークのＮ（１，２，…，Ｎ：Ｎは自然数）個の
伝送路から，Ｎ個のクロック信号２０１，２０２，…，
２０Ｎの各各をそれぞれ（１／ｍ１），（１／ｍ２），
…，（１／ｍＮ）の周波数（周期ともいう）に分周する
分周回路１３１，１３２，…，１３Ｎに入力する。但
し、ｍ１，ｍ２，…，ｍＮは自然数であり、ｍ１，ｍ
２，…，ｍＮの各各が分周回路１３１，１３２，…，１
３Ｎの各各の分周数である。なお、分周回路１３１，１
３２，…，１３Ｎの分周数は、装置仕様に従って適切に
定める必要がある。また、分周回路１３１，１３２，
…，１３Ｎは、周知の通り、カウンタ等を使用できる。
フレーム信号２３１，２３２，…，２３Ｎの各各は、フ
レーム信号選択回路１２０Ａ及びそれぞれ対応するフレ
ーム信号異常検出回路１１１，１１２，…，１１Ｎに送
られる。
【０００５】フレーム信号異常検出回路１１１，１１
２，…，１１Ｎの各各は、供給されるフレーム信号２３
１，２３２，…，２３Ｎが信号断や周波数異常を起こし
ている信号異常（一般には伝送路や通信装置の機器異常
に起因する）を検出すると、フレーム信号２３１，２３
２，…，２３Ｎの異常検出信号をフレーム信号選択制御
回路１１０Ａに送る。異常検出された上記フレーム信号
が現用の装置内フレーム信号用の信号であれば、フレー
ム信号選択制御回路１１０Ａは、別の伝送路からの正常
なフレーム信号の１つに後述する装置内フレーム信号２
４０Ａを切り替えるように、選択制御信号２００Ａによ
ってフレーム信号選択回路１２０Ａを制御する。即ち、
フレーム信号選択回路１２０Ａは、選択制御信号２１０
Ａによって指示されたフレーム信号（２４１〜２４Ｎの
うちの１つ）を同期源フレーム信号２３０Ａとして位相
比較回路１４０に出力する。
２，…，１１Ｎの各各は、供給されるフレーム信号２３
１，２３２，…，２３Ｎが信号断や周波数異常を起こし
ている信号異常（一般には伝送路や通信装置の機器異常
に起因する）を検出すると、フレーム信号２３１，２３
２，…，２３Ｎの異常検出信号をフレーム信号選択制御
回路１１０Ａに送る。異常検出された上記フレーム信号
が現用の装置内フレーム信号用の信号であれば、フレー
ム信号選択制御回路１１０Ａは、別の伝送路からの正常
なフレーム信号の１つに後述する装置内フレーム信号２
４０Ａを切り替えるように、選択制御信号２００Ａによ
ってフレーム信号選択回路１２０Ａを制御する。即ち、
フレーム信号選択回路１２０Ａは、選択制御信号２１０
Ａによって指示されたフレーム信号（２４１〜２４Ｎの
うちの１つ）を同期源フレーム信号２３０Ａとして位相
比較回路１４０に出力する。
【０００６】図４を参照して説明すると、クロック信号
２０１と２０２とは周波数が同じであり、分周回路１３
１及び１３２は分周数ｍ１及びｍ２をそれぞれ同じ５に
設定している。従って、分周回路１３１及び１３２はク
ロック信号２０１及び２０２の５倍の周期のフレーム信
号２３１及び２３２をそれぞれ生じる。
２０１と２０２とは周波数が同じであり、分周回路１３
１及び１３２は分周数ｍ１及びｍ２をそれぞれ同じ５に
設定している。従って、分周回路１３１及び１３２はク
ロック信号２０１及び２０２の５倍の周期のフレーム信
号２３１及び２３２をそれぞれ生じる。
【０００７】いま、クロック信号２０１から生成された
フレーム信号２３１を装置内フレーム信号用の同期源フ
レーム信号２３０Ａとして用いていたとき，フレーム信
号異常検出回路１１１がフレーム信号２３１の信号異常
を検出すると、フレーム信号選択制御回路１１０Ａは正
常なフレーム信号，例えばフレーム信号２３２を新たな
同期源フレーム信号２３０Ａとするように選択制御信号
２１０Ａをフレーム信号選択回路１２０Ａに送る。この
結果、フレーム信号選択回路１２０Ａは、フレーム信号
２３１に代えてフレーム信号２３２を新たな装置内フレ
ーム信号用の同期源フレーム信号２３０Ａとして出力す
る。この例では、クロック信号２０１と新たに切り替え
られるクロック信号２０２との位相が約２クロックずれ
ているため、切替有りの場合の同期源フレーム信号２３
０Ａは切替無しの場合より位相が約２クロック進んでい
ることに注意されたい（図４参照）。
フレーム信号２３１を装置内フレーム信号用の同期源フ
レーム信号２３０Ａとして用いていたとき，フレーム信
号異常検出回路１１１がフレーム信号２３１の信号異常
を検出すると、フレーム信号選択制御回路１１０Ａは正
常なフレーム信号，例えばフレーム信号２３２を新たな
同期源フレーム信号２３０Ａとするように選択制御信号
２１０Ａをフレーム信号選択回路１２０Ａに送る。この
結果、フレーム信号選択回路１２０Ａは、フレーム信号
２３１に代えてフレーム信号２３２を新たな装置内フレ
ーム信号用の同期源フレーム信号２３０Ａとして出力す
る。この例では、クロック信号２０１と新たに切り替え
られるクロック信号２０２との位相が約２クロックずれ
ているため、切替有りの場合の同期源フレーム信号２３
０Ａは切替無しの場合より位相が約２クロック進んでい
ることに注意されたい（図４参照）。
【０００８】位相比較回路１４０は、その比較出力で電
圧制御発振（ＶＣＯ）回路１５０の発振周波数を制御す
る。ＶＣＯ回路１５０が出力する発振信号は装置内で基
準クロックとして用いる装置内クロック信号２５０Ａと
される。分周回路１６０は装置内クロック信号２５０Ａ
をｍｖ（ｍｖは自然数）分周して（１／ｍｖ）周期の装
置内フレーム信号２４０Ａを生じる。位相比較回路１４
０は、同期源フレーム信号２３０Ａと装置内フレーム信
号２４０Ａとの位相比較を行って上記比較出力を生じ
る。つまり、位相比較回路１４０とＶＣＯ回路１５０と
分周回路１６０とが位相同期発振器を構成し，同期源フ
レーム信号２３０に位相同期した装置内フレーム信号２
４０Ａ及び装置内クロック信号２５０Ａとを生じる。な
お、分周器１６０の分周数ｍｖは、装置内フレーム信号
２４０Ａのパルス間隔と装置内クロック信号２５０Ａの
パルス間隔が整数比であると共に，装置内フレーム信号
２４０Ａが同期源フレーム信号２３０と位相同期できる
適切な値に選ばれる。
圧制御発振（ＶＣＯ）回路１５０の発振周波数を制御す
る。ＶＣＯ回路１５０が出力する発振信号は装置内で基
準クロックとして用いる装置内クロック信号２５０Ａと
される。分周回路１６０は装置内クロック信号２５０Ａ
をｍｖ（ｍｖは自然数）分周して（１／ｍｖ）周期の装
置内フレーム信号２４０Ａを生じる。位相比較回路１４
０は、同期源フレーム信号２３０Ａと装置内フレーム信
号２４０Ａとの位相比較を行って上記比較出力を生じ
る。つまり、位相比較回路１４０とＶＣＯ回路１５０と
分周回路１６０とが位相同期発振器を構成し，同期源フ
レーム信号２３０に位相同期した装置内フレーム信号２
４０Ａ及び装置内クロック信号２５０Ａとを生じる。な
お、分周器１６０の分周数ｍｖは、装置内フレーム信号
２４０Ａのパルス間隔と装置内クロック信号２５０Ａの
パルス間隔が整数比であると共に，装置内フレーム信号
２４０Ａが同期源フレーム信号２３０と位相同期できる
適切な値に選ばれる。
【０００９】
【発明が解決しようとする課題】上述した通り、図３に
示した従来技術による同期源信号切替回路では、ネット
ワークから通信局あるいは通信装置に入力される複数の
伝送路からのクロック信号などの同期源信号は各伝送路
の伝搬距離によってフレーム位相が互いに異なるため、
現用の上記同期源信号の信号異常等により同期源信号の
伝送路を切り替える場合に，位相同期発振器の位相比較
回路に入力される同期源フレーム信号の位相が大きく変
動する可能性があり、これによって装置内フレーム信号
も位相が大きく変動し、入力データのエラー発生の大き
な原因になるという欠点があった。
示した従来技術による同期源信号切替回路では、ネット
ワークから通信局あるいは通信装置に入力される複数の
伝送路からのクロック信号などの同期源信号は各伝送路
の伝搬距離によってフレーム位相が互いに異なるため、
現用の上記同期源信号の信号異常等により同期源信号の
伝送路を切り替える場合に，位相同期発振器の位相比較
回路に入力される同期源フレーム信号の位相が大きく変
動する可能性があり、これによって装置内フレーム信号
も位相が大きく変動し、入力データのエラー発生の大き
な原因になるという欠点があった。
【００１０】
【課題を解決するための手段】本発明による同期源信号
切替回路は、通信ネットワークの複数の伝送路の各各か
ら供給される信号のうちの正常なクロック信号を選択・
切り替えして装置内フレーム信号を生成する同期源信号
切替回路において、複数の前記クロック信号の周波数異
常を検出するとクロック異常信号を生じるクロック信号
異常検出回路と、前記クロック信号異常検出回路が現用
の前記クロック信号の周波数異常を検出すると複数の前
記クロック信号のうちの正常な一つを選択させるクロッ
ク選択信号を生じるクロック信号選択制御回路と、前記
クロック選択信号の制御により前記クロック信号の一つ
を選択して選択クロック信号を生じるクロック信号選択
回路と、前記選択クロック信号を分周して同期源フレー
ム信号を生じる第１の分周回路と、前記同期源フレーム
信号に同期すると共にこの同期源フレーム信号を分周し
た装置内フレーム信号を生じる位相同期発振回路とを備
えることを特徴とする。
切替回路は、通信ネットワークの複数の伝送路の各各か
ら供給される信号のうちの正常なクロック信号を選択・
切り替えして装置内フレーム信号を生成する同期源信号
切替回路において、複数の前記クロック信号の周波数異
常を検出するとクロック異常信号を生じるクロック信号
異常検出回路と、前記クロック信号異常検出回路が現用
の前記クロック信号の周波数異常を検出すると複数の前
記クロック信号のうちの正常な一つを選択させるクロッ
ク選択信号を生じるクロック信号選択制御回路と、前記
クロック選択信号の制御により前記クロック信号の一つ
を選択して選択クロック信号を生じるクロック信号選択
回路と、前記選択クロック信号を分周して同期源フレー
ム信号を生じる第１の分周回路と、前記同期源フレーム
信号に同期すると共にこの同期源フレーム信号を分周し
た装置内フレーム信号を生じる位相同期発振回路とを備
えることを特徴とする。
【００１１】
【００１２】該同期源信号切替回路は、現用の前記クロ
ック信号の周波数異常時に，新たに選択される前記クロ
ック選択信号の周波数が現用の前記クロック信号の周波
数と異なる場合には、前記クロック信号選択制御回路
が、前記クロック異常信号の送出と同時に前記第２の分
周回路の分周数を前記装置内フレーム信号が前記同期源
フレーム信号に同期できる分周数に変える分周数制御信
号を前記第２の分周回路に供給する構成をとることがで
きる。
ック信号の周波数異常時に，新たに選択される前記クロ
ック選択信号の周波数が現用の前記クロック信号の周波
数と異なる場合には、前記クロック信号選択制御回路
が、前記クロック異常信号の送出と同時に前記第２の分
周回路の分周数を前記装置内フレーム信号が前記同期源
フレーム信号に同期できる分周数に変える分周数制御信
号を前記第２の分周回路に供給する構成をとることがで
きる。
【００１３】前記同期源信号切替回路の別の一つは、前
記位相同期発振回路が、前記同期源フレーム信号の位相
と前記装置内フレーム信号の位相とを比較して比較出力
を生じる位相比較回路と、前記比較出力に制御されて装
置内クロック信号を生じる電圧制御発振回路と、前記装
置内クロック信号を分周して前記装置内フレーム信号を
生じる第２の分周回路とを備える構成をとることができ
る。
記位相同期発振回路が、前記同期源フレーム信号の位相
と前記装置内フレーム信号の位相とを比較して比較出力
を生じる位相比較回路と、前記比較出力に制御されて装
置内クロック信号を生じる電圧制御発振回路と、前記装
置内クロック信号を分周して前記装置内フレーム信号を
生じる第２の分周回路とを備える構成をとることができ
る。
【００１４】［作用］本発明による同期源信号切替回路
は、通信システムなどにおいてネットワーク全体の同期
を確立するために、ネットワークの複数の伝送路からあ
る１つの伝送路を選択してクロック信号を入力し、その
クロック信号から抽出された同期源となるフレーム信号
（同期源フレーム信号）に同期して該当通信装置での信
号処理を行う。この同期源信号切替回路は、複数の伝送
路からある１つの伝送路からのクロック信号を選択する
クロック信号選択回路を同期源フレーム信号を生成する
分周回路の前に設けることと，位相同期発振回路に含ま
れる上記分周回路の分周数をクロック信号選択制御回路
からの分周数制御信号によって制御することによって、
複数の伝送路からある１つの伝送路を選択する段階の信
号を各伝送路から抽出されたクロック信号とし、同期源
となるクロック信号の切替が発生した場合にも，該当通
信装置での基準となる基準フレーム信号（装置内フレー
ム信号）の位相が大きく変動することなく信号処理が実
行でき、且つ、様々な伝送速度の入力信号に柔軟に対応
できるという特徴がある。
は、通信システムなどにおいてネットワーク全体の同期
を確立するために、ネットワークの複数の伝送路からあ
る１つの伝送路を選択してクロック信号を入力し、その
クロック信号から抽出された同期源となるフレーム信号
（同期源フレーム信号）に同期して該当通信装置での信
号処理を行う。この同期源信号切替回路は、複数の伝送
路からある１つの伝送路からのクロック信号を選択する
クロック信号選択回路を同期源フレーム信号を生成する
分周回路の前に設けることと，位相同期発振回路に含ま
れる上記分周回路の分周数をクロック信号選択制御回路
からの分周数制御信号によって制御することによって、
複数の伝送路からある１つの伝送路を選択する段階の信
号を各伝送路から抽出されたクロック信号とし、同期源
となるクロック信号の切替が発生した場合にも，該当通
信装置での基準となる基準フレーム信号（装置内フレー
ム信号）の位相が大きく変動することなく信号処理が実
行でき、且つ、様々な伝送速度の入力信号に柔軟に対応
できるという特徴がある。
【００１５】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明による同期源信号切替回路
の実施の形態の一つを示す構成図である。また、図２は
図１の実施の形態における主要信号を示す図である。
して説明する。図１は本発明による同期源信号切替回路
の実施の形態の一つを示す構成図である。また、図２は
図１の実施の形態における主要信号を示す図である。
【００１６】図１の実施の形態による同期源信号切替回
路も、従来技術による同期源信号切替回路と同様に、通
信ネットワークのＮ個の伝送路からＮ個のクロック信号
２０１，２０２，…，２０Ｎをそれぞれ供給される。ク
ロック信号２０１，２０２，…，２０Ｎの各各は、対応
するクロック信号異常検出回路１０１，１０２，…，１
０Ｎ，及びクロック信号選択回路１２０に供給される。
路も、従来技術による同期源信号切替回路と同様に、通
信ネットワークのＮ個の伝送路からＮ個のクロック信号
２０１，２０２，…，２０Ｎをそれぞれ供給される。ク
ロック信号２０１，２０２，…，２０Ｎの各各は、対応
するクロック信号異常検出回路１０１，１０２，…，１
０Ｎ，及びクロック信号選択回路１２０に供給される。
【００１７】クロック信号異常検出回路１０１，１０
２，…，１０Ｎの各各は、供給されたクロック信号２０
１，２０２，…，２０Ｎが伝送路や通信装置の機器故障
などによって生じる信号断や周波数異常などの信号異常
をそれぞれ検出する。入力されたクロック信号２０１等
が異常状態の場合には、対応するクロック信号異常検出
回路１０１，１０２，…，１０Ｎはクロック信号２０１
等の信号異常検出を示すクロック異常信号をクロック選
択制御回路１１０に送る。
２，…，１０Ｎの各各は、供給されたクロック信号２０
１，２０２，…，２０Ｎが伝送路や通信装置の機器故障
などによって生じる信号断や周波数異常などの信号異常
をそれぞれ検出する。入力されたクロック信号２０１等
が異常状態の場合には、対応するクロック信号異常検出
回路１０１，１０２，…，１０Ｎはクロック信号２０１
等の信号異常検出を示すクロック異常信号をクロック選
択制御回路１１０に送る。
【００１８】クロック選択制御回路１１０は、上記クロ
ック異常信号をクロック信号異常検出回路１０１，１０
２，…，１０Ｎのうちのどれから受けたか否かによって
クロック信号選択制御回路１１０が選択・出力すべきク
ロック信号をクロック信号２０１，２０２，…，２０Ｎ
のうちから判別する。そして、クロック信号選択制御回
路１１０は、クロック信号選択制御回路１１０が判別し
たクロック信号を指示するクロック選択信号２００の制
御により、後述する装置内フレーム信号２４０の同期源
として使用される選択クロック信号２２０を選択し，出
力する。また、クロック選択制御回路１１０は、後述の
理由により、選択クロック信号２２０の周波数に対応す
る分周数を指示する分周数選択制御信号２１０を分周回
路１３０に出力する。
ック異常信号をクロック信号異常検出回路１０１，１０
２，…，１０Ｎのうちのどれから受けたか否かによって
クロック信号選択制御回路１１０が選択・出力すべきク
ロック信号をクロック信号２０１，２０２，…，２０Ｎ
のうちから判別する。そして、クロック信号選択制御回
路１１０は、クロック信号選択制御回路１１０が判別し
たクロック信号を指示するクロック選択信号２００の制
御により、後述する装置内フレーム信号２４０の同期源
として使用される選択クロック信号２２０を選択し，出
力する。また、クロック選択制御回路１１０は、後述の
理由により、選択クロック信号２２０の周波数に対応す
る分周数を指示する分周数選択制御信号２１０を分周回
路１３０に出力する。
【００１９】分周回路１３０は、選択クロック信号２２
０を分周数選択制御信号２１０に指示された分周数ｍ０
（ｍ０は自然数）で分周して同期源フレーム信号２３０
を生成し、同期源フレーム信号２３０を位相比較回路１
４０に出力する。分周数ｍ０の値は、後述する分周回路
１６０の出力する装置内フレーム信号２４０のパルス間
隔と装置内クロック信号２５０のパルス間隔が整数比で
あると共に，装置内フレーム信号２４０Ａが同期源フレ
ーム信号２３０と位相同期できる適切な値に選ばれる。
例えば、クロック信号２０１，２０２，…，２０Ｎの各
各の周波数が異なる場合には、クロック信号選択回路１
１０はクロック信号選択回路１２０に選択される上記ク
ロック信号の周波数に合わせて分周回路１３０の分周数
ｍ０を設定させる分周数制御信号２１０をクロック選択
信号２００と共に出力する。なお、分周数制御信号２１
０とクロック選択信号２００とは、ディジタル制御信号
の組み合わせを考慮することによって共用させることも
可能である。
０を分周数選択制御信号２１０に指示された分周数ｍ０
（ｍ０は自然数）で分周して同期源フレーム信号２３０
を生成し、同期源フレーム信号２３０を位相比較回路１
４０に出力する。分周数ｍ０の値は、後述する分周回路
１６０の出力する装置内フレーム信号２４０のパルス間
隔と装置内クロック信号２５０のパルス間隔が整数比で
あると共に，装置内フレーム信号２４０Ａが同期源フレ
ーム信号２３０と位相同期できる適切な値に選ばれる。
例えば、クロック信号２０１，２０２，…，２０Ｎの各
各の周波数が異なる場合には、クロック信号選択回路１
１０はクロック信号選択回路１２０に選択される上記ク
ロック信号の周波数に合わせて分周回路１３０の分周数
ｍ０を設定させる分周数制御信号２１０をクロック選択
信号２００と共に出力する。なお、分周数制御信号２１
０とクロック選択信号２００とは、ディジタル制御信号
の組み合わせを考慮することによって共用させることも
可能である。
【００２０】位相比較回路１４０と電圧制御発振（ＶＣ
Ｏ）回路１５０と分周回路１６０とが、図１の従来例と
同様に、位相同期発振器を構成する。つまり、ＶＣＯ回
路１５０が同期源フレーム信号２３０に位相同期した装
置内クロック信号２５０を出力し、分周回路１６０が同
期源フレーム信号２３０に位相同期した装置内フレーム
信号２４０を生じる。ここで、分周回路１６０は装置内
クロック信号２５０をｍｖ（ｍｖは自然数）を可変分周
して同期源フレーム信号２３０とほぼ同じ周期の（同期
した）装置内フレーム信号２４０を生じる。位相比較回
路１４０は、この装置内フレーム信号２４０と同期源フ
レーム信号２３０との位相比較を行い、この位相比較出
力をＶＣＯ回路１５０の周波数（位相）制御出力とす
る。従って、分周回路１６０の分周数ｍ０と分周回路１
６０の分周数ｍｖとは相互に関連している。逆に、クロ
ック信号選択制御回路１１０は、上記クロック信号の選
択に際して分周回路１３０の分周数ｍ０を適切に指定で
きるので、クロック信号２０１，２０２，…，２０Ｎの
周期が互いに異なっていても、同期源フレーム信号２５
０と位相同期できる装置内フレーム信号２４０を生成す
ることができる。
Ｏ）回路１５０と分周回路１６０とが、図１の従来例と
同様に、位相同期発振器を構成する。つまり、ＶＣＯ回
路１５０が同期源フレーム信号２３０に位相同期した装
置内クロック信号２５０を出力し、分周回路１６０が同
期源フレーム信号２３０に位相同期した装置内フレーム
信号２４０を生じる。ここで、分周回路１６０は装置内
クロック信号２５０をｍｖ（ｍｖは自然数）を可変分周
して同期源フレーム信号２３０とほぼ同じ周期の（同期
した）装置内フレーム信号２４０を生じる。位相比較回
路１４０は、この装置内フレーム信号２４０と同期源フ
レーム信号２３０との位相比較を行い、この位相比較出
力をＶＣＯ回路１５０の周波数（位相）制御出力とす
る。従って、分周回路１６０の分周数ｍ０と分周回路１
６０の分周数ｍｖとは相互に関連している。逆に、クロ
ック信号選択制御回路１１０は、上記クロック信号の選
択に際して分周回路１３０の分周数ｍ０を適切に指定で
きるので、クロック信号２０１，２０２，…，２０Ｎの
周期が互いに異なっていても、同期源フレーム信号２５
０と位相同期できる装置内フレーム信号２４０を生成す
ることができる。
【００２１】次に、図１と図２を併せ参照してこの同期
源信号切替回路の動作の一例について説明する。
源信号切替回路の動作の一例について説明する。
【００２２】いま、この同期源信号切替回路に入力され
るクロック信号数をＮ＝２，クロック信号２０１の周波
数をｆ１，クロック信号２０２の周波数をｆ２，ＶＣＯ
回路１５０が出力する装置内クロック信号２５０の周波
数をｆｖとする。また、上記各周波数の比がｆ１：ｆ
２：ｆｖ＝１：１：３であるとする。即ち、クロック信
号２０１と２０２の周期は同じであり、装置内クロック
信号２５０の周波数はクロック信号２０１及び２０２の
３倍である。従って、分周回路１６０の分周数ｍｖは１
５となり、クロック信号２０１及び２０２と同期源フレ
ーム信号２３０との周波数比は１：（１／５）となる
（図２参照）。
るクロック信号数をＮ＝２，クロック信号２０１の周波
数をｆ１，クロック信号２０２の周波数をｆ２，ＶＣＯ
回路１５０が出力する装置内クロック信号２５０の周波
数をｆｖとする。また、上記各周波数の比がｆ１：ｆ
２：ｆｖ＝１：１：３であるとする。即ち、クロック信
号２０１と２０２の周期は同じであり、装置内クロック
信号２５０の周波数はクロック信号２０１及び２０２の
３倍である。従って、分周回路１６０の分周数ｍｖは１
５となり、クロック信号２０１及び２０２と同期源フレ
ーム信号２３０との周波数比は１：（１／５）となる
（図２参照）。
【００２３】まず、２つのクロック信号２０１及び２０
２が共に正常であり、クロック選択制御回路１１０から
のクロック選択信号２００がクロック信号２０１を選択
するようになっているとする。この時、選択クロック信
号２２０はクロック信号１０１であり、また、分周回路
１３０は選択クロック信号２２０を５分周した同期源フ
レーム信号２３０を生成している。位相比較回路１４０
には、同期源フレーム信号２３０と分周回路１６０で生
成された装置内フレーム信号２４０とが入力されてい
る。ここで、同期源フレーム信号２３０と装置内フレー
ム信号２４０との間には、ｆ１／ｍ１＝ｆ２／ｍ２＝ｆ
ｖ／ｍｖ（ｍ１，ｍ２はそれぞれクロック信号２０１，
２０２が選択されている場合の分周回路１３０の分周数
を表す）という関係がある。このため、２つのフレーム
信号２３０と２４０とは同一周波数であり、またこれら
２つのクロック信号２０１及び２０２はある一意の位相
となるように位相比較回路１４０，ＶＣＯ回路１５０及
び分周回路１６０で構成された位相同期ループで制御さ
れている。
２が共に正常であり、クロック選択制御回路１１０から
のクロック選択信号２００がクロック信号２０１を選択
するようになっているとする。この時、選択クロック信
号２２０はクロック信号１０１であり、また、分周回路
１３０は選択クロック信号２２０を５分周した同期源フ
レーム信号２３０を生成している。位相比較回路１４０
には、同期源フレーム信号２３０と分周回路１６０で生
成された装置内フレーム信号２４０とが入力されてい
る。ここで、同期源フレーム信号２３０と装置内フレー
ム信号２４０との間には、ｆ１／ｍ１＝ｆ２／ｍ２＝ｆ
ｖ／ｍｖ（ｍ１，ｍ２はそれぞれクロック信号２０１，
２０２が選択されている場合の分周回路１３０の分周数
を表す）という関係がある。このため、２つのフレーム
信号２３０と２４０とは同一周波数であり、またこれら
２つのクロック信号２０１及び２０２はある一意の位相
となるように位相比較回路１４０，ＶＣＯ回路１５０及
び分周回路１６０で構成された位相同期ループで制御さ
れている。
【００２４】次に、上記の状態の時に，クロック信号異
常検出回路１０１がクロック信号２０１の信号異常を検
出すると、クロック信号異常検出回路１０１はクロック
異常信号をクロック信号選択制御回路１１０に送る。す
ると、クロック信号選択制御回路１１０では、クロック
信号２０１を同期源クロックとして不適当であると判断
し、クロック信号２０２を選択クロック信号に切り替え
させるクロック選択信号２００をクロック信号選択回路
１２０に送る。この制御により、クロック信号選択回路
１２０では、選択クロック信号２２０をクロック信号２
０１からクロック信号２０２に切り替え、クロック信号
選択制御回路１１０は同時に（クロック選択信号２１０
に同期して）分周数制御信号２１０を分周回路１３０に
送って分周回路１３０の分周数をｍ１からｍ２に切り替
えさせる。この状態では、クロック信号２０１とクロッ
ク信号２０２の周波数が同じであるため、分周回路１３
０の分周数は変わらない。しかし、選択クロック信号２
２０は、切替が起こらなかった場合と比べてクロック信
号２０１とクロック信号２０２と位相差分だけ，つまり
最大１クロック分だけ位相が変動することになり、生成
される同期源フレーム信号２３０も位相変動を受けるこ
とになるが、この変動量は高々クロック一周期分だけに
とどめることができる。
常検出回路１０１がクロック信号２０１の信号異常を検
出すると、クロック信号異常検出回路１０１はクロック
異常信号をクロック信号選択制御回路１１０に送る。す
ると、クロック信号選択制御回路１１０では、クロック
信号２０１を同期源クロックとして不適当であると判断
し、クロック信号２０２を選択クロック信号に切り替え
させるクロック選択信号２００をクロック信号選択回路
１２０に送る。この制御により、クロック信号選択回路
１２０では、選択クロック信号２２０をクロック信号２
０１からクロック信号２０２に切り替え、クロック信号
選択制御回路１１０は同時に（クロック選択信号２１０
に同期して）分周数制御信号２１０を分周回路１３０に
送って分周回路１３０の分周数をｍ１からｍ２に切り替
えさせる。この状態では、クロック信号２０１とクロッ
ク信号２０２の周波数が同じであるため、分周回路１３
０の分周数は変わらない。しかし、選択クロック信号２
２０は、切替が起こらなかった場合と比べてクロック信
号２０１とクロック信号２０２と位相差分だけ，つまり
最大１クロック分だけ位相が変動することになり、生成
される同期源フレーム信号２３０も位相変動を受けるこ
とになるが、この変動量は高々クロック一周期分だけに
とどめることができる。
【００２５】上述の通り、現用のクロック信号２０１に
信号異常が発生しても、クロック信号段階で選択クロッ
ク信号２２０をクロック信号２０２に切り替えることに
より、同期源フレーム信号２３０の位相変動を極力抑え
ることができ、装置内フレーム信号２４０の位相変動を
少なくできる。この結果、装置内フレーム信号２４０を
用いて処理される各信号処理部でのエラー発生要因を除
去することができるという効果を生じる。
信号異常が発生しても、クロック信号段階で選択クロッ
ク信号２２０をクロック信号２０２に切り替えることに
より、同期源フレーム信号２３０の位相変動を極力抑え
ることができ、装置内フレーム信号２４０の位相変動を
少なくできる。この結果、装置内フレーム信号２４０を
用いて処理される各信号処理部でのエラー発生要因を除
去することができるという効果を生じる。
【００２６】次に、上述の図１の実施の形態において、
クロック信号２０１の周波数ｆ１とクロック信号２０２
周波数をｆ２とが異なる場合の動作について説明する。
この場合、クロック信号選択制御回路１１０は、カウン
タなどで構成される分周回路１３０のカウント値が
“０”の時に同期させて分周数制御信号２１０を分周回
路１３０に，クロック選択信号２００をクロック信号選
択回路１２０に供給する。
クロック信号２０１の周波数ｆ１とクロック信号２０２
周波数をｆ２とが異なる場合の動作について説明する。
この場合、クロック信号選択制御回路１１０は、カウン
タなどで構成される分周回路１３０のカウント値が
“０”の時に同期させて分周数制御信号２１０を分周回
路１３０に，クロック選択信号２００をクロック信号選
択回路１２０に供給する。
【００２７】ここで、分周回路１３０のカウント値
“０”の情報は図示しない信号線によって分周回路１３
０からクロック信号選択制御回路１１０に送られるの
で、クロック信号２０１からクロック信号２０２への切
り替えと分周回路１３０のクロック信号２０２に適合す
る分周数への同時切り替えが可能となる。
“０”の情報は図示しない信号線によって分周回路１３
０からクロック信号選択制御回路１１０に送られるの
で、クロック信号２０１からクロック信号２０２への切
り替えと分周回路１３０のクロック信号２０２に適合す
る分周数への同時切り替えが可能となる。
【００２８】なお、クロック信号異常検出回路１０１，
１０２，…，１０Ｎの各各は、クロック信号２０１，２
０２，…，２０Ｎのうちの対応するクロック信号の周波
数及びその許容誤差を記憶しているので，入力されたク
ロック信号の信号異常を検出できる。また、クロック信
号選択制御回路１１０は、クロック信号２０１，２０
２，…，２０Ｎの全ての周波数を記憶しているので、分
周回路１３０に対してこれらの周波数に適合する分周数
を上記クロック信号毎に指示することができる。
１０２，…，１０Ｎの各各は、クロック信号２０１，２
０２，…，２０Ｎのうちの対応するクロック信号の周波
数及びその許容誤差を記憶しているので，入力されたク
ロック信号の信号異常を検出できる。また、クロック信
号選択制御回路１１０は、クロック信号２０１，２０
２，…，２０Ｎの全ての周波数を記憶しているので、分
周回路１３０に対してこれらの周波数に適合する分周数
を上記クロック信号毎に指示することができる。
【００２９】後述した同期源信号切替回路は、クロック
信号２０１からクロック信号２０２への切り替えと分周
回路１３０のクロック信号２０２に適合する分周数への
同時切り替えが同期源フレーム信号２３０のカウント始
まりで行われると、同期源フレーム信号２３０の位相変
動を極力抑えることができ、装置内フレーム信号２４０
の位相変動を極力抑えることが可能となる。また、この
同期源信号切替回路は、入力されるクロック信号の周波
数が異なっていても、多数の分周回路を用意する必要な
く，上記位相同期発振回路の分周回路の分周数を変更す
ることで対処できるので、回路構成が簡単になるという
効果がある。
信号２０１からクロック信号２０２への切り替えと分周
回路１３０のクロック信号２０２に適合する分周数への
同時切り替えが同期源フレーム信号２３０のカウント始
まりで行われると、同期源フレーム信号２３０の位相変
動を極力抑えることができ、装置内フレーム信号２４０
の位相変動を極力抑えることが可能となる。また、この
同期源信号切替回路は、入力されるクロック信号の周波
数が異なっていても、多数の分周回路を用意する必要な
く，上記位相同期発振回路の分周回路の分周数を変更す
ることで対処できるので、回路構成が簡単になるという
効果がある。
【００３０】
【発明の効果】以上説明したように本発明は、複数の伝
送路の各各から供給される信号のうちの正常なクロック
信号の一つを選択・切り替えして装置内フレーム信号を
生成する同期源信号切替回路において、前記クロック信
号の一つを選択して選択クロック信号を生じるクロック
信号選択回路と、前記選択クロック信号を分周して同期
源フレーム信号を生じる第１の分周回路と、前記同期源
フレーム信号に同期すると共にこの同期源フレーム信号
を分周した装置内フレーム信号を生じる位相同期発振回
路とを備えるので、上記同期源フレーム信号を生成する
前の段階でクロック信号を切替対象とすることができ、
切替発生時の位相変動が最大クロック１周期分となり、
上記クロック信号を分周したフレーム信号自体を切替対
象とした場合よりも位相変動量を小さくすることができ
るという効果がある。
送路の各各から供給される信号のうちの正常なクロック
信号の一つを選択・切り替えして装置内フレーム信号を
生成する同期源信号切替回路において、前記クロック信
号の一つを選択して選択クロック信号を生じるクロック
信号選択回路と、前記選択クロック信号を分周して同期
源フレーム信号を生じる第１の分周回路と、前記同期源
フレーム信号に同期すると共にこの同期源フレーム信号
を分周した装置内フレーム信号を生じる位相同期発振回
路とを備えるので、上記同期源フレーム信号を生成する
前の段階でクロック信号を切替対象とすることができ、
切替発生時の位相変動が最大クロック１周期分となり、
上記クロック信号を分周したフレーム信号自体を切替対
象とした場合よりも位相変動量を小さくすることができ
るという効果がある。
【００３１】また、同期源フレーム信号のもととなる上
記クロック信号の周波数が互いに異なる場合にも、上記
位相同期発振回路の分周回路の分周数を変更することで
対処でき、回路構成が簡単になるという効果がある。
記クロック信号の周波数が互いに異なる場合にも、上記
位相同期発振回路の分周回路の分周数を変更することで
対処でき、回路構成が簡単になるという効果がある。
【図１】本発明による同期源信号切替回路の実施の形態
の一つを示す構成図である。
の一つを示す構成図である。
【図２】図１の実施の形態における主要信号を示す図で
ある。
ある。
【図３】従来技術による同期源信号切替回路の一例を示
す構成図である。
す構成図である。
【図４】図３の同期源信号切替回路における主要信号を
示す図である。
示す図である。
１０１，１０２，…，１０Ｎ クロック信号異常検出
回路 １１０ クロック信号選択制御回路 １２０ クロック信号選択回路 １３０ 分周回路 １４０ 位相比較回路 １５０ 電圧制御発振（ＶＣＯ）回路 １６０ 分周回路
回路 １１０ クロック信号選択制御回路 １２０ クロック信号選択回路 １３０ 分周回路 １４０ 位相比較回路 １５０ 電圧制御発振（ＶＣＯ）回路 １６０ 分周回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−93237（ＪＰ，Ａ)
特開 平11−127064（ＪＰ，Ａ)
特開2000−286829（ＪＰ，Ａ)
特開 平11−298460（ＪＰ，Ａ)
特開 昭63−299543（ＪＰ，Ａ)
特開 昭62−138914（ＪＰ，Ａ)
特開 平７−336202（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/00
G06F 1/04 303
H03K 5/00
H04L 7/033
Claims (4)
- 【請求項１】 通信ネットワークの複数の伝送路の各各
から供給される信号のうちの正常なクロック信号を選択
・切り替えして装置内フレーム信号を生成する同期源信
号切替回路において、複数の前記クロック信号の周波数異常を検出するとクロ
ック異常信号を生じるクロック信号異常検出回路と、前
記クロック信号異常検出回路が現用の前記クロック信号
の周波数異常を検出すると複数の前記クロック信号のう
ちの正常な一つを選択させるクロック選択信号を生じる
クロック信号選択制御回路と、前記クロック選択信号の
制御により 前記クロック信号の一つを選択して選択クロ
ック信号を生じるクロック信号選択回路と、前記選択ク
ロック信号を分周して同期源フレーム信号を生じる第１
の分周回路と、前記同期源フレーム信号に同期すると共
にこの同期源フレーム信号を分周した装置内フレーム信
号を生じる位相同期発振回路とを備えることを特徴とす
る同期源信号切替回路。 - 【請求項２】 前記位相同期発振回路が、前記同期源フ
レーム信号の位相と前記装置内フレーム信号の位相とを
比較して比較出力を生じる位相比較回路と、前記比較出
力に制御されて装置内クロック信号を生じる電圧制御発
振回路と、前記装置内クロック信号を分周して前記装置
内フレーム信号を生じる第２の分周回路とを備えること
を特徴とする請求項１記載の同期源信号切替回路。 - 【請求項３】 現用の前記クロック信号の周波数異常時
に，新たに選択される前記クロック選択信号の周波数が
現用の前記クロック信号の周波数と異なる場合には、前
記クロック信号選択制御回路が、前記クロック異常信号
の送出と同時に前記第２の分周回路の分周数を前記装置
内フレーム信号が前記同期源フレーム信号に同期できる
分周数に変える分周数制御信号を前記第２の分周回路に
供給することを特徴とする請求項１記載の同期源信号切
替回路。 - 【請求項４】 前記クロック信号選択制御回路が、複数
の前記クロック信号の全ての周波数を記憶していること
を特徴とする請求項１記載の同期源信号切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000144855A JP3536780B2 (ja) | 2000-05-17 | 2000-05-17 | 同期源信号切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000144855A JP3536780B2 (ja) | 2000-05-17 | 2000-05-17 | 同期源信号切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326627A JP2001326627A (ja) | 2001-11-22 |
| JP3536780B2 true JP3536780B2 (ja) | 2004-06-14 |
Family
ID=18651444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000144855A Expired - Fee Related JP3536780B2 (ja) | 2000-05-17 | 2000-05-17 | 同期源信号切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3536780B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5742461B2 (ja) * | 2011-05-20 | 2015-07-01 | 日本電気株式会社 | 信号伝送装置 |
| JP7173514B2 (ja) * | 2018-01-12 | 2022-11-16 | ザインエレクトロニクス株式会社 | 映像信号受信装置、映像信号受信モジュールおよび映像信号送受信システム |
| JP6952339B2 (ja) * | 2018-01-12 | 2021-10-20 | ザインエレクトロニクス株式会社 | 映像信号受信装置および映像信号送受信システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286829A (ja) | 1999-03-31 | 2000-10-13 | Ando Electric Co Ltd | クロック生成回路 |
-
2000
- 2000-05-17 JP JP2000144855A patent/JP3536780B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000286829A (ja) | 1999-03-31 | 2000-10-13 | Ando Electric Co Ltd | クロック生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326627A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852728A (en) | Uninterruptible clock supply apparatus for fault tolerant computer system | |
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| JP3411909B2 (ja) | 同期通信ネットワークのためのスレーブ・クロック発生システム及び方法 | |
| US6873669B2 (en) | Clock signal reproduction device | |
| JP3619466B2 (ja) | 半導体装置 | |
| JP3536780B2 (ja) | 同期源信号切替回路 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| KR200314154Y1 (ko) | 디피피엘엘에서 주파수와 위상 동시 보상 장치 | |
| JP4036013B2 (ja) | 周波数監視回路、クロック供給装置、および周波数監視方法 | |
| JP2000244311A (ja) | クロック切替調整方法及び回路 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| KR200242921Y1 (ko) | 시스템클럭이중화장치 | |
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH098786A (ja) | 同期クロック切替方式 | |
| JP2001186018A (ja) | 入力クロック切替回路 | |
| JP3494867B2 (ja) | 従属クロック切替回路および従属クロック切替システム | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP2002006980A (ja) | 二重化クロック選択方法及び方式 | |
| JPH07273648A (ja) | Ｐｌｌ回路 | |
| JPH05102846A (ja) | クロツク切替方式 | |
| JPH02217018A (ja) | 位相同期発振器 | |
| JPH05316097A (ja) | 回線切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |