JP3563377B2 - フリップフロップ回路 - Google Patents
フリップフロップ回路 Download PDFInfo
- Publication number
- JP3563377B2 JP3563377B2 JP2001234459A JP2001234459A JP3563377B2 JP 3563377 B2 JP3563377 B2 JP 3563377B2 JP 2001234459 A JP2001234459 A JP 2001234459A JP 2001234459 A JP2001234459 A JP 2001234459A JP 3563377 B2 JP3563377 B2 JP 3563377B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- gate
- clock signal
- input
- channel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000630 rising effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the primary-secondary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the primary-secondary type
- H03K3/35625—Bistable circuits of the primary-secondary type using complementary field-effect transistors
Description
【０００１】
【発明の属する技術分野】
本発明は、マスタースレーブ方式のフリップフロップ回路に関し、特に、クロック信号の切り替わりから出力までの信号伝播遅延時間を低減し、高速動作を可能とするフリップフロップ回路に関する。
【０００２】
【従来の技術】
近時、回路の動作周波数は、ＣＭＯＳロジック回路においても、ＧＨｚのオーダーが要求されており、このためには、論理合成により回路を作成する場合、フリップフロップの動作速度の向上は必須である。
【０００３】
図９（ａ）及び（ｂ）は従来のフリップフロップ回路を示す回路図である。図９（ａ）及び（ｂ）に示すフリップフロップ回路（以下、従来技術１という）においては、データ入力端子７０がクロックドインバータ７５の入力端子へ接続され、クロックドインバータ７５の出力端子はインバータ７８の入力端子に接続されている。前記インバータ７８の出力端子はクロックドインバータ７６の入力端子に接続され、クロックドインバータ７６の出力端子はインバータ７８の入力端子に接続されて閉ループが構成されている。クロック信号入力端子７１に入力されたクロック信号はインバータ８１で反転されて反転クロック信号ＣＢが生成し、更にインバータ８２で反転されて正転クロック信号Ｃが生成する。
【０００４】
クロックドインバータ７５の反転入力端子には正転クロック信号Ｃが入力され、正転入力端子へは反転クロック信号ＣＢが入力されている。前記閉ループ内のクロックドインバータ７６の反転入力端子には反転クロック信号ＣＢが入力され、クロックドインバータ７６の正転入力端子には正転クロック信号Ｃが入力される。
【０００５】
これにより、クロック信号の立ち上がりエッジにより、データを閉ループ内に保持するマスターラッチが構成される。マスターラッチ内のインバータ７８の出力端子はインバータ７９の入力端子に接続されている。このインバータ７９の出力端子はＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の入力側に接続されている。
【０００６】
Ｐチャネルデータ転送ゲート７３のゲート入力端子には反転クロック信号ＣＢが入力され、Ｎチャネルデータ転送ゲート７４のゲート入力端子には正転クロック信号Ｃが入力される。また、Ｐチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の出力側はインバータ８３を介してデータ出力端子７２に接続されている。更に、Ｐチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の出力側はインバータ８０の入力端子に接続され、このインバータ８０の出力端子はクロックドインバータ７７の入力端子に接続され、クロックドインバータ７７の出力端子はインバータ８０の入力端子に接続されて閉ループが構成されている。前記閉ループ内のクロックドインバータ７７の反転入力端子には正転クロック信号Ｃが入力され、クロックドインバータ７７の正転入力端子には反転クロック信号ＣＢが入力されている。
【０００７】
上述の如く構成された従来技術１においては、クロック信号端子７１に入力されるクロック信号の立ち上がりエッジによってＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４が開く。そして、マスターラッチに保持されていた値はクロック信号の立ち上がりエッジによりＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４を介してインバータ８３に転送されてデータ出力端子７２へ出力される。
【０００８】
図１０は従来の他のフリップフロップ回路（以下、従来技術２という）を示す回路図である。なお、図１０において、図９と同一構成物には同一符号を付してその詳細な説明は省略する。この従来技術２のフリップフロップ回路は、従来技術１のインバータ２段分（インバータ８１，８２）の遅れによる出力信号の遅れを改善するために、入力端子７１に入力されたクロック信号を直接Ｎチャネルデータ転送ゲート８７に入力している点が従来技術１と異なり、それ以外の構成は、従来技術１と同じである。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来技術１においては、Ｎチャネルデータ転送ゲート７４が開くタイミングは、インバータ８１、８２のゲート遅延分の遅れ（後述の図２に示すＴ１＋Ｔ２）を生じる。このため、データ出力端子７２での変化にも遅れが生じるという問題点がある。
【００１０】
また、従来技術２においては、クロック信号が理想波形の場合は、従来技術１における遅延を改善することができる。しかし、実製品上、クロック信号には、配線容量等によりなまりが発生している。クロック信号の立ち上がりの波形なまりによる遅延の影響を図４に示し、クロック信号の立ち下がりの波形なまりによる遅延の影響を図５に示す。詳細は後述するが、信号の立ち下がりに波形なまりがある場合（図５）、波形なまりが少ない領域（グラフ上、波形なまりが１ｎｓ以下）では、従来技術１より遅延は少なくなっているが、それ以上の波形なまりが多い領域では、従来技術１より遅延が増えてしまう。このように、図１０に示すように、クロック信号を直接データ転送ゲート７４に入力した回路では、クロック信号の入力波形のなまりが増加するにつれて遅延の悪化が顕著となるため、波形のなまりの少ない理想状態では、高速動作が可能であるが、通常波形なまりが存在する実製品においては、使用困難である。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、クロック信号に波形なまりが存在しても、クロック信号の切り替わりから出力までの信号伝播遅延時間を低減し、高速動作できるフリップフロップ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本願第１発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、Ｐチャネルデータ転送ゲートと第１及び第２のＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記Ｐチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記正転クロック信号が入力され、前記第２のＮチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とする。
【００１３】
本願第２発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、第１及び第２のＰチャネルデータ転送ゲートとＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記第１のＰチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力され、前記第２のＰチャネルデータ転送ゲートに前記正転クロック信号が入力され、前記Ｎチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力されることを特徴とする。
【００１４】
本願第３発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第２のＰチャネルデータ転送ゲートに並列に接続された第３のＰチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２及び第３のＰチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記反転信号が入力されることを特徴とする。
【００１５】
本願第４発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第１のＮチャネルデータ転送ゲートに並列に接続された第３のＮチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２のＰチャネルデータ転送ゲートのゲートに前記反転信号が入力され、前記第１及び第３のＮチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とする。
【００１６】
これらのフリップフロップ回路において、前記入力端子に入力されたクロック信号を直接入力するデータ転送ゲートのゲート幅は、前記正転クロック信号が入力されるデータ転送ゲートのゲート幅と同じかそれよりも小さいことが好ましい。また、前記マスターフリップフロップ及び前記スレーブフリップフロップは、例えば、インバータと、このインバータの出力端子に入力端子が接続され前記インバータの入力端子に出力端子が接続されたクロックドインバータとを有する。
【００１７】
本発明においては、マスターフリップフロップとスレーブフリップフロップとの間のデータ転送素子を構成する１個のＮチャネル又はＰチャネルのデータ転送ゲートに並列に１個のＮチャネル又はＰチャネルデータ転送ゲートを接続して、一方のＮチャネル又はＰチャネルのデータ転送ゲートのゲートに対して、クロック信号入力端子に入力されたクロック信号を直接入力し、他方のＮチャネル又はＰチャネルデータ転送ゲートのゲートに対して、直列に２段接続されたインバータにより正転される共に波形整形された正転クロック信号を入力している。
【００１８】
このため、このフリップフロップ回路においては、マスタースレーブ間をクロック信号によって開閉するとき、クロック信号により先ずデータ転送素子のクロック信号が直接入力されるＮチャネル又はＰチャネルのデータ転送ゲートが開き、次に反転クロック信号によりＰチャネル又はＮチャネルデータ転送ゲートが開き、最後に直列に２段接続されたインバータにより正転した正転クロック信号により、Ｎチャネル又はＰチャネルデータ転送ゲートが開くという動作を行う。
【００１９】
従って、データ転送素子が開閉するタイミングがクロック信号の切り替わりタイミングに対して遅れることが少なくなり、クロック信号の切り替わりからフリップフロップ回路の出力までの信号伝播遅延時間が低減する。
【００２０】
【発明の実施の形態】
以下、本発明の実施例に係るフリップフロップ回路について添付の図面を参照して詳細に説明する。図１は本発明の第１の実施例に係るフリップフロップ回路を示す回路図、図２はこの第１の実施例に係るマスタースレーブ方式のフリップフロップ回路の動作を示すタイミングチャート図である。
【００２１】
データ入力端子１及びクロック信号入力端子２には、夫々データ信号及びクロック信号が入力される。データ入力端子１に入力されたデータ信号は、クロックドインバータ７に入力され、クロックドインバータ７の出力はインバータ１０に入力される。インバータ１０の出力はインバータ１１に入力されると共に、クロックドインバータ８に入力され、クロックドインバータ８の出力端子はインバータ１０の入力端子に接続されて、閉ループを構成している。インバータ１０及びクロックドインバータ８によりマスターフリップフロップが構成される。
【００２２】
インバータ１１の出力端子には、Ｐチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５，６の並列接続体からなるデータ転送素子が接続されている。このＰチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５，６からなるデータ転送素子の出力側には、インバータ１３及びクロックドインバータ９の閉ループからなるスレーブフリップフロップが接続されている。そして、インバータ１３の入力端子及びクロックドインバータ９の出力端子には、インバータ１２を介してデータ出力端子３が接続されている。
【００２３】
クロック信号入力端子２には、インバータ１４が接続されており、更にインバータ１４の出力端子には、インバータ１５が接続されている。これにより、インバータ１４の出力端子から反転クロック信号ＣＢが生成され、インバータ１５の出力端子から正転クロック信号Ｃが生成される。また、クロック信号入力端子２に入力されたクロック信号は直接Ｎチャネルデータ転送ゲート６のゲートに入力されている。
【００２４】
クロックドインバータ７の反転入力端子にはクロック信号入力端子２からインバータ１４，１５を介して正転した正転クロック信号Ｃが入力され、クロックドインバータ７の正転入力端子へはクロック信号入力端子２からインバータ１４を介して反転した反転クロック信号ＣＢが入力される。前記閉ループ内のクロックドインバータ８の反転入力端子には、反転クロック信号ＣＢが入力され、クロックドインバータ８の正転入力端子には、正転クロック信号Ｃが入力される。これにより、クロック信号の立ち上がりエッジにより、データを閉ループ内に保持するマスターラッチが構成される。
【００２５】
Ｐチャネルデータ転送ゲート４のゲート入力端子には反転クロック信号ＣＢが入力され、Ｎチャネルデータ転送ゲート５のゲート入力端子には正転クロック信号Ｃが入力され、Ｎチャネルデータ転送ゲート６のゲート入力端子には、前述の如く、クロック信号入力端子２からクロック信号が直接入力されている。Ｐチャネルデータ転送ゲート４、Ｎチャネルデータ転送ゲート５，６からなる並列接続体の出力側に接続されたインバータ１３の出力端子はクロックドインバータ９の入力端子に接続され、クロックドインバータ９の出力端子はインバータ１３の入力端子に接続されて閉ループが構成されている。この閉ループ内のクロックドインバータ９の反転入力端子には正転クロック信号Ｃが入力され、クロックドインバータ９の正転入力端子には反転クロック信号ＣＢが入力されている。
【００２６】
このような構成により、マスターラッチ（マスターフリップフロップ）に保持されていたデータはクロック信号の立ち上がりエッジにより、Ｐチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５、６を介して、インバータ１２に転送され、インバータ１２を介してデータ出力端子３へ出力される。
【００２７】
図３は本実施例のクロックドインバータをトランジスタレベルで示す回路図である。本実施例のクロックドインバータは、例えばＰチャネルゲート６６、６７及びＮチャネルゲート６８、６９が電源電位ＶＤＤと接地ＧＮＤとの間に縦列接続されており、Ｐチャネルゲート６６が電源電位ＶＤＤに接続され、Ｎチャネルゲート６９が接地ＧＮＤに接続されている。Ｐチャネルゲート６６及びＮチャネルゲート６９のゲートにデータ入力端子６２が接続されており、Ｐチャネルゲート６７のゲートにクロック信号入力端子６３が接続され、Ｎチャネルゲート６８のゲートにクロック信号入力端子６４が接続されている。そして、Ｐチャネルゲート６７とＮチャネルゲート６８との間にデータ出力端子６５が接続されている。クロック信号入力端子６３、６４の一方には反転クロック信号ＣＢが入力され、他方には正転クロック信号Ｃが入力される。
【００２８】
本実施例においては、クロック信号が直接入力されるＮチャネルデータ転送ゲート６のゲート幅は、正転クロック信号が入力されるＮチャネルデータ転送ゲート５のゲート幅に対し、同じか、又はそれよりも小さい幅で形成されている。これにより、クロック信号入力端子２を直接Ｎチャネルデータ転送ゲート６に接続してもクロック入力端子２の容量の増加が少なくなる。例えば、０．１５μｍプロセスで、クロック入力端子２の容量は従来回路の場合は４．７ｆＦであるのに対し、本発明回路の場合は５．１ｆＦとなり、本発明の場合は０．４ｆＦ増加するものの、本発明によれば、この程度の入力端子容量の増加で、後述するように入力クロック信号に波形なまりがある場合でも高速化を実現できる。
【００２９】
以下、本実施例の動作について図１及び図２を参照して説明する。マスターラッチに取込まれたデータ入力信号は、クロック信号の立ち上がりタイミングで、データ転送ゲートが開くことにより、出力端子３へ伝達される。
【００３０】
先ず、クロック信号の立ち上がりタイミングで、Ｎチャネルデータ転送ゲート６が開き、次に、図２に示すように、反転クロック信号ＣＢがインバータ１４のゲート遅延Ｔ１だけ遅れたタイミングで立ち下がり、これによりＰチャネルデータ転送ゲート４が開く。最後に、図２に示すように、正転クロック信号Ｃがインバータ１４、１５のゲート遅延Ｔ１＋Ｔ２分遅れて立ち上がり、このタイミングでＮチャネルデータ転送ゲート５が開き、マスターラッチの値が出力端子３に伝達される。このようにして、クロック信号の立ち上がりタイミングと同時にデータ転送ゲート６が開くため、データ転送速度の向上を図ることができる。
【００３１】
また、データ転送ゲート６のゲートにクロック入力信号を直接入力しているので、クロック信号の立ち上がりからデータ出力までの信号伝播遅延時間を低減でき、高速動作を実現できる。
【００３２】
また、クロック信号を２段のインバータ１４，１５で正転した正転クロック信号Ｃを使用して、他方のＮチャネルデータ転送ゲート５を切り替えているので、このＮチャネルデータ転送ゲート５は、２段のインバータ１４，１５により波形整形された信号で切り替えられることになり、クロック入力信号の波形が配線等によってなまった場合でも、Ｎチャネルデータ転送ゲート５はこの波形なまりの影響が少ない正転クロック信号Ｃで切り替えられるため、波形なまりが大きい場合の遅延を防止でき、高速動作を実現できる。
【００３３】
図４及び図５は、横軸に波形なまり、縦軸に遅延時間をとって、本発明の第１実施例と従来技術１及び従来技術２とにおいて、クロック入力信号の波形なまりと、この波形なまりに依存する遅延との関係を示すグラフ図である。図４はクロック入力信号の立ち上がりの波形なまりによる遅延を示し、図５はクロック入力信号の立ち下がりの波形なまりによる遅延を示す。
【００３４】
本実施例の場合、従来技術１と比較して、波形なまりが小さい場合もまた大きい場合も全ての範囲の波形なまりに対して、遅延が少ないことがわかる。また、従来技術２においては、波形なまりが増大するにつれて遅延の増加が著しいのに対し、本実施例においては、波形なまりが大きくなっても遅延の増大は少ない。図５に示す立ち下がりの場合のデータにおいては、波形なまりが０．７５ｎ秒を超えると、本実施例の遅延は従来技術２の場合より小さくなる。
【００３５】
次に、本発明の第２の実施例について説明する。図６は本発明の第２の実施例に係るフリップフロップ回路を示す回路図である。なお、図６において、図１乃至図３に示す第１の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００３６】
本実施例の回路は、クロック入力信号の立ち下がりエッジでホールドされるマスタースレーブ方式のフリップフロップ回路である。本実施例は、第１実施例と比較して、データ転送ゲートのＰチャネル転送ゲートをＰチャネル転送ゲート４、２０の２段構成とし、一方のＰチャネル転送ゲート４にはクロック入力端子２に入力されたクロック入力信号が直接入力され、もう一方のＰチャネル転送ゲート２０にはインバータを２段介した正転クロック信号Ｃが入力されている。また、Ｎチャネル転送ゲート６にはインバータを１段介した反転クロック信号ＣＢが入力されている。そして、Ｐチャネルデータ転送ゲート４のゲート幅は、もう一方のＰチャネルデータ転送ゲート２０のゲート幅と同じか、又はそれより小さい幅で構成されている。それ以外の構成は第１の実施例と同じである。
【００３７】
上述の如く構成された本実施例のフリップフロップ回路においては、クロック信号の立ち下がりタイミングと同時にデータ転送ゲートが開くため、高速動作を実現できる。また、クロック入力信号に波形なまりが存在した場合でも、インバータ１４，１５の２段のインバータで波形整形された正転クロック信号Ｃにより制御されるＰチャネル転送ゲート２０を持つため、安定した高速動作が可能である。
【００３８】
次に、本発明の第３の実施例について説明する。図７は本発明の第３の実施例に係るフリップフロップ回路を示す回路図である。なお、図７において、図１乃至図３に示す第１の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００３９】
本実施例のフリップフロップ回路はクロック信号の立ち下がりエッジで動作するタイプのフリップフロップ回路である。本実施例は、第１の実施例と比較して、データ転送部をクロックドインバータに置き換えた点が異なり、それ以外の構成は第１実施例と同じである。
【００４０】
即ち、本実施例においては、Ｐチャネルゲート３４，３５及びＮチャネルゲート３７，３８が電源電位ＶＤＤと接地電位ＧＮＤとの間に縦列接続されており、これにより、図３に示すクロックドインバータと同様のクロックドインバータが構成されている。そして、電源電位ＶＤＤに接続されたＰチャネルゲート３４のゲートと、接地電位ＧＮＤに接続されたＮチャネルゲート３８のゲートとがインバータ１０の出力端子に接続されており、Ｐチャネルゲート３５のゲートに、２段のインバータ１４、１５により正転したクロック信号の正転信号Ｃが入力され、Ｎチャネルゲート３７のゲートに、１段のインバータ１４により反転したクロック信号の反転信号ＣＢが入力されている。Ｐチャネルゲート３５とＮチャネルゲート３７との間の接続点はインバータ１２を介してデータ出力端子３に接続されているが、このＰチャネルゲート３５とＮチャネルゲート３７との間の接続点と、Ｐチャネルゲート３４とＰチャネルゲート３５との接続点との間には、Ｐチャネルゲート３６が接続されている。このＰチャネルゲート３６のゲートには、クロック入力端子２に入力されたクロック信号が直接入力されている。
【００４１】
上述の如く構成された本実施例のフリップフロップ回路においては、クロック信号の立ち下がりエッジでＰチャネルゲート３６が開く。これにより、クロック入力信号の立ち下がりエッジでデータがデータ出力端子３に出力される。このように、クロックドインバータのクロックが入力されるＰチャネルゲートを、Ｐチャネルゲート３５，３６の２段構成にし、一方のＰチャネルゲート３６に直接クロック入力信号に入力し、他方のＰチャネルゲート３５にインバータ１４，１５を２段介して波形整形した正転クロック信号Ｃを入力することにより、高速動作が可能となる。なお、クロック信号入力端子２に入力されたクロック信号と、インバータ１４，１５により正転された正転クロック信号とのいずれか一方をＰチャネルデータ転送ゲート３５のゲートに入力し、他方をＰチャネルデータ転送ゲート３６のゲートに入力すればよく、その組み合わせは図７に示す実施例に限定されない。
【００４２】
次に、本発明の第４の実施例について説明する。図８は本発明の第４の実施例に係るフリップフロップ回路を示す回路図である。なお、図８において、図７に示す第３の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００４３】
本実施例のフリップフロップ回路はクロック信号の立ち上がりエッジで動作するタイプのフリップフロップ回路である。本実施例においては、図７に示す第３の実施例に対し、データ転送部を構成するクロックドインバータのＮチャネルゲート３７に並列にＮチャネルゲート３９が接続されている。このＮチャネルゲート３９のゲートには、クロック入力端子２に入力されたクロック信号が直接入力されるようになっている。
【００４４】
本実施例においては、クロック入力信号の立ち上がりでＮチャネルゲート３９が開き、クロック入力信号の立ち上がりエッジでデータ出力端子３にデータが出力される。このように、マスタースレーブ間のデータを転送するクロックドインバータのクロックが入力されるＮチャネルゲートをＮチャネルゲート３７，３９の２段構成にし、一方のＮチャネルゲート３９に直接クロック入力信号を入力し、２段のインバータ１４，１５を介して正転した正転クロック信号ＣをＮチャネルゲート３７に入力すると共に、Ｎチャネルゲート３９のゲート幅をＮチャネルゲート３７のゲート幅と同じか、それよりも小さいゲート幅にすることにより、高速動作を得ることができる。本実施例においても、クロック信号入力端子２に入力されたクロック信号と、インバータ１４，１５により正転された正転クロック信号とのいずれか一方をＮチャネルデータ転送ゲート３７のゲートに入力し、他方をＮチャネルデータ転送ゲート３９のゲートに入力すればよく、その組み合わせは図８に示す実施例に限定されない。
【００４５】
【発明の効果】
以上詳述したように本発明によれば、一方のデータ転送ゲートのゲート入力端子にクロック入力信号を直接接続しているので、クロック信号の立ち上がりからデータ出力までの信号伝播遅延時間を低減でき、高速動作を得ることができる。
【００４６】
また、クロック信号をインバータを２段介して、波形整形された信号で他方のデータ転送ゲートを切り替えているため、クロック入力信号に配線等によって波形なまりが生じた場合でも、安定して高速動作を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフリップフロップ回路を示す回路図である。
【図２】本発明の第１の実施例に係るフリップフロップ回路のタイミングチャート図である。
【図３】本実施例のクロックドインバータをトランジスタレベルで示す回路図である。
【図４】横軸に波形なまりをとり、縦軸に遅延時間をとって、クロック入力信号の立ち上がりの波形なまりと遅延との関係を示すグラフ図である。
【図５】横軸に波形なまりをとり、縦軸に遅延時間をとって、クロック入力信号の立ち下がりの波形なまりと遅延との関係を示すグラフ図である。
【図６】本発明の第２の実施例に係るフリップフロップ回路を示す回路図である
【図７】本発明の第３の実施例に係るフリップフロップ回路を示す回路図である。
【図８】本発明の第４の実施例に係るフリップフロップ回路を示す回路図である。
【図９】（ａ）及び（ｂ）は従来のフリップフロップ回路を示す回路図である。
【図１０】従来の他のフリップフロップ回路を示す回路図である。
【符号の説明】
１、６２、７０；データ入力端子
２、６３、６４、７１；クロック信号入力端子
３、６５、７２；データ出力端子
４、２０、３４、３５、３６、６６、６７、７３；Ｐチャネルデータ転送ゲート
５、６、３７、３８、３９、６８、６９、７４；Ｎチャネルデータ転送ゲート
７、８、９、７５、７６、７７；クロックドインバータ
１０、１１、１２、１３、１４、１５、７８、７９、８０、８１、８２、８３；インバータ
【発明の属する技術分野】
本発明は、マスタースレーブ方式のフリップフロップ回路に関し、特に、クロック信号の切り替わりから出力までの信号伝播遅延時間を低減し、高速動作を可能とするフリップフロップ回路に関する。
【０００２】
【従来の技術】
近時、回路の動作周波数は、ＣＭＯＳロジック回路においても、ＧＨｚのオーダーが要求されており、このためには、論理合成により回路を作成する場合、フリップフロップの動作速度の向上は必須である。
【０００３】
図９（ａ）及び（ｂ）は従来のフリップフロップ回路を示す回路図である。図９（ａ）及び（ｂ）に示すフリップフロップ回路（以下、従来技術１という）においては、データ入力端子７０がクロックドインバータ７５の入力端子へ接続され、クロックドインバータ７５の出力端子はインバータ７８の入力端子に接続されている。前記インバータ７８の出力端子はクロックドインバータ７６の入力端子に接続され、クロックドインバータ７６の出力端子はインバータ７８の入力端子に接続されて閉ループが構成されている。クロック信号入力端子７１に入力されたクロック信号はインバータ８１で反転されて反転クロック信号ＣＢが生成し、更にインバータ８２で反転されて正転クロック信号Ｃが生成する。
【０００４】
クロックドインバータ７５の反転入力端子には正転クロック信号Ｃが入力され、正転入力端子へは反転クロック信号ＣＢが入力されている。前記閉ループ内のクロックドインバータ７６の反転入力端子には反転クロック信号ＣＢが入力され、クロックドインバータ７６の正転入力端子には正転クロック信号Ｃが入力される。
【０００５】
これにより、クロック信号の立ち上がりエッジにより、データを閉ループ内に保持するマスターラッチが構成される。マスターラッチ内のインバータ７８の出力端子はインバータ７９の入力端子に接続されている。このインバータ７９の出力端子はＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の入力側に接続されている。
【０００６】
Ｐチャネルデータ転送ゲート７３のゲート入力端子には反転クロック信号ＣＢが入力され、Ｎチャネルデータ転送ゲート７４のゲート入力端子には正転クロック信号Ｃが入力される。また、Ｐチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の出力側はインバータ８３を介してデータ出力端子７２に接続されている。更に、Ｐチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４の出力側はインバータ８０の入力端子に接続され、このインバータ８０の出力端子はクロックドインバータ７７の入力端子に接続され、クロックドインバータ７７の出力端子はインバータ８０の入力端子に接続されて閉ループが構成されている。前記閉ループ内のクロックドインバータ７７の反転入力端子には正転クロック信号Ｃが入力され、クロックドインバータ７７の正転入力端子には反転クロック信号ＣＢが入力されている。
【０００７】
上述の如く構成された従来技術１においては、クロック信号端子７１に入力されるクロック信号の立ち上がりエッジによってＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４が開く。そして、マスターラッチに保持されていた値はクロック信号の立ち上がりエッジによりＰチャネルデータ転送ゲート７３及びＮチャネルデータ転送ゲート７４を介してインバータ８３に転送されてデータ出力端子７２へ出力される。
【０００８】
図１０は従来の他のフリップフロップ回路（以下、従来技術２という）を示す回路図である。なお、図１０において、図９と同一構成物には同一符号を付してその詳細な説明は省略する。この従来技術２のフリップフロップ回路は、従来技術１のインバータ２段分（インバータ８１，８２）の遅れによる出力信号の遅れを改善するために、入力端子７１に入力されたクロック信号を直接Ｎチャネルデータ転送ゲート８７に入力している点が従来技術１と異なり、それ以外の構成は、従来技術１と同じである。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来技術１においては、Ｎチャネルデータ転送ゲート７４が開くタイミングは、インバータ８１、８２のゲート遅延分の遅れ（後述の図２に示すＴ１＋Ｔ２）を生じる。このため、データ出力端子７２での変化にも遅れが生じるという問題点がある。
【００１０】
また、従来技術２においては、クロック信号が理想波形の場合は、従来技術１における遅延を改善することができる。しかし、実製品上、クロック信号には、配線容量等によりなまりが発生している。クロック信号の立ち上がりの波形なまりによる遅延の影響を図４に示し、クロック信号の立ち下がりの波形なまりによる遅延の影響を図５に示す。詳細は後述するが、信号の立ち下がりに波形なまりがある場合（図５）、波形なまりが少ない領域（グラフ上、波形なまりが１ｎｓ以下）では、従来技術１より遅延は少なくなっているが、それ以上の波形なまりが多い領域では、従来技術１より遅延が増えてしまう。このように、図１０に示すように、クロック信号を直接データ転送ゲート７４に入力した回路では、クロック信号の入力波形のなまりが増加するにつれて遅延の悪化が顕著となるため、波形のなまりの少ない理想状態では、高速動作が可能であるが、通常波形なまりが存在する実製品においては、使用困難である。
【００１１】
本発明はかかる問題点に鑑みてなされたものであって、クロック信号に波形なまりが存在しても、クロック信号の切り替わりから出力までの信号伝播遅延時間を低減し、高速動作できるフリップフロップ回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本願第１発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、Ｐチャネルデータ転送ゲートと第１及び第２のＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記Ｐチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記正転クロック信号が入力され、前記第２のＮチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とする。
【００１３】
本願第２発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、第１及び第２のＰチャネルデータ転送ゲートとＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記第１のＰチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力され、前記第２のＰチャネルデータ転送ゲートに前記正転クロック信号が入力され、前記Ｎチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力されることを特徴とする。
【００１４】
本願第３発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第２のＰチャネルデータ転送ゲートに並列に接続された第３のＰチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２及び第３のＰチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記反転信号が入力されることを特徴とする。
【００１５】
本願第４発明に係るフリップフロップ回路は、マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第１のＮチャネルデータ転送ゲートに並列に接続された第３のＮチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２のＰチャネルデータ転送ゲートのゲートに前記反転信号が入力され、前記第１及び第３のＮチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とする。
【００１６】
これらのフリップフロップ回路において、前記入力端子に入力されたクロック信号を直接入力するデータ転送ゲートのゲート幅は、前記正転クロック信号が入力されるデータ転送ゲートのゲート幅と同じかそれよりも小さいことが好ましい。また、前記マスターフリップフロップ及び前記スレーブフリップフロップは、例えば、インバータと、このインバータの出力端子に入力端子が接続され前記インバータの入力端子に出力端子が接続されたクロックドインバータとを有する。
【００１７】
本発明においては、マスターフリップフロップとスレーブフリップフロップとの間のデータ転送素子を構成する１個のＮチャネル又はＰチャネルのデータ転送ゲートに並列に１個のＮチャネル又はＰチャネルデータ転送ゲートを接続して、一方のＮチャネル又はＰチャネルのデータ転送ゲートのゲートに対して、クロック信号入力端子に入力されたクロック信号を直接入力し、他方のＮチャネル又はＰチャネルデータ転送ゲートのゲートに対して、直列に２段接続されたインバータにより正転される共に波形整形された正転クロック信号を入力している。
【００１８】
このため、このフリップフロップ回路においては、マスタースレーブ間をクロック信号によって開閉するとき、クロック信号により先ずデータ転送素子のクロック信号が直接入力されるＮチャネル又はＰチャネルのデータ転送ゲートが開き、次に反転クロック信号によりＰチャネル又はＮチャネルデータ転送ゲートが開き、最後に直列に２段接続されたインバータにより正転した正転クロック信号により、Ｎチャネル又はＰチャネルデータ転送ゲートが開くという動作を行う。
【００１９】
従って、データ転送素子が開閉するタイミングがクロック信号の切り替わりタイミングに対して遅れることが少なくなり、クロック信号の切り替わりからフリップフロップ回路の出力までの信号伝播遅延時間が低減する。
【００２０】
【発明の実施の形態】
以下、本発明の実施例に係るフリップフロップ回路について添付の図面を参照して詳細に説明する。図１は本発明の第１の実施例に係るフリップフロップ回路を示す回路図、図２はこの第１の実施例に係るマスタースレーブ方式のフリップフロップ回路の動作を示すタイミングチャート図である。
【００２１】
データ入力端子１及びクロック信号入力端子２には、夫々データ信号及びクロック信号が入力される。データ入力端子１に入力されたデータ信号は、クロックドインバータ７に入力され、クロックドインバータ７の出力はインバータ１０に入力される。インバータ１０の出力はインバータ１１に入力されると共に、クロックドインバータ８に入力され、クロックドインバータ８の出力端子はインバータ１０の入力端子に接続されて、閉ループを構成している。インバータ１０及びクロックドインバータ８によりマスターフリップフロップが構成される。
【００２２】
インバータ１１の出力端子には、Ｐチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５，６の並列接続体からなるデータ転送素子が接続されている。このＰチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５，６からなるデータ転送素子の出力側には、インバータ１３及びクロックドインバータ９の閉ループからなるスレーブフリップフロップが接続されている。そして、インバータ１３の入力端子及びクロックドインバータ９の出力端子には、インバータ１２を介してデータ出力端子３が接続されている。
【００２３】
クロック信号入力端子２には、インバータ１４が接続されており、更にインバータ１４の出力端子には、インバータ１５が接続されている。これにより、インバータ１４の出力端子から反転クロック信号ＣＢが生成され、インバータ１５の出力端子から正転クロック信号Ｃが生成される。また、クロック信号入力端子２に入力されたクロック信号は直接Ｎチャネルデータ転送ゲート６のゲートに入力されている。
【００２４】
クロックドインバータ７の反転入力端子にはクロック信号入力端子２からインバータ１４，１５を介して正転した正転クロック信号Ｃが入力され、クロックドインバータ７の正転入力端子へはクロック信号入力端子２からインバータ１４を介して反転した反転クロック信号ＣＢが入力される。前記閉ループ内のクロックドインバータ８の反転入力端子には、反転クロック信号ＣＢが入力され、クロックドインバータ８の正転入力端子には、正転クロック信号Ｃが入力される。これにより、クロック信号の立ち上がりエッジにより、データを閉ループ内に保持するマスターラッチが構成される。
【００２５】
Ｐチャネルデータ転送ゲート４のゲート入力端子には反転クロック信号ＣＢが入力され、Ｎチャネルデータ転送ゲート５のゲート入力端子には正転クロック信号Ｃが入力され、Ｎチャネルデータ転送ゲート６のゲート入力端子には、前述の如く、クロック信号入力端子２からクロック信号が直接入力されている。Ｐチャネルデータ転送ゲート４、Ｎチャネルデータ転送ゲート５，６からなる並列接続体の出力側に接続されたインバータ１３の出力端子はクロックドインバータ９の入力端子に接続され、クロックドインバータ９の出力端子はインバータ１３の入力端子に接続されて閉ループが構成されている。この閉ループ内のクロックドインバータ９の反転入力端子には正転クロック信号Ｃが入力され、クロックドインバータ９の正転入力端子には反転クロック信号ＣＢが入力されている。
【００２６】
このような構成により、マスターラッチ（マスターフリップフロップ）に保持されていたデータはクロック信号の立ち上がりエッジにより、Ｐチャネルデータ転送ゲート４及びＮチャネルデータ転送ゲート５、６を介して、インバータ１２に転送され、インバータ１２を介してデータ出力端子３へ出力される。
【００２７】
図３は本実施例のクロックドインバータをトランジスタレベルで示す回路図である。本実施例のクロックドインバータは、例えばＰチャネルゲート６６、６７及びＮチャネルゲート６８、６９が電源電位ＶＤＤと接地ＧＮＤとの間に縦列接続されており、Ｐチャネルゲート６６が電源電位ＶＤＤに接続され、Ｎチャネルゲート６９が接地ＧＮＤに接続されている。Ｐチャネルゲート６６及びＮチャネルゲート６９のゲートにデータ入力端子６２が接続されており、Ｐチャネルゲート６７のゲートにクロック信号入力端子６３が接続され、Ｎチャネルゲート６８のゲートにクロック信号入力端子６４が接続されている。そして、Ｐチャネルゲート６７とＮチャネルゲート６８との間にデータ出力端子６５が接続されている。クロック信号入力端子６３、６４の一方には反転クロック信号ＣＢが入力され、他方には正転クロック信号Ｃが入力される。
【００２８】
本実施例においては、クロック信号が直接入力されるＮチャネルデータ転送ゲート６のゲート幅は、正転クロック信号が入力されるＮチャネルデータ転送ゲート５のゲート幅に対し、同じか、又はそれよりも小さい幅で形成されている。これにより、クロック信号入力端子２を直接Ｎチャネルデータ転送ゲート６に接続してもクロック入力端子２の容量の増加が少なくなる。例えば、０．１５μｍプロセスで、クロック入力端子２の容量は従来回路の場合は４．７ｆＦであるのに対し、本発明回路の場合は５．１ｆＦとなり、本発明の場合は０．４ｆＦ増加するものの、本発明によれば、この程度の入力端子容量の増加で、後述するように入力クロック信号に波形なまりがある場合でも高速化を実現できる。
【００２９】
以下、本実施例の動作について図１及び図２を参照して説明する。マスターラッチに取込まれたデータ入力信号は、クロック信号の立ち上がりタイミングで、データ転送ゲートが開くことにより、出力端子３へ伝達される。
【００３０】
先ず、クロック信号の立ち上がりタイミングで、Ｎチャネルデータ転送ゲート６が開き、次に、図２に示すように、反転クロック信号ＣＢがインバータ１４のゲート遅延Ｔ１だけ遅れたタイミングで立ち下がり、これによりＰチャネルデータ転送ゲート４が開く。最後に、図２に示すように、正転クロック信号Ｃがインバータ１４、１５のゲート遅延Ｔ１＋Ｔ２分遅れて立ち上がり、このタイミングでＮチャネルデータ転送ゲート５が開き、マスターラッチの値が出力端子３に伝達される。このようにして、クロック信号の立ち上がりタイミングと同時にデータ転送ゲート６が開くため、データ転送速度の向上を図ることができる。
【００３１】
また、データ転送ゲート６のゲートにクロック入力信号を直接入力しているので、クロック信号の立ち上がりからデータ出力までの信号伝播遅延時間を低減でき、高速動作を実現できる。
【００３２】
また、クロック信号を２段のインバータ１４，１５で正転した正転クロック信号Ｃを使用して、他方のＮチャネルデータ転送ゲート５を切り替えているので、このＮチャネルデータ転送ゲート５は、２段のインバータ１４，１５により波形整形された信号で切り替えられることになり、クロック入力信号の波形が配線等によってなまった場合でも、Ｎチャネルデータ転送ゲート５はこの波形なまりの影響が少ない正転クロック信号Ｃで切り替えられるため、波形なまりが大きい場合の遅延を防止でき、高速動作を実現できる。
【００３３】
図４及び図５は、横軸に波形なまり、縦軸に遅延時間をとって、本発明の第１実施例と従来技術１及び従来技術２とにおいて、クロック入力信号の波形なまりと、この波形なまりに依存する遅延との関係を示すグラフ図である。図４はクロック入力信号の立ち上がりの波形なまりによる遅延を示し、図５はクロック入力信号の立ち下がりの波形なまりによる遅延を示す。
【００３４】
本実施例の場合、従来技術１と比較して、波形なまりが小さい場合もまた大きい場合も全ての範囲の波形なまりに対して、遅延が少ないことがわかる。また、従来技術２においては、波形なまりが増大するにつれて遅延の増加が著しいのに対し、本実施例においては、波形なまりが大きくなっても遅延の増大は少ない。図５に示す立ち下がりの場合のデータにおいては、波形なまりが０．７５ｎ秒を超えると、本実施例の遅延は従来技術２の場合より小さくなる。
【００３５】
次に、本発明の第２の実施例について説明する。図６は本発明の第２の実施例に係るフリップフロップ回路を示す回路図である。なお、図６において、図１乃至図３に示す第１の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００３６】
本実施例の回路は、クロック入力信号の立ち下がりエッジでホールドされるマスタースレーブ方式のフリップフロップ回路である。本実施例は、第１実施例と比較して、データ転送ゲートのＰチャネル転送ゲートをＰチャネル転送ゲート４、２０の２段構成とし、一方のＰチャネル転送ゲート４にはクロック入力端子２に入力されたクロック入力信号が直接入力され、もう一方のＰチャネル転送ゲート２０にはインバータを２段介した正転クロック信号Ｃが入力されている。また、Ｎチャネル転送ゲート６にはインバータを１段介した反転クロック信号ＣＢが入力されている。そして、Ｐチャネルデータ転送ゲート４のゲート幅は、もう一方のＰチャネルデータ転送ゲート２０のゲート幅と同じか、又はそれより小さい幅で構成されている。それ以外の構成は第１の実施例と同じである。
【００３７】
上述の如く構成された本実施例のフリップフロップ回路においては、クロック信号の立ち下がりタイミングと同時にデータ転送ゲートが開くため、高速動作を実現できる。また、クロック入力信号に波形なまりが存在した場合でも、インバータ１４，１５の２段のインバータで波形整形された正転クロック信号Ｃにより制御されるＰチャネル転送ゲート２０を持つため、安定した高速動作が可能である。
【００３８】
次に、本発明の第３の実施例について説明する。図７は本発明の第３の実施例に係るフリップフロップ回路を示す回路図である。なお、図７において、図１乃至図３に示す第１の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００３９】
本実施例のフリップフロップ回路はクロック信号の立ち下がりエッジで動作するタイプのフリップフロップ回路である。本実施例は、第１の実施例と比較して、データ転送部をクロックドインバータに置き換えた点が異なり、それ以外の構成は第１実施例と同じである。
【００４０】
即ち、本実施例においては、Ｐチャネルゲート３４，３５及びＮチャネルゲート３７，３８が電源電位ＶＤＤと接地電位ＧＮＤとの間に縦列接続されており、これにより、図３に示すクロックドインバータと同様のクロックドインバータが構成されている。そして、電源電位ＶＤＤに接続されたＰチャネルゲート３４のゲートと、接地電位ＧＮＤに接続されたＮチャネルゲート３８のゲートとがインバータ１０の出力端子に接続されており、Ｐチャネルゲート３５のゲートに、２段のインバータ１４、１５により正転したクロック信号の正転信号Ｃが入力され、Ｎチャネルゲート３７のゲートに、１段のインバータ１４により反転したクロック信号の反転信号ＣＢが入力されている。Ｐチャネルゲート３５とＮチャネルゲート３７との間の接続点はインバータ１２を介してデータ出力端子３に接続されているが、このＰチャネルゲート３５とＮチャネルゲート３７との間の接続点と、Ｐチャネルゲート３４とＰチャネルゲート３５との接続点との間には、Ｐチャネルゲート３６が接続されている。このＰチャネルゲート３６のゲートには、クロック入力端子２に入力されたクロック信号が直接入力されている。
【００４１】
上述の如く構成された本実施例のフリップフロップ回路においては、クロック信号の立ち下がりエッジでＰチャネルゲート３６が開く。これにより、クロック入力信号の立ち下がりエッジでデータがデータ出力端子３に出力される。このように、クロックドインバータのクロックが入力されるＰチャネルゲートを、Ｐチャネルゲート３５，３６の２段構成にし、一方のＰチャネルゲート３６に直接クロック入力信号に入力し、他方のＰチャネルゲート３５にインバータ１４，１５を２段介して波形整形した正転クロック信号Ｃを入力することにより、高速動作が可能となる。なお、クロック信号入力端子２に入力されたクロック信号と、インバータ１４，１５により正転された正転クロック信号とのいずれか一方をＰチャネルデータ転送ゲート３５のゲートに入力し、他方をＰチャネルデータ転送ゲート３６のゲートに入力すればよく、その組み合わせは図７に示す実施例に限定されない。
【００４２】
次に、本発明の第４の実施例について説明する。図８は本発明の第４の実施例に係るフリップフロップ回路を示す回路図である。なお、図８において、図７に示す第３の実施例と同一構成物には同一符号を付してその詳細な説明は省略する。
【００４３】
本実施例のフリップフロップ回路はクロック信号の立ち上がりエッジで動作するタイプのフリップフロップ回路である。本実施例においては、図７に示す第３の実施例に対し、データ転送部を構成するクロックドインバータのＮチャネルゲート３７に並列にＮチャネルゲート３９が接続されている。このＮチャネルゲート３９のゲートには、クロック入力端子２に入力されたクロック信号が直接入力されるようになっている。
【００４４】
本実施例においては、クロック入力信号の立ち上がりでＮチャネルゲート３９が開き、クロック入力信号の立ち上がりエッジでデータ出力端子３にデータが出力される。このように、マスタースレーブ間のデータを転送するクロックドインバータのクロックが入力されるＮチャネルゲートをＮチャネルゲート３７，３９の２段構成にし、一方のＮチャネルゲート３９に直接クロック入力信号を入力し、２段のインバータ１４，１５を介して正転した正転クロック信号ＣをＮチャネルゲート３７に入力すると共に、Ｎチャネルゲート３９のゲート幅をＮチャネルゲート３７のゲート幅と同じか、それよりも小さいゲート幅にすることにより、高速動作を得ることができる。本実施例においても、クロック信号入力端子２に入力されたクロック信号と、インバータ１４，１５により正転された正転クロック信号とのいずれか一方をＮチャネルデータ転送ゲート３７のゲートに入力し、他方をＮチャネルデータ転送ゲート３９のゲートに入力すればよく、その組み合わせは図８に示す実施例に限定されない。
【００４５】
【発明の効果】
以上詳述したように本発明によれば、一方のデータ転送ゲートのゲート入力端子にクロック入力信号を直接接続しているので、クロック信号の立ち上がりからデータ出力までの信号伝播遅延時間を低減でき、高速動作を得ることができる。
【００４６】
また、クロック信号をインバータを２段介して、波形整形された信号で他方のデータ転送ゲートを切り替えているため、クロック入力信号に配線等によって波形なまりが生じた場合でも、安定して高速動作を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフリップフロップ回路を示す回路図である。
【図２】本発明の第１の実施例に係るフリップフロップ回路のタイミングチャート図である。
【図３】本実施例のクロックドインバータをトランジスタレベルで示す回路図である。
【図４】横軸に波形なまりをとり、縦軸に遅延時間をとって、クロック入力信号の立ち上がりの波形なまりと遅延との関係を示すグラフ図である。
【図５】横軸に波形なまりをとり、縦軸に遅延時間をとって、クロック入力信号の立ち下がりの波形なまりと遅延との関係を示すグラフ図である。
【図６】本発明の第２の実施例に係るフリップフロップ回路を示す回路図である
【図７】本発明の第３の実施例に係るフリップフロップ回路を示す回路図である。
【図８】本発明の第４の実施例に係るフリップフロップ回路を示す回路図である。
【図９】（ａ）及び（ｂ）は従来のフリップフロップ回路を示す回路図である。
【図１０】従来の他のフリップフロップ回路を示す回路図である。
【符号の説明】
１、６２、７０；データ入力端子
２、６３、６４、７１；クロック信号入力端子
３、６５、７２；データ出力端子
４、２０、３４、３５、３６、６６、６７、７３；Ｐチャネルデータ転送ゲート
５、６、３７、３８、３９、６８、６９、７４；Ｎチャネルデータ転送ゲート
７、８、９、７５、７６、７７；クロックドインバータ
１０、１１、１２、１３、１４、１５、７８、７９、８０、８１、８２、８３；インバータ
Claims (6)
- マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、Ｐチャネルデータ転送ゲートと第１及び第２のＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記Ｐチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記正転クロック信号が入力され、前記第２のＮチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とするフリップフロップ回路。
- マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、第１及び第２のＰチャネルデータ転送ゲートとＮチャネルデータ転送ゲートとが並列に接続されて構成されており、前記第１のＰチャネルデータ転送ゲートのゲートに前記入力端子に入力されたクロック信号が入力され、前記第２のＰチャネルデータ転送ゲートに前記正転クロック信号が入力され、前記Ｎチャネルデータ転送ゲートのゲートに前記反転クロック信号が入力されることを特徴とするフリップフロップ回路。
- マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第２のＰチャネルデータ転送ゲートに並列に接続された第３のＰチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２及び第３のＰチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力され、前記第１のＮチャネルデータ転送ゲートのゲートに前記反転信号が入力されることを特徴とするフリップフロップ回路。
- マスターフリップフロップと、スレーブフリップフロップと、前記マスターフリップフロップの出力を前記スレーブフリップフロップに転送するデータ転送素子と、クロック信号の入力端子と、前記入力端子に接続されてクロック信号の反転信号を出力する第１のインバータと、前記第１のインバータに接続されて前記クロック信号の反転信号を反転して正転信号を出力する第２のインバータと、を有するマスタースレーブ方式のフリップフロップ回路において、前記データ転送素子は、高電位側電源と低電位側電源との間に縦列に接続された第１及び第２のＰチャネルデータ転送ゲート並びに第１及び第２のＮチャネルデータ転送ゲートと、前記第１のＮチャネルデータ転送ゲートに並列に接続された第３のＮチャネルデータ転送ゲートとを有し、前記第２のＰチャネルデータ転送ゲートと前記第１のＮチャネルデータ転送ゲートとの接続ノードが前記スレーブフリップフロップに接続されており、前記第１のＰチャネルデータ転送ゲート及び前記第２のＮチャネルデータ転送ゲートのゲートが前記マスターフリップフロップに接続されており、前記第２のＰチャネルデータ転送ゲートのゲートに前記反転信号が入力され、前記第１及び第３のＮチャネルデータ転送ゲートの一方のゲートに前記正転信号が入力され、他方のゲートに前記入力端子に入力されたクロック信号が入力されることを特徴とするフリップフロップ回路。
- 前記入力端子に入力されたクロック信号を直接入力するデータ転送ゲートのゲート幅は、前記正転クロック信号が入力されるデータ転送ゲートのゲート幅と同じかそれよりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載のフリップフロップ回路。
- 前記マスターフリップフロップ及び前記スレーブフリップフロップは、インバータと、このインバータの出力端子に入力端子が接続され前記インバータの入力端子に出力端子が接続されたクロックドインバータとを有することを特徴とする請求項１乃至４のいずれか１項に記載のフリップフロップ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234459A JP3563377B2 (ja) | 2001-08-02 | 2001-08-02 | フリップフロップ回路 |
| US10/210,748 US6677795B2 (en) | 2001-08-02 | 2002-07-31 | Flip-flop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234459A JP3563377B2 (ja) | 2001-08-02 | 2001-08-02 | フリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046376A JP2003046376A (ja) | 2003-02-14 |
| JP3563377B2 true JP3563377B2 (ja) | 2004-09-08 |
Family
ID=19066067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234459A Expired - Fee Related JP3563377B2 (ja) | 2001-08-02 | 2001-08-02 | フリップフロップ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6677795B2 (ja) |
| JP (1) | JP3563377B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2249690T3 (es) * | 2003-02-21 | 2006-04-01 | Alcatel | Circuito para desplazar la fase de reloj sin pasos de forma programable. |
| KR100604852B1 (ko) | 2004-05-15 | 2006-07-31 | 삼성전자주식회사 | 제어신호 발생기, 스캔 기능을 수행하는 래치회로, 및상기 펄스 발생기와 상기 래치를 구비하는 플립플롭 |
| US20060013352A1 (en) * | 2004-07-13 | 2006-01-19 | Ching-Wei Lin | Shift register and flat panel display apparatus using the same |
| US7262648B2 (en) * | 2004-08-03 | 2007-08-28 | Marvell International Ltd. | Two-latch clocked-LSSD flip-flop |
| KR100896177B1 (ko) * | 2004-11-17 | 2009-05-12 | 삼성전자주식회사 | 고속 플립플롭 |
| US7420403B2 (en) * | 2005-12-08 | 2008-09-02 | Electronics And Telecommunications Research Institute | Latch circuit and flip-flop |
| KR100885490B1 (ko) * | 2007-03-15 | 2009-02-24 | 주식회사 하이닉스반도체 | 반도체 집적회로의 플립 플롭 |
| US20080297219A1 (en) * | 2007-05-30 | 2008-12-04 | Sujan Manohar | Equal delay flip-flop based on localized feedback paths |
| US20110001536A1 (en) * | 2009-07-02 | 2011-01-06 | Macronix International Co., Ltd. | Static latch |
| US8471618B2 (en) * | 2010-04-12 | 2013-06-25 | Mediatek Inc. | Flip-flop for low swing clock signal |
| CN114928351A (zh) * | 2021-04-06 | 2022-08-19 | 台湾积体电路制造股份有限公司 | 用于触发器的时序电路布置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691431B2 (ja) * | 1987-03-02 | 1994-11-14 | 沖電気工業株式会社 | フリツプフロツプ回路用クロツク制御回路 |
| US6008678A (en) * | 1997-04-23 | 1999-12-28 | Lucent Technologies Inc. | Three-phase master-slave flip-flop |
| JPH11340794A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | マスタースレーブ型フリップフロップ回路 |
-
2001
- 2001-08-02 JP JP2001234459A patent/JP3563377B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-31 US US10/210,748 patent/US6677795B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6677795B2 (en) | 2004-01-13 |
| US20030025543A1 (en) | 2003-02-06 |
| JP2003046376A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417711B2 (en) | High speed latch and flip-flop | |
| US6563356B2 (en) | Flip-flop with transmission gate in master latch | |
| US6633188B1 (en) | Sense amplifier-based flip-flop with asynchronous set and reset | |
| JP2000165207A (ja) | ラッチ回路 | |
| WO2001009900A2 (en) | High speed latch and flip-flop | |
| JP3563377B2 (ja) | フリップフロップ回路 | |
| US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
| US5406134A (en) | Bistable flip-flop with reset control | |
| US7355446B2 (en) | Voltage conversion circuit with stable transition delay characteristic | |
| CN100433552C (zh) | 用于动态触发器的具有信号电平移位功能的主锁存电路 | |
| US6369629B1 (en) | Flip-flop circuit | |
| US6700425B1 (en) | Multi-phase clock generators that utilize differential signals to achieve reduced setup and hold times | |
| KR100416379B1 (ko) | 고속 방전-억제 디 플립플롭 | |
| JPH07273618A (ja) | クロックドライバ回路 | |
| JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
| KR20100095906A (ko) | 데이터 홀드 기능을 갖는 도미노 로직 블록 및 그것을 구비한 도미노 로직 | |
| JP3611045B2 (ja) | 位相整合回路 | |
| CN109743041B (zh) | 锁存输入数据的电路、芯片、电子产品及方法 | |
| KR100630765B1 (ko) | 동작속도가 향상된 플립플롭 | |
| KR100604847B1 (ko) | 저-전력 고속 래치와 이를 구비하는 데이터 저장장치 | |
| JP3140870B2 (ja) | Ｒｓラッチ回路 | |
| KR100333664B1 (ko) | 고속동작시에 안정적으로 동작하는 디-플립플롭 | |
| JP3565257B2 (ja) | フリップフロップ回路 | |
| US20100045389A1 (en) | Ring oscillator | |
| KR100625182B1 (ko) | 위상반전회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |