JP3578043B2 - 電源電圧検出回路 - Google Patents
電源電圧検出回路 Download PDFInfo
- Publication number
- JP3578043B2 JP3578043B2 JP2000113733A JP2000113733A JP3578043B2 JP 3578043 B2 JP3578043 B2 JP 3578043B2 JP 2000113733 A JP2000113733 A JP 2000113733A JP 2000113733 A JP2000113733 A JP 2000113733A JP 3578043 B2 JP3578043 B2 JP 3578043B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- power supply
- voltage
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高精度で低消費電力の電源電圧検出回路に関するものである。
【０００２】
【従来の技術】
近年、電源電圧検出回路は主に携帯機器向けのマイコンに搭載される回路であって、電池の寿命の検出、バックアップモード状態で使用する場合のキャパシタ電源電圧検出、パワーオンリセットとしての役割（電源投入時のイニシャライズのためのリセット信号の発生、電源変動時のシステムの暴走を防止するリセット信号発生）等に広く用いられている。
【０００３】
図９は従来の電源電圧検出回路の構成を示すブロック図であり、以下、この電源電圧検出回路の動作説明を行う。
【０００４】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路９１より発生した基準電圧９２と、電源電圧のモニターとなる検出電圧を発生する検出電圧発生回路９３より発生した検出電圧９４とを、比較回路９５で比較し、該比較結果を比較出力９６として出力する。
【０００５】
例えば、高精度基準電圧発生回路９１にはバンドギャップレファレンス回路を使用し、検出電圧発生回路９３には電源電圧分圧回路を使用する。
【０００６】
図１０は検出電圧９４が基準電圧９２より高くなった場合に比較出力９６が出力される場合の電源電圧、検出電圧、基準電圧、比較出力の関係を示す特性図である。
【０００７】
図１０に示すように、電源電圧の増加に伴い、検出電圧９４が基準電圧９２より高いと、比較出力９６がハイレベル、即ち電源電圧と同じレベルの信号として出力され、検出電圧９４が基準電圧９２より低いと比較出力９６がローレベルの信号として出力される。
【０００８】
これにより、電源電圧がある一定のレベルに対してハイかローを検出することができる。その際、検出電圧９４と基準電圧９２を常時、比較し続けたまま、比較出力９６を出力し続けることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の電源電圧検出回路においては、電源電圧を検出するためには、基準電圧発生回路９１と検出電圧発生回路９３と比較回路９５とは常時、動作状態になければならず、その結果、常時、動作電源電流が流れてしまうという課題があった。
【００１０】
この課題を解決する手段として、比較出力９６が出た時点で動作電流をカットするために回路を止めてしまうという方法が考えられるが、そうすると比較出力９６も止まってしまうことになるため、この方法は実現不可能である。
【００１１】
そこで、この課題を解決するためには、回路そのものの動作電源電流を抑えなければならなくなり、そうすると、回路が温度や素子ばらつきの影響を受けやすくなるため、検出精度が劣化するという相反する別の課題が発生してしまうことになる。
【００１２】
従って、本発明の目的は、検出精度を劣化させることなく低消費電力を実現した電源電圧検出回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、検出電圧付近の精度のいる領域とそれ以外の精度のいらない領域に分け、精度のいる領域では高精度基準電圧発生回路を使用し、精度のいらない領域では、低消費電力の基準電圧発生回路を用いる構成と、また基準電圧発生回路を間欠動作する構成にし尚かつ、精度のいらない領域では間欠動作の周期を長くする構成を採用している。
【００１４】
より具体的には、第１の発明の電源電圧検出回路は、高精度基準電圧発生回路で発生する第１基準電圧と電源電圧のモニターとなる検出電圧とを比較し、該比較結果を制御信号として出力する第１比較回路と、低電力基準電圧発生回路で発生する第２基準電圧と電源電圧のモニターとなる検出電圧を比較し、該比較結果を制御信号として出力する第２比較回路を備え、前記第２比較回路の結果で、前記高精度基準電圧発生回路の動作を制御するものである。
【００１５】
また、第２の発明の電源電圧検出回路は、高精度基準電圧発生回路を間欠動作させる発振回路を有し、前記発振回路の発振周波数を前記低電力基準電圧発生回路の第２基準電圧と検出電圧とを比較する第２比較回路の結果で制御するものである。
【００１６】
さらに、第３の発明の電源電圧検出回路は、間欠動作させる周波数の異なる２つのクロック発生回路を有し、低電力基準電圧発生回路の第２基準電圧と検出電圧とを比較する第２比較回路の結果で、前記２つのクロック発生回路のクロックを切り替えるものである。
【００１７】
さらに、第４の発明の電源電圧検出回路は、高精度基準電圧発生回路を間欠動作させ、その発振周波数が電源電圧に反比例する発振回路を有するものである。
【００１８】
これらの発明によれば、高精度な電源電圧の検出ができ、尚かつ低消費電力な電源電圧検出回路が実現できる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２０】
（実施の形態１）
図１は、本発明の第一の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００２１】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検出電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００２２】
同時に、低電力基準電圧発生回路７より発生した基準電圧８と、検出電圧４とを、比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００２３】
高精度基準電圧発生回路１と低電力基準電圧発生回路７を比較すると，高精度基準電圧発生回路１のほうが消費電力は大きく，低消費電力基準電圧発生回路７のほうが基準電圧の精度は低い。
【００２４】
比較出力１０は、高精度基準電圧発生回路１の制御信号となっており、比較出力１０が“Ｌ”の場合は高精度基準電圧回路１が動作する。一方、比較出力１０が“Ｈ”の場合は高精度基準電圧回路１がパワーダウン状態となって、比較出力６には“Ｌ”が出力される。高精度基準電圧発生回路１ではほとんど電流は消費されない。
【００２５】
次に、図２を使って、電源電圧検出回路の動作タイミングを説明する。
【００２６】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００２７】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、高精度基準電圧発生回路１が動作して比較結果６には“Ｌ”が出力される。
【００２８】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときは、比較結果１０は“Ｌ”となり、高精度基準電圧発生回路１が動作して比較結果６には“Ｈ”が出力される。
【００２９】
検出電圧４が基準電圧８よりも高いときは、比較結果１０は“Ｈ”となり、高精度基準電圧発生回路１はパワーダウン状態となって、比較出力６には“Ｈ”が出力される。このとき高精度基準電圧発生回路１はパワーダウン状態となっているため、消費電流１１はほとんど消費されない。
【００３０】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００３１】
（実施の形態２）
図３は、本発明の第２の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００３２】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検知電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００３３】
同時に、低電力基準発生回路７より発生した基準電圧８と、検出電圧４とを、比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００３４】
また、この比較出力１０は発振回路１２に入力され、この発振回路の発振周波数の制御信号となっており、比較出力１０により発振回路出力１３の周波数は変化するようになっている。比較出力１０が“Ｌ”の場合は発振回路出力１３は高周波数のクロック信号となり，比較出力１０が“Ｈ”の場合は発振回路出力１３は低周波数のクロック信号となる。
【００３５】
そして、発振回路出力１３が“Ｈ”の期間においては高精度基準電圧発生回路１および比較回路５が動作する。一方、発振回路出力１３が“Ｌ”の期間においては高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００３６】
従って、高精度基準電圧発生回路１と比較回路５は間欠動作するため消費電流が削減できる。
【００３７】
次に、図４を使って電源電圧検出回路の動作タイミングを説明する。
【００３８】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００３９】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、発振回路出力１３の周波数は高くなって高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００４０】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときには、比較出力１０は“Ｌ”となり、この場合においても発振回路出力１３の周波数は高く、同様に短い周期で間欠動作をする。このとき比較出力６は“Ｈ”となる。
【００４１】
また，検出電圧４が基準電圧８よりも高いときには、比較結果１０は“Ｈ”となり、発振回路出力１３の周波数は低くなり、間欠動作の周期は長くなる。
【００４２】
このとき高精度基準電圧発生回路１および比較回路５は間欠動作により必要ない時にはパワーダウン状態となるために更に消費電流１１は消費されなくなる。
【００４３】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００４４】
（実施の形態３）
図５は、本発明の第３の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００４５】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検知電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００４６】
同時に低電力基準発生回路７より発生した基準電圧８と、検出電圧４とを、
比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００４７】
また、この比較出力１０はスイッチ１５の制御信号となっており，高精度基準電圧発生回路１・比較回路５とクロック発生回路１６との接続，またはクロック発生回路１７との接続を制御している。
【００４８】
クロック発生回路１６の出力であるクロック信号１８は，クロック発生
回路１７の出力１９よりも高周波数の信号となっている。
【００４９】
比較出力１０が“Ｌ”の場合は高精度基準電圧発生回路１・比較回路５はクロック発生回路１６に接続されて発振回路出力１３の信号は高周波数となり，一方，比較出力１０が“Ｈ”の場合は高精度基準電圧発生回路１・比較回路５はクロック発生回路１７に接続されて発振回路出力１３は低周波数のクロック信号となる。
【００５０】
そして、発振回路出力１３が“Ｈ”の期間においては高精度基準電圧発生回路１および比較回路５が動作する。一方、発振回路出力１３が“Ｌ”の期間においては高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００５１】
従って、高精度発基準電圧発生回路１と比較回路５は間欠動作するため消費電流が削減できる。
【００５２】
次に，図６を使って電源電圧検出回路の動作タイミングを説明する。
【００５３】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００５４】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、発振回路出力１３の周波数は高くなって高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００５５】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときには、比較出力１０は“Ｌ”となり、この場合においても発振回路出力１３の周波数は高く、同様に短い周期で間欠動作をする。このとき比較出力６は“Ｈ”となる。
【００５６】
また，検出電圧４が基準電圧８よりも高いときには、比較結果１０は“Ｈ”となり、発振回路出力１３の周波数は低くなり、間欠動作の周期は長くなる。
【００５７】
このとき高精度基準電圧発生回路１および比較回路５は間欠動作により必要ない時にはパワーダウン状態となるために更に消費電流１１は消費されなくなる。
【００５８】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００５９】
（実施の形態４）
図７は、本発明の第４の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００６０】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検出電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００６１】
また、検出電圧４は発振回路２０の制御信号となっており，発振回路出力１３の発振周波数１４を制御している。
【００６２】
発振周波数１４は検出電圧４に反比例し，検出電圧４が低いほど高周波信号となっている。
【００６３】
そして、発振回路出力１３が“Ｈ”の期間においては、高精度基準電圧発生回路１および比較回路５が動作する。
【００６４】
一方、発振回路出力１３が“Ｌ”の期間においては、高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００６５】
従って、高精度基準電圧発生回路１と比較回路５は間欠動作するため、消費電流が削減できる。
【００６６】
次に、図８を使って電源電圧検出回路の動作タイミングを説明する。
【００６７】
発振回路発振周波数１４は検出電圧４に反比例して，検出電圧４が低くなればなるほど発振回路発振周波数１４は高くなり，検出電圧４が高くなればなるほど発振回路発振周波数１４は低くなって，高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００６８】
このとき、高精度基準電圧発生回路１および比較回路５は、間欠動作により必要ない時にはパワーダウン状態となるために、更に消費電流１１は消費されなくなる。
【００６９】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００７０】
尚、高精度基準電圧発生回路１には一例としてバンドギャップレファレンス回路を使用し、電源電圧モニター回路３には一例として電源電圧分圧回路を使用しても良い。
【００７１】
【発明の効果】
以上のように本発明によれば，消費電力は大きいが高精度の基準電圧発生回路と，精度は低いが低消費電力の基準電圧発生回路の相反する２つの基準電圧発生回路を使用することで，高精度で低消費電力の電源電圧検出回路を提供するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図２】（Ａ）〜（Ｃ）図１に示した電源電圧検出回路の動作タイミング図
【図３】本発明の第２の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図４】（Ａ）〜（Ｄ）図３に示した電源電圧検出回路の動作タイミング図
【図５】本発明の第３の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図６】（Ａ）〜（Ｄ）図５に示した電源電圧検出回路の動作タイミング図
【図７】本発明の第４の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図８】（Ａ）〜（Ｄ）図７に示した電源電圧検出回路の動作タイミング図
【図９】従来の電源検出回路の構成を示すブロック図
【図１０】（Ａ），（Ｂ）図９に示した電源電圧検出回路の動作タイミング図
【符号の説明】
１ 高精度基準電圧発生回路（第１基準電圧発生回路）
２ 基準電圧（第１基準電圧）
３ 電源電圧モニター回路
４ 検出電圧
５，９ 比較回路
６，１０ 比較出力
７ 低電力基準電圧発生回路（第２基準電圧発生回路）
８ 基準電圧（第２基準電圧）
１１ 消費電流
１２ 発振回路
１３ 発振回路出力
１４ 発振回路発振周波数
１５ スイッチ
１６，１７ クロック発生回路
１８，１９ クロック信号
【発明の属する技術分野】
本発明は、高精度で低消費電力の電源電圧検出回路に関するものである。
【０００２】
【従来の技術】
近年、電源電圧検出回路は主に携帯機器向けのマイコンに搭載される回路であって、電池の寿命の検出、バックアップモード状態で使用する場合のキャパシタ電源電圧検出、パワーオンリセットとしての役割（電源投入時のイニシャライズのためのリセット信号の発生、電源変動時のシステムの暴走を防止するリセット信号発生）等に広く用いられている。
【０００３】
図９は従来の電源電圧検出回路の構成を示すブロック図であり、以下、この電源電圧検出回路の動作説明を行う。
【０００４】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路９１より発生した基準電圧９２と、電源電圧のモニターとなる検出電圧を発生する検出電圧発生回路９３より発生した検出電圧９４とを、比較回路９５で比較し、該比較結果を比較出力９６として出力する。
【０００５】
例えば、高精度基準電圧発生回路９１にはバンドギャップレファレンス回路を使用し、検出電圧発生回路９３には電源電圧分圧回路を使用する。
【０００６】
図１０は検出電圧９４が基準電圧９２より高くなった場合に比較出力９６が出力される場合の電源電圧、検出電圧、基準電圧、比較出力の関係を示す特性図である。
【０００７】
図１０に示すように、電源電圧の増加に伴い、検出電圧９４が基準電圧９２より高いと、比較出力９６がハイレベル、即ち電源電圧と同じレベルの信号として出力され、検出電圧９４が基準電圧９２より低いと比較出力９６がローレベルの信号として出力される。
【０００８】
これにより、電源電圧がある一定のレベルに対してハイかローを検出することができる。その際、検出電圧９４と基準電圧９２を常時、比較し続けたまま、比較出力９６を出力し続けることになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の電源電圧検出回路においては、電源電圧を検出するためには、基準電圧発生回路９１と検出電圧発生回路９３と比較回路９５とは常時、動作状態になければならず、その結果、常時、動作電源電流が流れてしまうという課題があった。
【００１０】
この課題を解決する手段として、比較出力９６が出た時点で動作電流をカットするために回路を止めてしまうという方法が考えられるが、そうすると比較出力９６も止まってしまうことになるため、この方法は実現不可能である。
【００１１】
そこで、この課題を解決するためには、回路そのものの動作電源電流を抑えなければならなくなり、そうすると、回路が温度や素子ばらつきの影響を受けやすくなるため、検出精度が劣化するという相反する別の課題が発生してしまうことになる。
【００１２】
従って、本発明の目的は、検出精度を劣化させることなく低消費電力を実現した電源電圧検出回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、検出電圧付近の精度のいる領域とそれ以外の精度のいらない領域に分け、精度のいる領域では高精度基準電圧発生回路を使用し、精度のいらない領域では、低消費電力の基準電圧発生回路を用いる構成と、また基準電圧発生回路を間欠動作する構成にし尚かつ、精度のいらない領域では間欠動作の周期を長くする構成を採用している。
【００１４】
より具体的には、第１の発明の電源電圧検出回路は、高精度基準電圧発生回路で発生する第１基準電圧と電源電圧のモニターとなる検出電圧とを比較し、該比較結果を制御信号として出力する第１比較回路と、低電力基準電圧発生回路で発生する第２基準電圧と電源電圧のモニターとなる検出電圧を比較し、該比較結果を制御信号として出力する第２比較回路を備え、前記第２比較回路の結果で、前記高精度基準電圧発生回路の動作を制御するものである。
【００１５】
また、第２の発明の電源電圧検出回路は、高精度基準電圧発生回路を間欠動作させる発振回路を有し、前記発振回路の発振周波数を前記低電力基準電圧発生回路の第２基準電圧と検出電圧とを比較する第２比較回路の結果で制御するものである。
【００１６】
さらに、第３の発明の電源電圧検出回路は、間欠動作させる周波数の異なる２つのクロック発生回路を有し、低電力基準電圧発生回路の第２基準電圧と検出電圧とを比較する第２比較回路の結果で、前記２つのクロック発生回路のクロックを切り替えるものである。
【００１７】
さらに、第４の発明の電源電圧検出回路は、高精度基準電圧発生回路を間欠動作させ、その発振周波数が電源電圧に反比例する発振回路を有するものである。
【００１８】
これらの発明によれば、高精度な電源電圧の検出ができ、尚かつ低消費電力な電源電圧検出回路が実現できる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２０】
（実施の形態１）
図１は、本発明の第一の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００２１】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検出電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００２２】
同時に、低電力基準電圧発生回路７より発生した基準電圧８と、検出電圧４とを、比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００２３】
高精度基準電圧発生回路１と低電力基準電圧発生回路７を比較すると，高精度基準電圧発生回路１のほうが消費電力は大きく，低消費電力基準電圧発生回路７のほうが基準電圧の精度は低い。
【００２４】
比較出力１０は、高精度基準電圧発生回路１の制御信号となっており、比較出力１０が“Ｌ”の場合は高精度基準電圧回路１が動作する。一方、比較出力１０が“Ｈ”の場合は高精度基準電圧回路１がパワーダウン状態となって、比較出力６には“Ｌ”が出力される。高精度基準電圧発生回路１ではほとんど電流は消費されない。
【００２５】
次に、図２を使って、電源電圧検出回路の動作タイミングを説明する。
【００２６】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００２７】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、高精度基準電圧発生回路１が動作して比較結果６には“Ｌ”が出力される。
【００２８】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときは、比較結果１０は“Ｌ”となり、高精度基準電圧発生回路１が動作して比較結果６には“Ｈ”が出力される。
【００２９】
検出電圧４が基準電圧８よりも高いときは、比較結果１０は“Ｈ”となり、高精度基準電圧発生回路１はパワーダウン状態となって、比較出力６には“Ｈ”が出力される。このとき高精度基準電圧発生回路１はパワーダウン状態となっているため、消費電流１１はほとんど消費されない。
【００３０】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００３１】
（実施の形態２）
図３は、本発明の第２の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００３２】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検知電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００３３】
同時に、低電力基準発生回路７より発生した基準電圧８と、検出電圧４とを、比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００３４】
また、この比較出力１０は発振回路１２に入力され、この発振回路の発振周波数の制御信号となっており、比較出力１０により発振回路出力１３の周波数は変化するようになっている。比較出力１０が“Ｌ”の場合は発振回路出力１３は高周波数のクロック信号となり，比較出力１０が“Ｈ”の場合は発振回路出力１３は低周波数のクロック信号となる。
【００３５】
そして、発振回路出力１３が“Ｈ”の期間においては高精度基準電圧発生回路１および比較回路５が動作する。一方、発振回路出力１３が“Ｌ”の期間においては高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００３６】
従って、高精度基準電圧発生回路１と比較回路５は間欠動作するため消費電流が削減できる。
【００３７】
次に、図４を使って電源電圧検出回路の動作タイミングを説明する。
【００３８】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００３９】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、発振回路出力１３の周波数は高くなって高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００４０】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときには、比較出力１０は“Ｌ”となり、この場合においても発振回路出力１３の周波数は高く、同様に短い周期で間欠動作をする。このとき比較出力６は“Ｈ”となる。
【００４１】
また，検出電圧４が基準電圧８よりも高いときには、比較結果１０は“Ｈ”となり、発振回路出力１３の周波数は低くなり、間欠動作の周期は長くなる。
【００４２】
このとき高精度基準電圧発生回路１および比較回路５は間欠動作により必要ない時にはパワーダウン状態となるために更に消費電流１１は消費されなくなる。
【００４３】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００４４】
（実施の形態３）
図５は、本発明の第３の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００４５】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検知電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００４６】
同時に低電力基準発生回路７より発生した基準電圧８と、検出電圧４とを、
比較回路９で比較し、該比較結果を比較出力１０として出力する。
【００４７】
また、この比較出力１０はスイッチ１５の制御信号となっており，高精度基準電圧発生回路１・比較回路５とクロック発生回路１６との接続，またはクロック発生回路１７との接続を制御している。
【００４８】
クロック発生回路１６の出力であるクロック信号１８は，クロック発生
回路１７の出力１９よりも高周波数の信号となっている。
【００４９】
比較出力１０が“Ｌ”の場合は高精度基準電圧発生回路１・比較回路５はクロック発生回路１６に接続されて発振回路出力１３の信号は高周波数となり，一方，比較出力１０が“Ｈ”の場合は高精度基準電圧発生回路１・比較回路５はクロック発生回路１７に接続されて発振回路出力１３は低周波数のクロック信号となる。
【００５０】
そして、発振回路出力１３が“Ｈ”の期間においては高精度基準電圧発生回路１および比較回路５が動作する。一方、発振回路出力１３が“Ｌ”の期間においては高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００５１】
従って、高精度発基準電圧発生回路１と比較回路５は間欠動作するため消費電流が削減できる。
【００５２】
次に，図６を使って電源電圧検出回路の動作タイミングを説明する。
【００５３】
基準電圧８は基準電圧２よりも高電圧であるが、その電圧精度は基準電圧２よりも低いのが特徴である。
【００５４】
検出電圧４が基準電圧２よりも低いときは、比較結果１０は“Ｌ”となり、発振回路出力１３の周波数は高くなって高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００５５】
検出電圧４が基準電圧２よりも高く基準電圧８よりも低いときには、比較出力１０は“Ｌ”となり、この場合においても発振回路出力１３の周波数は高く、同様に短い周期で間欠動作をする。このとき比較出力６は“Ｈ”となる。
【００５６】
また，検出電圧４が基準電圧８よりも高いときには、比較結果１０は“Ｈ”となり、発振回路出力１３の周波数は低くなり、間欠動作の周期は長くなる。
【００５７】
このとき高精度基準電圧発生回路１および比較回路５は間欠動作により必要ない時にはパワーダウン状態となるために更に消費電流１１は消費されなくなる。
【００５８】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００５９】
（実施の形態４）
図７は、本発明の第４の実施形態による電源電圧検出回路の構成を示すブロック図である。
【００６０】
電源電圧によらず一定な電圧を発生する高精度基準電圧発生回路１より発生した基準電圧２と、電源電圧に比例した電圧を発生する電源電圧モニター回路３より発生した検出電圧４とを、比較回路５で比較し、該比較結果を比較出力６として出力する。
【００６１】
また、検出電圧４は発振回路２０の制御信号となっており，発振回路出力１３の発振周波数１４を制御している。
【００６２】
発振周波数１４は検出電圧４に反比例し，検出電圧４が低いほど高周波信号となっている。
【００６３】
そして、発振回路出力１３が“Ｈ”の期間においては、高精度基準電圧発生回路１および比較回路５が動作する。
【００６４】
一方、発振回路出力１３が“Ｌ”の期間においては、高精度基準電圧発生回路１および比較回路５がパワーダウン状態となる。
【００６５】
従って、高精度基準電圧発生回路１と比較回路５は間欠動作するため、消費電流が削減できる。
【００６６】
次に、図８を使って電源電圧検出回路の動作タイミングを説明する。
【００６７】
発振回路発振周波数１４は検出電圧４に反比例して，検出電圧４が低くなればなるほど発振回路発振周波数１４は高くなり，検出電圧４が高くなればなるほど発振回路発振周波数１４は低くなって，高精度基準電圧発生回路１と比較回路５は短い周期で間欠動作する。
【００６８】
このとき、高精度基準電圧発生回路１および比較回路５は、間欠動作により必要ない時にはパワーダウン状態となるために、更に消費電流１１は消費されなくなる。
【００６９】
このようにして、高精度で低消費電力の電源電圧検出回路が実現できる。
【００７０】
尚、高精度基準電圧発生回路１には一例としてバンドギャップレファレンス回路を使用し、電源電圧モニター回路３には一例として電源電圧分圧回路を使用しても良い。
【００７１】
【発明の効果】
以上のように本発明によれば，消費電力は大きいが高精度の基準電圧発生回路と，精度は低いが低消費電力の基準電圧発生回路の相反する２つの基準電圧発生回路を使用することで，高精度で低消費電力の電源電圧検出回路を提供するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図２】（Ａ）〜（Ｃ）図１に示した電源電圧検出回路の動作タイミング図
【図３】本発明の第２の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図４】（Ａ）〜（Ｄ）図３に示した電源電圧検出回路の動作タイミング図
【図５】本発明の第３の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図６】（Ａ）〜（Ｄ）図５に示した電源電圧検出回路の動作タイミング図
【図７】本発明の第４の実施の形態に係わる電源電圧検出回路の構成を示すブロック図
【図８】（Ａ）〜（Ｄ）図７に示した電源電圧検出回路の動作タイミング図
【図９】従来の電源検出回路の構成を示すブロック図
【図１０】（Ａ），（Ｂ）図９に示した電源電圧検出回路の動作タイミング図
【符号の説明】
１ 高精度基準電圧発生回路（第１基準電圧発生回路）
２ 基準電圧（第１基準電圧）
３ 電源電圧モニター回路
４ 検出電圧
５，９ 比較回路
６，１０ 比較出力
７ 低電力基準電圧発生回路（第２基準電圧発生回路）
８ 基準電圧（第２基準電圧）
１１ 消費電流
１２ 発振回路
１３ 発振回路出力
１４ 発振回路発振周波数
１５ スイッチ
１６，１７ クロック発生回路
１８，１９ クロック信号
Claims (1)
- 高精度な第１基準電圧を発生する高精度基準電圧発生回路と、前記第１基準電圧と電源電圧のモニターとなる検出電圧とを比較し、この比較結果を制御信号として出力する第１比較回路と、低精度な第２基準電圧を発生する低電力基準電圧発生回路と、前記第２基準電圧と電源電圧のモニターとなる検出電圧を比較し、この比較結果を制御信号として出力する第２比較回路と、前記高精度基準電圧発生回路を間欠動作させる２つのクロック発生回路を備え、
前記第２比較回路の出力結果で、前記２つのクロック発生回路の切り替えを制御することを特徴とする電源電圧検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113733A JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
| US09/820,842 US6492849B2 (en) | 2000-04-14 | 2001-03-30 | Supply voltage detection circuit |
| DE60135268T DE60135268D1 (de) | 2000-04-14 | 2001-04-05 | Speisespannungsdetektorschaltung |
| EP01108654A EP1148507B1 (en) | 2000-04-14 | 2001-04-05 | Supply voltage detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113733A JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001296318A JP2001296318A (ja) | 2001-10-26 |
| JP3578043B2 true JP3578043B2 (ja) | 2004-10-20 |
Family
ID=18625650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113733A Expired - Fee Related JP3578043B2 (ja) | 2000-04-14 | 2000-04-14 | 電源電圧検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6492849B2 (ja) |
| EP (1) | EP1148507B1 (ja) |
| JP (1) | JP3578043B2 (ja) |
| DE (1) | DE60135268D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497742B2 (ja) * | 2001-03-30 | 2010-07-07 | セイコーインスツル株式会社 | 電圧検出回路 |
| TW587366B (en) * | 2003-03-25 | 2004-05-11 | Realtek Semiconductor Corp | Internal power-on reset circuit and method for low-voltage chip |
| US7349190B1 (en) | 2003-12-22 | 2008-03-25 | Cypress Semiconductor Corp. | Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition |
| JP4033472B2 (ja) * | 2004-02-23 | 2008-01-16 | ローム株式会社 | 電圧検出回路及びそれを用いたバッテリ装置 |
| JP4925630B2 (ja) * | 2005-09-06 | 2012-05-09 | 株式会社アドバンテスト | 試験装置および試験方法 |
| CN101604282B (zh) * | 2008-06-13 | 2012-08-29 | 鸿富锦精密工业（深圳）有限公司 | 电压侦测报警装置 |
| KR101539052B1 (ko) * | 2009-03-24 | 2015-07-29 | 페어차일드코리아반도체 주식회사 | 저전압 및 과전압 검출 회로 및 그 구동 방법 |
| CN103033768A (zh) * | 2011-09-30 | 2013-04-10 | 鸿富锦精密工业（深圳）有限公司 | 电源测试系统 |
| JP6124010B2 (ja) * | 2013-08-26 | 2017-05-10 | 株式会社デンソー | 電子制御装置 |
| JP6903398B2 (ja) * | 2016-01-27 | 2021-07-14 | 三菱電機株式会社 | 駆動装置および液晶表示装置 |
| CN117434992A (zh) * | 2022-07-13 | 2024-01-23 | 无锡华润上华科技有限公司 | Mtp器件控制电路及控制方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3319308A1 (de) | 1983-05-27 | 1984-11-29 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ueberwachen einer betriebsspannung |
| US5440254A (en) * | 1992-10-20 | 1995-08-08 | Exar Corporation | Accurate low voltage detect circuit |
| JPH07288714A (ja) | 1994-03-31 | 1995-10-31 | Hewlett Packard Co <Hp> | 高速同期分離システム及び方法 |
| GB9423046D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
| KR0183704B1 (ko) | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
| KR0142970B1 (ko) * | 1995-06-24 | 1998-08-17 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
| US5610576A (en) | 1995-10-24 | 1997-03-11 | Lite-On Automotive Corporation | Control device for permitting two-stage operation of an alarm system |
| FR2749939B1 (fr) * | 1996-06-13 | 1998-07-31 | Sgs Thomson Microelectronics | Detecteur de gamme de tension d'alimentation dans un circuit integre |
| KR100237623B1 (ko) | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
| JPH10288634A (ja) | 1997-04-16 | 1998-10-27 | Nec Ic Microcomput Syst Ltd | 電源電圧検出回路 |
| KR100301368B1 (ko) * | 1998-06-12 | 2001-10-27 | 윤종용 | 파워온리셋회로 |
-
2000
- 2000-04-14 JP JP2000113733A patent/JP3578043B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-30 US US09/820,842 patent/US6492849B2/en not_active Expired - Lifetime
- 2001-04-05 EP EP01108654A patent/EP1148507B1/en not_active Expired - Lifetime
- 2001-04-05 DE DE60135268T patent/DE60135268D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6492849B2 (en) | 2002-12-10 |
| EP1148507A2 (en) | 2001-10-24 |
| JP2001296318A (ja) | 2001-10-26 |
| US20010030558A1 (en) | 2001-10-18 |
| EP1148507A3 (en) | 2002-07-10 |
| DE60135268D1 (de) | 2008-09-25 |
| EP1148507B1 (en) | 2008-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1045251A2 (en) | Voltage detecting circuit | |
| US6367021B1 (en) | Power management system with programable configuration circuitry using digital power level signal to selectively configure operations of electronic circuits | |
| US6510400B1 (en) | Temperature control circuit for central processing unit | |
| US8364988B2 (en) | Substrate bias switching unit for a low power processor | |
| KR100322649B1 (ko) | 저전력고정밀클럭회로및집적회로클럭킹방법 | |
| KR102031710B1 (ko) | 빠른 시동 스탠바이 모드를 갖는 클록 발생 회로 | |
| US20140097856A1 (en) | Circuit aging sensor | |
| JP3578043B2 (ja) | 電源電圧検出回路 | |
| JPH04127290A (ja) | 非接触ｉｃカード及びその使用方法 | |
| US6501342B2 (en) | Power-conserving external clock for use with a clock-dependent integrated circuit | |
| CA2393651A1 (en) | Low power oscillator and power down method | |
| CN103186164B (zh) | 时钟产生器与时钟信号产生方法 | |
| EP0939495A1 (en) | Power saving for a electronic devices | |
| KR100303271B1 (ko) | 전력소비를감소시키기위한클록공급장치 | |
| US9436242B2 (en) | Reset signal control apparatus for protecting a microcomputer | |
| USRE39523E1 (en) | Power control apparatus for a battery-powered communication system | |
| US8248258B2 (en) | Wakeup device detecting voltage variation in standby mode | |
| JP4701898B2 (ja) | 外部信号検出回路およびリアルタイムクロック | |
| US20110264936A1 (en) | Power supply management controller integrated circuit, power management circuit for electrically powered systems, and method of managing power to such systems | |
| KR960010911B1 (ko) | 컴퓨터 장치 | |
| US6888418B2 (en) | Control circuit and method for a crystal oscillator using a timer | |
| KR100232783B1 (ko) | 배터리 전원형 전자 디바이스를 위한 전압 제어장치 | |
| US7088164B2 (en) | Semiconductor integrated circuit device and electronic appliance with power control | |
| US20040189416A1 (en) | Frequency generating device and method thereof | |
| JPH09288527A (ja) | 消費電力低減回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |