JPH07288714A

JPH07288714A - 高速同期分離システム及び方法

Info

Publication number: JPH07288714A
Application number: JP7075243A
Authority: JP
Inventors: Steven J Kommrusch; スティーヴン・ジェイ・コムラッシュ; Bradly J Foster; ブラッドリー・ジェイ・フォスター
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1994-03-31
Filing date: 1995-03-31
Publication date: 1995-10-31
Also published as: US5489946A

Abstract

(57)【要約】【目的】アナロク゛ヒ゛テ゛オ(以下AV)信号が同期レヘ゛ルを呈する
ときを示す同期信号をそのAV信号から精確に生成するた
めのシステムおよび方法を提供すること【構成】フィート゛ハ゛ック制御を用いることにより迅速かつ
精確に同期信号を生成する同期分離システムおよび方法。本
システムは第1および第2の基準電圧V_REF1,V_REF2を生成する
電圧生成器を備える。第1の比較器はAV信号を前記第１
の基準電圧V_REF1と比較し、シフト制御信号を生成する。電
圧シフト機構は前記シフト制御信号を受信し、AV信号の同期レヘ
゛ルが前記第1の基準電圧V_REF1に向かって収束するように
そのAV信号を調整する。第2の比較器はAV信号を前記第2
の基準電圧V_REF2と比較し、そのAV信号が同期レヘ゛ルを呈
するときを示す同期信号を生成する。好適には、前記電
圧シフト機構は連続電流icをAV信号に導入する。更に好
適実施例では、ECLに適合可能な同期信号を提供するた
めに前記第2の比較器がECL差動ライン受信器となってい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に、アナログビデオ
信号の処理に関し、特に、フィードバック制御を利用す
ることにより、アナログビデオ信号が同期レベルを呈す
るときを示す同期信号をそのアナログビデオ信号から迅
速かつ精確に生成するためのシステムおよび方法に関す
る。

【０００２】

【従来の技術】アナログビデオディスプレイを駆動する
ための典型的なアナログビデオ信号11を図１に示す。同
図に示すように、アナログビデオ信号11は、アナログデ
ータライン12を、フロントポーチ(porch)14aおよびバッ
クポーチ14bを有するブランクレベル14と同期レベル16
とを含む他の掃引および同期信号と組み合わせた複合信
号である。ブランク期間は、フロントポーチ14a、同期
レベル16、およびバックポーチ14bを含むものと定義さ
れ、同期期間は、アナログビデオ信号11が同期レベル16
を呈する期間と定義される。フロントポーチ14aは本質
的には、１つの走査線の終わりからその次の走査線の始
めまでビームが掃引される際にラスタディスプレイに伴
う電子ビームをオフにするきっかけを与えるものであ
る。同期レベル16は、その期間に応じて走査線またはフ
レームを変更するきっかけを電子ビームに与え、および
／または、カウンタその他の支援回路をリセットする。
同期レベル16が走査線にきっかけを与える場合、それは
「水平同期」と呼ばれる。同期レベル16がフレームにき
っかけを与える場合、即ち同期レベル16が延長期間を表
す場合、それは「垂直同期」と呼ばれる。更に、バック
ポーチ14bは、新たな走査線またはフレームについて作
用するのに先だって電子ビームおよび他の支援回路の初
期化を可能にするものである。

【０００３】アナログビデオディスプレイが多色式のも
のである場合には、一般に、赤、緑、および青といった
各色に対してアナログビデオ信号11が１つずつ割り当て
られる。しかし、アナログビデオ信号のうちの１つだ
け、例えば、緑に割り当てられるアナログビデオ信号だ
けしか同期レベル16を有していないのが普通である。

【０００４】最近では、アナログビデオ信号とは対照的
なデジタルビデオ信号によって駆動されるビデオディス
プレイを開発する傾向が当業界にある。こうしたデジタ
ルビデオディスプレイの一例が、日本のシャープ社によ
って製造され市販されているモデルLQ12D011 ＴＦＴＬ
ＣＤフラットパネルディスプレイである。従って、最近
では、デジタル制御式ディスプレイを駆動するために、
図１のアナログビデオ信号11をデジタルビデオ信号に変
換するのが望ましくなっている。このプロセスについて
は、図１を参照して図式的に解説することができる。図
１を参照すると、アナログビデオ信号11をデジタルビデ
オ信号に変換するプロセスでは、アナログデータ12は、
そのアナログデータ12の所与の時点における振幅に基づ
いて一連のデジタルコードに変換される。シャープ社の
デジタルディスプレイ装置の場合、特定の１つの色に関
して256の異なる強度レベルを一般に表現するアナログ
データ12は、図１にレベル０〜７で示すように８つの強
度レベルのみに変換されなければならない。考え得る最
低の色強度レベルは、一般に「黒」レベルと呼ばれ、一
方、考え得る最高の色強度レベルは、一般に「白」レベ
ルと呼ばれる。

【０００５】アナログビデオ信号11を一連のデジタルコ
ードから構成されるデジタルビデオ信号に正しく変換す
るためには、アナログビデオ信号11が同期レベル16を呈
するときを示す同期信号を生成する必要がある。図２に
は、典型的な同期分離システム21が示されている。この
図２に示すものと同様の同期分離システムは、日本のソ
ニー社によって製造され市販されているＣＲＴ（陰極線
管）用のモデルCXA1365S 同期弁別器を用いて実施する
ことが可能である。

【０００６】図２に示すように、同期分離システム21に
は、到来するアナログビデオ信号11の電圧の揺れを所定
のオフセットだけシフトさせるためのコンデンサC1が設
けられている場合がある。このコンデンサC1は、電圧比
較器24の非反転端子(＋)に接続され、該比較器24は、そ
の非反転端子23におけるシフトされたアナログビデオ信
号を、その比較器24の反転端子26(−)における基準電圧
V_REFと比較する。その基準電圧V_REFは、電源電圧V_Sを分
圧するための抵抗R1,R2から成る分圧器28によって生成
されることが多い。クランプ回路31は、非反転端子23に
おけるシフトされたアナログビデオ信号が所定の電圧振
幅より低くならないことを保証するものである。このク
ランプ回路31は、非反転端子23に接続されたダイオード
D1の両端間に電圧を生じさせるための抵抗R3,R4を備え
た分圧器32から構成される。端子23上の電圧が降下して
所定の電圧振幅よりも低くなり始めると、クランプ回路
31がアナログビデオ信号11に電流i₀を送り込み、これに
より、端子23における電圧レベルが前記所定の電圧振幅
よりも高く維持される。更に、同期分離システム21は、
通常はトランジスタ−トランジスタ論理回路（ＴＴＬ）
に適合し、従って、電源電圧V_Sは通常は約＋５Vに設定
され、同期分離システム21には通常は、電圧比較器24の
出力を、当業界で認められているＴＴＬ電圧レベルに引
き寄せたり該電圧レベルから引き離したりするための抵
抗R5が設けられている。

【０００７】一般に、同期分離システム21が非反転端子
23におけるシフトされたアナログビデオ信号を反転端子
26における基準電圧V_REFとの比較する精度は最適なもの
ではなく、比較器24からの接続部34上の同期信号出力の
水平シフトとして現れる。不精確である理由の１つは、
比較器24により、一定量の伝搬の不確実性、即ち伝搬遅
延の不確実性が導入されるということにある。もう１つ
の理由は、クランプ回路31からの電流i₀および基準電圧
V_REFが別個に生成および制御されるので、比較器24によ
り比較される端子23,26における信号が一貫性のない伝
搬遅延を呈し、このため比較器24による比較が不精確な
ものになる、ということである。図２の同期分離システ
ム21の場合、伝搬の不確実性は、典型的には約60〜100n
secである。

【０００８】その伝搬の不確実性にもかかわらず、同期
分離システム21はＣＲＴディスプレイに有用なものとな
る。これは、ＣＲＴディスプレイが、出力接続部34にお
ける同期信号に関連する僅かな水平シフトに容易に適応
することができるからである。同期分離システム21が、
フレーム毎に一定の全体的な伝搬の不確実性を有してい
る限り、データを精確に表示する上での問題はＣＲＴデ
ィスプレイには一般に存在しない。

【０００９】しかし、先行技術による同期分離システム
は、ＣＲＴディスプレイのために同期レベルを分離する
場合には有用なものであるが、アナログ−デジタルイン
ターフェイスのための高周波同期分離システムには有用
なものとはならない。これは、アナログ−デジタル変換
により、ドットクロック信号が生成されて、その信号が
同期分離システム21の出力34と同期されるからである。
更に、同期信号に伴う伝搬の不確実性は、ドットクロッ
ク信号により各画像要素（画素）に割り当てられる時間
よりもはるかに短くなければならない。しかし、高周波
数では画素時間ウィンドウ(pixel time window)が極め
て小さくなる。例えば、8,450万画素／secでは、画素時
間ウィンドウは約11.82nsecとなる。従って、高周波ア
ナログデジタルインターフェイスは、図２に示すものを
含めた先行技術による同期分離システムに付随する伝搬
の不確実性（60〜100nsec）を許容することができな
い。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、上述のような当業界で周知の先行技術における欠点
および不足点を克服することにある。

【００１１】本発明のもう１つの目的は、アナログビデ
オ信号が同期レベルを呈するときを示す同期信号をその
アナログビデオ信号から精確に生成するためのシステム
および方法を提供することにある。

【００１２】本発明のもう１つの目的は、アナログビデ
オ信号が同期レベルを呈するときを迅速に判定するため
の同期分離システムおよび方法を提供することにある。

【００１３】本発明のもう１つの目的は、アナログビデ
オ信号が同期レベルを呈するときを示す同期信号を生成
すると共にその同期信号に伴う伝搬の不確実性を最適な
形で最小限に抑えるためのシステムおよび方法を提供す
ることにある。

【００１４】本発明のもう１つの目的は、設計が単純
で、製造コストが低く、動作効率が高いだけでなく信頼
性も高い、同期分離システムを提供することにある。

【００１５】

【課題を解決するための手段】要約すれば、本発明は、
同期分離システムおよび方法である。該システムは、電
圧生成器と、第１および第２の比較器と、電圧シフト機
構とから構成される。前記電圧生成器は、第１および第
２の基準電圧を生成するように構成されている。前記第
１の比較器は、アナログビデオ信号を前記第１の基準電
圧と比較するように構成され、またシフト制御信号を生
成するように構成されている。前記電圧シフト機構は、
前記シフト制御信号を受信し、アナログビデオ信号の同
期レベルが前記第１の基準電圧に向かって収束するよう
にそのアナログビデオ信号を調整するように構成されて
いる。前記第２の比較器は、アナログビデオ信号を前記
第２の基準電圧と比較するように構成され、またそのア
ナログビデオ信号が同期レベルを呈するときを示す同期
信号を生成するように構成されている。従って、アナロ
グビデオ信号から同期信号を精確に生成するためにフィ
ードバックが利用される。

【００１６】本発明は、１つの方法として広く概念化す
ることが可能なものである。該方法は、第１および第２
の基準電圧を生成し、アナログビデオ信号と第１の基準
電圧との間で第１の比較を行い、アナログビデオ信号の
同期レベルが第１の基準電圧に向かって収束するように
前記第１の比較に基づいてアナログビデオ信号を調整
し、アナログビデオ信号と第２の基準電圧の間で第２の
比較を行い、アナログビデオ信号が同期レベルを呈する
ときを示す同期信号を前記第２の比較に基づいて生成す
る、という各ステップから構成されるものである。

【００１７】前述の全ての目的を達成するだけでなく、
本発明には他にも追加の利点があり、その幾つかを以下
に列挙する。

【００１８】本発明の利点の１つは、同期分離器をドッ
トクロックと関連して利用することにより、画素または
色の精確度を損なうことなく、１億画素／sec を超える
周波数でアナログビデオ信号をサンプリングすることが
できる、ということである。

【００１９】本発明のもう１つの利点は、アナログビデ
オ信号のオフセットが修正されるので、電圧シフト機構
がアナログビデオ信号に電気的スパイクを導入すること
がない、ということである。その理由は、アナログビデ
オ信号に連続的に電流を送り込む可変電流源として電圧
シフト機構が実施されることにある。

【００２０】本発明のもう１つの利点は、ＥＣＬを含む
（これに限定されるわけではない）極めて高速の論理回
路ファミリに適合する同期信号を同期分離器が生成す
る、ということである。

【００２１】本発明のもう１つの利点は、同期分離器
が、シュミットトリガ機構によりアナログビデオ信号中
のノイズに最適な形で適応する、ということである。

【００２２】本発明の他の目的、特徴、および利点は、
下記の詳細な説明および図面を検討することにより当業
者に明らかとなろう。本明細書は、本発明の他の目的、
特徴、および利点を全て包含させることを意図したもの
である。

【００２３】

【実施例】図面を参照する。それら図面において同様の
符号は対応する部分を表している。図３は、本発明によ
る新規の同期分離システム40を示すものである。この同
期分離システム40は、フィードバック制御を利用するこ
とにより、伝搬の不確実性を最小限に抑えて、アナログ
ビデオ信号11（図１参照）から同期信号18を迅速かつ精
確に生成する。

【００２４】同期分離システム40は、第１および第２の
基準電圧V_REF1,V_REF2（符号44,46でそれぞれ示す）を生
成するように構成された電圧生成器42を備えている。第
１の比較器48は、入力接続部49におけるアナログビデオ
信号11を、電圧生成器の出力接続部44における第１の基
準電圧V_REF1と比較するように構成されている。この比
較に基づき、第１の比較器48は、その第１の比較器の出
力接続部52にシフト制御信号を生成する。第１の比較器
の出力接続部52は、電圧シフト機構54に接続されてい
る。電圧シフト機構54は、アナログビデオ信号11の同期
レベル16（図１参照）が第１の基準電圧V_REF1に向かっ
て収束するよう入力接続部49上のアナログビデオ信号11
を調整するように構成されている。コンデンサC1は、接
続部22上の到来アナログビデオ信号11をオフセットさせ
ることができるようにその信号を隔離する。最後に、第
２の比較器56は、接続部49におけるアナログビデオ信号
11を第２の基準電圧V_REF2と比較し、アナログビデオ信
号11が同期レベル16（図１参照）を呈するときを示す同
期信号18を出力接続部58上に生成するように構成されて
いる。

【００２５】第１の比較器48を電圧シフト機構54と組み
合わせることにより、アナログビデオ信号11中の同期レ
ベル16（図１参照）が確実に第１の基準電圧V_REF1に維
持される。更に、第２の基準電圧V_REF2は、アナログビ
デオ信号11が同期レベル16を呈するか否かを判定するた
めに第２の比較器56により利用されるしきい値電圧であ
る。好適には、第２の基準電圧V_REF2は、図１に示すよ
うに、ブランクレベル14と同期レベル16とのほぼ中間に
設定される。更に、図３から明らかなように、第１およ
び第２の比較器48,56並びに電圧シフト機構54を制御す
る電圧が全て同じ電源から取り出され、これにより、完
全に統合された形態のフィードバック制御式同期分離シ
ステム40が得られることになる。

【００２６】図３の同期分離システム40の特定実施例を
図４に示す。同図において、同期分離システム40の電圧
生成器42は、第１および第２の基準電圧V_REF1,V_REF2を
生成するための分圧器62を有している。この同期分離シ
ステム40は、好適には、従来のエミッタ結合論理（ＥＣ
Ｌ）電子部品で実施され、出力接続部58にＥＣＬに適合
する論理信号を生成するものとなる。分圧器62は、電源
電圧V_Sと接地（即ち共通ライン）との間に互いに直列に
接続された抵抗R6,R7,R8からなる。電源電圧V_Sは、上述
のようなＥＣＬ部品の利用を可能にするために、好適実
施例では一般に12Vとなる。抵抗R7,R8間の第１の基準電
圧V_REF1は、好適には約3.7V（ＥＣＬのV_BB）に維持され
る。第１の基準電圧V_REF1を安定化させるために、抵抗R
8と並列にコンデンサ（図示せず）を配設して接続部44
を接地させることも可能である。更に、抵抗R6,R7間の
第２の基準電圧V_REF2は好適には、第１の基準電圧V_REF1
よりも約100mV高い電圧、即ち約3.8Vに維持される。

【００２７】第２の比較器56は好適には高速の差動ライ
ン受信器(differential line receiver)となる。適当な
差動ライン受信器としては、米国のモトローラ社により
製造および市販されているモデルMC10E416集積回路（Ｉ
Ｃ）66によって提供されるＥＣＬ差働ライン受信器があ
る。更に、第２の差働ライン受信器56´からの接続部58
における論理高レベルは、アナログビデオ信号11におけ
る同期レベル16を示すものであり、一方、その論理低レ
ベルは、同期レベル16の不存在を示すものである。従
来、モデルMC10E416ＩＣは、ＥＣＬ論理回路のバッファ
リングに利用されており、アナログビデオ信号11の受信
には利用されていないという点で、このＩＣによる上記
実施例が新規のものであることに留意されたい。更に、
強調しておくべきは、他の論理回路ファミリを用いて、
本書に解説の機能を備えた第２の差動ライン受信器56´
を実施することも可能であるということである。最後
に、好適実施例の場合には、ＩＣ66からの出力V_BB（約
3.7V；ＥＣＬ論理範囲の中間）が接続部44でV_REF1に接
続されて、V_REF1が更に安定化されるようになってい
る。

【００２８】第２の差動ライン受信器56´のデータ入力
端子(D)は入力接続部49に接続され、その反転データ入
力端子(ハ゛ーD)は電圧生成器42の出力接続部46に接続され
ている。その第２の差動ライン受信器56´のデータ出力
端子(Q)は出力接続部58である。更に、シュミットトリ
ガ機構68は、アナログビデオ信号11中のノイズに起因す
る悪影響を阻止するために、出力接続部58と電圧生成器
42の出力接続部46（第２の基準電圧V_REF2）との間に接
続され、これについては以降で詳述することとする。

【００２９】本書で第１の差動ライン受信器と称する別
の差動ライン受信器48´は、アナログビデオ信号11と電
圧生成器42の出力接続部44における第１の基準電圧V
_REF1との両方を受信するために配設されている。この第
１の差動ライン受信器48´は、アナログビデオ信号11お
よび第１の基準電圧V_REF1を第１の比較器48に伝達す
る。第１の差動ライン受信器48´は、第２の差動ライン
受信器56´ほど高速のものである必要はなく、好適実施
例では、図４に示すように、モデルMC10E416 ＩＣ66に
より提供される。第１の差動ライン受信器48´のデータ
入力端子(D)は電圧生成器42の出力接続部44に接続さ
れ、その反転データ入力端子(ハ゛ーD)は入力接続部49に接
続される。第１の差動ライン受信器48´のデータ出力端
子(Q)および反転データ出力端子(ハ゛ーQ)は、それぞれ、
接続部44´,49´で示す電圧シフト機構54の入力に接続
されている。

【００３０】電圧シフト機構54を一層詳細に図５に示
す。同図において、電圧シフト機構54はトランジスタT1
を備えており、そのトランジスタT1のベースは第１の差
動ライン受信器48´のデータ出力端子(Q)からの接続部4
4´に接続され、コレクタは接続部53に接続され、エミ
ッタは第１の差動ライン受信器48´の反転データ出力端
子(ハ゛ーQ)からの接続部49´に接続されている。更に、Ｅ
ＣＬプルダウン抵抗R9,R10が、接続部44´,49´と接地
との間にそれぞれ接続されている。上記構成は、接続部
44´,49´のそれぞれにおける相補信号間で比較を行っ
て精度を向上させるものである。接続部44´における信
号が接続部49´における信号よりも大きい場合には、ト
ランジスタT1がターンオンされて、電流がトランジスタ
T1、抵抗R10を介して接地へと吸収される。また、接続
部49´における信号が接続部44´における信号よりも大
きい場合には、トランジスタT1がターンオフされ、これ
により、接続部52が隔離される。接続部52が隔離される
と、これにより、電圧シフト機構54がアナログビデオ信
号11の電圧オフセットを増大させることが可能になる。

【００３１】電圧シフト機構54内には、バイアス抵抗R1
1,R12を有するトランジスタT2も配設されている。抵抗R
11は、トランジスタT2のエミッタと電源電圧V´_S（好適
には12V）との間に接続されている。抵抗R12は、電源電
圧V´_SとトランジスタT2のベースとの間に接続されてい
る。トランジスタT2のコレクタは、抵抗R13を介して入
力接続部49に接続されている。また、抵抗R13の両端お
よびアナログビデオ信号11における電圧の漸進的な変化
の維持に資するために、トランジスタT2のコレクタと接
地との間にコンデンサC2が配置されている。

【００３２】図５の電圧シフト機構54は、本質的には、
接続部49におけるアナログビデオ信号11に連続的な電流
i_cを供給する可変電流機構である。抵抗R13およびコン
デンサC2は、抵抗R13の両端における電圧が一般に１Vよ
りも大きくなり、コンデンサC2の両端における電圧がア
ナログビデオ信号11の走査線（図１参照）において最小
の変化しか呈さないようにしたものである。一般に、好
適実施例では、連続電流i_cは、ほぼ150〜300μAの間で
変化する。連続電流i_cの揺らぎは以下のように制御され
る。

【００３３】第１の差動ライン受信器48´により判定さ
れた際に、同期レベル16（図１参照）が第１の基準電圧
V_REF1より低い場合には、接続部53が、電源電圧V_S´か
ら電流を運び去る。これは、トランジスタT1および抵抗
R10を介して接地に電流を吸収させることを可能にする
ことにより実施される。トランジスタT1は、接続部49´
を論理高レベルにすると共に接続部44´を論理低レベル
に維持することによりターンオンされる。この状態にな
ると、電流は、電源電圧V_SからトランジスタT2および抵
抗R11を介してコンデンサC2に流入することになる。あ
る１つの走査線においては、電流は、コンデンサC2から
抵抗R13を通り、接続部55を介してアナログビデオ信号1
1へと流入する。その結果、連続電流i_cが増大して、同
期レベル16が第１の基準電圧V_REF1に向かって上昇する
ことになる。

【００３４】一方、第１の差動ライン受信器48´により
判定された際に、同期レベル16（図１参照）が第１の基
準電圧V_REF1より高い場合には、接続部49´を論理低レ
ベルにすると共に接続部44´を論理高レベルにしてトラ
ンジスタT1をターンオフさせることにより、接続部53が
隔離される。従って、トランジスタT2によりコンデンサ
C2へ電流が供給されないので、連続電流i_cが僅かに減少
する。この状態により、同期レベル16が第１の基準電圧
V_REF1に向かって収束することになる。留意すべきは、
電流i_cが減少した場合であっても、その電流は連続した
状態を依然として維持して、接続部55において第１およ
び第２の差動ライン受信器48´,56´に入力漏れ電流を
供給する、ということである。

【００３５】動作図４ないし図７を参照すると、同期分離システム40の動
作全体は、次の通りである。アナログビデオ信号11は、
新規の同期分離システム40の入力接続部49により受信さ
れる。第１および第２の基準電圧V_REF1,V_REF2が、分圧
器62により生成されて、第１および第２の差動ライン受
信器48´,56´にそれぞれ入力される。アナログビデオ
信号11および第１の基準電圧V_REF1は、第１の差動ライ
ン受信器48´を通って、第１の比較器48により互いに比
較される。アナログビデオ信号11の同期レベル１１が第
１の基準電圧V_REF1よりも低い場合には、第１の差動ラ
イン受信器48´が電圧シフト機構54に連続電流i_cの増大
を行わせて、同期レベル16が第１の基準電圧V_REF1に向
かって収束するようにする。また同期レベル16が第１の
基準電圧V_REF1よりも高い場合には、第１の差動ライン
受信器48´が接続部44´,49´を介して電圧シフト機構5
4に連続電流i_cの減少を行わせ、これにより、アナログ
ビデオ信号11の同期レベル16が低下し、第１の基準電圧
V_REF1に向かって収束する。

【００３６】アナログビデオ信号11は、電圧シフト機構
54によるそのシフトが完了した後、第２の差動ライン受
信器56´内で第２の基準電圧V_REF2と比較される。シュ
ミットトリガ機構68により、比較電圧、即ち、第２の差
動ライン受信器56´によって利用される第２の基準電圧
V_REF2に僅かな変動が生じることになる。具体的に言え
ば、アナログビデオ信号11が同期レベル16を呈さない場
合には、アナログビデオ信号11は、同期レベル16よりも
約100mV高い第２の基準電圧V_REF2、即ち約3.8Vと比較さ
れる。一方、アナログビデオ信号11が同期レベル16を呈
する場合には、アナログビデオ信号11、即ち同期レベル
16が、その同期レベル16よりも約150mV高い値、即ち約
3.85Vと比較される。

【００３７】この挙動が、図６および図７に示されてい
る。図６に示すように、シュミットトリガ機構68を使用
しない場合には、アナログビデオ信号11中のノイズ72に
より、符号74で示すように同期信号18が不所望にトリガ
される可能性がある。一方、図７に示すように、シュミ
ットトリガ機構68を実施した場合には、第２の差動ライ
ン受信器56´の比較電圧が符号76で示すように同期レベ
ル16の間に僅かに上昇するので、ノイズ72が第２の差動
ライン受信器56´を不所望にトリガして同期信号18を歪
ませるということがなくなる。

【００３８】ノイズを免れるだけでなく、シュミットト
リガ機構68は更に、ＥＣＬエッジの生成に資するもので
ある。アナログビデオ信号11は、ブランクレベル14と同
期レベル16との間における286mVからの遷移に約３nsec
を要するので、同期信号18を受信するためのＥＣＬ受信
機（図示せず）は、シュミットトリガ機構68がない場合
に通常は約400〜5000MHzの周波数の結果として生じるこ
とになるノイズ（約10〜20mVの小さなノイズ）を拾うこ
とがない。従って、第２の差動ライン受信器56´は、到
来するアナログビデオ信号11に対する歪みが最小限の同
期信号18であって、ＥＣＬ位相検出器その他の適当な回
路等の他のＥＣＬ要素に用いるための適正な電圧レベル
を有する同期信号18を生成する。

【００３９】本発明の思想および範囲を実質的に逸脱す
ることなく上記実施例に対して多くの変更および修正を
加えることが可能であることは当業者には自明であろ
う。そのような変更および修正の全てを、特許請求の範
囲の欄に記載の本発明の範囲内に包含させることが意図
されている。

【００４０】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。

【００４１】１．フィードバックを用いることにより、
アナログビデオ信号が同期レベルを呈するときを示す同
期信号をそのアナログビデオ信号から精確に生成するた
めの同期分離システムであって、第１および第２の基準
電圧を生成するよう構成された電圧生成器と、前記アナ
ログビデオ信号を前記第１の基準電圧と比較し、シフト
制御信号を生成するよう構成された第１の比較器と、前
記シフト制御信号を受信し、前記アナログビデオ信号の
前記同期レベルが前記第１の基準電圧に向かって収束す
るように前記アナログビデオ信号を調整するよう構成さ
れた電圧シフト機構と、前記アナログビデオ信号を第２
の基準電圧と比較し、前記アナログビデオ信号が前記同
期レベルを呈するときを示す前記同期信号を生成するよ
う構成された第２の比較器とを備えていることを特徴と
する、同期分離システム。

【００４２】２．前記電圧生成器が、分圧器として働く
抵抗回路網からなることを特徴とする、前項１記載の同
期分離システム。

【００４３】３．前記電圧シフト機構が、前記アナログ
ビデオ信号に電流を送り込む可変電流機構からなること
を特徴とする、前項１記載の同期分離システム。

【００４４】４．前記第１および第２の比較器が差動ラ
イン受信器であることを特徴とする、前項１記載の同期
分離システム。

【００４５】５．前記可変電流機構が、前記アナログビ
デオ信号に前記電流を連続的に送り込むものであること
を特徴とする、前項３記載の同期分離システム。

【００４６】６．前記差動ライン受信器がＥＣＬ論理回
路からなることを特徴とする、前項４記載の同期分離シ
ステム。

【００４７】７．フィードバックを用いることにより、
アナログビデオ信号が同期レベルを呈するときを示す同
期信号をそのアナログビデオ信号から精確に生成するた
めの方法であって、第１および第２の基準電圧を生成
し、前記アナログビデオ信号と前記第１の基準電圧との
間で第１の比較を行い、その第１の比較に基づき、前記
アナログビデオ信号の前記同期レベルが前記第１の基準
電圧に向かって収束するように前記アナログビデオ信号
を調整し、前記アナログビデオ信号と前記第２の基準電
圧との間で第２の比較を行い、その第２の比較に基づ
き、前記アナログビデオ信号が前記同期レベルを呈する
ときを示す前記同期信号を生成する、という各ステップ
を含むことを特徴とする、同期信号生成方法。

【００４８】８．前記アナログビデオ信号を調整するた
めに前記アナログビデオ信号に電流を送り込むというス
テップを更に含むことを特徴とする、前項７記載の同期
信号生成方法。

【００４９】９．前記同期信号をＥＣＬ論理ゲートに送
り込むというステップを更に含むことを特徴とする、前
項７記載の同期信号生成方法。

【００５０】１０．差動ライン受信器で前記第１の比較
を行うというステップを更に含むことを特徴とする、前
項７記載の同期信号生成方法。

【００５１】１１．差動ライン受信器で前記第２の比較
を行うというステップを更に含むことを特徴とする、前
項７記載の同期信号生成方法。

【００５２】１２．前記アナログビデオ信号に前記電流
を連続的に送り込むというステップを更に含むことを特
徴とする、前項８記載の同期信号生成方法。

【００５３】

【発明の効果】本発明は上述のように構成したので、ア
ナログビデオ信号が同期レベルを呈するときを示す同期
信号をそのアナログビデオ信号から迅速かつ精確に生成
するためのシステムおよび方法を提供することができ
る。

【図面の簡単な説明】

【図１】ブランクレベルおよび同期レベルを有する典型
的な複合アナログビデオ信号を示すグラフである。

【図２】先行技術による同期分離システムの概要を示す
回路図である。

【図３】本発明による新規の同期分離システムの概要を
示す回路図である。

【図４】図３の同期分離システムの１つの特定実施例の
概要を示す回路図である。

【図５】図４の電圧シフト機構の概要を示す回路図であ
る。

【図６】シュミットトリガ機構を実施しない場合におけ
る図４の第２の差動ライン受信器の応答を示すグラフで
ある。

【図７】シュミットトリガ機構を実施した場合における
図４の第２の差動ライン受信器の応答を示すグラフであ
る。

【符号の説明】

11 アナログビデオ信号 16 同期レベル 18 同期信号 40 同期分離システム 42 電圧生成器 48 第１の比較器 54 電圧シフト機構 56 第２の比較器 V_REF1 第１の基準電圧 V_REF2 第２の基準電圧

Claims

【特許請求の範囲】

【請求項１】フィードバックを用いることにより、アナ
ログビデオ信号が同期レベルを呈するときを示す同期信
号をそのアナログビデオ信号から精確に生成するための
同期分離システムであって、第１および第２の基準電圧を生成するよう構成された電
圧生成器と、前記アナログビデオ信号を前記第１の基準電圧と比較
し、シフト制御信号を生成するよう構成された第１の比
較器と、前記シフト制御信号を受信し、前記アナログビデオ信号
の前記同期レベルが前記第１の基準電圧に向かって収束
するように前記アナログビデオ信号を調整するよう構成
された電圧シフト機構と、前記アナログビデオ信号を第２の基準電圧と比較し、前
記アナログビデオ信号が前記同期レベルを呈するときを
示す前記同期信号を生成するよう構成された第２の比較
器とを備えていることを特徴とする、同期分離システ
ム。