JP3671920B2 - スキュー調整回路及びスキュー調整方法 - Google Patents
スキュー調整回路及びスキュー調整方法 Download PDFInfo
- Publication number
- JP3671920B2 JP3671920B2 JP2002062313A JP2002062313A JP3671920B2 JP 3671920 B2 JP3671920 B2 JP 3671920B2 JP 2002062313 A JP2002062313 A JP 2002062313A JP 2002062313 A JP2002062313 A JP 2002062313A JP 3671920 B2 JP3671920 B2 JP 3671920B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transition point
- serial data
- oversampled
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 230000007704 transition Effects 0.000 claims description 247
- 238000001514 detection method Methods 0.000 claims description 179
- 238000005070 sampling Methods 0.000 claims description 118
- 238000011084 recovery Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 29
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 13
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 13
- 230000003111 delayed effect Effects 0.000 description 12
- 238000012546 transfer Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 101100207024 Caenorhabditis elegans sel-9 gene Proteins 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 241000158927 Scolochloa Species 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 2
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 1
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 1
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 1
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スキュー調整回路及びスキュー調整方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年、ディスプレイ・インターフェースの標準規格としてＤＶＩ（Digital Visual Interface）と呼ばれる規格が脚光を浴びている。このＤＶＩ規格は、近距離だけではなく５ｍ以上も離れた長距離においても、ホストコンピュータと表示装置との間での画像情報の伝送を可能にするものである。
【０００３】
ＤＶＩ規格では、ＲＧＢ（赤、緑、青）の３つの差動データチャンネルと１つの差動クロックチャンネルとを使用するＴ.Ｍ.Ｄ.Ｓ.（Transition Minimized Differential Signaling）リンクのプロトコルを採用している。このＴ.Ｍ.Ｄ.Ｓ.リンクでは、長距離伝送の結果生じるデータ・クロック間のスキューを検出及び除去して、正しいデータを抽出する機能を、レシーバが備える必要がある。また、受信データにおけるキャラクタ境界を検出する機能や、データチャンネル間のスキューを検出してチャンネル間におけるデータの位相合わせをする機能を、レシーバが備える必要がある。
【０００４】
ＤＶＩ規格によれば、これらの機能を実現するためのアルゴリズムや回路構成を概略的に推測することはできるが、詳細なアルゴリズムや回路構成は一意に定まらず、いくつかのバリエーションが考えられる。また、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）には、これらの機能を実現する回路の一例が開示されている。
【０００５】
本発明の目的は、Ｔ.Ｍ.Ｄ.Ｓ.リンク等におけるレシーバにおいて、回路規模を低減することができる新規なアルゴリズムを使用したスキュー調整回路及びスキュー調整方法を提供することにある。
【０００６】
また本発明の他の目的は、そのようなレシーバにおいて、受信データにおけるキャラクタの境界を検出して所定ビット数のデータ単位を復元したり、データチャンネル間のスキューを検出してデータの位相合わせをすることができるデータ同期回路及びデータ同期方法を提供することにある。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、前記サンプリングポイント選択部が、シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、第１〜第ＮのＪビット区間での比較処理によりそれぞれ得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定することを特徴とする。
【０００８】
本発明によれば、第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、その遷移点検出信号に基づいてシリアルデータの遷移点が推定される。従って、ブランキング期間に転送される所定数のビットのシリアルデータが有する特性を有効利用して、スキュー調整を行うことができ、スキューを調整するためのアルゴリズムや回路を簡素化できる。
【０００９】
ここで、本発明では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行うようにしてもよい。
【００１０】
また、前記シリアルデータは、ピクセルデータが転送される期間では、その遷移が最小化されるデータであり、同期キャラクタが転送されるブランキング期間では、前記第１〜第ＮのＪビット区間のうちの少なくとも２箇所のＪビット区間において全遷移パターンが現れるデータであってもよい。
【００１１】
また、前記サンプリングポイント選択部が、オーバーサンプルデータを保持するデータ保持部と、シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を出力する遷移点検出部と、シリアルデータの第１〜第ＮのＪビット区間での比較処理により得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定し、サンプリングポイントの位相の選択信号を出力する遷移点推定部と、複数のサンプリングポイントに対応した複数のステートを有し、前記位相選択信号に基づいてステートを遷移させ、現在のステートに対応するサンプリングポイントの選択信号を出力するステートマシンとを含んでもよい。
【００１２】
また、前記ステートマシンが、少なくとも４つのステートを有するようにしてもよい。
【００１３】
また本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、ブランキング期間に転送される所定数のビットのシリアルデータの中に、Ｊビット区間の全遷移パターンが少なくとも２つ検出されたことを条件に、スキュー調整を行うことを特徴とする。
【００１４】
本発明によれば、ブランキング期間に転送される所定数のビットのシリアルデータが有する特性を有効利用して、スキュー調整を行うことができ、スキューを調整するためのアルゴリズムや回路を簡素化できる。
【００１５】
また本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、前記サンプリングポイント選択部が、１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とする。
【００１６】
本発明によれば、１サンプルおきの所定数の組のオーバーサンプルデータを比較するので、隣接するサンプリングポイントにおけるオーバーサンプルデータを比較するよりもデータの遷移点を推測し易い。また、同期キャラクタの特徴を利用すれば、データとクロック信号との間のスキューを調整するためのアルゴリズムや回路を簡素化することもできる。
【００１７】
ここで、本発明では、前記サンプリングポイント選択部が、１サンプルおきの所定数の組のオーバーサンプルデータの排他的論理和を求める所定数のエクスクルーシブＯＲゲートを含んでもよい。
【００１８】
また本発明は、データのキャラクタ境界を検出し、キャラクタ境界で区切られたビット列を抽出して出力するデータ同期回路であって、シリアルデータに基づいて得られたパラレルデータを保持し、保持されたパラレルデータの中から、１ビットずつシフトしながら抽出されたＩビットの第１〜第Ｍのビット列を出力するビット列出力部と、第１〜第Ｍのビット列が、ブランキング期間に転送される同期キャラクタに１回又は複数回連続して一致したか否かを検出し、一致したビット列に対応する検出信号がアクティブになる第１〜第Ｍの検出信号を出力する第１〜第Ｍの検出部と、第１〜第Ｍの検出信号のいずれかがアクティブの場合には、第１〜第Ｍの検出信号を第１〜第Ｍの選択信号として格納し、第１〜第Ｍの検出信号のいずれもがアクティブでない場合には、既に格納されている第１〜第Ｍの選択信号をそのまま保持する選択信号格納部と、第１〜第Ｍのビット列と第１〜第Ｍの選択信号とを受け、第１〜第Ｍのビット列の中から、対応する選択信号がアクティブになっているビット列を選択して出力するビット列選択部とを含むことを特徴とする。
【００１９】
本発明によれば、１ビットずつシフトされた第１〜第Ｍのビット列のうちの１つを選択することにより、キャラクタ境界で区切られたビット列（所定数のビットのデータ単位）を順次取り出すことができる。従って、バレルシフタを用いなくてもセレクタ等を用いることによりデータ同期回路を構成することができる。
【００２０】
ここで、本発明では、前記第１〜第Ｍの検出部が、第１〜第Ｍのビット列が前記同期キャラクタと一致するか否かを、ディレイフリップフロップとエクスクルーシブＯＲゲートとエクスクルーシブＮＯＲゲートとを用いて検出してもよい。
【００２１】
また本発明は、第１〜第Ｌのシリアルデータが転送される第１〜第Ｌのチャンネル間の同期をとるデータ同期回路であって、ピクセルデータの転送期間においてアクティブになり、同期キャラクタを転送するブランキング期間において非アクティブになる第１〜第Ｌのデータイネーブル信号を保持する保持部と、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号のうちのいずれかが非アクティブであり、且つ、第１のタイミングに続く第２のタイミングで保持された第１〜第Ｌのデータイネーブル信号の全てがアクティブである場合に、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号を第１〜第Ｌの選択信号として出力する選択信号生成部と、第１〜第Ｌのチャンネルのデータのうち、第１〜第Ｌの選択信号がアクティブになったチャンネルのデータを遅延させるデータ遅延部とを含むことを特徴とする。
【００２２】
本発明によれば、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号と第２のタイミングで保持された第１〜第Ｌのデータイネーブル信号との間でパターンマッチングを行うことにより、第１〜第Ｌのチャンネル間のスキューを検出している。従って、チャンネル間のスキューを調整するためのアルゴリズムや回路を簡素化できる。
【００２３】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
【００２４】
なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２５】
１．Ｔ.Ｍ.Ｄ.Ｓ.リンク
まずＤＶＩ規格におけるＴ.Ｍ.Ｄ.Ｓ.リンクについて図１、図２を用いて説明する。
【００２６】
図１に示すように、Ｔ.Ｍ.Ｄ.Ｓ.のトランスミッタ５０には、ピクセルデータ（ＢＬＵ［７：０］、ＧＲＮ［７：０］、ＲＥＤ［７：０］）や、コントロール信号（ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＤＥ）や、基準クロック信号ＣＬＫが、前段のグラフィックコントローラから供給される。この場合、図２に示すように、データイネーブル信号ＤＥがアクティブ（ハイレベル）になるデータ転送期間においてはピクセルデータが供給される。また、ＤＥが非アクティブ（ローレベル）になるブランキング期間においてはコントロール信号が供給される。
【００２７】
トランスミッタ５０が含むエンコーダ／シリアライザ（Encoder/Serializer）５２、５４、５６は、グラフィックコントローラからの入力ストリームを受け、データの符号化とパラレル／シリアル変換を行う。
【００２８】
この符号化により、図２に示すように、データ転送期間においては、符号化されたピクセルデータＢＬＵ、ＧＲＮ、ＲＥＤが、Ｔ.Ｍ.Ｄ.Ｓ.リンクの差動データのチャンネル０、１、２を介して転送される。また、ブランキング期間においては、符号化されたコントロール信号ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０〜ＣＴＬ３が、チャンネル０、１、２を介して転送される。なお、デュアルリンクのＴ.Ｍ.Ｄ.Ｓ.では差動データのチャンネル数は６つ（ＲＧＢが２組）になる。
【００２９】
Ｔ.Ｍ.Ｄ.Ｓ.リンクにおいては、ピクセルデータの転送期間では、データの遷移回数を減少（最小化）させる符号化が行われる。このようにデータの遷移回数を減少させることにより、伝送路における電磁波の放射を低減できる。一方、ブランキング期間では、遷移回数を増加させた同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１が転送される。
【００３０】
具体的には、これらの４つの同期キャラクタＳＣ００〜ＳＣ１１を用いて各チャンネル毎に２ビットの情報が送られる。例えば、（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（００）、（０１）、（１０）、（１１）という情報を送る場合には、各々、同期キャラクタＳＣ００、ＳＣ０１、ＳＣ１０、ＳＣ１１がチャンネル０を介して転送される。
【００３１】
なおトランスミッタ５０は、各チャンネル０、１、２におけるシリアルデータの転送と並行して、各チャンネル０、１、２における伝送レートの１／１０の周波数を有する基準クロック信号ＣＬＫをクロックチャンネルＣを介して転送する。言い換えれば、基準クロック信号ＣＬＫの１周期で、各チャンネル０、１、２毎に１０ビットのデータが転送される。
【００３２】
Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０が含むリカバリ／エンコーダ６２、６４、６６は、チャンネル０、１、２により転送されるシリアルデータを受け、データのリカバリと復号化を行う。また、レシーバ６０が含むチャンネル間アライメント６８は、チャンネル間のスキューを検出して、チャンネル間におけるデータの位相合わせを行う。そして、リカバーされたストリームを後段のディスプレイコントローラに供給する。
【００３３】
Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０には、データ・クロック間のスキューを検出及び除去して、正しいデータを抽出するスキュー調整回路が必要になる。また、１０ビット単位のキャラクタの境界を検出し、データをキャラクタ毎に区切って後段に出力するバイト・シンクロナイザ（広義にはデータ同期回路）が必要になる。更に、複数のデータチャンネル間におけるスキューを調整するチャンネル間シンクロナイザ（広義にはデータ同期回路）が必要になる。
【００３４】
以下、レシーバ６０が含むこれらのスキュー調整回路、バイト・シンクロナイザ、チャンネル間シンクロナイザの具体的な構成例について説明する。
【００３５】
２．スキュー調整回路
図３に、本実施形態のスキュー調整回路の構成例を示す。このスキュー調整回路は、オーバーサンプリングされたシリアルデータからスキューを検出及び除去して、正しいデータを抽出する回路である。なお本実施形態のスキュー調整回路やサンプリングポイント選択部は、図３の全ての構成要素を含む必要はなく、その一部を省略する構成にしてもよい。
【００３６】
ＰＬＬ回路１００は、受信された基準クロック信号に基づいて逓倍クロック信号を発生する。基準クロック信号の周波数は、各データチャンネルにおける伝送レートの１／１０であり、逓倍クロック信号の周波数は、各データチャンネルにおける各データチャンネルにおける伝送レートの３倍である。オーバーサンプリング部２００は、この逓倍クロック信号を用いることにより、受信されたシリアルデータに対して３倍（広義にはＩ倍）のオーバーサンプリングを施し、オーバーサンプルデータ（over sampled data）を出力する。
【００３７】
サンプリングポイント選択部３００（サンプリング位相選択部、位相検出部）は、オーバサンプリング部２００からオーバーサンプルデータを受け、オーバーサンプルデータの比較処理（排他的論理和等）を行う。そして、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力する。
【００３８】
データリカバリ部４００（位相調整部）は、オーバーサンプリング部２００からオーバーサンプルデータを受けると共に、サンプリングポイント選択部３００から選択信号を受ける。そして、選択信号により選択されるサンプリングポイント（サンプリング位相）でのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力する。この際、シリアルデータをパラレルデータに変換して後段の回路（バイト・シンクロナイザ）に出力する。
【００３９】
サンプリングポイント選択部３００は、オーバーサンプリング部２００からのオーバーサンプルデータを保持するデータ保持部３２０を含む。このデータ保持部３２０は、シリアルデータの４ビット区間（広義にはＪビット期間であり、Ｊは４以上の整数とすることができる）に亘ってオーバーサンプリングされたデータ（サンプリング値）を取り込む。シリアルデータに対して３倍（Ｉ倍）のオーバーサンプリングが施されていることから、シリアルデータの４ビット（Ｊビット）について１２点（Ｉ×Ｊ点）のオーバーサンプルデータが取り込まれる。データ保持部３２０は、この１２点に加えて直前（直後でもよい）の２点（Ｈ点）を付加した１４点のオーバーサンプルデータを保持する。このためデータ保持部３２０は１４ビットのフリップフロップで構成されている。
【００４０】
サンプリングポイント選択部３００は遷移点検出部３３０、遷移点推定部３４０、ステートマシン３７０を含む。
【００４１】
ここで遷移点検出部３３０は、データ保持部３２０で保持されたオーバーサンプルデータ（１４ビット）に基づいてシリアルデータの遷移点を検出する。より具体的には、シリアルデータの４ビット（Ｊビット）区間単位でオーバーサンプルデータの比較処理（論理的排他和等）を行い、比較処理により得られた遷移点検出信号（例えば３ビット）を出力する。
【００４２】
２．１ 遷移点検出部
図４に、遷移点検出部３３０の構成例を示す。なお図４のＢ３’、Ｃ３’は、図３においてデータ保持部３２０の出力から入力に帰還される２ビット（前段の最終の２ビット）に相当する。一方、Ａ０、Ｂ０、Ｃ０・・・Ａ３、Ｂ３、Ｃ３は、データ保持部３２０に入力される１２ビットに相当する。
【００４３】
図４の遷移点検出部３３０は、シリアルデータにおけるオーバーサンプルデータＳＤ０〜ＳＤ１３を１サンプルおきに入力して排他的論理和を求めるエクスクルーシブＯＲゲート（以下においては、「ＥＸＯＲゲート」ともいう）３０１〜３１２を含む。また、これらのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを生成する検出信号生成部（全遷移パターン検出部）３３２、３３４、３３６を含む。
【００４４】
より具外的には、検出信号生成部３３２は、間隙β＋γにデータ遷移点が存在するか否かを検出するＥＸＯＲ３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３を受け、遷移点検出信号ＤＥＴβγを出力する。検出信号生成部３３４は、間隙γ＋αにシリアルデータの遷移点が存在するか否かを検出するＥＸＯＲ３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３を受け、遷移点検出信号ＤＥＴγαを出力する。検出信号生成部３３６は、間隙α＋βにシリアルデータの遷移点が存在するか否かを検出するＥＸＯＲ３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３を受け、遷移点検出信号ＤＥＴαβを出力する。
【００４５】
遷移点検出部３３０の動作について、図５、図６を参照しながら説明する。
【００４６】
図５は、３種類のサンプリング位相Ａ、Ｂ、Ｃのうちのサンプリング位相Ｃが、隣接する２つのデータ遷移点のほぼ中央に位置する状態を示している。
【００４７】
このような状態では、間隙β＋γの両端のサンプリング位相ＢとＡにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３は「０」になる。
【００４８】
また、間隙γ＋αの両端のサンプリング位相ＣとＢにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３は「１」になる。
【００４９】
また、間隙α＋βの両端のサンプリング位相ＡとＣにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５０】
これらのＥＸＯＲゲートの出力に基づいて、データ遷移点が間隙αに存在することが分かる。このことから、シリアルデータを検出するために選択すべき適切なサンプリング位相はＣであることが判明する。
【００５１】
図６は、３種類のサンプリング位相Ａ、Ｂ、Ｃのうちのサンプリング位相Ｂが、データ遷移点の近傍に位置する状態を示している。
【００５２】
このような状態では、間隙β＋γの両端のサンプリング位相ＢとＡにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３と、間隙γ＋αの両端のサンプリング位相ＣとＢにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３の値は、１か０かのどちらかであり、どちらが出力されるかは定まらない。（このように値が定まらない出力を「Ｘ」と呼ぶ）。
【００５３】
また、間隙α＋βの両端のサンプリング位相ＡとＣにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５４】
図６の状態では、データの内容によっては、出力Ｇβγ（Ｇβγ０〜Ｇβγ３）と出力Ｇγα（Ｇγα０〜Ｇγα３）の両方が「０」になることも考えられる。しかしながら、出力Ｇαβ（Ｇαβ０〜Ｇαβ３）が「１」となっていれば、シリアルデータの遷移点が間隙α又はβに存在することが分かる。このことから、シリアルデータを検出するために選択すべき適切なサンプリング位相はＣ又はＡであることが判明する。以上のことを、全ての起こり得る場合についてまとめたのが、図７に示す関係である。
【００５５】
さて、データ遷移点を判断するのに、少ないサンプルに基づいて判断するのは危険である。従って、遷移点検出結果が所定のデータ長に渡って一致した場合に、初めてスキュー調整を行うことが望ましい。このようなフィルタ動作を行うために、本実施形態においては、映像信号のブランキング期間に転送される同期キャラクタを利用する。ピクセルデータにおいては遷移回数が低減されているのに対し、同期キャラクタにおいては、遷移回数が多くなるように設定されている。このような同期キャラクタを用いることにより、アルゴリズムを簡略化し、回路のゲート数が大きくならないようにすることができる。また、同期キャラクタにおいては、信号の立ち上がりと立ち下がりがほぼ同数現れるので、両者の公平な測定に基づいて遷移点を検出することができる。
【００５６】
具体的には図２で既に説明したように、ブランキング期間においては同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００」、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１のいずれかが転送される。例えば（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（０、１）という情報を送る場合にはＳＣ０１が転送される。また、（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（１、０）という情報を送る場合にはＳＣ１０が転送される。
【００５７】
そして本願発明者は、ブランキング期間中に転送される連続した２０ビット（所定数のビット。Ｊ×Ｎビット）には、以下のような特性があることを見い出した。即ち、同期キャラクタのどのビットから始まる２０ビットであっても、その２０ビットの中には、４ビット区間の全遷移パターン「０１０１」又は「１０１０」（より正確には「０１０１０」又は「１０１０１」）が必ず２箇所以上に存在するという特性を見い出した。
【００５８】
この様子を、図８、図９に示す。図８は、同期キャラクタＳＣ０１＝１１０１０１０１００により構成される１０通りの２０ビットを示す図である。また図９は、同期キャラクタＳＣ１１＝１１０１０１０１０１により構成される１０通りの２０ビットを示す図である。他の２つの同期キャラクタＳＣ００、ＳＣ１０により構成される２０ビットについては、図８、図９の各ビットを反転させて考えればよい。
【００５９】
例えば図８の（１）は、その１ビット目から同期キャラクタＳＣ０１が始まる２０ビットである。この場合には、Ｅ１、Ｅ２に示すように４ビット区間の全遷移パターン「０１０１」が２０ビットの中に２箇所存在している。
【００６０】
また図８の（２）は、その２ビット目から同期キャラクタＳＣ０１が始まる２０ビットである。この場合にも、Ｅ３、Ｅ４に示すように４ビット区間の全遷移パターン「１０１０」が、２０ビットの中に２箇所存在している。
【００６１】
同様に、図８の（３）〜（１０）や図９（１）〜（１０）の場合にも、その２０ビットの中に４ビット区間の全遷移パターンが必ず２箇所以上存在している。
【００６２】
そこで本実施形態では、まず、図４の検出信号生成部３３２、３３４、３３６が、４ビット（Ｊビット）区間の全遷移パターン（ビットＩとビットＩ＋１の論理値が異なる値になる交番パターン）を検出している。即ち、シリアルデータの４ビット区間において、その４ビットが全遷移パターンである場合には、４箇所において同一の遷移点が検出されるはずである。本実施形態におけるＡＮＤ方式（第１の方式）の検出信号生成部３３２、３３４、３３６は、シリアルデータの４（Ｊ）ビット区間の４（Ｊ）箇所において同一の遷移点が検出された場合に、適切な遷移点が検出されたと判断する。そして検出信号生成部は遷移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを「１」（アクティブ）にする。
【００６３】
図１０（Ａ）にＡＮＤ方式の検出信号生成部の構成例を示す。この検出信号生成部は、入力Ｉ０〜Ｉ３の全てが「１」（アクティブ）の時に出力Ｑが「１」になり、それに以外の時にはＱは「０」（非アクティブ）になる。
【００６４】
例えば、ＡＮＤ方式の場合、図４の検出信号生成部３３２は、Ｇβγ０〜Ｇβγ３の全てが「１」の時に、ＤＥＴβγ＝１を出力する。同様に、検出信号生成部３３４はＧγα０〜Ｇγα３の全てが「１」の時にＤＥＴγα＝１を出力する。また、検出信号生成部３３６はＧαβ０〜Ｇαβ３の全てが「１」の時にＤＥＴαβ＝１を出力する。
【００６５】
なお、図１０（Ｂ）に３以上方式（第２の方式）の検出信号生成部の構成例を示す。この検出信号生成部は、入力Ｉ０〜Ｉ３の少なくとも３つが「１」の時に出力Ｑが「１」になり、それに以外の時にはＱは「０」になる。即ち、３以上方式の検出信号生成部では、シリアルデータの４ビット区間の３箇所以上において同一の遷移点が検出された場合に、適切な遷移点が検出されたと判断し、遷移点検出信号を「１」（アクティブ）にする。
【００６６】
２．２ 遷移点推定部
次に図３の遷移点推定部３４０について説明する。
【００６７】
遷移点推定部３４０は、遷移点検出部３３０からの遷移点検出信号（図４のＤＥＴβγ、ＤＥＴγα、ＤＥＴαβ）を受け、遷移点を推定する。そして、推定結果に基づいてサンプリング位相の選択信号を生成し、ステートマシン３７０に出力する。
【００６８】
この場合、遷移点検出部３３０が含む検出信号生成部３３２、３３４、３３６が、ＡＮＤ方式（図１０（Ａ））、３以上方式（図１０（Ｂ）のいずれの方式を採用するかで、遷移点の推定結果は異なったものになる。
【００６９】
例えば図１０（Ａ）のＡＮＤ方式の検出信号生成部を採用した場合には、図１１（Ａ）のように遷移点が推定される。なお、遷移点の推定結果から、どのサンプリング位相を選択するかは、図７に示す方式に従って行われる。
【００７０】
ケース１においては、Ｆ１、Ｆ２に示すように間隙γ＋α及び間隙α＋βのそれぞれにおいて４つの遷移点が検出される。一方、間隙β＋γでは遷移点は検出されない。よって、遷移点検出部３３０からの遷移点検出信号はＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。このため、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相（位相選択信号）はＣになる。
【００７１】
ケース２においては、Ｆ３に示すように間隙γ＋αにおいて４つの遷移点が検出される。一方、間隙α＋βにおいて検出される遷移点は３つであり、４つではない。同様に、間隙β＋γでは４つの遷移点は検出されない。よって、遷移点検出信号はＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。ＡＮＤ方式では４箇所において同一の遷移点が検出された場合に当該間隙に遷移点があると判断する。従って、この場合には遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。実際には間隙αにおいて３回遷移し、間隙γにおいて１回遷移しているので、サンプリング位相としてはＣの方が本来望ましいのであるが、間隙γ＋αに遷移点があると判断しているので、サンプリング位相ＢとＣのどちらを選択すべきかは判断できない。
【００７２】
ケース３においては、Ｆ４に示すように間隙γ＋αにおいて４つの遷移点が検出される。一方、その他の間隙α＋β、β＋γにおいては４つの遷移点が検出されない。よって、遷移点検出信号はＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。
【００７３】
ケース４においては、間隙γ＋α、α＋β、β＋γのいずれにおいても４つの遷移点が検出されない。よって、遷移点検出信号はＤＥＴγα＝ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、４つの遷移点が検出された間隙がなかったので、適切なサンプリング位相として選択すべきものは存在しない。
【００７４】
一方、図１０（Ｂ）の３以上方式の検出信号生成部を採用した場合には、図１１（Ｂ）のように遷移点が推定される。
【００７５】
ケース５においては、Ｆ５、Ｆ６に示すように間隙γ＋α及び間隙α＋βのそれぞれにおいて４つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即ち、両者において３つ以上の遷移点が検出されるので、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７６】
ケース６においては、Ｆ７、Ｆ８に示すように、間隙γ＋αにおいて４つの遷移点が検出され、間隙α＋βにおいて３つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即ち、両者において３つ以上の遷移点が検出されるので、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７７】
ケース７においては、Ｆ９に示すように、間隙γ＋αにおいて４つの遷移点が検出され、その他の間隙α＋β、β＋γにおいては遷移点が検出されないため、ＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。
【００７８】
ケース８においては、Ｆ１０、Ｆ１１に示すように、間隙γ＋αにおいて３つの遷移点が検出され、間隙α＋βにおいても３つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。このため、ケース１と同様に、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７９】
遷移点推定部３４０は、選択すべき適切なサンプリング位相が見つかった場合には、そのサンプリング位相を選択させる位相選択信号をステートマシン３７０に出力する。一方、選択すべき適切なサンプリング位相が見つけられなかった場合には、現在のサンプリング位相を維持させる位相選択信号をステートマシン３７０に出力する。
【００８０】
次に、遷移点推定部３４０の具体的な構成例について図３を用いて説明する。
【００８１】
遷移点推定部３４０は、シリアルデータの４ビット区間での比較処理により得られた遷移点検出信号（ＤＥＴγα、ＤＥＴαβ、ＤＥＴβγ）を５区間（Ｎ区間）に亘って保持する。より具体的には図３に示すように、遷移点推定部３４０は、直列接続された保持部（３ビットのフリップフロップ）３４１、３４２、３４３、３４４、３４５を含む。そして、これらの保持部３４１〜３４５は、第１〜第５の４ビット区間（第１〜第ＮのＪビット区間）で得られた第１〜第５の遷移点検出信号（第１〜第Ｎの遷移点検出信号）をそれぞれ保持する。そして、これらの第１〜第５の遷移点検出信号をデータ保持部（１５ビットのフリップフロップ）３５０にパラレルに供給する。これにより、データ保持部３５０には、シリアルデータの４ビット区間における３ビットの遷移点検出信号が５区間分（シリアルデータ２０ビット分）に渡って蓄積される。
【００８２】
この蓄積された５区間分の遷移点検出信号は判定部３６０に供給される。そして、判定部３６０は、供給された５区間分の遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示したことを条件に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定する。そして、推定結果に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８３】
即ち、図８、図９で既に説明したように、ブランキング期間において転送され、同期キャラクタを含む連続した２０ビット（Ｊ×Ｎビット）には、４ビット区間の全遷移パターンが少なくとも２箇所存在するという特性がある。本実施形態ではこのような特性を利用してスキュー調整を行っている。
【００８４】
例えば図１２（Ａ）に示す２０ビット（図８の（１）に相当）では、第２、第４の４ビット区間が全遷移パターンとなり、第２、第４の遷移点検出信号が同一結果になる。従って、この場合には、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされるため、判定部３６０は、これらの第２、第４の遷移点検出信号に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８５】
また、図１２（Ｂ）に示す２０ビット（図８の（５）に相当）では、第３、第５の４ビット区間が全遷移パターンとなり、第３、第５の遷移点検出信号が同一結果になる。従って、この場合にも、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされるため、判定部３６０は、これらの第３、第５の遷移点検出信号に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８６】
一方、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされなかった場合には、判定部３６０は、現在のサンプリング位相を維持させる位相選択信号をステートマシン３７０に出力する。即ち、判定部３６０は、この場合の遷移点検出信号を後段の回路に伝えないようにフィルタ処理を行う。
【００８７】
このような基準で判定部３６０が判定することで、ブランキング期間に転送されるデータ（同期キャラクタ）のみに基づいてスキュー調整を行う（サンプリング位相を変化させる）ことが可能になる。
【００８８】
例えば、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）の従来例では、ブランキング期間に転送される同期キャラクタのみならずデータ転送期間に転送されるピクセルデータにも基づいてスキュー調整を行っている。
【００８９】
しかしながら、遷移回数が最大化されていないピクセルデータでは、遷移回数が少ない上に、信号の立ち上がりと立ち下がりの回数が異なる場合がある。このような信号状態のピクセルデータでスキュー調整を行うと、信号の立ち上がりと立ち下がりを公平に取り扱うことができなくなる。また、遷移回数が最大でなく、例えば、「１」が連続し「０」が１ビットのみ伝送され、また「１」に戻るといった信号状態では、差動信号の振幅が変動する事態も生じる。このため、従来例のスキュー調整回路では、スキュー調整後のサンプリング位置が正しい位置からずれてしまう可能性がある。
【００９０】
これに対して本実施形態では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行えるようになっており、この同期キャラクタでは、遷移回数が最大化されており、信号の立ち上がり回数と立ち下がり回数の比率が、１に、より近いものとなる。従って、信号の立ち上がりと立ち下がりの公平な測定に基づいて遷移点を検出できる。更に、遷移回数が最大化されているので、差動信号の振幅の変動が最小となっている部分においてサンプリングを行うことができる。以上より、本実施形態では、安定して正確なスキュー調整が可能になる。
【００９１】
図１３に判定部３６０の構成例を示す。
【００９２】
保持部３４１、３４２、３４３、３４４、３４５に順次保持された第１〜第５の遷移点検出信号ＤＥＴγα０〜ＤＥＴαβ０、ＤＥＴγα１〜ＤＥＴαβ１、ＤＥＴγα２〜ＤＥＴαβ２、ＤＥＴγα３〜ＤＥＴαβ３、ＤＥＴγα４〜ＤＥＴαβ４は、データ保持部３５０に保持される。そして、データ保持部３５０はこれらの保持された遷移点検出信号を並び替えて、２ｏｆ５検出部３６１、３６２、３６３に出力する。即ち２ｏｆ５検出部３６１、３６２、３６３には、各々、ＤＥＴγα０〜ＤＥＴγα４、ＤＥＴβγ０〜ＤＥＴβγ４、ＤＥＴαβ０〜ＤＥＴαβ４が入力される。
【００９３】
ここで２ｏｆ５検出部（同期キャラクタ検出部）３６１〜３６３は、図１４に示すように、入力Ｉ０〜Ｉ４のうち２つ以上が「１」（アクティブ）の時に出力Ｑが「１」になり、それ以外の時にＱが「０」（非アクティブ）になる回路である。
【００９４】
例えば図１２（Ａ）のように、第２の４ビット区間の第２の遷移点検出信号ＤＥＴγα１〜ＤＥＴαβ１と、第４の４ビット区間の第４の遷移点検出信号ＤＥＴγα３〜ＤＥＴαβ３が同一結果を示した場合を考える。即ち、例えば、ＤＥＴγα１＝ＤＥＴγα３＝１であり、ＤＥＴβγ１＝ＤＥＴβγ３＝０であり、ＤＥＴαβ１＝ＤＥＴαβ３＝１であったとする。
【００９５】
この場合には、図１３の２ｏｆ５検出部３６１の出力ＡＳγα＝１になり、２ｏｆ５検出部３６２の出力ＡＳβγ＝０になり、２ｏｆ５検出部３６３の出力ＡＳαβ＝１になる。従って、図７に示す判断基準により、遷移点が存在する間隙はαであることが推定され、選択すべきサンプリング位相はＣになる。
【００９６】
このように２ｏｆ５検出部３６１〜３６３によるフィルタ処理を行うことで、少なくとも２区間分の遷移点検出信号が同一結果を示した場合にだけ、その遷移点検出信号が後段の回路に伝えられるようになる。
【００９７】
図１３のフィルタ部３６４は、遷移点推定信号ＡＳγα、ＡＳβγ、ＡＳαβの各々が２回（広義には２回以上）連続して一致した場合に、そのＡＳγα、ＡＳβγ、ＡＳαβを正しいと判断し、ＡＳγα’、ＡＳβγ’、ＡＳαβ’として出力する。
【００９８】
図１５にフィルタ部３６４の構成例を示す。図１５のフィルタ部では、クロック信号ＣＬＫの第１のタイミングでフリップフロップＦＦ０〜ＦＦ２に保持されたＩ０〜Ｉ３と、次の第２のタイミングでＦＦ０〜ＦＦ２に保持されたＩ０〜Ｉ３が共に「１」（アクティブ）の場合に、出力Ｑ０〜Ｑ３が「１」になる。例えばＣＬＫの第１のタイミングでＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１であり、且つ、第２のタイミングでもＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１の場合には、ＡＳγα’＝１、ＡＳβγ’＝０、ＡＳαβ’＝１になる。
【００９９】
図１３の位相選択信号生成部３６６は、遷移点推定信号ＡＳγα’、ＡＳβγ’、ＡＳαβ’を受け、サンプリング位相の選択信号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＡを出力する。ここで、ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＡは、各々、サンプリング位相Ｃ、Ｂ、Ａを選択させる信号である。
【０１００】
図１６（Ａ）に位相選択信号生成部３３６の構成例を示し、その真理値表を図１６（Ｂ）に示す。この真理値表は図７に対応するものである。例えばＡＳαβ’＝１、ＡＳβγ’＝０、ＡＳγα’＝１の場合には、間隙αに遷移点が存在すると推定されるため、サンプリング位相Ｃを選択するＳＥＬＣが「１」になる。
【０１０１】
図１３のフィルタ部３６８は、位相選択信号ＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣの各々が２回（広義には２回以上）連続して一致した場合に、そのＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣを正しいと判断し、ＳＥＬＡ’、ＳＥＬＢ’、ＳＥＬＣ’として出力する。このフィルタ部３６８は図１５と同様の構成になる。
【０１０２】
なお、図１３において、フィルタ部３６４、３６８のいずれか一方又は両方を設けない構成にしてもよい。
【０１０３】
２．３ ステートマシン
次に図３のステートマシン３７０について説明する。このステートマシン３７０は、複数のサンプリングポイントに対応した複数（例えば４以上）のステートを有する。そして、判定部３６０からの位相選択信号に基づいてステートを遷移させ、現在のステートに対応するサンプリングポイントの選択信号を、データリカバリ部４００に出力する。
【０１０４】
図１７に、ステートマシン３７０の構成例（状態遷移図）を示す。図１７では、７つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２に対応する７つのステートがある。即ち、サンプリングポイントＣ１（回路の電源投入後又はリセット後の初期状態のステート）を中心として、前後３つのサンプリングポイントまでの調整が可能になっている。
【０１０５】
ステートマシン３７０の動作について、図１７、図１８を参照しながら説明する。
【０１０６】
ステートマシン３７０において、例えば現在のステートがサンプリングポイントＢ１であるとする。この場合に、サンプリング位相Ａが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝０）が判定部３６０から入力されると、図１７のＧ１に示すように隣のサンプリングポイントＡ１のステートに移行する。
【０１０７】
一方、サンプリング位相Ａ又はＢが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相Ｂが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相Ｂ又はＣが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝１、ＳＥＬＣ＝１）が入力された場合には、Ｇ２に示すように現在のステートであるサンプリングポイントＢ１を維持する。
【０１０８】
またサンプリング位相Ｃが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力されると、Ｇ３に示すように隣のサンプリングポイントＣ１のステートに移行する。万一、サンプリング位相Ｃ又はＡが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力された場合にも、Ｇ３に示すように、７つのサンプリングポイントの中心方向側に隣接するサンプリングポイントＣ１を選択するステートに移行するのが妥当である。また、位相選択信号がＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝０の場合、即ち適切なサンプリング位相が見つからなかった場合には、現在のステートを維持する。このようにして、ステートマシン３７０は、以前のステートを参照しながら現在のサンプリングポイントのステートを決定し、選択すべきサンプリングポイントを指定する選択信号を生成し、データリカバリ部４００に出力する。
【０１０９】
なお、ステートマシン３７０は図１７の構成に限らず種々の変形実施が可能である。例えば図１９にステートマシン３７０の他の構成例を示す。図１９では、４つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ１に対応する４つのステートがある。即ち、サンプリングポイントＡ１（回路の電源投入後又はリセット後の初期状態のステート）を中心として、前に１つ後ろに２つのサンプリングポイントまでの調整が可能になっている。
【０１１０】
２．４ データリカバリ部
次に図３のデータリカバリ部４００について説明する。このデータリカバリ部４００は、サンプリングポイント選択部３００のステートマシン３７０からのサンプリングポイントの選択信号（Ｃ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２）と、オーバーサンプリング部２００からのオーバーサンプルデータを受ける。そして選択信号により指定されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力し、データのリカバリを行う。
【０１１１】
図２０にデータリカバリ部４００の構成例を示す。
【０１１２】
データリカバリ部４００はデータ保持部４１０を含む。このデータ保持部４１０は、シリアルデータの４ビット区間に渡ってオーバーサンプリングされたオーバーサンプルデータを取り込む。シリアルデータに対して３倍のオーバーサンプリングが施されていることから、シリアルデータの４ビットについて１２点のオーバーサンプルデータが取り込まれる。データ保持部４１０は、この１２点に直前の４点を付加した１６点のオーバーサンプルデータを保持するため、１６ビットのフリップフロップで構成されている。
【０１１３】
データリカバリ部４００はセレクタ４２１、４２２、４２３、４２４を含む。データ保持部４１０に保持された１６個のうちの所定の７つのオーバーサンプルデータが、このセレクタ４２１〜４２４にそれぞれ供給される。各々のセレクタは、サンプリングポイント選択部３００のステートマシン３７０が発生した選択信号に従って、７つ（広義には複数）のオーバーサンプルデータのうちの１つを選択する。
【０１１４】
例えば図１７のステートマシン３７０のステート（選択信号）がＣ１であった場合には、セレクタ４２１は、Ｃ１に対応するオーバーサンプルデータを選択し、シリアルデータのサンプルデータとして出力する。同様に、例えばステートがＣ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２であった場合には、セレクタ４２１は、Ｃ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２に対応するオーバーサンプルデータを選択し、シリアルデータのサンプルデータとして出力する。セレクタ４２２、４２３、４２４の動作も同様である。
【０１１５】
セレクタ４２１〜４２４から出力される４ビット分のサンプルデータは、直列接続された保持部（４ビットのフリップフロップ）４３１〜４３５に順次供給される。そして保持部４３１〜４３５は、入力された４ビット分のサンプルデータを５区間に渡って保持し、データ保持部４４０（２０ビットのフリップフロップ）にパラレルに供給する。これにより、データ保持部４４０には、４ビットのサンプルデータが５区間分（２０ビット分）蓄積される。データ保持部４４０から出力される２０ビットのサンプルデータは、セレクタ４５０に入力され、伝送レートが２倍の１０ビットのサンプルデータに変換される。これにより、伝送レートが基準クロックの周波数と等しい１０ビットのサンプルデータが得られる。
【０１１６】
２．５ 変形例
図２１に遷移点検出部の変形例を示す（以下、隣接ＥＸＯＲ型の遷移点検出部と呼ぶ）。図４の遷移点検出部（以下、１つおきＥＸＯＲ型の遷移点検出部と呼ぶ）では、１サンプルおきのオーバーサンプルデータの排他的論理和を求めていたが、図２１では、隣接するオーバーサンプルデータの排他的論理和を求めている。即ち、図２１の遷移点検出部は、隣接するオーバーサンプルデータの排他的論理和を求める１２個のＥＸＯＲゲート３０１〜３１２を含む。また、これらのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβ、ＤＥＴγ、ＤＥＴαを生成する検出信号生成部３３２、３３４、３３６を含む。
【０１１７】
検出信号生成部３３２、３３４、３３６の回路構成は、図１０（Ａ）、（Ｂ）と同様のＡＮＤ方式或いは３以上方式の構成を採用できる。
【０１１８】
隣接ＥＸＯＲ型の遷移点検出部において、ＡＮＤ方式の検出信号生成部を採用した場合には図２２（Ａ）に示すように遷移点が推定される。一方、３以上方式の検出信号生成部を採用した場合には図２２（Ｂ）に示すように遷移点が推定される。
【０１１９】
ＡＮＤ方式の場合の図１１（Ａ）と図２２（Ａ）を比較すれば分かるように、図１１（Ａ）の１つおきＥＸＯＲ型では、ケース１、２、３の場合に得られる遷移点検出情報を、位相選択情報として利用できる。これに対して、図２２（Ａ）の隣接ＥＸＯＲ型ではケース１の場合に得られる遷移点検出情報しか利用できない。また３以上方式の場合の図１１（Ｂ）と図２２（Ｂ）を比較すれば分かるように、図１１（Ｂ）の１つおきＥＸＯＲ型ではケース１、２、３、４の場合に得られる遷移点検出情報を、位相選択情報として利用できる。これに対して、図２２（Ｂ）の隣接ＥＸＯＲ型ではケース１、２の場合に得られる遷移点検出情報しか利用できない。
【０１２０】
このように、得られた遷移点検出情報をより多く生かすことができるという意味では、１つおきＥＸＯＲ型の方が有利である。例えば、隣接ＥＸＯＲ型では、サンプリングポイントがデータ遷移点に位置している場合に、位相選択情報を得ることができない可能性がある。これに対して１つおきＥＸＯＲ型では、図６のようにサンプリングポイントがデータ遷移点に位置している場合にも、位相選択情報を得ることができ、サンプリング位相を変化させることができる。
【０１２１】
但し、実際に動作上は、いつまでもデータ遷移点が見つからない事態は生じにくいため、隣接ＥＸＯＲ型の遷移点検出部でもそれほど問題はない。また、オーバーサンプリングのレートを例えば４倍以上にすることで、隣接ＥＸＯＲ型の問題点も解消できる。
【０１２２】
図２３に、隣接ＥＸＯＲ型の遷移点検出部を採用した場合の判定部３６０の構成例を示す。２ｏｆ５検出部３６１、３６２、３６３、フィルタ部３６４、３６８は、図１４、図１５と同様の回路構成を採用できる。また、位相選択信号生成部３３６は、遷移点推定信号ＡＳγ’、ＡＳβ’、ＡＳα’を、各々、位相選択信号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＣとして出力するものであればよい。
【０１２３】
なお、隣接ＥＸＯＲ型の遷移点検出部を採用した場合に、ステートマシン３７０やデータリカバリ部４００は、１つおきＥＸＯＲ型の場合と同様の構成を採用できる。
【０１２４】
２．６ 従来例との比較
次に本実施形態のスキュー調整回路と、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）に開示される従来例のスキュー調整回路との相違点について説明する。
【０１２５】
図２４（Ａ）、（Ｂ）に従来例のスキュー調整回路の概略を示す。
【０１２６】
オーバーサンプリング部２０からのオーバーサンプルデータは、デジタル位相ロックループ（ＤＰＬＬ）３０に入力される。このＤＰＬＬ３０は、位相合わせウィンドー５０、位相検出論理回路５２、デジタルループフィルタ５４、位相調整有限ステートマシン（ＦＳＭ）５６を含む。そして、位相合わせウィンドー５０が含むマルチプレクサ７６からの出力Ｑ［０：１１］のうちＱ［１，４，７，１０］が、後段のバイト・シンクロナイザ３２に入力される。
【０１２７】
図２４（Ｂ）に示すように、位相検出論理回路５２は、４つの位相検出セル８０、８１、８２、８３を有する。シリアルデータに対して３倍のオーバーサンプリングが施されているため、各位相検出セルには、シリアルデータの各ビットについて３つのオーバーサンプルデータが取り込まれる。
【０１２８】
各位相検出セルにおいて、３つのオーバーサンプルデータが「０００」又は「１１１」の場合には、スキューが無いと判断される。また、３つのオーバーサンプルデータが「１００」又は「０１１」の場合には、受信データの遅れと判断され、位相検出論理回路５２はアップ信号６６を出力する。一方、３つのオーバーサンプルデータが「００１」又は「１１０」の場合には、受信データの進みと判断され、位相検出論理回路５２はダウン信号６８を出力する。
【０１２９】
デジタルループフィルタ５４は、これらのアップ信号６６、ダウン信号６８に基づいてフィルタ処理を行い、アップ信号７０、ホールド信号７２、ダウン信号７４をＦＳＭ５６に出力する。そしてＦＳＭ５６の制御によりマルチプレクサ７６が位相合わせ動作を行う。
【０１３０】
図２４（Ａ）、（Ｂ）の従来例と本実施形態のスキュー調整回路の相違点は以下の通りである。
（１）図２４（Ａ）、（Ｂ）の従来例は、マルチプレクサ７６、位相検出論理回路５２、デジタルループフィルタ５４、ＦＳＭ５６からなるループを有するデジタルＰＬＬ（Digital Phase Locked Loop）である。即ちマルチプレクサ７６の出力が、バイト・シンクロナイザ３２に入力されると共に位相検出論理回路５２に帰還している。
【０１３１】
これに対して図３の本実施形態には従来例のようなループが存在しない。即ちデータリカバリ部４００の出力は、バイト・シンクロナイザには入力されるが、サンプリングポイント選択部３００には帰還されていない。
（２）従来例は、位相合わせウィンドー５０をアップ信号７０やダウン信号７４により進めたり遅らせるデジタルＰＬＬの構成になっている。即ちこの従来例では、図２４（Ｂ）に示すようにオーバーサンプルデータＱ[１，４，７，１０］が遷移点間の中心に常に位置するように位相合わせウィンドー５０を動かしている。
【０１３２】
これに対して本実施形態は、サンプリングポイント選択部３００からの選択信号に基づいて、オーバーサンプルデータの中からサンプルデータを選択する構成となっている。即ち本実施形態には従来例のような位相合わせウィンドーが存在せず、デジタルＰＬＬの構成になっていない。
（３）従来例はブランキング期間のみならずピクセルデータの転送期間においてもスキュー調整が行われる構成になっている。即ちブランキング期間の同期キャラクタを積極的に利用してスキュー調整を行う回路構成になっておらず、図３の保持部３４１〜３４５や図１３の２ｏｆ５検出部３６１〜３６３のような回路を有さない。
【０１３３】
これに対して本実施形態は、ブランキング期間の同期キャラクタにより構成される２０ビットの特性（図８、図９）を有効利用してスキュー調整を行っている。即ち、図３の保持部３４１〜３４５に保持された５区間分（２０ビット）の遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示したか否かを検出する２ｏｆ５検出部３６１〜３６３を有する。これにより本実施形態では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行えるようになる。従って、信号の立ち上がりと立ち下がりの公平な測定に基づいて遷移点を検出でき、安定して正確なスキュー調整が可能になる。
（４）従来例の位相合わせウィンドー５０は、「位相を進める」、「位相を遅らせる」、「位相を変化させない」という３つのステートの調整しかできない。このため、クロック・データ間のスキューがシリアルデータの１／３ビット以上になってしまう、「位相を進める」から「位相を遅らせる」にステートが変化したり、「位相を進める」から「位相を遅らせる」にステートが変化してしまう事態が生じる。これにより、１ビット分のサンプリングエラーが生じてしまう。
【０１３４】
これに対して本実施形態では図１７、図１９に示すようにステートマシン３７０は４以上のステートの調整ができる。従って、サンプリングエラーが生じる確率を従来例に比べて低めることができる。
【０１３５】
３．バイト・シンクロナイザ
次に、本実施形態のバイト・シンクロナイザ（データ同期回路）について説明する。
【０１３６】
データチャンネルとクロックチャンネルとの間に存在するスキューのために、クロック信号の位相に対してどのタイミングで１０ビット毎のデータ単位が受信されるのかが確定しないという問題がある。そこで、バイト・シンクロナイザは、受信データにおけるキャラクタの境界を検出して、１０ビット毎のデータ単位を復元する。キャラクタの境界を検出する手がかりは、ピクセルデータから得ることは不可能である。しかし、画像信号のブランキング期間において送信される同期キャラクタをデコードすることによって、キャラクタの区切りの位置を特定することができる。
【０１３７】
ブランキング期間においては同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１のいずれかが転送される。いずれの同期キャラクタにおいても、最初の２ビットは同一の値で、第３番目のビットから第９番目のビットまでは交互に変化する値となっている。従って、これらの同期キャラクタを検出することは容易である。画像信号のブランキング期間においては、シリアルデータのいずれかの位置において、同期キャラクタが必ず検出される。
【０１３８】
図２５に、本実施形態のバイト・シンクロナイザの構成例を示す。
【０１３９】
ビット列出力部５０８は、シリアルデータに基づいて得られたパラレルデータを保持し、保持されたパラレルデータの中から、１ビットずつシフトしながら抽出された１０ビット（Ｉビット）のビット列Ｄ［０：９］、Ｄ［１：１０］・・・・Ｄ［９：１８］（第１〜第Ｍのビット列）を出力する。
【０１４０】
より具体的には図３のスキュー調整回路から出力される１０ビットのパラレルデータは、ビット列出力部５０８が含むデータ保持部５１０（１０ビットのフリップフロップ）に供給される。データ保持部５１０の出力は、更にデータ保持部５２０（１０ビットのフリップフロップ）に入力され、データ保持部５１０及び５２０に、２組の１０ビットパラレルデータが保持される。そしてデータ保持部５１０及び５２０から１９ビットのパラレルデータが取り出され、データ保持部５３０（１９ビットのフリップフロップ）に供給される。
【０１４１】
そしてデータ保持部５３０からは、１ビットずつずれた１０種類の１０ビットのビット列Ｄ［０：９］〜Ｄ［９：１８］が、検出部５４１〜５５０（同期キャラクタ検出部）とビット列選択部５９０とに供給される。
【０１４２】
検出部５４１〜５５０（第１〜第Ｍの検出部）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］（第１〜第Ｍのビット列）が、ブランキング期間に転送される同期キャラクタに１回又は複数回連続して一致したか否かを検出する。そして、一致したビット列に対応する検出信号がアクティブになる検出信号ＤＥＴ０〜ＤＥＴ９（第１〜第Ｍの検出信号）を出力する。
【０１４３】
図２６に検出部５４１〜５５０の構成例を示す。検出部の各々はディレイフリップフロップ５５１を利用することにより、９ビット単位の検出を複数回並行して行う。即ち、１回目（第１のタイミング）の検出において、９ビットのデータＤ０〜Ｄ８について、（Ｄ０ ＸＮＯＲ Ｄ１） ＡＮＤ （Ｄ１ ＥＸＯＲ Ｄ２） ＡＮＤ （Ｄ２ ＥＸＯＲ Ｄ３）・・・・ＡＮＤ （Ｄ７ ＥＸＯＲＤ８）の値を求め、その値が「１」になれば、１０ビットのビット列と同期キャラクタとが一致したと判断する。そして、検出部５４１〜５５０は、入力されたビット列と同期キャラクタとの一致を２回（広義には複数回）検出した場合には「１」を出力する。一方、入力されたビット列と同期キャラクタとの一致を連続して２回（複数回）検出できなかった場合には「０」を出力する。
【０１４４】
このようにディレイフリップ５５１を利用すれば、エクスクルーシブＮＯＲゲート５５２及びエクスクルーシブＯＲゲート５５３〜５５９を１組設けるだけですみ、２組設ける必要がなくなるため、回路を小規模化できる。
【０１４５】
検出部５４１〜５５０からの検出信号ＤＥＴ０〜ＤＥＴ９は、図１５の選択信号格納部５５８に入力される。この選択信号格納部５５８は、検出信号ＤＥＴ０〜ＤＥＴ９のいずれかが「１」（アクティブ）の場合には、検出信号ＤＥＴ０〜ＤＥＴ９を選択信号ＳＥＬ０〜ＳＥＬ９として格納する。一方、検出信号ＤＥＴ０〜ＤＥＴ９のいずれもが「１」でない場合には、既に格納されている選択信号ＳＥＬ０〜ＳＥＬ９をそのまま保持する。
【０１４６】
より具体的には検出信号ＤＥＴ０〜ＤＥＴ９はＯＲゲート５６０とセレクタ５７０に供給される。ＯＲゲート５６０は、検出信号ＤＥＴ０〜ＤＥＴ９の論理和を求め、ＤＥＴ０〜ＤＥＴ９のいずれかが「１」の時に「１」を出力する。
【０１４７】
格納部５８０（１０ビットのフリップフロップ）に接続されたセレクタ５７０は、ＯＲゲート５６０の出力が「１」の場合には、検出部５４１〜５５０からの検出信号ＤＥＴ０〜ＤＥＴ９を選択して出力し、「０」の場合には格納部５８０に格納されている選択信号ＳＥＬ０〜ＳＥＬ９を選択して出力する。そして、セレクタ５７０から出力された信号は格納部５８０に格納される。
【０１４８】
ビット列選択部５９０（セレクタ）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］と選択信号ＳＥＬ０〜ＳＥＬ９を受け、ビット列Ｄ［０：９］〜Ｄ［９：１８］の中から、対応する選択信号が「１」（アクティブ）になっているビット列を選択して出力する。例えばＳＥＬ０＝１の時にはＤ［０：９］を選択し、ＳＥＬ１＝１の時にはＤ［１：１０］を選択し、・・・・ＳＥＬ９＝１の時にはＤ［９：１８］を選択する。
【０１４９】
このように本実施形態のバイト・シンクロナイザは、バレルシフタによるシフト操作ではなく、ビット列選択部５９０による選択操作により、ビット列Ｄ［０：９］〜Ｄ［９：１８］のいずれかを取り出す。そして、取り出されたビット列を、バイト同期データ（１０ビット毎のデータ単位）として、後段のチャンネル間シンクロナイザに出力している。
【０１５０】
４．チャンネル間シンクロナイザ
次に、本実施形態のチャンネル間シンクロナイザ（データ同期回路）について説明する。
【０１５１】
３つのデータチャンネル間に存在するスキューのために、バイト・シンクロナイザから出力されるバイト同期データが、３つのデータチャンネル間で最大１バイト分ずれている可能性がある。チャンネル間シンクロナイザは、このようなデータチャンネル間におけるスキューを調整するためのものである。
【０１５２】
チャンネル間シンクロナイザにおいても、バイト・シンクロナイザと同様に、画像信号のブランキング期間における同期キャラクタを利用してスキューを検出する。各データチャンネルにおいて送信されるデータは、同期キャラクタと、符号化されたピクセルデータとを含んでいる。ＤＶＩ規格によれば、同期キャラクタが転送されるブランキング期間においてデータイネーブル信号（以下、「ＤＥ信号」ともいう）がローレベル（非アクティブ）となり、ピクセルデータの転送期間においてＤＥ信号がハイレベル（アクティブ）となる（図２参照）。そこで、ＤＥ信号の立ち上がり又は立ち下がりのタイミングに基づいて、これらのデータチャンネル間におけるスキューを検出することができる。
【０１５３】
従来は、あるデータチャンネル（チャンネル０とする）のＤＥ信号が立ち上がった時に他のデータチャンネルのＤＥ信号を検出し、他のデータチャンネルのいずれかにおいてＤＥ信号がローレベルであったら、チャンネル０のＤＥ信号を遅らせるというアルゴリズムが用いられていた。
【０１５４】
一方、本実施形態においては、３チャンネル分のＤＥ信号を１つの保持部（フリップフロップ）に入力してその前後の変化を観測し、パターンマッチングによって、どのチャンネルのデータを遅延させるかを決定するようにしている。
【０１５５】
図２７を参照しながら、本実施形態のチャンネル間シンクロナイザにおいて行われるパターンマッチングについて説明する。
【０１５６】
各チャンネルのデータについて、そのデータがピクセルデータであるか同期キャラクタであるかを区別するために用いられるデータイネーブル信号（ＤＥ信号）は、同期キャラクタが検出されているときに「０」となり、同期キャラクタが検出されていないときに「１」となる。３つのデータチャンネルについてのＤＥ信号をＤＥ０、ＤＥ１、ＤＥ２とする。そして、第１のタイミング（第１の基準クロック期間）において入力されたものをＤＥ０(ｔ0)〜ＤＥ２(ｔ0)と表し、次の第２のタイミング（第２の基準クロック期間）において入力されたものをＤＥ０(ｔ1)〜ＤＥ２(ｔ1)と表す。
【０１５７】
図２７のようにＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」であり、且つ、ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の全てが「１」となる状態は、最も遅れているチャンネルのＤＥ信号が立ち上がったタイミングに相当している。
【０１５８】
ケースＡにおいては、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の全てが「０」であることから、３つのチャンネルのＤＥ信号のタイミングが揃っていることが分かる。このような場合には、選択信号Ｓ０、Ｓ１、Ｓ２として、全て「０」を出力する。これにより、各データチャンネルにおいて、遅延されていない方のデータが選択される。
【０１５９】
ケースＢにおいては、ＤＥ０(ｔ0)が「１」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「０」であることから、チャンネル０のデータのタイミングが進んでいることが分かる。このような場合には、選択信号Ｓ０として「１」を出力し、選択信号Ｓ１とＳ２として「０」を出力する。これにより、チャンネル０において、遅延されている方のデータが選択され、チャンネル１と２において、遅延されていない方のデータが選択される。以下同様に、ケースＣにおいてはチャンネル１のデータが遅延され、ケースＤにおいてはチャンネル２のデータが遅延される。
【０１６０】
ケースＥにおいては、ＤＥ０(ｔ0)が「０」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「１」であることから、チャンネル１と２のタイミングが進んでいることが分かる。このような場合には、選択信号Ｓ０として「０」を出力し、選択信号Ｓ１とＳ２として「１」を出力する。これにより、チャンネル０において、遅延されていない方のデータが選択され、チャンネル１と２において、遅延されている方のデータが選択される。以下同様に、ケースＦにおいてはチャンネル０と２のデータが遅延され、ケースＧにおいてはチャンネル０と１のデータが遅延される。
【０１６１】
図２８に本実施形態のチャンネル間シンクロナイザの構成例を示し、図２９にそのタイミング波形図を示す。
【０１６２】
図２８において、保持部６００（フリップフロップ６０１、６０２、６０３）は、各データチャンネルについてのＤＥ信号（第１〜第Ｌのデータイネーブル信号）をクロックＣＬＫに基づいて順次保持する。
【０１６３】
選択信号生成部６０８は、図２９のＨ１に示すように、第１のタイミング（ｔ0）で保持された信号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」（非アクティブ）であり、且つ、Ｈ２に示すように、第２のタイミング（ｔ1）で保持された信号ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の全てが「１」（アクティブ）である場合に、Ｈ３に示すように、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）として出力する。
【０１６４】
より具体的には、保持部６００の出力には、第１のタイミング（ｔ0）で入力された信号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)が存在し、保持部６００の入力には、次の第２のタイミング（ｔ1）で入力された信号ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)が存在している。
【０１６５】
そこで、３入力ＮＡＮＤゲート６１０によってＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の反転論理積を求めると共に、３入力ＡＮＤゲート６２０によってＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の論理積を求める。そして、ＡＮＤゲート６３０によって、ＮＡＮＤゲート６１０の出力とＡＮＤゲート６２０の出力との論理積を求める。
【０１６６】
そしてＡＮＤゲート６３０の出力が「１」になると、セレクタ６４１〜６４３がＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選択し、選択されたＤＥ０(ｔ0)〜ＤＥ２(ｔ0)をフリップフロップ６５１〜６５３が保持する。これにより図２９のＨ３に示すように選択信号Ｓ０〜Ｓ２が生成される。
【０１６７】
データ遅延部６６０は、チャンネル０〜２（第１〜第Ｌのチャンネル）のデータのうち、選択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）が「１」（アクティブ）になったチャンネルのデータを遅延させる。
【０１６８】
より具体的には、図２５のバイト・シンクロナイザから出力された３つのチャンネルのバイト同期データは、データ遅延部６６０が含むフリップフロップ６６１〜６６３とセレクタ６７１〜６７３の第１の入力にそれぞれ供給される。フリップフロップ６６１〜６６３から出力される遅延データは、セレクタ６７１〜６７３の第２の入力にそれぞれ供給される。セレクタ６７１〜６７３は、選択信号Ｓ０〜Ｓ２に従って、遅延されていないデータと遅延データとのうちの一方をそれぞれ選択する。これにより、図２９のＨ４に示すように、チャンネル間のスキューが調整されたチャンネル同期データを得ることができる。
【０１６９】
このように本実施形態では、選択信号Ｓ０〜Ｓ３を生成する選択信号生成部６０８を各チャンネル毎に設けるのではなく、３つのチャンネルに対して１つだけ設けている。これにより回路の小規模化を図れる。
【０１７０】
なお、本実施形態においてはＤＥ信号の立ち上がりのタイミングを検出するようにしたが、ＤＥ信号の立ち下がりのタイミングを検出するようにしてもよい。
【０１７１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１７２】
例えば、明細書中の記載において広義な用語（Ｊビット区間、第１〜第ＮのＪビット区間、第１〜第Ｎの遷移点検出信号、データ保持部等）として引用された用語（４ビット区間、第１〜第５の４ビット区間、第１〜第５の遷移点検出信号、フリップフロップ等）は、明細書中の他の記載においても広義な用語に置き換えることができる。
【０１７３】
また、本発明のスキュー調整回路、データ同期回路は、図３、図２５、図２８に示す構成に限定されず、種々の変形実施が可能である。例えば図３、図２５、図２８の構成要素の一部を省略したり、その接続関係を変更してもよい。或いは、データのビット幅等を変更してもよい。
【０１７４】
また本実施形態では、ＤＶＩ規格でのスキュー調整手法やデータ同期手法に本発明を適用した場合について説明したが、本発明はこれに限定されない。例えばＤＶＩ規格と同様の思想に基づく規格やＤＶＩを発展させた規格でのスキュー調整手法やデータ同期手法にも本発明は適用できる。
【図面の簡単な説明】
【図１】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクのトランスミッタ、レシーバについて説明するための図である。
【図２】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクの信号伝送について説明するための図である。
【図３】本実施形態のスキュー調整回路の構成例を示す図である。
【図４】１つおきＥＸＯＲ型の遷移点検出部の構成例を示す図である。
【図５】遷移点検出部の動作を説明するための図である。
【図６】遷移点検出部の動作を説明するための図である。
【図７】遷移点検出信号と、シリアルデータの遷移点が存在する間隙と、選択すべきサンプリング位相との関係を示す図である。
【図８】同期キャラクタにより構成される１０通りの２０ビットを示す図である。
【図９】同期キャラクタにより構成される１０通りの２０ビットを示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、ＡＮＤ方式の検出信号生成部と３以上方式の検出信号生成部の構成例を示す図である。
【図１１】図１１（Ａ）、（Ｂ）は、１つおきＥＸＯＲ型の遷移点検出部を採用した場合における遷移点推定手法について説明するための図である。
【図１２】図１２（Ａ）、（Ｂ）は、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、その遷移点検出信号に基づいて遷移点を推定する手法について説明するための図である。
【図１３】判定部の構成例を示す図である。
【図１４】２ｏｆ５検出部（同期キャラクタ検出部）の構成例を示す図である。
【図１５】フィルタ部の構成例を示す図である。
【図１６】図１６（Ａ）、（Ｂ）は、位相選択信号生成部の構成例とその真理値表を示す図である。
【図１７】ステートマシンの構成例（状態遷移図）を示す図である。
【図１８】ステートマシンの動作を説明するための図である。
【図１９】ステートマシンの他の構成例（状態遷移図）を示す図である。
【図２０】データリカバリ部の構成例を示す図である。
【図２１】隣接ＥＸＯＲ型の遷移点検出部の構成例を示す図である。
【図２２】図２２（Ａ）、（Ｂ）は、隣接ＥＸＯＲ型の遷移点検出部を採用した場合における遷移点推定手法について説明するための図である。
【図２３】隣接ＥＸＯＲ型の遷移点検出部を採用した場合の判定部の構成例を示す図である。
【図２４】図２４（Ａ）、（Ｂ）は、従来例のスキュー調整回路の構成を示す図である。
【図２５】本実施形態のバイト・シンクロナイザの構成例を示す図である。
【図２６】検出部の構成例を示す図である。
【図２７】本実施形態のチャンネル間シンクロナイザにおいて行われるパターンマッチングについて説明するための図である。
【図２８】本実施形態のチャンネル間シンクロナイザの構成例を示す図である。
【図２９】チャンネル間シンクロナイザの動作について説明するためのタイミング波形図である。
【符号の説明】
１００ ＰＬＬ回路
２００ オーバーサンプリング部
３００ サンプリングポイント選択部
３０１〜３１２ エクスクルーシブＯＲゲート
３２０ データ保持部
３３０ 遷移点検出部
３３２、３３４、３３６ 検出信号生成部
３４１〜３４５ 保持部
３５０ データ保持部
３６０ 判定部
３６１〜３６３ ２ｏｆ５検出部
３６４、３６８ フィルタ部
３６６ 位相選択信号生成部
３７０ ステートマシン
４００ データリカバリ部
４１０ データ保持部
４２１〜４２４ セレクタ
４３１〜４３５ 保持部
４４０ データ保持部
４５０ セレクタ
５０８ ビット列出力部
５１０、５２０、５３０ データ保持部
５４１〜５５０ 検出部
５５８ 選択信号格納部
５６０ ＯＲゲート
５７０ セレクタ
５８０ 格納部
５９０ ビット列選択部
６００ 保持部
６０１〜６０３、６５１〜６５３、６６１〜６６３ フリップフロップ
６１０ ＮＡＮＤゲート
６２０、６３０ ＡＮＤゲート
６４１〜６４３、６７１〜６７３ セレクタ
【発明の属する技術分野】
本発明は、スキュー調整回路及びスキュー調整方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
近年、ディスプレイ・インターフェースの標準規格としてＤＶＩ（Digital Visual Interface）と呼ばれる規格が脚光を浴びている。このＤＶＩ規格は、近距離だけではなく５ｍ以上も離れた長距離においても、ホストコンピュータと表示装置との間での画像情報の伝送を可能にするものである。
【０００３】
ＤＶＩ規格では、ＲＧＢ（赤、緑、青）の３つの差動データチャンネルと１つの差動クロックチャンネルとを使用するＴ.Ｍ.Ｄ.Ｓ.（Transition Minimized Differential Signaling）リンクのプロトコルを採用している。このＴ.Ｍ.Ｄ.Ｓ.リンクでは、長距離伝送の結果生じるデータ・クロック間のスキューを検出及び除去して、正しいデータを抽出する機能を、レシーバが備える必要がある。また、受信データにおけるキャラクタ境界を検出する機能や、データチャンネル間のスキューを検出してチャンネル間におけるデータの位相合わせをする機能を、レシーバが備える必要がある。
【０００４】
ＤＶＩ規格によれば、これらの機能を実現するためのアルゴリズムや回路構成を概略的に推測することはできるが、詳細なアルゴリズムや回路構成は一意に定まらず、いくつかのバリエーションが考えられる。また、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）には、これらの機能を実現する回路の一例が開示されている。
【０００５】
本発明の目的は、Ｔ.Ｍ.Ｄ.Ｓ.リンク等におけるレシーバにおいて、回路規模を低減することができる新規なアルゴリズムを使用したスキュー調整回路及びスキュー調整方法を提供することにある。
【０００６】
また本発明の他の目的は、そのようなレシーバにおいて、受信データにおけるキャラクタの境界を検出して所定ビット数のデータ単位を復元したり、データチャンネル間のスキューを検出してデータの位相合わせをすることができるデータ同期回路及びデータ同期方法を提供することにある。
【０００７】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、前記サンプリングポイント選択部が、シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、第１〜第ＮのＪビット区間での比較処理によりそれぞれ得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定することを特徴とする。
【０００８】
本発明によれば、第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、その遷移点検出信号に基づいてシリアルデータの遷移点が推定される。従って、ブランキング期間に転送される所定数のビットのシリアルデータが有する特性を有効利用して、スキュー調整を行うことができ、スキューを調整するためのアルゴリズムや回路を簡素化できる。
【０００９】
ここで、本発明では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行うようにしてもよい。
【００１０】
また、前記シリアルデータは、ピクセルデータが転送される期間では、その遷移が最小化されるデータであり、同期キャラクタが転送されるブランキング期間では、前記第１〜第ＮのＪビット区間のうちの少なくとも２箇所のＪビット区間において全遷移パターンが現れるデータであってもよい。
【００１１】
また、前記サンプリングポイント選択部が、オーバーサンプルデータを保持するデータ保持部と、シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を出力する遷移点検出部と、シリアルデータの第１〜第ＮのＪビット区間での比較処理により得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定し、サンプリングポイントの位相の選択信号を出力する遷移点推定部と、複数のサンプリングポイントに対応した複数のステートを有し、前記位相選択信号に基づいてステートを遷移させ、現在のステートに対応するサンプリングポイントの選択信号を出力するステートマシンとを含んでもよい。
【００１２】
また、前記ステートマシンが、少なくとも４つのステートを有するようにしてもよい。
【００１３】
また本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、ブランキング期間に転送される所定数のビットのシリアルデータの中に、Ｊビット区間の全遷移パターンが少なくとも２つ検出されたことを条件に、スキュー調整を行うことを特徴とする。
【００１４】
本発明によれば、ブランキング期間に転送される所定数のビットのシリアルデータが有する特性を有効利用して、スキュー調整を行うことができ、スキューを調整するためのアルゴリズムや回路を簡素化できる。
【００１５】
また本発明は、シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、前記サンプリングポイント選択部が、１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とする。
【００１６】
本発明によれば、１サンプルおきの所定数の組のオーバーサンプルデータを比較するので、隣接するサンプリングポイントにおけるオーバーサンプルデータを比較するよりもデータの遷移点を推測し易い。また、同期キャラクタの特徴を利用すれば、データとクロック信号との間のスキューを調整するためのアルゴリズムや回路を簡素化することもできる。
【００１７】
ここで、本発明では、前記サンプリングポイント選択部が、１サンプルおきの所定数の組のオーバーサンプルデータの排他的論理和を求める所定数のエクスクルーシブＯＲゲートを含んでもよい。
【００１８】
また本発明は、データのキャラクタ境界を検出し、キャラクタ境界で区切られたビット列を抽出して出力するデータ同期回路であって、シリアルデータに基づいて得られたパラレルデータを保持し、保持されたパラレルデータの中から、１ビットずつシフトしながら抽出されたＩビットの第１〜第Ｍのビット列を出力するビット列出力部と、第１〜第Ｍのビット列が、ブランキング期間に転送される同期キャラクタに１回又は複数回連続して一致したか否かを検出し、一致したビット列に対応する検出信号がアクティブになる第１〜第Ｍの検出信号を出力する第１〜第Ｍの検出部と、第１〜第Ｍの検出信号のいずれかがアクティブの場合には、第１〜第Ｍの検出信号を第１〜第Ｍの選択信号として格納し、第１〜第Ｍの検出信号のいずれもがアクティブでない場合には、既に格納されている第１〜第Ｍの選択信号をそのまま保持する選択信号格納部と、第１〜第Ｍのビット列と第１〜第Ｍの選択信号とを受け、第１〜第Ｍのビット列の中から、対応する選択信号がアクティブになっているビット列を選択して出力するビット列選択部とを含むことを特徴とする。
【００１９】
本発明によれば、１ビットずつシフトされた第１〜第Ｍのビット列のうちの１つを選択することにより、キャラクタ境界で区切られたビット列（所定数のビットのデータ単位）を順次取り出すことができる。従って、バレルシフタを用いなくてもセレクタ等を用いることによりデータ同期回路を構成することができる。
【００２０】
ここで、本発明では、前記第１〜第Ｍの検出部が、第１〜第Ｍのビット列が前記同期キャラクタと一致するか否かを、ディレイフリップフロップとエクスクルーシブＯＲゲートとエクスクルーシブＮＯＲゲートとを用いて検出してもよい。
【００２１】
また本発明は、第１〜第Ｌのシリアルデータが転送される第１〜第Ｌのチャンネル間の同期をとるデータ同期回路であって、ピクセルデータの転送期間においてアクティブになり、同期キャラクタを転送するブランキング期間において非アクティブになる第１〜第Ｌのデータイネーブル信号を保持する保持部と、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号のうちのいずれかが非アクティブであり、且つ、第１のタイミングに続く第２のタイミングで保持された第１〜第Ｌのデータイネーブル信号の全てがアクティブである場合に、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号を第１〜第Ｌの選択信号として出力する選択信号生成部と、第１〜第Ｌのチャンネルのデータのうち、第１〜第Ｌの選択信号がアクティブになったチャンネルのデータを遅延させるデータ遅延部とを含むことを特徴とする。
【００２２】
本発明によれば、第１のタイミングで保持された第１〜第Ｌのデータイネーブル信号と第２のタイミングで保持された第１〜第Ｌのデータイネーブル信号との間でパターンマッチングを行うことにより、第１〜第Ｌのチャンネル間のスキューを検出している。従って、チャンネル間のスキューを調整するためのアルゴリズムや回路を簡素化できる。
【００２３】
【発明の実施の形態】
以下、図面に基づいて、本発明の実施の形態について説明する。
【００２４】
なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２５】
１．Ｔ.Ｍ.Ｄ.Ｓ.リンク
まずＤＶＩ規格におけるＴ.Ｍ.Ｄ.Ｓ.リンクについて図１、図２を用いて説明する。
【００２６】
図１に示すように、Ｔ.Ｍ.Ｄ.Ｓ.のトランスミッタ５０には、ピクセルデータ（ＢＬＵ［７：０］、ＧＲＮ［７：０］、ＲＥＤ［７：０］）や、コントロール信号（ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０、ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＤＥ）や、基準クロック信号ＣＬＫが、前段のグラフィックコントローラから供給される。この場合、図２に示すように、データイネーブル信号ＤＥがアクティブ（ハイレベル）になるデータ転送期間においてはピクセルデータが供給される。また、ＤＥが非アクティブ（ローレベル）になるブランキング期間においてはコントロール信号が供給される。
【００２７】
トランスミッタ５０が含むエンコーダ／シリアライザ（Encoder/Serializer）５２、５４、５６は、グラフィックコントローラからの入力ストリームを受け、データの符号化とパラレル／シリアル変換を行う。
【００２８】
この符号化により、図２に示すように、データ転送期間においては、符号化されたピクセルデータＢＬＵ、ＧＲＮ、ＲＥＤが、Ｔ.Ｍ.Ｄ.Ｓ.リンクの差動データのチャンネル０、１、２を介して転送される。また、ブランキング期間においては、符号化されたコントロール信号ＨＳＹＮＣ、ＶＳＹＮＣ、ＣＴＬ０〜ＣＴＬ３が、チャンネル０、１、２を介して転送される。なお、デュアルリンクのＴ.Ｍ.Ｄ.Ｓ.では差動データのチャンネル数は６つ（ＲＧＢが２組）になる。
【００２９】
Ｔ.Ｍ.Ｄ.Ｓ.リンクにおいては、ピクセルデータの転送期間では、データの遷移回数を減少（最小化）させる符号化が行われる。このようにデータの遷移回数を減少させることにより、伝送路における電磁波の放射を低減できる。一方、ブランキング期間では、遷移回数を増加させた同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１が転送される。
【００３０】
具体的には、これらの４つの同期キャラクタＳＣ００〜ＳＣ１１を用いて各チャンネル毎に２ビットの情報が送られる。例えば、（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（００）、（０１）、（１０）、（１１）という情報を送る場合には、各々、同期キャラクタＳＣ００、ＳＣ０１、ＳＣ１０、ＳＣ１１がチャンネル０を介して転送される。
【００３１】
なおトランスミッタ５０は、各チャンネル０、１、２におけるシリアルデータの転送と並行して、各チャンネル０、１、２における伝送レートの１／１０の周波数を有する基準クロック信号ＣＬＫをクロックチャンネルＣを介して転送する。言い換えれば、基準クロック信号ＣＬＫの１周期で、各チャンネル０、１、２毎に１０ビットのデータが転送される。
【００３２】
Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０が含むリカバリ／エンコーダ６２、６４、６６は、チャンネル０、１、２により転送されるシリアルデータを受け、データのリカバリと復号化を行う。また、レシーバ６０が含むチャンネル間アライメント６８は、チャンネル間のスキューを検出して、チャンネル間におけるデータの位相合わせを行う。そして、リカバーされたストリームを後段のディスプレイコントローラに供給する。
【００３３】
Ｔ.Ｍ.Ｄ.Ｓ.のレシーバ６０には、データ・クロック間のスキューを検出及び除去して、正しいデータを抽出するスキュー調整回路が必要になる。また、１０ビット単位のキャラクタの境界を検出し、データをキャラクタ毎に区切って後段に出力するバイト・シンクロナイザ（広義にはデータ同期回路）が必要になる。更に、複数のデータチャンネル間におけるスキューを調整するチャンネル間シンクロナイザ（広義にはデータ同期回路）が必要になる。
【００３４】
以下、レシーバ６０が含むこれらのスキュー調整回路、バイト・シンクロナイザ、チャンネル間シンクロナイザの具体的な構成例について説明する。
【００３５】
２．スキュー調整回路
図３に、本実施形態のスキュー調整回路の構成例を示す。このスキュー調整回路は、オーバーサンプリングされたシリアルデータからスキューを検出及び除去して、正しいデータを抽出する回路である。なお本実施形態のスキュー調整回路やサンプリングポイント選択部は、図３の全ての構成要素を含む必要はなく、その一部を省略する構成にしてもよい。
【００３６】
ＰＬＬ回路１００は、受信された基準クロック信号に基づいて逓倍クロック信号を発生する。基準クロック信号の周波数は、各データチャンネルにおける伝送レートの１／１０であり、逓倍クロック信号の周波数は、各データチャンネルにおける各データチャンネルにおける伝送レートの３倍である。オーバーサンプリング部２００は、この逓倍クロック信号を用いることにより、受信されたシリアルデータに対して３倍（広義にはＩ倍）のオーバーサンプリングを施し、オーバーサンプルデータ（over sampled data）を出力する。
【００３７】
サンプリングポイント選択部３００（サンプリング位相選択部、位相検出部）は、オーバサンプリング部２００からオーバーサンプルデータを受け、オーバーサンプルデータの比較処理（排他的論理和等）を行う。そして、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力する。
【００３８】
データリカバリ部４００（位相調整部）は、オーバーサンプリング部２００からオーバーサンプルデータを受けると共に、サンプリングポイント選択部３００から選択信号を受ける。そして、選択信号により選択されるサンプリングポイント（サンプリング位相）でのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力する。この際、シリアルデータをパラレルデータに変換して後段の回路（バイト・シンクロナイザ）に出力する。
【００３９】
サンプリングポイント選択部３００は、オーバーサンプリング部２００からのオーバーサンプルデータを保持するデータ保持部３２０を含む。このデータ保持部３２０は、シリアルデータの４ビット区間（広義にはＪビット期間であり、Ｊは４以上の整数とすることができる）に亘ってオーバーサンプリングされたデータ（サンプリング値）を取り込む。シリアルデータに対して３倍（Ｉ倍）のオーバーサンプリングが施されていることから、シリアルデータの４ビット（Ｊビット）について１２点（Ｉ×Ｊ点）のオーバーサンプルデータが取り込まれる。データ保持部３２０は、この１２点に加えて直前（直後でもよい）の２点（Ｈ点）を付加した１４点のオーバーサンプルデータを保持する。このためデータ保持部３２０は１４ビットのフリップフロップで構成されている。
【００４０】
サンプリングポイント選択部３００は遷移点検出部３３０、遷移点推定部３４０、ステートマシン３７０を含む。
【００４１】
ここで遷移点検出部３３０は、データ保持部３２０で保持されたオーバーサンプルデータ（１４ビット）に基づいてシリアルデータの遷移点を検出する。より具体的には、シリアルデータの４ビット（Ｊビット）区間単位でオーバーサンプルデータの比較処理（論理的排他和等）を行い、比較処理により得られた遷移点検出信号（例えば３ビット）を出力する。
【００４２】
２．１ 遷移点検出部
図４に、遷移点検出部３３０の構成例を示す。なお図４のＢ３’、Ｃ３’は、図３においてデータ保持部３２０の出力から入力に帰還される２ビット（前段の最終の２ビット）に相当する。一方、Ａ０、Ｂ０、Ｃ０・・・Ａ３、Ｂ３、Ｃ３は、データ保持部３２０に入力される１２ビットに相当する。
【００４３】
図４の遷移点検出部３３０は、シリアルデータにおけるオーバーサンプルデータＳＤ０〜ＳＤ１３を１サンプルおきに入力して排他的論理和を求めるエクスクルーシブＯＲゲート（以下においては、「ＥＸＯＲゲート」ともいう）３０１〜３１２を含む。また、これらのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを生成する検出信号生成部（全遷移パターン検出部）３３２、３３４、３３６を含む。
【００４４】
より具外的には、検出信号生成部３３２は、間隙β＋γにデータ遷移点が存在するか否かを検出するＥＸＯＲ３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３を受け、遷移点検出信号ＤＥＴβγを出力する。検出信号生成部３３４は、間隙γ＋αにシリアルデータの遷移点が存在するか否かを検出するＥＸＯＲ３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３を受け、遷移点検出信号ＤＥＴγαを出力する。検出信号生成部３３６は、間隙α＋βにシリアルデータの遷移点が存在するか否かを検出するＥＸＯＲ３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３を受け、遷移点検出信号ＤＥＴαβを出力する。
【００４５】
遷移点検出部３３０の動作について、図５、図６を参照しながら説明する。
【００４６】
図５は、３種類のサンプリング位相Ａ、Ｂ、Ｃのうちのサンプリング位相Ｃが、隣接する２つのデータ遷移点のほぼ中央に位置する状態を示している。
【００４７】
このような状態では、間隙β＋γの両端のサンプリング位相ＢとＡにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３は「０」になる。
【００４８】
また、間隙γ＋αの両端のサンプリング位相ＣとＢにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３は「１」になる。
【００４９】
また、間隙α＋βの両端のサンプリング位相ＡとＣにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５０】
これらのＥＸＯＲゲートの出力に基づいて、データ遷移点が間隙αに存在することが分かる。このことから、シリアルデータを検出するために選択すべき適切なサンプリング位相はＣであることが判明する。
【００５１】
図６は、３種類のサンプリング位相Ａ、Ｂ、Ｃのうちのサンプリング位相Ｂが、データ遷移点の近傍に位置する状態を示している。
【００５２】
このような状態では、間隙β＋γの両端のサンプリング位相ＢとＡにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０１、３０４、３０７、３１０の出力Ｇβγ０〜Ｇβγ３と、間隙γ＋αの両端のサンプリング位相ＣとＢにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０２、３０５、３０８、３１１の出力Ｇγα０〜Ｇγα３の値は、１か０かのどちらかであり、どちらが出力されるかは定まらない。（このように値が定まらない出力を「Ｘ」と呼ぶ）。
【００５３】
また、間隙α＋βの両端のサンプリング位相ＡとＣにおけるオーバーサンプルデータの排他的論理和を求めるＥＸＯＲゲート３０３、３０６、３０９、３１２の出力Ｇαβ０〜Ｇαβ３は「１」になる。
【００５４】
図６の状態では、データの内容によっては、出力Ｇβγ（Ｇβγ０〜Ｇβγ３）と出力Ｇγα（Ｇγα０〜Ｇγα３）の両方が「０」になることも考えられる。しかしながら、出力Ｇαβ（Ｇαβ０〜Ｇαβ３）が「１」となっていれば、シリアルデータの遷移点が間隙α又はβに存在することが分かる。このことから、シリアルデータを検出するために選択すべき適切なサンプリング位相はＣ又はＡであることが判明する。以上のことを、全ての起こり得る場合についてまとめたのが、図７に示す関係である。
【００５５】
さて、データ遷移点を判断するのに、少ないサンプルに基づいて判断するのは危険である。従って、遷移点検出結果が所定のデータ長に渡って一致した場合に、初めてスキュー調整を行うことが望ましい。このようなフィルタ動作を行うために、本実施形態においては、映像信号のブランキング期間に転送される同期キャラクタを利用する。ピクセルデータにおいては遷移回数が低減されているのに対し、同期キャラクタにおいては、遷移回数が多くなるように設定されている。このような同期キャラクタを用いることにより、アルゴリズムを簡略化し、回路のゲート数が大きくならないようにすることができる。また、同期キャラクタにおいては、信号の立ち上がりと立ち下がりがほぼ同数現れるので、両者の公平な測定に基づいて遷移点を検出することができる。
【００５６】
具体的には図２で既に説明したように、ブランキング期間においては同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００」、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１のいずれかが転送される。例えば（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（０、１）という情報を送る場合にはＳＣ０１が転送される。また、（ＶＳＹＮＣ、ＨＳＹＮＣ）＝（１、０）という情報を送る場合にはＳＣ１０が転送される。
【００５７】
そして本願発明者は、ブランキング期間中に転送される連続した２０ビット（所定数のビット。Ｊ×Ｎビット）には、以下のような特性があることを見い出した。即ち、同期キャラクタのどのビットから始まる２０ビットであっても、その２０ビットの中には、４ビット区間の全遷移パターン「０１０１」又は「１０１０」（より正確には「０１０１０」又は「１０１０１」）が必ず２箇所以上に存在するという特性を見い出した。
【００５８】
この様子を、図８、図９に示す。図８は、同期キャラクタＳＣ０１＝１１０１０１０１００により構成される１０通りの２０ビットを示す図である。また図９は、同期キャラクタＳＣ１１＝１１０１０１０１０１により構成される１０通りの２０ビットを示す図である。他の２つの同期キャラクタＳＣ００、ＳＣ１０により構成される２０ビットについては、図８、図９の各ビットを反転させて考えればよい。
【００５９】
例えば図８の（１）は、その１ビット目から同期キャラクタＳＣ０１が始まる２０ビットである。この場合には、Ｅ１、Ｅ２に示すように４ビット区間の全遷移パターン「０１０１」が２０ビットの中に２箇所存在している。
【００６０】
また図８の（２）は、その２ビット目から同期キャラクタＳＣ０１が始まる２０ビットである。この場合にも、Ｅ３、Ｅ４に示すように４ビット区間の全遷移パターン「１０１０」が、２０ビットの中に２箇所存在している。
【００６１】
同様に、図８の（３）〜（１０）や図９（１）〜（１０）の場合にも、その２０ビットの中に４ビット区間の全遷移パターンが必ず２箇所以上存在している。
【００６２】
そこで本実施形態では、まず、図４の検出信号生成部３３２、３３４、３３６が、４ビット（Ｊビット）区間の全遷移パターン（ビットＩとビットＩ＋１の論理値が異なる値になる交番パターン）を検出している。即ち、シリアルデータの４ビット区間において、その４ビットが全遷移パターンである場合には、４箇所において同一の遷移点が検出されるはずである。本実施形態におけるＡＮＤ方式（第１の方式）の検出信号生成部３３２、３３４、３３６は、シリアルデータの４（Ｊ）ビット区間の４（Ｊ）箇所において同一の遷移点が検出された場合に、適切な遷移点が検出されたと判断する。そして検出信号生成部は遷移点検出信号ＤＥＴβγ、ＤＥＴγα、ＤＥＴαβを「１」（アクティブ）にする。
【００６３】
図１０（Ａ）にＡＮＤ方式の検出信号生成部の構成例を示す。この検出信号生成部は、入力Ｉ０〜Ｉ３の全てが「１」（アクティブ）の時に出力Ｑが「１」になり、それに以外の時にはＱは「０」（非アクティブ）になる。
【００６４】
例えば、ＡＮＤ方式の場合、図４の検出信号生成部３３２は、Ｇβγ０〜Ｇβγ３の全てが「１」の時に、ＤＥＴβγ＝１を出力する。同様に、検出信号生成部３３４はＧγα０〜Ｇγα３の全てが「１」の時にＤＥＴγα＝１を出力する。また、検出信号生成部３３６はＧαβ０〜Ｇαβ３の全てが「１」の時にＤＥＴαβ＝１を出力する。
【００６５】
なお、図１０（Ｂ）に３以上方式（第２の方式）の検出信号生成部の構成例を示す。この検出信号生成部は、入力Ｉ０〜Ｉ３の少なくとも３つが「１」の時に出力Ｑが「１」になり、それに以外の時にはＱは「０」になる。即ち、３以上方式の検出信号生成部では、シリアルデータの４ビット区間の３箇所以上において同一の遷移点が検出された場合に、適切な遷移点が検出されたと判断し、遷移点検出信号を「１」（アクティブ）にする。
【００６６】
２．２ 遷移点推定部
次に図３の遷移点推定部３４０について説明する。
【００６７】
遷移点推定部３４０は、遷移点検出部３３０からの遷移点検出信号（図４のＤＥＴβγ、ＤＥＴγα、ＤＥＴαβ）を受け、遷移点を推定する。そして、推定結果に基づいてサンプリング位相の選択信号を生成し、ステートマシン３７０に出力する。
【００６８】
この場合、遷移点検出部３３０が含む検出信号生成部３３２、３３４、３３６が、ＡＮＤ方式（図１０（Ａ））、３以上方式（図１０（Ｂ）のいずれの方式を採用するかで、遷移点の推定結果は異なったものになる。
【００６９】
例えば図１０（Ａ）のＡＮＤ方式の検出信号生成部を採用した場合には、図１１（Ａ）のように遷移点が推定される。なお、遷移点の推定結果から、どのサンプリング位相を選択するかは、図７に示す方式に従って行われる。
【００７０】
ケース１においては、Ｆ１、Ｆ２に示すように間隙γ＋α及び間隙α＋βのそれぞれにおいて４つの遷移点が検出される。一方、間隙β＋γでは遷移点は検出されない。よって、遷移点検出部３３０からの遷移点検出信号はＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。このため、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相（位相選択信号）はＣになる。
【００７１】
ケース２においては、Ｆ３に示すように間隙γ＋αにおいて４つの遷移点が検出される。一方、間隙α＋βにおいて検出される遷移点は３つであり、４つではない。同様に、間隙β＋γでは４つの遷移点は検出されない。よって、遷移点検出信号はＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。ＡＮＤ方式では４箇所において同一の遷移点が検出された場合に当該間隙に遷移点があると判断する。従って、この場合には遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。実際には間隙αにおいて３回遷移し、間隙γにおいて１回遷移しているので、サンプリング位相としてはＣの方が本来望ましいのであるが、間隙γ＋αに遷移点があると判断しているので、サンプリング位相ＢとＣのどちらを選択すべきかは判断できない。
【００７２】
ケース３においては、Ｆ４に示すように間隙γ＋αにおいて４つの遷移点が検出される。一方、その他の間隙α＋β、β＋γにおいては４つの遷移点が検出されない。よって、遷移点検出信号はＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。
【００７３】
ケース４においては、間隙γ＋α、α＋β、β＋γのいずれにおいても４つの遷移点が検出されない。よって、遷移点検出信号はＤＥＴγα＝ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、４つの遷移点が検出された間隙がなかったので、適切なサンプリング位相として選択すべきものは存在しない。
【００７４】
一方、図１０（Ｂ）の３以上方式の検出信号生成部を採用した場合には、図１１（Ｂ）のように遷移点が推定される。
【００７５】
ケース５においては、Ｆ５、Ｆ６に示すように間隙γ＋α及び間隙α＋βのそれぞれにおいて４つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即ち、両者において３つ以上の遷移点が検出されるので、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７６】
ケース６においては、Ｆ７、Ｆ８に示すように、間隙γ＋αにおいて４つの遷移点が検出され、間隙α＋βにおいて３つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。即ち、両者において３つ以上の遷移点が検出されるので、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７７】
ケース７においては、Ｆ９に示すように、間隙γ＋αにおいて４つの遷移点が検出され、その他の間隙α＋β、β＋γにおいては遷移点が検出されないため、ＤＥＴγα＝１、ＤＥＴαβ＝ＤＥＴβγ＝０になる。従って、この場合には、遷移点が間隙γ＋αに存在すると推定され、選択すべき適切なサンプリング位相はＢ又はＣになる。
【００７８】
ケース８においては、Ｆ１０、Ｆ１１に示すように、間隙γ＋αにおいて３つの遷移点が検出され、間隙α＋βにおいても３つの遷移点が検出されるため、ＤＥＴγα＝ＤＥＴαβ＝１、ＤＥＴβγ＝０になる。このため、ケース１と同様に、間隙γ＋αに遷移点があり、かつ間隙α＋βにも遷移点があると判断される。従って、この場合には、遷移点が間隙αに存在すると推定され、選択すべき適切なサンプリング位相はＣになる。
【００７９】
遷移点推定部３４０は、選択すべき適切なサンプリング位相が見つかった場合には、そのサンプリング位相を選択させる位相選択信号をステートマシン３７０に出力する。一方、選択すべき適切なサンプリング位相が見つけられなかった場合には、現在のサンプリング位相を維持させる位相選択信号をステートマシン３７０に出力する。
【００８０】
次に、遷移点推定部３４０の具体的な構成例について図３を用いて説明する。
【００８１】
遷移点推定部３４０は、シリアルデータの４ビット区間での比較処理により得られた遷移点検出信号（ＤＥＴγα、ＤＥＴαβ、ＤＥＴβγ）を５区間（Ｎ区間）に亘って保持する。より具体的には図３に示すように、遷移点推定部３４０は、直列接続された保持部（３ビットのフリップフロップ）３４１、３４２、３４３、３４４、３４５を含む。そして、これらの保持部３４１〜３４５は、第１〜第５の４ビット区間（第１〜第ＮのＪビット区間）で得られた第１〜第５の遷移点検出信号（第１〜第Ｎの遷移点検出信号）をそれぞれ保持する。そして、これらの第１〜第５の遷移点検出信号をデータ保持部（１５ビットのフリップフロップ）３５０にパラレルに供給する。これにより、データ保持部３５０には、シリアルデータの４ビット区間における３ビットの遷移点検出信号が５区間分（シリアルデータ２０ビット分）に渡って蓄積される。
【００８２】
この蓄積された５区間分の遷移点検出信号は判定部３６０に供給される。そして、判定部３６０は、供給された５区間分の遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示したことを条件に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定する。そして、推定結果に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８３】
即ち、図８、図９で既に説明したように、ブランキング期間において転送され、同期キャラクタを含む連続した２０ビット（Ｊ×Ｎビット）には、４ビット区間の全遷移パターンが少なくとも２箇所存在するという特性がある。本実施形態ではこのような特性を利用してスキュー調整を行っている。
【００８４】
例えば図１２（Ａ）に示す２０ビット（図８の（１）に相当）では、第２、第４の４ビット区間が全遷移パターンとなり、第２、第４の遷移点検出信号が同一結果になる。従って、この場合には、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされるため、判定部３６０は、これらの第２、第４の遷移点検出信号に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８５】
また、図１２（Ｂ）に示す２０ビット（図８の（５）に相当）では、第３、第５の４ビット区間が全遷移パターンとなり、第３、第５の遷移点検出信号が同一結果になる。従って、この場合にも、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされるため、判定部３６０は、これらの第３、第５の遷移点検出信号に基づいて位相選択信号を生成し、ステートマシン３７０に出力する。
【００８６】
一方、少なくとも２区間分の遷移点検出信号が同一結果を示したという条件が満たされなかった場合には、判定部３６０は、現在のサンプリング位相を維持させる位相選択信号をステートマシン３７０に出力する。即ち、判定部３６０は、この場合の遷移点検出信号を後段の回路に伝えないようにフィルタ処理を行う。
【００８７】
このような基準で判定部３６０が判定することで、ブランキング期間に転送されるデータ（同期キャラクタ）のみに基づいてスキュー調整を行う（サンプリング位相を変化させる）ことが可能になる。
【００８８】
例えば、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）の従来例では、ブランキング期間に転送される同期キャラクタのみならずデータ転送期間に転送されるピクセルデータにも基づいてスキュー調整を行っている。
【００８９】
しかしながら、遷移回数が最大化されていないピクセルデータでは、遷移回数が少ない上に、信号の立ち上がりと立ち下がりの回数が異なる場合がある。このような信号状態のピクセルデータでスキュー調整を行うと、信号の立ち上がりと立ち下がりを公平に取り扱うことができなくなる。また、遷移回数が最大でなく、例えば、「１」が連続し「０」が１ビットのみ伝送され、また「１」に戻るといった信号状態では、差動信号の振幅が変動する事態も生じる。このため、従来例のスキュー調整回路では、スキュー調整後のサンプリング位置が正しい位置からずれてしまう可能性がある。
【００９０】
これに対して本実施形態では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行えるようになっており、この同期キャラクタでは、遷移回数が最大化されており、信号の立ち上がり回数と立ち下がり回数の比率が、１に、より近いものとなる。従って、信号の立ち上がりと立ち下がりの公平な測定に基づいて遷移点を検出できる。更に、遷移回数が最大化されているので、差動信号の振幅の変動が最小となっている部分においてサンプリングを行うことができる。以上より、本実施形態では、安定して正確なスキュー調整が可能になる。
【００９１】
図１３に判定部３６０の構成例を示す。
【００９２】
保持部３４１、３４２、３４３、３４４、３４５に順次保持された第１〜第５の遷移点検出信号ＤＥＴγα０〜ＤＥＴαβ０、ＤＥＴγα１〜ＤＥＴαβ１、ＤＥＴγα２〜ＤＥＴαβ２、ＤＥＴγα３〜ＤＥＴαβ３、ＤＥＴγα４〜ＤＥＴαβ４は、データ保持部３５０に保持される。そして、データ保持部３５０はこれらの保持された遷移点検出信号を並び替えて、２ｏｆ５検出部３６１、３６２、３６３に出力する。即ち２ｏｆ５検出部３６１、３６２、３６３には、各々、ＤＥＴγα０〜ＤＥＴγα４、ＤＥＴβγ０〜ＤＥＴβγ４、ＤＥＴαβ０〜ＤＥＴαβ４が入力される。
【００９３】
ここで２ｏｆ５検出部（同期キャラクタ検出部）３６１〜３６３は、図１４に示すように、入力Ｉ０〜Ｉ４のうち２つ以上が「１」（アクティブ）の時に出力Ｑが「１」になり、それ以外の時にＱが「０」（非アクティブ）になる回路である。
【００９４】
例えば図１２（Ａ）のように、第２の４ビット区間の第２の遷移点検出信号ＤＥＴγα１〜ＤＥＴαβ１と、第４の４ビット区間の第４の遷移点検出信号ＤＥＴγα３〜ＤＥＴαβ３が同一結果を示した場合を考える。即ち、例えば、ＤＥＴγα１＝ＤＥＴγα３＝１であり、ＤＥＴβγ１＝ＤＥＴβγ３＝０であり、ＤＥＴαβ１＝ＤＥＴαβ３＝１であったとする。
【００９５】
この場合には、図１３の２ｏｆ５検出部３６１の出力ＡＳγα＝１になり、２ｏｆ５検出部３６２の出力ＡＳβγ＝０になり、２ｏｆ５検出部３６３の出力ＡＳαβ＝１になる。従って、図７に示す判断基準により、遷移点が存在する間隙はαであることが推定され、選択すべきサンプリング位相はＣになる。
【００９６】
このように２ｏｆ５検出部３６１〜３６３によるフィルタ処理を行うことで、少なくとも２区間分の遷移点検出信号が同一結果を示した場合にだけ、その遷移点検出信号が後段の回路に伝えられるようになる。
【００９７】
図１３のフィルタ部３６４は、遷移点推定信号ＡＳγα、ＡＳβγ、ＡＳαβの各々が２回（広義には２回以上）連続して一致した場合に、そのＡＳγα、ＡＳβγ、ＡＳαβを正しいと判断し、ＡＳγα’、ＡＳβγ’、ＡＳαβ’として出力する。
【００９８】
図１５にフィルタ部３６４の構成例を示す。図１５のフィルタ部では、クロック信号ＣＬＫの第１のタイミングでフリップフロップＦＦ０〜ＦＦ２に保持されたＩ０〜Ｉ３と、次の第２のタイミングでＦＦ０〜ＦＦ２に保持されたＩ０〜Ｉ３が共に「１」（アクティブ）の場合に、出力Ｑ０〜Ｑ３が「１」になる。例えばＣＬＫの第１のタイミングでＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１であり、且つ、第２のタイミングでもＡＳγα＝１、ＡＳβγ＝０、ＡＳαβ＝１の場合には、ＡＳγα’＝１、ＡＳβγ’＝０、ＡＳαβ’＝１になる。
【００９９】
図１３の位相選択信号生成部３６６は、遷移点推定信号ＡＳγα’、ＡＳβγ’、ＡＳαβ’を受け、サンプリング位相の選択信号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＡを出力する。ここで、ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＡは、各々、サンプリング位相Ｃ、Ｂ、Ａを選択させる信号である。
【０１００】
図１６（Ａ）に位相選択信号生成部３３６の構成例を示し、その真理値表を図１６（Ｂ）に示す。この真理値表は図７に対応するものである。例えばＡＳαβ’＝１、ＡＳβγ’＝０、ＡＳγα’＝１の場合には、間隙αに遷移点が存在すると推定されるため、サンプリング位相Ｃを選択するＳＥＬＣが「１」になる。
【０１０１】
図１３のフィルタ部３６８は、位相選択信号ＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣの各々が２回（広義には２回以上）連続して一致した場合に、そのＳＥＬＡ、ＳＥＬＢ、ＳＥＬＣを正しいと判断し、ＳＥＬＡ’、ＳＥＬＢ’、ＳＥＬＣ’として出力する。このフィルタ部３６８は図１５と同様の構成になる。
【０１０２】
なお、図１３において、フィルタ部３６４、３６８のいずれか一方又は両方を設けない構成にしてもよい。
【０１０３】
２．３ ステートマシン
次に図３のステートマシン３７０について説明する。このステートマシン３７０は、複数のサンプリングポイントに対応した複数（例えば４以上）のステートを有する。そして、判定部３６０からの位相選択信号に基づいてステートを遷移させ、現在のステートに対応するサンプリングポイントの選択信号を、データリカバリ部４００に出力する。
【０１０４】
図１７に、ステートマシン３７０の構成例（状態遷移図）を示す。図１７では、７つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２に対応する７つのステートがある。即ち、サンプリングポイントＣ１（回路の電源投入後又はリセット後の初期状態のステート）を中心として、前後３つのサンプリングポイントまでの調整が可能になっている。
【０１０５】
ステートマシン３７０の動作について、図１７、図１８を参照しながら説明する。
【０１０６】
ステートマシン３７０において、例えば現在のステートがサンプリングポイントＢ１であるとする。この場合に、サンプリング位相Ａが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝０）が判定部３６０から入力されると、図１７のＧ１に示すように隣のサンプリングポイントＡ１のステートに移行する。
【０１０７】
一方、サンプリング位相Ａ又はＢが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相Ｂが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝１、ＳＥＬＣ＝０）が入力されたり、サンプリング位相Ｂ又はＣが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝１、ＳＥＬＣ＝１）が入力された場合には、Ｇ２に示すように現在のステートであるサンプリングポイントＢ１を維持する。
【０１０８】
またサンプリング位相Ｃが適切であるという選択信号（ＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力されると、Ｇ３に示すように隣のサンプリングポイントＣ１のステートに移行する。万一、サンプリング位相Ｃ又はＡが適切であるという選択信号（ＳＥＬＡ＝１、ＳＥＬＢ＝０、ＳＥＬＣ＝１）が入力された場合にも、Ｇ３に示すように、７つのサンプリングポイントの中心方向側に隣接するサンプリングポイントＣ１を選択するステートに移行するのが妥当である。また、位相選択信号がＳＥＬＡ＝０、ＳＥＬＢ＝０、ＳＥＬＣ＝０の場合、即ち適切なサンプリング位相が見つからなかった場合には、現在のステートを維持する。このようにして、ステートマシン３７０は、以前のステートを参照しながら現在のサンプリングポイントのステートを決定し、選択すべきサンプリングポイントを指定する選択信号を生成し、データリカバリ部４００に出力する。
【０１０９】
なお、ステートマシン３７０は図１７の構成に限らず種々の変形実施が可能である。例えば図１９にステートマシン３７０の他の構成例を示す。図１９では、４つのサンプリングポイントＣ０、Ａ１、Ｂ１、Ｃ１に対応する４つのステートがある。即ち、サンプリングポイントＡ１（回路の電源投入後又はリセット後の初期状態のステート）を中心として、前に１つ後ろに２つのサンプリングポイントまでの調整が可能になっている。
【０１１０】
２．４ データリカバリ部
次に図３のデータリカバリ部４００について説明する。このデータリカバリ部４００は、サンプリングポイント選択部３００のステートマシン３７０からのサンプリングポイントの選択信号（Ｃ０、Ａ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２）と、オーバーサンプリング部２００からのオーバーサンプルデータを受ける。そして選択信号により指定されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力し、データのリカバリを行う。
【０１１１】
図２０にデータリカバリ部４００の構成例を示す。
【０１１２】
データリカバリ部４００はデータ保持部４１０を含む。このデータ保持部４１０は、シリアルデータの４ビット区間に渡ってオーバーサンプリングされたオーバーサンプルデータを取り込む。シリアルデータに対して３倍のオーバーサンプリングが施されていることから、シリアルデータの４ビットについて１２点のオーバーサンプルデータが取り込まれる。データ保持部４１０は、この１２点に直前の４点を付加した１６点のオーバーサンプルデータを保持するため、１６ビットのフリップフロップで構成されている。
【０１１３】
データリカバリ部４００はセレクタ４２１、４２２、４２３、４２４を含む。データ保持部４１０に保持された１６個のうちの所定の７つのオーバーサンプルデータが、このセレクタ４２１〜４２４にそれぞれ供給される。各々のセレクタは、サンプリングポイント選択部３００のステートマシン３７０が発生した選択信号に従って、７つ（広義には複数）のオーバーサンプルデータのうちの１つを選択する。
【０１１４】
例えば図１７のステートマシン３７０のステート（選択信号）がＣ１であった場合には、セレクタ４２１は、Ｃ１に対応するオーバーサンプルデータを選択し、シリアルデータのサンプルデータとして出力する。同様に、例えばステートがＣ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２であった場合には、セレクタ４２１は、Ｃ０、Ａ１、Ｂ１、Ａ２、Ｂ２、Ｃ２に対応するオーバーサンプルデータを選択し、シリアルデータのサンプルデータとして出力する。セレクタ４２２、４２３、４２４の動作も同様である。
【０１１５】
セレクタ４２１〜４２４から出力される４ビット分のサンプルデータは、直列接続された保持部（４ビットのフリップフロップ）４３１〜４３５に順次供給される。そして保持部４３１〜４３５は、入力された４ビット分のサンプルデータを５区間に渡って保持し、データ保持部４４０（２０ビットのフリップフロップ）にパラレルに供給する。これにより、データ保持部４４０には、４ビットのサンプルデータが５区間分（２０ビット分）蓄積される。データ保持部４４０から出力される２０ビットのサンプルデータは、セレクタ４５０に入力され、伝送レートが２倍の１０ビットのサンプルデータに変換される。これにより、伝送レートが基準クロックの周波数と等しい１０ビットのサンプルデータが得られる。
【０１１６】
２．５ 変形例
図２１に遷移点検出部の変形例を示す（以下、隣接ＥＸＯＲ型の遷移点検出部と呼ぶ）。図４の遷移点検出部（以下、１つおきＥＸＯＲ型の遷移点検出部と呼ぶ）では、１サンプルおきのオーバーサンプルデータの排他的論理和を求めていたが、図２１では、隣接するオーバーサンプルデータの排他的論理和を求めている。即ち、図２１の遷移点検出部は、隣接するオーバーサンプルデータの排他的論理和を求める１２個のＥＸＯＲゲート３０１〜３１２を含む。また、これらのＥＸＯＲゲート３０１〜３１２の出力に基づいて遷移点検出信号ＤＥＴβ、ＤＥＴγ、ＤＥＴαを生成する検出信号生成部３３２、３３４、３３６を含む。
【０１１７】
検出信号生成部３３２、３３４、３３６の回路構成は、図１０（Ａ）、（Ｂ）と同様のＡＮＤ方式或いは３以上方式の構成を採用できる。
【０１１８】
隣接ＥＸＯＲ型の遷移点検出部において、ＡＮＤ方式の検出信号生成部を採用した場合には図２２（Ａ）に示すように遷移点が推定される。一方、３以上方式の検出信号生成部を採用した場合には図２２（Ｂ）に示すように遷移点が推定される。
【０１１９】
ＡＮＤ方式の場合の図１１（Ａ）と図２２（Ａ）を比較すれば分かるように、図１１（Ａ）の１つおきＥＸＯＲ型では、ケース１、２、３の場合に得られる遷移点検出情報を、位相選択情報として利用できる。これに対して、図２２（Ａ）の隣接ＥＸＯＲ型ではケース１の場合に得られる遷移点検出情報しか利用できない。また３以上方式の場合の図１１（Ｂ）と図２２（Ｂ）を比較すれば分かるように、図１１（Ｂ）の１つおきＥＸＯＲ型ではケース１、２、３、４の場合に得られる遷移点検出情報を、位相選択情報として利用できる。これに対して、図２２（Ｂ）の隣接ＥＸＯＲ型ではケース１、２の場合に得られる遷移点検出情報しか利用できない。
【０１２０】
このように、得られた遷移点検出情報をより多く生かすことができるという意味では、１つおきＥＸＯＲ型の方が有利である。例えば、隣接ＥＸＯＲ型では、サンプリングポイントがデータ遷移点に位置している場合に、位相選択情報を得ることができない可能性がある。これに対して１つおきＥＸＯＲ型では、図６のようにサンプリングポイントがデータ遷移点に位置している場合にも、位相選択情報を得ることができ、サンプリング位相を変化させることができる。
【０１２１】
但し、実際に動作上は、いつまでもデータ遷移点が見つからない事態は生じにくいため、隣接ＥＸＯＲ型の遷移点検出部でもそれほど問題はない。また、オーバーサンプリングのレートを例えば４倍以上にすることで、隣接ＥＸＯＲ型の問題点も解消できる。
【０１２２】
図２３に、隣接ＥＸＯＲ型の遷移点検出部を採用した場合の判定部３６０の構成例を示す。２ｏｆ５検出部３６１、３６２、３６３、フィルタ部３６４、３６８は、図１４、図１５と同様の回路構成を採用できる。また、位相選択信号生成部３３６は、遷移点推定信号ＡＳγ’、ＡＳβ’、ＡＳα’を、各々、位相選択信号ＳＥＬＣ、ＳＥＬＢ、ＳＥＬＣとして出力するものであればよい。
【０１２３】
なお、隣接ＥＸＯＲ型の遷移点検出部を採用した場合に、ステートマシン３７０やデータリカバリ部４００は、１つおきＥＸＯＲ型の場合と同様の構成を採用できる。
【０１２４】
２．６ 従来例との比較
次に本実施形態のスキュー調整回路と、特表平１１−５１１９２６号公報（米国特許５９０５７６９号公報）に開示される従来例のスキュー調整回路との相違点について説明する。
【０１２５】
図２４（Ａ）、（Ｂ）に従来例のスキュー調整回路の概略を示す。
【０１２６】
オーバーサンプリング部２０からのオーバーサンプルデータは、デジタル位相ロックループ（ＤＰＬＬ）３０に入力される。このＤＰＬＬ３０は、位相合わせウィンドー５０、位相検出論理回路５２、デジタルループフィルタ５４、位相調整有限ステートマシン（ＦＳＭ）５６を含む。そして、位相合わせウィンドー５０が含むマルチプレクサ７６からの出力Ｑ［０：１１］のうちＱ［１，４，７，１０］が、後段のバイト・シンクロナイザ３２に入力される。
【０１２７】
図２４（Ｂ）に示すように、位相検出論理回路５２は、４つの位相検出セル８０、８１、８２、８３を有する。シリアルデータに対して３倍のオーバーサンプリングが施されているため、各位相検出セルには、シリアルデータの各ビットについて３つのオーバーサンプルデータが取り込まれる。
【０１２８】
各位相検出セルにおいて、３つのオーバーサンプルデータが「０００」又は「１１１」の場合には、スキューが無いと判断される。また、３つのオーバーサンプルデータが「１００」又は「０１１」の場合には、受信データの遅れと判断され、位相検出論理回路５２はアップ信号６６を出力する。一方、３つのオーバーサンプルデータが「００１」又は「１１０」の場合には、受信データの進みと判断され、位相検出論理回路５２はダウン信号６８を出力する。
【０１２９】
デジタルループフィルタ５４は、これらのアップ信号６６、ダウン信号６８に基づいてフィルタ処理を行い、アップ信号７０、ホールド信号７２、ダウン信号７４をＦＳＭ５６に出力する。そしてＦＳＭ５６の制御によりマルチプレクサ７６が位相合わせ動作を行う。
【０１３０】
図２４（Ａ）、（Ｂ）の従来例と本実施形態のスキュー調整回路の相違点は以下の通りである。
（１）図２４（Ａ）、（Ｂ）の従来例は、マルチプレクサ７６、位相検出論理回路５２、デジタルループフィルタ５４、ＦＳＭ５６からなるループを有するデジタルＰＬＬ（Digital Phase Locked Loop）である。即ちマルチプレクサ７６の出力が、バイト・シンクロナイザ３２に入力されると共に位相検出論理回路５２に帰還している。
【０１３１】
これに対して図３の本実施形態には従来例のようなループが存在しない。即ちデータリカバリ部４００の出力は、バイト・シンクロナイザには入力されるが、サンプリングポイント選択部３００には帰還されていない。
（２）従来例は、位相合わせウィンドー５０をアップ信号７０やダウン信号７４により進めたり遅らせるデジタルＰＬＬの構成になっている。即ちこの従来例では、図２４（Ｂ）に示すようにオーバーサンプルデータＱ[１，４，７，１０］が遷移点間の中心に常に位置するように位相合わせウィンドー５０を動かしている。
【０１３２】
これに対して本実施形態は、サンプリングポイント選択部３００からの選択信号に基づいて、オーバーサンプルデータの中からサンプルデータを選択する構成となっている。即ち本実施形態には従来例のような位相合わせウィンドーが存在せず、デジタルＰＬＬの構成になっていない。
（３）従来例はブランキング期間のみならずピクセルデータの転送期間においてもスキュー調整が行われる構成になっている。即ちブランキング期間の同期キャラクタを積極的に利用してスキュー調整を行う回路構成になっておらず、図３の保持部３４１〜３４５や図１３の２ｏｆ５検出部３６１〜３６３のような回路を有さない。
【０１３３】
これに対して本実施形態は、ブランキング期間の同期キャラクタにより構成される２０ビットの特性（図８、図９）を有効利用してスキュー調整を行っている。即ち、図３の保持部３４１〜３４５に保持された５区間分（２０ビット）の遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示したか否かを検出する２ｏｆ５検出部３６１〜３６３を有する。これにより本実施形態では、ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行えるようになる。従って、信号の立ち上がりと立ち下がりの公平な測定に基づいて遷移点を検出でき、安定して正確なスキュー調整が可能になる。
（４）従来例の位相合わせウィンドー５０は、「位相を進める」、「位相を遅らせる」、「位相を変化させない」という３つのステートの調整しかできない。このため、クロック・データ間のスキューがシリアルデータの１／３ビット以上になってしまう、「位相を進める」から「位相を遅らせる」にステートが変化したり、「位相を進める」から「位相を遅らせる」にステートが変化してしまう事態が生じる。これにより、１ビット分のサンプリングエラーが生じてしまう。
【０１３４】
これに対して本実施形態では図１７、図１９に示すようにステートマシン３７０は４以上のステートの調整ができる。従って、サンプリングエラーが生じる確率を従来例に比べて低めることができる。
【０１３５】
３．バイト・シンクロナイザ
次に、本実施形態のバイト・シンクロナイザ（データ同期回路）について説明する。
【０１３６】
データチャンネルとクロックチャンネルとの間に存在するスキューのために、クロック信号の位相に対してどのタイミングで１０ビット毎のデータ単位が受信されるのかが確定しないという問題がある。そこで、バイト・シンクロナイザは、受信データにおけるキャラクタの境界を検出して、１０ビット毎のデータ単位を復元する。キャラクタの境界を検出する手がかりは、ピクセルデータから得ることは不可能である。しかし、画像信号のブランキング期間において送信される同期キャラクタをデコードすることによって、キャラクタの区切りの位置を特定することができる。
【０１３７】
ブランキング期間においては同期キャラクタＳＣ００＝００１０１０１０１１、ＳＣ０１＝１１０１０１０１００、ＳＣ１０＝００１０１０１０１０、ＳＣ１１＝１１０１０１０１０１のいずれかが転送される。いずれの同期キャラクタにおいても、最初の２ビットは同一の値で、第３番目のビットから第９番目のビットまでは交互に変化する値となっている。従って、これらの同期キャラクタを検出することは容易である。画像信号のブランキング期間においては、シリアルデータのいずれかの位置において、同期キャラクタが必ず検出される。
【０１３８】
図２５に、本実施形態のバイト・シンクロナイザの構成例を示す。
【０１３９】
ビット列出力部５０８は、シリアルデータに基づいて得られたパラレルデータを保持し、保持されたパラレルデータの中から、１ビットずつシフトしながら抽出された１０ビット（Ｉビット）のビット列Ｄ［０：９］、Ｄ［１：１０］・・・・Ｄ［９：１８］（第１〜第Ｍのビット列）を出力する。
【０１４０】
より具体的には図３のスキュー調整回路から出力される１０ビットのパラレルデータは、ビット列出力部５０８が含むデータ保持部５１０（１０ビットのフリップフロップ）に供給される。データ保持部５１０の出力は、更にデータ保持部５２０（１０ビットのフリップフロップ）に入力され、データ保持部５１０及び５２０に、２組の１０ビットパラレルデータが保持される。そしてデータ保持部５１０及び５２０から１９ビットのパラレルデータが取り出され、データ保持部５３０（１９ビットのフリップフロップ）に供給される。
【０１４１】
そしてデータ保持部５３０からは、１ビットずつずれた１０種類の１０ビットのビット列Ｄ［０：９］〜Ｄ［９：１８］が、検出部５４１〜５５０（同期キャラクタ検出部）とビット列選択部５９０とに供給される。
【０１４２】
検出部５４１〜５５０（第１〜第Ｍの検出部）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］（第１〜第Ｍのビット列）が、ブランキング期間に転送される同期キャラクタに１回又は複数回連続して一致したか否かを検出する。そして、一致したビット列に対応する検出信号がアクティブになる検出信号ＤＥＴ０〜ＤＥＴ９（第１〜第Ｍの検出信号）を出力する。
【０１４３】
図２６に検出部５４１〜５５０の構成例を示す。検出部の各々はディレイフリップフロップ５５１を利用することにより、９ビット単位の検出を複数回並行して行う。即ち、１回目（第１のタイミング）の検出において、９ビットのデータＤ０〜Ｄ８について、（Ｄ０ ＸＮＯＲ Ｄ１） ＡＮＤ （Ｄ１ ＥＸＯＲ Ｄ２） ＡＮＤ （Ｄ２ ＥＸＯＲ Ｄ３）・・・・ＡＮＤ （Ｄ７ ＥＸＯＲＤ８）の値を求め、その値が「１」になれば、１０ビットのビット列と同期キャラクタとが一致したと判断する。そして、検出部５４１〜５５０は、入力されたビット列と同期キャラクタとの一致を２回（広義には複数回）検出した場合には「１」を出力する。一方、入力されたビット列と同期キャラクタとの一致を連続して２回（複数回）検出できなかった場合には「０」を出力する。
【０１４４】
このようにディレイフリップ５５１を利用すれば、エクスクルーシブＮＯＲゲート５５２及びエクスクルーシブＯＲゲート５５３〜５５９を１組設けるだけですみ、２組設ける必要がなくなるため、回路を小規模化できる。
【０１４５】
検出部５４１〜５５０からの検出信号ＤＥＴ０〜ＤＥＴ９は、図１５の選択信号格納部５５８に入力される。この選択信号格納部５５８は、検出信号ＤＥＴ０〜ＤＥＴ９のいずれかが「１」（アクティブ）の場合には、検出信号ＤＥＴ０〜ＤＥＴ９を選択信号ＳＥＬ０〜ＳＥＬ９として格納する。一方、検出信号ＤＥＴ０〜ＤＥＴ９のいずれもが「１」でない場合には、既に格納されている選択信号ＳＥＬ０〜ＳＥＬ９をそのまま保持する。
【０１４６】
より具体的には検出信号ＤＥＴ０〜ＤＥＴ９はＯＲゲート５６０とセレクタ５７０に供給される。ＯＲゲート５６０は、検出信号ＤＥＴ０〜ＤＥＴ９の論理和を求め、ＤＥＴ０〜ＤＥＴ９のいずれかが「１」の時に「１」を出力する。
【０１４７】
格納部５８０（１０ビットのフリップフロップ）に接続されたセレクタ５７０は、ＯＲゲート５６０の出力が「１」の場合には、検出部５４１〜５５０からの検出信号ＤＥＴ０〜ＤＥＴ９を選択して出力し、「０」の場合には格納部５８０に格納されている選択信号ＳＥＬ０〜ＳＥＬ９を選択して出力する。そして、セレクタ５７０から出力された信号は格納部５８０に格納される。
【０１４８】
ビット列選択部５９０（セレクタ）は、ビット列Ｄ［０：９］〜Ｄ［９：１８］と選択信号ＳＥＬ０〜ＳＥＬ９を受け、ビット列Ｄ［０：９］〜Ｄ［９：１８］の中から、対応する選択信号が「１」（アクティブ）になっているビット列を選択して出力する。例えばＳＥＬ０＝１の時にはＤ［０：９］を選択し、ＳＥＬ１＝１の時にはＤ［１：１０］を選択し、・・・・ＳＥＬ９＝１の時にはＤ［９：１８］を選択する。
【０１４９】
このように本実施形態のバイト・シンクロナイザは、バレルシフタによるシフト操作ではなく、ビット列選択部５９０による選択操作により、ビット列Ｄ［０：９］〜Ｄ［９：１８］のいずれかを取り出す。そして、取り出されたビット列を、バイト同期データ（１０ビット毎のデータ単位）として、後段のチャンネル間シンクロナイザに出力している。
【０１５０】
４．チャンネル間シンクロナイザ
次に、本実施形態のチャンネル間シンクロナイザ（データ同期回路）について説明する。
【０１５１】
３つのデータチャンネル間に存在するスキューのために、バイト・シンクロナイザから出力されるバイト同期データが、３つのデータチャンネル間で最大１バイト分ずれている可能性がある。チャンネル間シンクロナイザは、このようなデータチャンネル間におけるスキューを調整するためのものである。
【０１５２】
チャンネル間シンクロナイザにおいても、バイト・シンクロナイザと同様に、画像信号のブランキング期間における同期キャラクタを利用してスキューを検出する。各データチャンネルにおいて送信されるデータは、同期キャラクタと、符号化されたピクセルデータとを含んでいる。ＤＶＩ規格によれば、同期キャラクタが転送されるブランキング期間においてデータイネーブル信号（以下、「ＤＥ信号」ともいう）がローレベル（非アクティブ）となり、ピクセルデータの転送期間においてＤＥ信号がハイレベル（アクティブ）となる（図２参照）。そこで、ＤＥ信号の立ち上がり又は立ち下がりのタイミングに基づいて、これらのデータチャンネル間におけるスキューを検出することができる。
【０１５３】
従来は、あるデータチャンネル（チャンネル０とする）のＤＥ信号が立ち上がった時に他のデータチャンネルのＤＥ信号を検出し、他のデータチャンネルのいずれかにおいてＤＥ信号がローレベルであったら、チャンネル０のＤＥ信号を遅らせるというアルゴリズムが用いられていた。
【０１５４】
一方、本実施形態においては、３チャンネル分のＤＥ信号を１つの保持部（フリップフロップ）に入力してその前後の変化を観測し、パターンマッチングによって、どのチャンネルのデータを遅延させるかを決定するようにしている。
【０１５５】
図２７を参照しながら、本実施形態のチャンネル間シンクロナイザにおいて行われるパターンマッチングについて説明する。
【０１５６】
各チャンネルのデータについて、そのデータがピクセルデータであるか同期キャラクタであるかを区別するために用いられるデータイネーブル信号（ＤＥ信号）は、同期キャラクタが検出されているときに「０」となり、同期キャラクタが検出されていないときに「１」となる。３つのデータチャンネルについてのＤＥ信号をＤＥ０、ＤＥ１、ＤＥ２とする。そして、第１のタイミング（第１の基準クロック期間）において入力されたものをＤＥ０(ｔ0)〜ＤＥ２(ｔ0)と表し、次の第２のタイミング（第２の基準クロック期間）において入力されたものをＤＥ０(ｔ1)〜ＤＥ２(ｔ1)と表す。
【０１５７】
図２７のようにＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」であり、且つ、ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の全てが「１」となる状態は、最も遅れているチャンネルのＤＥ信号が立ち上がったタイミングに相当している。
【０１５８】
ケースＡにおいては、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の全てが「０」であることから、３つのチャンネルのＤＥ信号のタイミングが揃っていることが分かる。このような場合には、選択信号Ｓ０、Ｓ１、Ｓ２として、全て「０」を出力する。これにより、各データチャンネルにおいて、遅延されていない方のデータが選択される。
【０１５９】
ケースＢにおいては、ＤＥ０(ｔ0)が「１」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「０」であることから、チャンネル０のデータのタイミングが進んでいることが分かる。このような場合には、選択信号Ｓ０として「１」を出力し、選択信号Ｓ１とＳ２として「０」を出力する。これにより、チャンネル０において、遅延されている方のデータが選択され、チャンネル１と２において、遅延されていない方のデータが選択される。以下同様に、ケースＣにおいてはチャンネル１のデータが遅延され、ケースＤにおいてはチャンネル２のデータが遅延される。
【０１６０】
ケースＥにおいては、ＤＥ０(ｔ0)が「０」で、ＤＥ１(ｔ0)とＤＥ２(ｔ0)が「１」であることから、チャンネル１と２のタイミングが進んでいることが分かる。このような場合には、選択信号Ｓ０として「０」を出力し、選択信号Ｓ１とＳ２として「１」を出力する。これにより、チャンネル０において、遅延されていない方のデータが選択され、チャンネル１と２において、遅延されている方のデータが選択される。以下同様に、ケースＦにおいてはチャンネル０と２のデータが遅延され、ケースＧにおいてはチャンネル０と１のデータが遅延される。
【０１６１】
図２８に本実施形態のチャンネル間シンクロナイザの構成例を示し、図２９にそのタイミング波形図を示す。
【０１６２】
図２８において、保持部６００（フリップフロップ６０１、６０２、６０３）は、各データチャンネルについてのＤＥ信号（第１〜第Ｌのデータイネーブル信号）をクロックＣＬＫに基づいて順次保持する。
【０１６３】
選択信号生成部６０８は、図２９のＨ１に示すように、第１のタイミング（ｔ0）で保持された信号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)のうちのいずれかが「０」（非アクティブ）であり、且つ、Ｈ２に示すように、第２のタイミング（ｔ1）で保持された信号ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の全てが「１」（アクティブ）である場合に、Ｈ３に示すように、ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）として出力する。
【０１６４】
より具体的には、保持部６００の出力には、第１のタイミング（ｔ0）で入力された信号ＤＥ０(ｔ0)〜ＤＥ２(ｔ0)が存在し、保持部６００の入力には、次の第２のタイミング（ｔ1）で入力された信号ＤＥ０(ｔ1)〜ＤＥ２(ｔ1)が存在している。
【０１６５】
そこで、３入力ＮＡＮＤゲート６１０によってＤＥ０(ｔ0)〜ＤＥ２(ｔ0)の反転論理積を求めると共に、３入力ＡＮＤゲート６２０によってＤＥ０(ｔ1)〜ＤＥ２(ｔ1)の論理積を求める。そして、ＡＮＤゲート６３０によって、ＮＡＮＤゲート６１０の出力とＡＮＤゲート６２０の出力との論理積を求める。
【０１６６】
そしてＡＮＤゲート６３０の出力が「１」になると、セレクタ６４１〜６４３がＤＥ０(ｔ0)〜ＤＥ２(ｔ0)を選択し、選択されたＤＥ０(ｔ0)〜ＤＥ２(ｔ0)をフリップフロップ６５１〜６５３が保持する。これにより図２９のＨ３に示すように選択信号Ｓ０〜Ｓ２が生成される。
【０１６７】
データ遅延部６６０は、チャンネル０〜２（第１〜第Ｌのチャンネル）のデータのうち、選択信号Ｓ０〜Ｓ２（第１〜第Ｌの選択信号）が「１」（アクティブ）になったチャンネルのデータを遅延させる。
【０１６８】
より具体的には、図２５のバイト・シンクロナイザから出力された３つのチャンネルのバイト同期データは、データ遅延部６６０が含むフリップフロップ６６１〜６６３とセレクタ６７１〜６７３の第１の入力にそれぞれ供給される。フリップフロップ６６１〜６６３から出力される遅延データは、セレクタ６７１〜６７３の第２の入力にそれぞれ供給される。セレクタ６７１〜６７３は、選択信号Ｓ０〜Ｓ２に従って、遅延されていないデータと遅延データとのうちの一方をそれぞれ選択する。これにより、図２９のＨ４に示すように、チャンネル間のスキューが調整されたチャンネル同期データを得ることができる。
【０１６９】
このように本実施形態では、選択信号Ｓ０〜Ｓ３を生成する選択信号生成部６０８を各チャンネル毎に設けるのではなく、３つのチャンネルに対して１つだけ設けている。これにより回路の小規模化を図れる。
【０１７０】
なお、本実施形態においてはＤＥ信号の立ち上がりのタイミングを検出するようにしたが、ＤＥ信号の立ち下がりのタイミングを検出するようにしてもよい。
【０１７１】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１７２】
例えば、明細書中の記載において広義な用語（Ｊビット区間、第１〜第ＮのＪビット区間、第１〜第Ｎの遷移点検出信号、データ保持部等）として引用された用語（４ビット区間、第１〜第５の４ビット区間、第１〜第５の遷移点検出信号、フリップフロップ等）は、明細書中の他の記載においても広義な用語に置き換えることができる。
【０１７３】
また、本発明のスキュー調整回路、データ同期回路は、図３、図２５、図２８に示す構成に限定されず、種々の変形実施が可能である。例えば図３、図２５、図２８の構成要素の一部を省略したり、その接続関係を変更してもよい。或いは、データのビット幅等を変更してもよい。
【０１７４】
また本実施形態では、ＤＶＩ規格でのスキュー調整手法やデータ同期手法に本発明を適用した場合について説明したが、本発明はこれに限定されない。例えばＤＶＩ規格と同様の思想に基づく規格やＤＶＩを発展させた規格でのスキュー調整手法やデータ同期手法にも本発明は適用できる。
【図面の簡単な説明】
【図１】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクのトランスミッタ、レシーバについて説明するための図である。
【図２】ＤＶＩ規格のＴ.Ｍ.Ｄ.Ｓ.リンクの信号伝送について説明するための図である。
【図３】本実施形態のスキュー調整回路の構成例を示す図である。
【図４】１つおきＥＸＯＲ型の遷移点検出部の構成例を示す図である。
【図５】遷移点検出部の動作を説明するための図である。
【図６】遷移点検出部の動作を説明するための図である。
【図７】遷移点検出信号と、シリアルデータの遷移点が存在する間隙と、選択すべきサンプリング位相との関係を示す図である。
【図８】同期キャラクタにより構成される１０通りの２０ビットを示す図である。
【図９】同期キャラクタにより構成される１０通りの２０ビットを示す図である。
【図１０】図１０（Ａ）、（Ｂ）は、ＡＮＤ方式の検出信号生成部と３以上方式の検出信号生成部の構成例を示す図である。
【図１１】図１１（Ａ）、（Ｂ）は、１つおきＥＸＯＲ型の遷移点検出部を採用した場合における遷移点推定手法について説明するための図である。
【図１２】図１２（Ａ）、（Ｂ）は、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、その遷移点検出信号に基づいて遷移点を推定する手法について説明するための図である。
【図１３】判定部の構成例を示す図である。
【図１４】２ｏｆ５検出部（同期キャラクタ検出部）の構成例を示す図である。
【図１５】フィルタ部の構成例を示す図である。
【図１６】図１６（Ａ）、（Ｂ）は、位相選択信号生成部の構成例とその真理値表を示す図である。
【図１７】ステートマシンの構成例（状態遷移図）を示す図である。
【図１８】ステートマシンの動作を説明するための図である。
【図１９】ステートマシンの他の構成例（状態遷移図）を示す図である。
【図２０】データリカバリ部の構成例を示す図である。
【図２１】隣接ＥＸＯＲ型の遷移点検出部の構成例を示す図である。
【図２２】図２２（Ａ）、（Ｂ）は、隣接ＥＸＯＲ型の遷移点検出部を採用した場合における遷移点推定手法について説明するための図である。
【図２３】隣接ＥＸＯＲ型の遷移点検出部を採用した場合の判定部の構成例を示す図である。
【図２４】図２４（Ａ）、（Ｂ）は、従来例のスキュー調整回路の構成を示す図である。
【図２５】本実施形態のバイト・シンクロナイザの構成例を示す図である。
【図２６】検出部の構成例を示す図である。
【図２７】本実施形態のチャンネル間シンクロナイザにおいて行われるパターンマッチングについて説明するための図である。
【図２８】本実施形態のチャンネル間シンクロナイザの構成例を示す図である。
【図２９】チャンネル間シンクロナイザの動作について説明するためのタイミング波形図である。
【符号の説明】
１００ ＰＬＬ回路
２００ オーバーサンプリング部
３００ サンプリングポイント選択部
３０１〜３１２ エクスクルーシブＯＲゲート
３２０ データ保持部
３３０ 遷移点検出部
３３２、３３４、３３６ 検出信号生成部
３４１〜３４５ 保持部
３５０ データ保持部
３６０ 判定部
３６１〜３６３ ２ｏｆ５検出部
３６４、３６８ フィルタ部
３６６ 位相選択信号生成部
３７０ ステートマシン
４００ データリカバリ部
４１０ データ保持部
４２１〜４２４ セレクタ
４３１〜４３５ 保持部
４４０ データ保持部
４５０ セレクタ
５０８ ビット列出力部
５１０、５２０、５３０ データ保持部
５４１〜５５０ 検出部
５５８ 選択信号格納部
５６０ ＯＲゲート
５７０ セレクタ
５８０ 格納部
５９０ ビット列選択部
６００ 保持部
６０１〜６０３、６５１〜６５３、６６１〜６６３ フリップフロップ
６１０ ＮＡＮＤゲート
６２０、６３０ ＡＮＤゲート
６４１〜６４３、６７１〜６７３ セレクタ
Claims (12)
- シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、
オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、
前記シリアルデータは、
ピクセルデータが転送される期間では、その遷移が最小化され、同期キャラクタが転送されるブランキング期間では、前記第１〜第ＮのＪビット区間のうちの少なくとも２区間のＪビット区間において全遷移パターンが現れるデータであり、
前記サンプリングポイント選択部は、
シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、
第１〜第ＮのＪビット区間での比較処理によりそれぞれ得られた第１〜第Ｎの遷移点検出信号を保持し、
前記シリアルデータの少なくとも２区間のＪビット区間において前記全遷移パターンが現れることで、前記第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整回路。 - 請求項１において、
ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行うことを特徴とするスキュー調整回路。 - 請求項１又は２において、
前記サンプリングポイント選択部が、
オーバーサンプルデータを保持するデータ保持部と、
シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を出力する遷移点検出部と、
シリアルデータの第１〜第ＮのＪビット区間での比較処理により得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定し、サンプリングポイントの位相の選択信号を出力する遷移点推定部と、
複数のサンプリングポイントに対応した複数のステートを有し、前記位相選択信号に基づいてステートを遷移させ、現在のステートに対応するサンプリングポイントの選択信号を出力するステートマシンとを含むことを特徴とするスキュー調整回路。 - 請求項１乃至３のいずれかにおいて、
前記サンプリングポイント選択部は、
１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整回路。 - シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータを受け、オーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択するための選択信号を出力するサンプリングポイント選択部と、
オーバーサンプルデータと前記選択信号とを受け、前記選択信号により選択されるサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するデータリカバリ部とを含み、
前記サンプリングポイント選択部は、
１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整回路。 - 請求項５において、
前記サンプリングポイント選択部は、
１サンプルおきの所定数の組のオーバーサンプルデータの排他的論理和を求める所定数のエクスクルーシブＯＲゲートを含むことを特徴とするスキュー調整回路。 - シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択し、選択されたサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するスキュー調整方法であって、
前記シリアルデータは、
ピクセルデータが転送される期間では、その遷移が最小化され、同期キャラクタが転送されるブランキング期間では、前記第１〜第ＮのＪビット区間のうちの少なくとも２区間のＪビット区間において全遷移パターンが現れるデータであり、
シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、
前記シリアルデータの少なくとも２区間のＪビット区間において前記全遷移パターンが現れることで、第１〜第ＮのＪビット区間での比較処理によりそれぞれ得られた第１〜第Ｎの遷移点検出信号のうち少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整方法。 - 請求項７において、
ブランキング期間に転送される同期キャラクタのみに基づいてスキュー調整を行うことを特徴とするスキュー調整方法。 - 請求項７又は８において、
オーバーサンプルデータを保持し、
シリアルデータのＪビット区間単位でオーバーサンプルデータの比較処理を行い、遷移点検出信号を出力し、
シリアルデータの第１〜第ＮのＪビット区間での比較処理により得られた第１〜第Ｎの遷移点検出信号を保持し、保持された第１〜第Ｎの遷移点検出信号のうち、少なくとも２区間分の遷移点検出信号が同一結果を示した場合に、同一結果を示した遷移点検出信号に基づいてシリアルデータの遷移点を推定し、サンプリングポイントの位相の選択信号を出力し、
複数のサンプリングポイントに対応した複数のステートを有するステートマシンのステートを、前記位相選択信号に基づいて遷移させ、現在のステートに対応するサンプリングポイントを選択することを特徴とするスキュー調整方法。 - 請求項７乃至９のいずれかにおいて、
１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整方法。 - シリアルデータをオーバーサンプリングすることで得られたオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定し、オーバーサンプリングポイントの中からシリアルデータのサンプリングポイントを選択し、選択されたサンプリングポイントでのオーバーサンプルデータを、シリアルデータのサンプルデータとして出力するスキュー調整方法であって、
１サンプルおきの所定数の組のオーバーサンプルデータの比較処理を行い、比較結果に基づいてシリアルデータの遷移点を推定することを特徴とするスキュー調整方法。 - 請求項１１において、
１サンプルおきの所定数の組のオーバーサンプルデータの排他的論理和を求める所定数のエクスクルーシブＯＲゲートにより前記比較処理を行うことを特徴とするスキュー調整方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002062313A JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
| TW091110262A TWI221712B (en) | 2001-11-15 | 2002-05-16 | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method |
| KR1020020027619A KR100563160B1 (ko) | 2001-11-15 | 2002-05-18 | 스큐 조정 회로 및 스큐 조정 방법과 데이터 동기 회로 및 데이터 동기 방법 |
| CNB021401039A CN1307504C (zh) | 2001-11-15 | 2002-05-20 | 畸变调整电路 |
| US10/164,374 US7340655B2 (en) | 2001-11-15 | 2002-06-10 | Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method |
| EP02012872A EP1313257A1 (en) | 2001-11-15 | 2002-06-11 | Skew adjustment circuit, skew adjustment method, data synchronisation circuit, and data synchronization method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-350453 | 2001-11-15 | ||
| JP2001350453 | 2001-11-15 | ||
| JP2002062313A JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218843A JP2003218843A (ja) | 2003-07-31 |
| JP3671920B2 true JP3671920B2 (ja) | 2005-07-13 |
Family
ID=26624536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002062313A Expired - Fee Related JP3671920B2 (ja) | 2001-11-15 | 2002-03-07 | スキュー調整回路及びスキュー調整方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7340655B2 (ja) |
| EP (1) | EP1313257A1 (ja) |
| JP (1) | JP3671920B2 (ja) |
| KR (1) | KR100563160B1 (ja) |
| CN (1) | CN1307504C (ja) |
| TW (1) | TWI221712B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3854883B2 (ja) | 2002-03-22 | 2006-12-06 | 株式会社リコー | ビット同期回路及び半導体装置 |
| TWI298223B (en) * | 2002-11-04 | 2008-06-21 | Mstar Semiconductor Inc | Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions |
| US7198197B2 (en) * | 2002-11-05 | 2007-04-03 | Rambus, Inc. | Method and apparatus for data acquisition |
| JP3891185B2 (ja) | 2003-09-05 | 2007-03-14 | セイコーエプソン株式会社 | レシーバ回路、インターフェース回路、及び電子機器 |
| JP3807406B2 (ja) | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US7171321B2 (en) | 2004-08-20 | 2007-01-30 | Rambus Inc. | Individual data line strobe-offset control in memory systems |
| JP4533715B2 (ja) * | 2004-10-07 | 2010-09-01 | 川崎マイクロエレクトロニクス株式会社 | 位相比較器 |
| US7543172B2 (en) | 2004-12-21 | 2009-06-02 | Rambus Inc. | Strobe masking in a signaling system having multiple clock domains |
| EP1832033A2 (en) | 2004-12-23 | 2007-09-12 | Philips Intellectual Property & Standards GmbH | Interface circuit as well as method for receiving and/or for decoding data signals |
| JP4498954B2 (ja) * | 2005-03-04 | 2010-07-07 | 日本電信電話株式会社 | 位相検出回路 |
| US7688672B2 (en) * | 2005-03-14 | 2010-03-30 | Rambus Inc. | Self-timed interface for strobe-based systems |
| US7936793B2 (en) * | 2005-04-01 | 2011-05-03 | Freescale Semiconductor, Inc. | Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface |
| US7436919B2 (en) * | 2005-04-01 | 2008-10-14 | Freescale Semiconductor, Inc. | Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface |
| JP4920225B2 (ja) * | 2005-09-26 | 2012-04-18 | ローム株式会社 | データ再生回路、およびそれを搭載した電子機器 |
| US8121237B2 (en) | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
| JP5061498B2 (ja) | 2006-04-28 | 2012-10-31 | 富士通株式会社 | ジッタ補正方法及び回路 |
| KR100780952B1 (ko) * | 2006-06-27 | 2007-12-03 | 삼성전자주식회사 | 디스큐 장치 및 방법, 그리고 이를 이용한 데이터 수신장치및 방법 |
| US7450039B2 (en) | 2006-07-05 | 2008-11-11 | Silicon Library Inc. | Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein |
| US7587650B2 (en) * | 2006-12-08 | 2009-09-08 | Intel Corporation | Clock jitter detector |
| US8237773B2 (en) * | 2007-04-20 | 2012-08-07 | Sony Corporation | Communication system and method, sending apparatus and method, receiving apparatus and method, and program |
| JPWO2009069244A1 (ja) * | 2007-11-30 | 2011-04-07 | パナソニック株式会社 | 送信方法および送信装置 |
| US8139697B2 (en) * | 2008-01-29 | 2012-03-20 | United Microelectronics Corp. | Sampling method and data recovery circuit using the same |
| US8219846B2 (en) | 2008-05-20 | 2012-07-10 | Xilinx, Inc. | Circuit for and method of receiving video data |
| US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
| TWI404012B (zh) * | 2009-07-01 | 2013-08-01 | Mstar Semiconductor Inc | 顯示控制器及其影像信號傳送方法與系統 |
| US8281065B2 (en) * | 2009-09-01 | 2012-10-02 | Apple Inc. | Systems and methods for determining the status of memory locations in a non-volatile memory |
| CN102511132B (zh) | 2009-10-09 | 2014-08-13 | 三菱电机株式会社 | 差动符号光发送接收装置 |
| KR101076109B1 (ko) | 2010-08-10 | 2011-10-21 | 세종대학교산학협력단 | 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치 |
| TWI423588B (zh) | 2010-12-23 | 2014-01-11 | Ind Tech Res Inst | 位準變遷判斷電路及其方法 |
| TWI406504B (zh) * | 2010-12-30 | 2013-08-21 | Sunplus Technology Co Ltd | 利用過取樣的資料回復裝置及其方法 |
| TWI487302B (zh) * | 2011-10-12 | 2015-06-01 | Raydium Semiconductor Corp | 串列資料流的取樣時脈選擇方法 |
| JP5799320B1 (ja) * | 2014-03-31 | 2015-10-21 | 株式会社アクセル | 画像データ伝送制御方法及び画像表示処理装置 |
| JP5883101B1 (ja) * | 2014-09-29 | 2016-03-09 | ファナック株式会社 | データ再生回路 |
| CN105893291B (zh) * | 2014-11-18 | 2020-06-09 | 刘伯安 | 一种异步接收串行数据的方法及装置 |
| KR101729864B1 (ko) * | 2015-11-25 | 2017-04-24 | 주식회사 긱옵틱스테라스퀘어코리아 | 고속 데이터의 신호 검출을 위한 신호 검출기 및 그 방법 |
| CN110710177B (zh) | 2017-06-09 | 2022-12-16 | 索尼半导体解决方案公司 | 发送装置、接收装置、控制方法、程序以及发送/接收系统 |
| CN113891448B (zh) * | 2021-09-15 | 2024-02-27 | 国网福建省电力有限公司福州供电公司 | 一种自组网通信方法及终端 |
| CN116566572B (zh) * | 2023-05-15 | 2025-12-19 | 中国人民解放军63921部队 | 多通道数据传输自动同步方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744533B2 (ja) | 1985-12-30 | 1995-05-15 | 株式会社富士通ゼネラル | デ−タ抜取クロツク発生回路 |
| EP0520127A1 (en) * | 1991-06-28 | 1992-12-30 | ALCATEL BELL Naamloze Vennootschap | Digital synchronizing arrangement using a tuned tapped delay line |
| US5712884A (en) * | 1995-03-31 | 1998-01-27 | Samsung Electronics Co., Ltd. | Data receiving method and circuit of digital communication system |
| US5905769A (en) * | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| CA2365608C (en) * | 1996-05-07 | 2005-06-14 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| JP3438529B2 (ja) | 1997-05-22 | 2003-08-18 | 三菱電機株式会社 | ビット同期方式 |
| US6374361B1 (en) * | 1998-04-23 | 2002-04-16 | Silicon Image, Inc. | Skew-insensitive low voltage differential receiver |
| US6510503B2 (en) * | 1998-07-27 | 2003-01-21 | Mosaid Technologies Incorporated | High bandwidth memory interface |
| JP2000174736A (ja) | 1998-12-08 | 2000-06-23 | Sharp Corp | ビット同期回路 |
| US6735710B1 (en) * | 1999-09-09 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Clock extraction device |
| US6498824B1 (en) * | 1999-09-27 | 2002-12-24 | Intel Corporation | Phase control signals for clock recovery circuits |
| KR100346837B1 (ko) | 2000-09-02 | 2002-08-03 | 삼성전자 주식회사 | 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법 |
| US6907552B2 (en) * | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
-
2002
- 2002-03-07 JP JP2002062313A patent/JP3671920B2/ja not_active Expired - Fee Related
- 2002-05-16 TW TW091110262A patent/TWI221712B/zh not_active IP Right Cessation
- 2002-05-18 KR KR1020020027619A patent/KR100563160B1/ko not_active Expired - Fee Related
- 2002-05-20 CN CNB021401039A patent/CN1307504C/zh not_active Expired - Fee Related
- 2002-06-10 US US10/164,374 patent/US7340655B2/en not_active Expired - Fee Related
- 2002-06-11 EP EP02012872A patent/EP1313257A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1313257A1 (en) | 2003-05-21 |
| TWI221712B (en) | 2004-10-01 |
| US7340655B2 (en) | 2008-03-04 |
| JP2003218843A (ja) | 2003-07-31 |
| KR100563160B1 (ko) | 2006-03-22 |
| US20030091136A1 (en) | 2003-05-15 |
| CN1420406A (zh) | 2003-05-28 |
| CN1307504C (zh) | 2007-03-28 |
| KR20030040002A (ko) | 2003-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3671920B2 (ja) | スキュー調整回路及びスキュー調整方法 | |
| KR100436676B1 (ko) | 고속, 동기된 데이터 통신을 위한 시스템 및 방법 | |
| US7349509B2 (en) | Multi rate clock data recovery based on multi sampling technique | |
| JP5945812B2 (ja) | 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム | |
| US20050286643A1 (en) | Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system | |
| US8681918B2 (en) | High jitter and frequency drift tolerant clock data recovery | |
| KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
| EP0781054B1 (en) | Method of encoding and decoding for data transmission | |
| JP2009077134A (ja) | データリカバリ方法およびデータリカバリ回路 | |
| US7936793B2 (en) | Methods and apparatus for synchronizing data transferred across a multi-pin asynchronous serial interface | |
| JP2011103552A (ja) | 情報処理装置、及び信号処理方法 | |
| US7359458B2 (en) | Structures and methods for capturing data from data bit streams | |
| JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
| US7532645B1 (en) | Receiver operable to receive data at a lower data rate | |
| US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
| US20050047539A1 (en) | Data recovery algorithm using data position detection and serial data receiver adopting the same | |
| US7321647B2 (en) | Clock extracting circuit and clock extracting method | |
| WO2003036825A1 (en) | A high speed optical transmitter and receiver with a serializer with a minimum frequency generator | |
| EP0450148A2 (en) | Decoding circuit for inhibiting error propagation | |
| US7242735B2 (en) | Data recovery system and the method thereof | |
| JP4840010B2 (ja) | 送信装置、受信装置、伝送システム、および送信方法 | |
| JPH0210619B2 (ja) | ||
| US20040153936A1 (en) | Data recovery circuit and method and data receiving system using the same | |
| KR20050011760A (ko) | 지터 성분에 둔감한 고속 직렬 링크용 데이터 복원장치 및그 복원방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |