JP3676528B2

JP3676528B2 - ラジオ受信機

Info

Publication number: JP3676528B2
Application number: JP33025096A
Authority: JP
Inventors: 弘宮城
Original assignee: Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd
Priority date: 1996-11-25
Filing date: 1996-11-25
Publication date: 2005-07-27
Anticipated expiration: 2016-11-25
Also published as: JPH10163899A

Description

【０００１】
【発明の属する技術分野】
本発明は、アンテナで受信した信号を中間周波信号に変換することなくそのまま増幅して検波処理を行うストレート受信方式のラジオ受信機に関する。
【０００２】
【従来の技術】
ラジオ受信機の受信方式には、アンテナで受信した信号を周波数変換せずに同調および検波処理を行うストレート受信方式と、アンテナで受信した信号を一定周波数の中間周波信号に変換した後に同調および検波処理を行うスーパーヘテロダイン方式がある。ストレート受信方式は、高周波信号をそのまま増幅するため、回路間の結合などによって自己発振を起こして動作が不安定になりやすい。また、受信周波数に応じて同調回路の同調周波数を変えなければならないため、回路構成上同調回路のＱをあまり高く設定できず、周波数の選択度特性が悪くなる。
【０００３】
これに対して、スーパーヘテロダイン方式は、いったん低周波の中間周波信号に変換するため、受信した信号を大きく増幅しても発振するおそれはない。また、受信周波数に関係なく中間周波数を常に一定にしているため、同調回路のＱを十分に高く設定でき、周波数の選択度特性がよくなる。このため、最近は、スーパーヘテロダイン方式のラジオ受信機が主流を占めている。
【０００４】
【発明が解決しようとする課題】
しかしながら、スーパーヘテロダイン方式では、周波数ｆ1 の信号を受信する際に、周波数ｆ0 の局部発振信号を用いて、いったん中間周波数（ｆ0 −ｆ1 ）に変換するため、周波数（ｆ0 ＋ｆ1 ）の放送波が存在する場合にはこの放送波と混信を起こしてしまう。また、局部発振信号に高調波成分が含まれている場合には、いわゆる笛音妨害が起きるおそれもある。このように、スーパーヘテロダイン方式を採用する限り、受信特性の向上には一定の限界がある。また、スーパーヘテロダイン方式は、いったん中間周波数に変換する処理が必須であり、受信機の構成が複雑化するという問題もある。
【０００５】
本発明は、このような点に鑑みて創作されたものであり、その目的は選択度特性に優れたストレート受信方式のラジオ受信機を提供することにある。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１のラジオ受信機は、サンプリング同調回路を縦続接続し、各サンプリング同調回路に供給する基準クロックの周波数をそれぞれ所定量ずつずらすため、帯域幅を広く設定できるとともに、同調周波数を変えても帯域幅が変動しなくなる。
【０００７】
請求項２のラジオ受信機は、各サンプリング同調回路を増幅器を挟んで縦続接続するため、増幅器のゲインを調整することにより、所望の帯域幅を得ることができる。
【０００８】
請求項３のラジオ受信機は、サンプリング同調回路と増幅器とを縦続接続した高周波増幅回路の入力側にアンテナを接続し、出力側に検波回路を接続するという簡単な構成でラジオ受信機を構成できる。また、調整箇所が不要で、構成部品数も少なくなるため、信頼性、保守性およびコストパフォーマンスに優れた受信機が得られる。
【０００９】
請求項４のラジオ受信機は、ＡＭ放送の受信に最適な帯域幅が得られるようにサンプリング同調回路の接続段数と基準クロックの周波数を設定する。
【００１０】
請求項５のラジオ受信機は、ＦＭ放送の受信に最適な帯域幅が得られるようにサンプリング同調回路の接続段数と基準クロックの周波数を設定する。
【００１１】
【発明の実施の形態】
以下、本発明を適用したラジオ受信機について、図面を参照しながら具体的に説明する。
【００１２】
図１はラジオ受信機の一実施形態のブロック図である。同図に示すラジオ受信機は、中間周波数に変換することなく所望のＡＭ放送波を受信するストレート受信方式の受信機であり、アンテナ１と、ストレート同調部２と、検波回路３と、低周波増幅回路４と、スピーカ５とを含んで構成されている。
【００１３】
ストレート同調部２は、アンテナ１で受信した放送波の中から選局を希望する周波数帯域の放送波のみを選択的に増幅する。このストレート同調部２の詳細構成については後述する。検波回路３は、ストレート同調部２から出力された被変調波信号を検波して低周波信号を取り出す。取り出された低周波信号は低周波増幅回路４で増幅された後、スピーカ５から音声出力される。
【００１４】
図２はストレート同調部２の詳細構成を示すブロック図である。図示のように、ストレート同調部２は、サンプリング同調回路１１ａ〜１１ｃと、増幅器１２ａ〜１２ｃと、クロック発生回路１３ａ〜１３ｃと、制御回路１４とを含んで構成され、各サンプリング同調回路１１ａ〜１１ｃはそれぞれ増幅器１２ａ〜１２ｃを挟んで縦続接続されている。クロック発生回路１３ａ〜１３ｃはそれぞれサンプリング同調回路１１ａ〜１１ｃに対応して設けられ、各サンプリング同調回路１１ａ〜１１ｃにそれぞれ異なる周波数の基準クロックを供給する。
【００１５】
図３は、サンプリング同調回路１１ａ〜１１ｃの詳細構成を示す回路図である。同図に示すように、サンプリング同調回路１１ａ〜１１ｃは、１６出力を有するリングカウンタ４０１と、リングカウンタ４０１の各出力に接続されるＭＯＳトランジスタ４０２と、各ＭＯＳトランジスタ４０２のドレイン端子に接続されるコンデンサ４０３と、並列接続された抵抗４０４およびコンデンサ４０５とを含んで構成されている。
【００１６】
図４は、リングカウンタ４０１の出力変化を示す波形図である。同図に示すように、リングカウンタ４０１は、図２のクロック発生回路１３ａ〜１３ｃから出力される基準クロックの１６周期に１回の割合でパルスを出力する。より詳細には、リングカウンタ４０１は各出力端子から基準クロックの１６倍の周期を有するパルスを出力する。また、各出力端子から出力されるパルスの位相を基準クロックの１クロック分ずつずらしている。
【００１７】
リングカウンタ４０１の各出力は、図３に示すように、対応するＭＯＳトランジスタ４０２のゲート端子に入力される。リングカウンタ４０１の各出力端子から出力されるパルスの位相は互いにずれているため、ＭＯＳトランジスタ４０２がオンする時期もそれぞれ異なっており、ＭＯＳトランジスタ４０２に接続されたコンデンサ４０３は、ＭＯＳトランジスタ４０２のオン・オフに応じて充放電を繰り返す。
【００１８】
例えば、リングカウンタ４０１から出力されるパルス信号と同一周波数の信号、すなわち基準クロックの１６倍の周期を有する信号がサンプリング同調回路１１ａ〜１１ｃに入力された場合には、図３のａ点の電圧は図４のように階段状に変化する。一方、パルス信号の周波数とは異なる周波数の信号がサンプリング同調回路１１ａ〜１１ｃに入力された場合には、各周期ごとに図３のａ点の電圧が変化するため、やがてａ点の電位はゼロ電位に収束する。したがって、図３に示すサンプリング同調回路１１ａ〜１１ｃは、リングカウンタ４０１から出力されるパルス信号の周波数と等しい周波数成分のみを抽出することができる。
【００１９】
なお、図３のａ点のラインはインピーダンスが高いため、入力インピーダンスが低い後段の回路に直接接続すると出力波形をそのままの形で取り出せないおそれがある。このため、ａ点のラインを図３のようにＦＥＴ４０６でいったん受けて、このＦＥＴ４０６のソース端子を後段の回路に接続するのが望ましい。なお、図３のキャパシタ４０７は、入力信号の直流分をカットするためのものであり、抵抗４０８および４０９はＦＥＴ４０６に適当なバイアスを与えるためのものである。
【００２０】
このように、図３に詳細構成を示したサンプリング同調回路１１ａ〜１１ｃは、リングカウンタ４０１やＭＯＳトランジスタ４０２などの半導体化しやすい部品のみで構成されているため、回路全体を容易にチップ化することができる。また、図３の回路によれば、リングカウンタ４０１の出力数を増やして１周期内のサンプリング数を増やすことが容易に行え、これにより同調精度を上げることができる。
【００２１】
また、サンプリング同調回路１１ａ〜１１ｃのＱは、Ｑ＝πｆＣＲＮ（Ｃはキャパシタ４０３の静電容量、Ｒは抵抗４０４の抵抗値、Ｎはサンプリング数）で表され、基準クロックの周波数が高くなるほどＱが大きくなるため、同調周波数を変更しても帯域幅Δｆ＝ｆ／Ｑを一定にでき、広範囲の周波数に対して同精度で同調を行える。
【００２２】
なお、図３に示したサンプリング同調回路１１ａ〜１１ｃにおいて、ＭＯＳトランジスタ４０２の代わりに、図５に示すようにＣＭＯＳ構成のトランジスタ４０２′を用いてもよい。ＣＭＯＳ構成のトランジスタ４０２′を用いることで、寄生容量の影響を受けにくくなる。また、サンプリング同調回路１１ａ〜１１ｃを構成する全素子をＣＭＯＳプロセスで形成できるため、チップ化する場合のプロセスを簡易化できる。
【００２３】
図１に示すストレート同調部２は、図３に詳細構成を示したサンプリング同調回路１１ａ〜１１ｃを増幅器１２ａ〜１２ｃを挟んで３段縦続接続して構成され、かつ各サンプリング同調回路１１ａ〜１１ｃに入力される基準クロックの周波数をそれぞれ少しずつずらしている。
【００２４】
例えば、選局周波数がｆ0 ｋＨｚの場合には、各クロック発生回路１３ａ〜１３ｃから出力される各基準クロックの周波数は、それぞれ順に１６×（ｆ0 −Δｆ）ｋＨｚ、１６×ｆ0 ｋＨｚ、１６×（ｆ0 ＋Δｆ）ｋＨｚに設定される。この場合の各サンプリング同調回路１１ａ〜１１ｃの周波数特性はそれぞれ図６（ａ）〜６（ｃ）のようになる。なお、図６において、横軸は周波数ｆを、縦軸は信号強度Ｉをそれぞれ示している。
【００２５】
したがって、アンテナ１からの被変調波信号はまずサンプリング同調回路１１ａに入力されて（ｆ0 −Δｆ）ｋＨｚを中心周波数とする成分が抽出され、次にいったん増幅器１２ａで増幅された後にサンプリング同調回路１１ｂに入力されてｆ0 ｋＨｚを中心周波数とする成分が抽出され、次に増幅器１２ｂで増幅された後にサンプリング同調回路１１ｃに入力されて（ｆ0 ＋Δｆ）ｋＨｚを中心周波数とする成分が抽出される。この結果、ストレート同調部２から出力される信号の周波数特性は図６（ｄ）のようになる。
【００２６】
なお、ＡＭ放送を受信する場合には、上述したΔｆを１ｋＨｚ程度に設定するのが望ましく、同調周波数を変化しても常に上記帯域幅が得られるように、制御回路１４は各クロック発生回路１３ａ〜１３ｃから出力される基準クロックの周波数を調整する。
【００２７】
このように、図１のストレート同調部２は、３つのサンプリング同調回路１１ａ〜１１ｃを縦続接続し、各サンプリング同調回路１１ａ〜１１ｃの同調周波数を少しずつずらしているため、サンプリング同調回路が１段だけの場合よりも帯域幅を広げることができ、ＡＭラジオ受信機に最適な帯域幅を設定できる。したがって、ストレート同調部２の入力端にアンテナ１を、出力端に検波回路３を接続するという簡単な構成でＡＭラジオ受信機を実現でき、また、ＬＣ共振回路などの電気的特性のばらつきが生じやすい回路を含んでいないため、部品コストがかからず調整も不要でかつ信頼性および保守性に優れたラジオ受信機が得られる。また、各サンプリング同調回路１１ａ〜１１ｃに供給される基準クロックの周波数は、互いに同量ずつずれており、同調周波数を変えてもずれ量は変化しないため、同調周波数に関係なく帯域幅を常に一定に制御できる。また、サンプリング同調回路１１ａ〜１１ｃは、図３の回路に示すように、リングカウンタ４０１から出力されるパルス信号と同一周波数成分のみを精度よく抽出できるため、選択度特性に優れたラジオ受信機が得られる。
【００２８】
図７は、各サンプリング同調回路１１ａ〜１１ｃに対応して設けられる各クロック発生回路１３ａ〜１３ｃの詳細構成を示すブロック図である。図示のように、クロック発生回路１３ａ〜１３ｃは、電圧制御発振器５０１と、プログラマブルカウンタ５０２と、基準発振器５０３と、位相比較器５０４と、ローパスフィルタ５０５とを含んで構成されている。電圧制御発振器５０１は基準クロックを出力し、プログラマブルカウンタ５０２は予め設定された分周比で基準クロックを分周する。位相比較器５０４は、プログラマブルカウンタ５０２の出力と、基準発振器５０３からの基準発振信号とを位相比較する。この結果、位相差に応じた電圧がローパスフィルタ５０５を介して電圧制御発振器５０１に印加される。電圧制御発振器５０１は、ローパスフィルタ５０５の出力電圧に応じて基準クロックの周波数を変更し、出力する基準クロックが基準発振信号に同期するような発振動作を行う。
【００２９】
また、各クロック発生回路１３ａ〜１３ｃには、図２に示すように制御回路１４が接続されており、制御回路１４から出力された制御信号は各クロック発生回路１３ａ〜１３ｃ内部のプログラマブルカウンタ５０２に入力され、それぞれの分周比が設定される。これにより、各クロック発生回路１３ａ〜１３ｃから出力される基準クロックは常に同量だけ変化するように制御される。
【００３０】
例えば、９５４ｋＨｚのＡＭ放送波を受信する場合には、クロック発生回路１３ａ〜１３ｃ内部の各プログラマブルカウンタ５０２の分周比はそれぞれ９５３、９５４、９５５に設定される。一方、基準発振器５０３から出力される基準発振信号の周波数はいずれも１６ｋＨｚに設定される。この結果、クロック発生回路１３ａ〜１３ｃから出力される基準クロックの周波数はそれぞれ順に、９５３ｋＨｚ×１６＝１５．２４８ＭＨｚ、９５４ｋＨｚ×１６＝１５．２６４ＭＨｚ、９５５ｋＨｚ×１６＝１５．２８０ＭＨｚに設定される。これら基準クロックは、それぞれ図２に示すサンプリング同調回路１１ａ〜１１ｃに入力されて１６分周され、結局、中心周波数を９５４ｋＨｚとして±１ｋＨｚの範囲で選択同調が行われる。
【００３１】
このように、各サンプリング同調回路１１ａ〜１１ｃに対応させてクロック発生回路１３ａ〜１３ｃを設け、各クロック発生回路１３ａ〜１３ｃから出力される基準クロックの周波数を任意に変更できるようにしたため、同調可能な周波数範囲が広くなる。また、各クロック発生回路１３ａ〜１３ｃを制御回路１４によって制御するため、各サンプリング同調回路１１ａ〜１１ｃの同調周波数を同時に同じ量だけ正確に変更することができ、同調周波数を変更しても帯域幅が変化することはなく、常に同一精度で安定した同調処理が可能となる。
【００３２】
上記実施形態では、ＡＭ放送を受信可能なラジオ受信機の一例について説明したが、本発明はＦＭ放送を受信する場合にも適用可能である。図８はＦＭラジオ受信機の一実施形態のブロック図である。ストレート同調部２′は図１、２と同じように構成され、ストレート同調部２′の出力はＦＭ検波回路３′に入力される。ＦＭ検波回路３′は、ストレート同調部２′で選局されたＦＭ被変調波信号をステレオ複合信号に変換し、このステレオ複合信号はステレオ復調回路６に入力されてＬ信号とＲ信号に分離される。これらＬ信号とＲ信号はそれぞれ別々にディエンファシス回路７Ｌ、７Ｒに入力され、高域部を減衰させてＳＮ比の改善を図った後、低周波増幅回路８Ｌ、８Ｒを経てスピーカ９Ｌ、９Ｒから音声出力される。
【００３３】
なお、ＦＭ放送波はＡＭ放送波に比べて周波数が高いため、図２に示すクロック発生回路１３ａ〜１３ｃから出力される基準クロックの周波数や、各基準クロック間の周波数差は、ＦＭ放送の受信に最適な値に設定する必要がある。例えば、ストレート同調部２の帯域幅は１５０〜２００ｋＨｚ程度にするのが望ましい。
【００３４】
ところで、図２に示すように、ＡＭ放送を受信する場合には、帯域幅やＱを考慮すると、サンプリング同調回路を３段縦続するのが最も望ましいが、原理的には２段あるいは４段以上であってもよい。また、上述した例では、図７に示すようにクロック発生回路１３ａ〜１３ｃのそれぞれに基準発振器５０３を設けたが、各基準発振器５０３は同一周波数で発振動作を行うため、共通の基準発振器を設けて共用するようにしてもよい。
【００３５】
【発明の効果】
以上詳細に説明したように、本発明によれば、サンプリング同調回路を複数縦続接続して同調を行うため、サンプリング同調回路を１段だけ備えた場合よりも帯域幅を広くすることができる。また、従来のストレート受信機方式は、同調周波数を可変にする都合上Ｑをあまり高く設定できないという問題があったが、本発明は、基準クロックに同期させてデジタル的に同調を行うため、Ｑを十分に高く設定でき、選択度特性に優れたラジオ受信機が得られる。さらに、縦続接続された各サンプリング同調回路に入力される基準クロックの周波数を連動して可変制御するため、同調周波数を変えても帯域幅を常に一定に制御できる。
【００３６】
また、スーパーヘテロダイン方式と異なり、中間周波数への変換を行わないため、イメージ妨害や笛音妨害などの障害が起きることはなく、また、スーパーヘテロダイン方式に比べて受信機全体の回路構成を簡略化できるため、部品コストを削減できる。
【図面の簡単な説明】
【図１】ＡＭ放送を受信可能なラジオ受信機の一実施形態のブロック図である。
【図２】ストレート同調部の詳細構成を示すブロック図である。
【図３】サンプリング同調回路の詳細構成を示す回路図である。
【図４】リングカウンタの出力変化を示す波形図である。
【図５】サンプリング同調回路の内部で使用されるＣＭＯＳ構成のトランジスタの一例を示す図である。
【図６】（ａ）〜（ｃ）は各サンプリング同調回路の周波数特性図、（ｄ）はストレート同調部の周波数特性図である。
【図７】クロック発生回路の詳細構成を示すブロック図である。
【図８】ＦＭ放送を受信可能なラジオ受信機の一実施形態のブロック図である。
【符号の説明】
１アンテナ
２ストレート同調部
３検波回路
４低周波増幅回路
５スピーカ
１１ａ〜１１ｃサンプリング同調回路
１２ａ〜１２ｃ増幅回路
１３ａ〜１３ｃクロック発生回路
１４制御回路

Claims

アンテナで受信した受信信号の中から選局を希望する周波数成分のみを抽出して検波処理を行うラジオ受信機において、
基準クロックの整数倍の周期を有し前記基準クロックに同期したパルス信号で前記受信信号をサンプリングした結果に基づいて、前記受信信号の中から前記パルス信号と同一周波数成分のみを抽出する複数の縦続接続されたサンプリング同調回路と、
前記サンプリング同調回路のそれぞれに対応して設けられ、各サンプリング同調回路に互いに所定量ずつずらした前記基準クロックを供給する複数のクロック発生回路と、
前記複数のクロック発生回路のそれぞれによって生成される各基準クロックの周波数を同量だけ変化させることにより受信周波数を可変する制御回路と、
を備えることを特徴とするラジオ受信機。
請求項１において、
前記複数のクロック発生回路のそれぞれは、電圧発振器と、分周動作を行うプログラマブルカウンタと、位相比較器と、ローパスフィルタとをループ状に接続した構成を有し、基準発振器から出力される基準発振信号の周波数を前記プログラマブルカウンタの分周比倍した周波数の前記基準クロックを生成することを特徴とするラジオ受信機。
請求項２において、
前記複数のクロック発生回路に対応して共通の前記基準発振器を用いることを特徴とするラジオ受信機。
請求項１〜３のいずれかにおいて、
前記サンプリング同調回路のそれぞれを増幅器を介して縦続接続したことを特徴とするラジオ受信機。
請求項４において、
縦続接続された前記サンプリング同調回路と前記増幅器とによって高周波増幅回路を構成し、この高周波増幅回路の入力側に前記アンテナを接続し、出力側に検波回路を接続することを特徴とするラジオ受信機。
請求項５において、
ＡＭ被変調波信号を変調前の信号に変換するＡＭ検波回路を備え、
ＡＭ放送を受信可能な帯域幅が得られるように前記サンプリング同調回路の接続段数および前記基準クロックの周波数を設定し、前記高周波増幅回路の出力を前記ＡＭ検波回路に入力することを特徴とするラジオ受信機。
請求項１〜６のいずれかにおいて、
選局されたＦＭ被変調波信号を、Ｌ信号とＲ信号とが合成されたステレオ複合信号に変換するＦＭ検波回路を備え、
ＦＭ放送を受信可能な帯域幅が得られるように前記サンプリング同調回路の接続段数および前記基準クロックの周波数を設定し、前記高周波増幅回路の出力を前記ＦＭ検波回路に入力することを特徴とするラジオ受信機。