JP3702152B2

JP3702152B2 - 半導体装置

Info

Publication number: JP3702152B2
Application number: JP2000196426A
Authority: JP
Inventors: 公落合; 誠坪野谷; 良典竹澤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2005-10-05
Anticipated expiration: 2020-06-29
Also published as: JP2002016210A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体チップがアイランドに平面的におよび一部は立体的に配列された半導体装置に関する。
【０００２】
【従来の技術】
近年、モールド型半導体チップが高機能に成っており、複数の半導体チップを１パッケージ化するものが開発されている。
【０００３】
この技術として例えば、特開平５−１２１６４５号公報の従来例がある。これは、図５に示すように、第１の半導体チップ１および第２の半導体チップ２が１つのリードフレームの１つのアイランド３に固着されている。第１および第２の半導体チップ１、２のボンディングパット４、５とリード６の先端が金属細線７により実現され、全体が樹脂で封止されている。そして、第１の半導体チップ１と第２の半導体チップ２との間の接続は、ボンディングパット８、９の間を金属細線１０により接続されている。
【０００４】
【発明が解決しようとする課題】
金属細線による電気的接続は、一般にワイヤボンディングにより実現され、一端はボールボンディング、他端はステッチボンディングにより実現されている。また、ステッチボンディングは、金属細線をキャピラリーチップ（ボンディングツール）で強く押さえ力で引きちぎるため、ステッチボンディング下の部分には直接キャピラリーチップがぶつかりストレスが加わる。リード６とボンディングパット５との間は、リード側をステッチボンディング、ボンディングパット側をボールボンディングにすれば、半導体チップにはストレスは加わりにくいが、ボンディングパット８とボンディングパット９との間は、どちらか一方は、必ずステッチボンディングとなり、どちらか一方の半導体チップのボンディングパットにストレスが加わる。最近は、ボンディングパットの下に保護ダイオード等の半導体装置が組み込まれるため、このストレスにより半導体装置自身が不良になったり、ボンディングパット下の半導体素子が破壊してしまう問題があった。
【０００５】
【課題を解決するための手段】
本発明は、前述の課題に鑑みてなされ、第１に、第１のアイランドと第２のアイランド間を橋渡しする２本の橋絡リードと、前記第１のアイランド、前記第２のアイランドおよび橋絡リードとで囲まれた領域に設けられ、電気的に分離されたボンディング可能なブリッヂを設けることで、半導体チップ側の接続はボールボンディングで、前記ブリッヂ側の接続はステッチボンディングで実現することができる。また、前記２本の橋絡リードはそれぞれプレス・カット等で第１のアイランドと第２のアイランドを電気的に分離し、第１の半導体チップのノイズが第２の半導体チップへ侵入しないような構造をとっている。
【０００６】
また、前記ブリッヂを接着テープにより固定し、この接着テープが設けられた領域に対応する橋絡リードに前記切断分離を設けることで、この切断分離部とブリッヂの安定化を図っている。
【０００７】
また、前記第１の半導体チップおよび前記第２の半導体チップを、絶縁性接着剤により固着することで解決するものである。この接着剤（例えば体積抵抗率１０の５乗程度）の使用で、チップとアイランド間のインピーダンスが高くなり、ノイズの伝搬を抑制することができる。
【０００８】
【発明の実施の形態】
以下に本発明の第１の実施の形態を図１を参照しながら詳細に説明する。
【０００９】
図に示したように、第１のアイランド２０上には第１の親子半導体チップ２２が形成され、第２のアイランド２１上には第２の半導体チップ２４が形成されている。第１および第２の半導体チップ２２、２４のシリコン表面には、前工程において各種の能動、受動回路素子が形成され、更にチップの周辺部に外部接続用のボンディングパット２５、２６、２７が形成されている。そのボンディングパット２５、２６、２７を被覆するようにシリコン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜などのパッシベーション被膜が形成され、ボンディングパット２５、２６、２７の上部は、ボンディング接続のために開口されている。
【００１０】
第１および第２の半導体チップ２２、２４はリードフレームの第１および第２のアイランド２０、２１に接着材（ここでは、半田や銀ベースト等）によりダイボンドされ、第１および第２の半導体チップ２２、２４表面のボンディングパット２５、２６、２７には、金線等のボンディングワイヤ２８の一端がボールボンディングでワイヤボンドされており、ボンディングワイヤ２８の他端は外部導出用のリード２９の先端部にステッチボンディングでワイヤボンドされている。
【００１１】
一方、第１の半導体チップ２２と第２の半導体チップ２４との接続は、以下の構成になっている。まず、第１および第２の半導体チップ２２、２４との間に対応する第１および第２のアイランド２０、２１には、開口部３０が設けられ、この中には、必要な本数だけアイランド状のブリッヂ３１が設けられている。
【００１２】
前文では、第１および第２のアイランド２０、２１に開口部３０を設けたと述べたが、第１のアイランド２０と第２のアイランド２１とが２本の橋絡リード３２、３３で囲まれた領域が、前記開口部３０を構成しているとも言える。また、後述するがそれぞれの橋絡リード３２、３３には離間部３４が設けられている。
【００１３】
本実施例では、リードフレーム形成時（プレスカットやエッチング）、第１および第２のアイランド２０、２１と一体のブリッヂ３１、第１および第２のアイランド２０、２１と一体の橋絡リード３２、３３（ただし橋絡部に離間部３４が形成される）を形成しておき、図１のように接着テープ３５を貼った後に、ブリッヂ３１を第１および第２のアイランド２０、２１から切り離せばよい。接着テープ３５は、ブリッヂ３１と離間部３４を構成する橋絡リード３２、３３を貼りつけることになる。
【００１４】
本発明は、このブリッヂ３１とボンディングパット２５、２６、２７との接続について、第１および第２の半導体チップ２２、２４側のボンディングパット２５、２６、２７をボールボンディングで行い、ブリッヂ３１側をステッチボンディングで行うことに特徴を有する。
【００１５】
また必要により、第１の半導体チップ２２と第２の半導体チップ２４に組み込まれる回路により、相互干渉を生じる場合がある。例えば、第１の半導体チップ２２から発生するノイズが第１のアイランド２０、橋絡リード３２、３３、第２のアイランド２１を介して第２の半導体チップ２４に侵入する場合は、ここにプレスカット等で離間部３４を設けることで、このノイズの侵入を防止できる。
【００１６】
金属細線によるワイヤボンディングは、一端はボールボンディング、他端はステッチボンディンにより実現されている。特に、ステッチボンディングは、金属細線をキャピラリーチップで強く押さえ、力で引きちぎるため、ステッチボンディング下の部分にはストレスが加わるが、ブリッヂ３１側をステッチボンディングとし第１および第２の半導体チップ２２、２４側をボールボンディングとしたため、この第１および第２の半導体チップ２２、２４のボンディングパット２５、２６、２７下に加わるストレスを抑制することができる。従って、ボンディングパット２５、２６、２７下の半導体素子の劣化を抑制することができる。
【００１７】
第１および第２の半導体チップ２２、２４、第１および第２のアイランド２０、２１の近傍まで延在される複数のリード２３、２９の先端部、およびボンディングワイヤ２８を含む主要部は、一点鎖線の如くエポキシ系の熱硬化樹脂３６でモールドされ、パッケージ化される。
【００１８】
このような半導体装置の構造はフラッシュメモリ等に用いられ、半導体チップを２段に搭載することで高集積化ができ、また、メモリー容量を倍にすることができる。
【００１９】
次に、第２の実施の形態について図２から図４を参照して説明する。図２は図１に示した半導体装置と同様に親子チップを搭載する半導体チップの平面図である。また、図２の半導体装置のＡ−Ａ線断面図である図３に示したように、この半導体装置は、アイランド上にマザーチップ４３を、そして、マザーチップ４３上にドウターチップ４２をそれぞれ接着テープ４８または半田や銀ペースト等を用いて接着されている。そして、マザーチップ４３およびドウターチップ４２にボールボンディングされたボンディングワイヤ４４、４９は、互いに接触しショートしないように、ボンディングワイヤ４９は、Ｍ型に加工されて第２のリード４５にステッチボンディングされている。尚、ボンディングワイヤ４９は必ずしもＭ型の形状でステッチボンディングされなくても良く、ボンディングワイヤ４４、４９が互いに接触しない構造であれば良い。
【００２０】
そして、この半導体装置の第２のリード４５は、第１の実施の形態でのブリッジ３１と同様の役割を果たす。第２のリード４５は、隣接する第１のリード４１や電気的に使用されないリード５２に接続された状態で加工される。そして、第２のリード４５が接着テープ４７で固定された後に、プレスカットにて第１のリード４１やリード５２から切り離されることで、浮きピン状に形成される。
【００２１】
そのため、この第２のリード４５は、接着テープ４７で接着されることでフレーム上に固定される。このとき、第１および第２のリード４１、４５はリード幅が狭く形成されている。そのため、接着テープ４７の接着面積を確保するため第２のリード４５に隣接する第１のリード４１に幅の広い部分４６を設けている。そのことにより、接着テープ４７は第１および第２のリード４１、４５上に確実に接着し、第２のリード４５は固定される。
【００２２】
その結果、第２のリード４５は、マザーチップ４３とドウターチップ４２とを電気的に接続するとき、第２のリード４５は接着テープ４７で固定されているため浮き上がりや移動等を防止することができ、良好なワイヤーボンディングが可能となる。ここで、接着テープ４７は、半導体チップを囲むように第１および第２のリード４１、４５上を全周に渡り形成される場合や、また、第２のリード４５および隣接して設けられる第１のリード４１の幅の広い部分４６を主に利用してその部分で形成される場合もある。
【００２３】
本発明は、第１の実施の形態において、このブリッヂ３１とボンディングパット２５、２６、２７との接続について、第１および第２の半導体チップ２２、２４側のボンディングパット２５，２６、２７をボールボンディングで行い、ブリッヂ３１側をステッチボンディングで行うことに特徴を有する。
【００２４】
また、接着テープ３５は前実施の形態と同様に、ブリッヂ３１や離間部３４を有する橋絡リード３２、３３を支持している。従って、離間部３４により、一方の半導体チップから発生するノイズが、橋絡リード３２、３３を介して他方のチップへ入るのを防止することができる。
【００２５】
特に、ノイズの伝搬の原因が、半導体チップを固着する接着材にあることが判った。つまり、銀入りの接着剤（銀ペースト）を採用すると、ノイズがペースト、第１および第２のアイランド２０、２１を介して他方のチップに伝搬することが判った。
【００２６】
例えば、一方の半導体チップがＩＬＬによるデジタルオートバランス回路内蔵で、１〜８（Ｈｚ）の動作クロックを持ち、他方の半導体チップは、Ｃ−ＭＯＳロジックによるデジタルディレイライン内蔵で、数１００〜数ＭＨｚの動作クロックを有した場合、ディレイラインで発生する動作クロックノイズがオートバランス回路の動作クロックに混入し、動作速度が速くなる等の異常動作が発生した。
【００２７】
しかし、前記離間部３４の設置またはインピーダンスの高い絶縁性接着剤によるチップの固着で、これらの問題が解決された。この絶縁性接着剤は、片方の半導体チップに採用しても良いが、プロセス上両者に採用しても良い。
【００２８】
そして、第２の実施の形態において、第２のリード４５のようにリードが浮きピン状に形成される場合、第２のリード４５に隣接する第１のリード４１に幅の広い部分４６を設ける。そのことにより、第２のリード４５を接着テープ４７で固定するとき、接着テープ４７の接着面積が確保され、第２のリード４５がより安定して固定され、半導体チップとの良好なワイヤーボンディングを可能にすることができる。
【００２９】
【発明の効果】
以上に説明した通り、本発明によれば、第１に、２つの半導体チップの間に位置するアイランドに開口部を設け、この開口部にブリッヂを設け、半導体チップ側の接続はボールボンディングで、前記ブリッヂ側の接続はステッチボンディングで金属細線をワイヤーボンディングすることで、ボンディングパット下の半導体素子の劣化を防止することができる。
【００３０】
しかもチップとチップの接続は、１本の金属細線から２本の金属細線に分割したため、ボンディングの際にこの金属細線の高さを低くすることができる。従って、封止樹脂の厚みを薄くすることができる。
【００３１】
第２に、半導体チップを２段に搭載し半導体装置を形成したことで、高集積化が可能となり、また、メモリー容量が増大された半導体装置を得ることができる。
【００３２】
第３に、橋絡リードの設置または絶縁性接着剤の使用で、一方のチップから他方へのノイズの侵入を制御することができる。
【００３３】
また、ブリッヂをリードフレームの形成時に同時に形成するため、ブリッヂをプレスで簡単にに分離でき、また、接着テープによりブリッヂを固定できるため、良好なワイヤーボンディングが可能となる。
【００３４】
第４に、浮きピンに形成されたリードおよびそのリードに隣接するリードに幅の広いリードを形成し一体に接着テープで固定することで、浮きピン状のリードが確実に固定され半導体チップとの良好なワイヤーボンディングが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明する半導体装置の平面図である。
【図２】本発明の第１および第２の実施の形態を説明する半導体装置の平面図である。
【図３】図２に示した本発明の半導体装置のＡ−Ａ線断面図である。
【図４】本発明の第２の実施の形態を説明する半導体装置の平面図である。
【図５】従来の半導体装置の平面図である。

Claims

一つのアイランドに固着された第１の半導体チップと、
前記第１の半導体チップ上に設けられた第２の半導体チップと、
前記アイランドの周辺に設けられた複数の第１のリードと、
前記アイランドの周辺に設けられると共に、前記第１のリードと隣接して設けられ、ブリッヂとして機能する複数の第２のリードと、
前記第１の半導体チップと前記第２のリードを接続する第１の金属細線と、
前記第１の金属細線が接続された前記第２のリードと前記第２の半導体チップを接続する第２の金属細線とを有し、
前記第２のリードと隣接する前記第１のリードには、幅広部が設けられ、前記複数の第２のリードおよび前記幅広部には、同一の接着テープが貼着されることを特徴とする半導体装置。
前記接着テープは、前記半導体チップを囲むように全周に渡り形成されることを特徴とする請求項１記載の半導体装置。