JPH08116016A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JPH08116016A
JPH08116016A JP6275970A JP27597094A JPH08116016A JP H08116016 A JPH08116016 A JP H08116016A JP 6275970 A JP6275970 A JP 6275970A JP 27597094 A JP27597094 A JP 27597094A JP H08116016 A JPH08116016 A JP H08116016A
Authority
JP
Japan
Prior art keywords
resin
lead
lead frame
semiconductor chip
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6275970A
Other languages
English (en)
Inventor
Tsutomu Nakazawa
勉 仲澤
Hiromi Inoue
裕美 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6275970A priority Critical patent/JPH08116016A/ja
Priority to US08/542,027 priority patent/US5648682A/en
Publication of JPH08116016A publication Critical patent/JPH08116016A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 アウタリードの強度及び半導体チップの機械
的強度を低下させずに薄型化された樹脂封止型半導体装
置の樹脂封止パッケージを提供する。 【構成】 アウタリード２５は特に薄くせず、リードフ
レーム２を一部分薄く加工し、その薄肉部２３（厚さ
ｔ）に半導体チップ１を搭載し、バンプ電極７を介して
インナリード２２に接続した後、チップ搭載部分をエポ
キシ樹脂などで樹脂封止する。その際半導体チップ１の
厚さｄをリードフレーム２（厚さＴ）の凹部２４の深さ
以内に収まるように（ｄ＜Ｔ−ｔ）すると、チップは該
凹部２４に完全に収まるので、樹脂封止体４の厚さはリ
ードフレームと樹脂の厚さのみに依存しパッケージの薄
型化が図られる。またチップ固定用パッドをリードフレ
ームの構成の一部にすることでチップの保持と共にパッ
ドからの放熱が可能となり、アウタリードに薄肉部を設
けることで半導体装置と基板の接合部の熱応力を緩和す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄型のパッケージを用
いた樹脂封止型半導体装置及びこの樹脂封止型半導体装
置に用いるリードフレームに関するものである。
【０００２】
【従来の技術】樹脂封止型半導体装置は、ウェーハに形
成された半導体チップを個々に分割するダイシング工
程、分割された個々の半導体チップをリードフレームに
搭載するダイボンディング工程、半導体チップ上の電極
パッドとリードフレームの内部リードとをＡｕ線やＡｌ
線などの細線を用いて結線するワイヤボンディング工
程、半導体チップ及びこれに付随する細線や内部リード
を樹脂封止するパッケージング工程等を経て形成され
る。そして、半導体チップを樹脂封止するには、通常ト
ランスファ成形法やポッティング法などが用いられる。
図１５を参照して従来の樹脂封止型半導体装置を説明す
る。図は、従来の半導体素子が被覆された樹脂封止型パ
ッケージの断面図である。集積回路などが形成された半
導体チップ１は、接着剤で固着するなどしてリードフレ
ーム２のダイパッド２１に搭載されている。リードフレ
ーム２のインナーリード２２は、半導体チップ１に対向
するように配置され、半導体チップ１の主面に形成され
た電極パッド（図示せず）とインナーリード２２の先端
とはＡｕ線やＡｌ線などのボンディングワイヤ３で接続
される。
【０００３】半導体チップ１、ダイパッド２１、ボンデ
ィングワイヤ３及びインナーリード２２は、エポキシ樹
脂などの樹脂封止体４で封止されている。樹脂封止工程
は、加工前の半導体チップが搭載されたリードフレーム
に対して行われ、樹脂封止体形成後にリードフレームの
アウターリード部分（パッケージの外側の部分（図示せ
ず））をフォーミングして樹脂封止型半導体装置ができ
あがる。リードフレームの厚さは、通常１５０μｍ程度
であり、１００μｍ程度まで薄くすることができる。リ
ードフレームは、Ｃｕ合金やＦｅ−４２Ｎｉ合金などか
ら構成されている。半導体チップとくにシリコンチップ
は、通常３５０μｍ程度の厚さがあり、１５０〜２００
μｍ程度まで薄くすることが試みられている。半導体チ
ップ表面は、通常ＰＳＧ(Posphosilicate Glass)、Ｓｉ
3 Ｎ4 、ポリイミドなどのパッシベーション膜で保護さ
れている。図１６に従来の薄型の樹脂封止型パッケージ
の断面図を示す。ここでは、リードフレームのダイパッ
ドを無くし、絶縁性接着剤などにより半導体チップ１の
側面とリードフレーム２を接着固定する。
【０００４】リードフレーム２のインナーリード２２
は、半導体チップ１に対向するように配置され、半導体
チップ１の主面に形成された電極パッド（図示せず）と
インナーリード２２の先端とはＡｕ線やＡｌ線などのボ
ンディングワイヤ３で接続される。半導体チップ１、ボ
ンディングワイヤ３及びインナーリード２２は、エポキ
シ樹脂などの樹脂封止体４で封止されている。樹脂封止
工程は、加工前の半導体チップが搭載されたリードフレ
ームに対して行われ、樹脂封止体形成後にリードフレー
ム２のアウターリード部分（パッケージの外側の部分
（図示せず））をフォーミングして樹脂封止型半導体装
置ができあがる。
【０００５】図１７に従来の別の薄型の樹脂封止型パッ
ケージの断面図を示す。この従来例ではリードは、リー
ドフレームを用いずにＴＡＢ（Tape Automated Bondin
g) 方式によっている。ＴＡＢリード５は、リードがポ
リイミドフィルム６によって支持されている。ポリイミ
ド６上のＴＡＢリード５のインナーリード５１の先端は
半導体チップ１の接続電極（パッド電極（図示せず））
に設けられたバンプ（突起電極）７を介して半導体チッ
プ１と接続される。半導体チップ１、インナーリード５
１及びポリイミドフィルム６は、エポキシ樹脂などの樹
脂封止体４で封止されている。樹脂封止工程は、加工前
の半導体チップが搭載されたＴＡＢリード５に対して行
われ、樹脂封止体４形成後にＴＡＢリード５のアウター
リード部分（パッケージの外側の部分（図示せず））を
フォーミングして樹脂封止型半導体装置ができあがる。
【０００６】
【発明が解決しようとする課題】図１５に示すような従
来の樹脂封止パッケージにおいて薄型化を行うには、図
１６に示すようにリードフレームのダイパッド部分を無
くしたり、図１７に示すようにＴＡＢ方式を用いる。Ｔ
ＡＢ方式を用いる場合は薄型化は容易だが、この方式自
体が高価である。また、ＴＡＢリードは非常に薄い薄膜
であるために、アウターリード部分（パッケージの外側
の部分）の強度は非常に弱く、リード曲りやリード破断
などの発生が問題になっている。また、図１６に示すよ
うなダイパッドをなくして薄型化を図ると、それが過ぎ
るとボンディングワイヤがパッケージ外に露出してしま
うようになる。また、半導体チップを薄型化していく
と、チップ自体の強度が著しく低下しチップにクラック
が発生し易くなる。さらに樹脂封止パッケージの薄膜化
を図るためにダイパッドをなくさずにこれを薄くするこ
とも提案されているが、半導体チップの厚さはあまり変
わらない上機械的強度も低下するので半導体チップを安
定的に維持することが難しい。本発明は、このような事
情によりなされたものであり、アウターリードの強度を
落とさず、また、半導体チップの機械的強度を落とさず
に薄型化された樹脂封止型半導体装置の樹脂封止パッケ
ージを提供することを目的にしている。
【０００７】
【課題を解決するための手段】本発明は、アウターリー
ドの厚さを特に薄くせず、リードフレームを部分的に薄
く加工し、その薄く加工された部分に半導体チップを搭
載するとともに電気的に接続し、この半導体チップが搭
載されている部分を樹脂封止することに特徴がある。こ
の場合において半導体チップの厚さは従来より薄くして
リードフレームの凹部（薄く加工された部分）内に収ま
るようにする。すなわち、本発明のリードフレームは、
外枠と、前記外枠の対向する部分より延長され、且つそ
の先端部が対向配置された複数のリードとを備え、前記
リードの先端部は薄く加工されており、この薄く加工さ
れた部分とその周辺部分とで半導体素子を完全に収納す
る凹部を構成してなることを第１の特徴としている。ま
た、外枠と、前記外枠に支持され、且つ外枠内の中央部
に配置された半導体素子固定用ベッドと、前記外枠の対
向する部分より延長され、且つその先端部が前記半導体
素子固定用ベッドに隣接配置された複数のリードとを備
え、前記半導体素子固定用ベッド及び前記リードの先端
部は薄く加工されており、この薄く加工された部分とそ
の周辺部分とで半導体素子を完全に収納する凹部を構成
してなることを第２の特徴としている。
【０００８】前記半導体素子の厚さは前記凹部の深さよ
り薄くしても良い。前記リードは前記樹脂封止型半導体
装置の樹脂封止体に被覆されるインナーリードとこの樹
脂封止体から露出しているアウターリードから構成さ
れ、前記アウターリードの一部は薄く加工されているよ
うにしても良い。前記リードは前記外枠に支持されてい
るダムバーによって支持されるようにしても良い。ま
た、本発明の半導体装置は、複数の接続電極が形成され
た半導体素子と、先端が前記半導体素子の接続電極に接
続されたインナーリードと先端が外部と接続されるアウ
ターリードとから構成され、かつリードフレームを成形
して形成された複数のリードと、前記半導体素子及び前
記インナーリードと被覆する樹脂封止体とを備え、前記
複数のリードの前記インナーリードには、前記半導体素
子を完全に収納する凹所が形成されており、この凹所
は、前記インナーリードの薄く加工された部分とその凹
所を囲む周辺部分とから構成されていることを特徴とし
ている。前記半導体素子を収納する凹所内において、前
記インナーリードは、前記半導体素子のほぼ全面を被覆
してもよい。前記アウターリードの回路基板に取り付け
る先端部分より内側の部分は、薄く加工されるようにし
ても良い。
【０００９】
【作用】樹脂封止型半導体装置において、半導体チップ
はリードフレームの薄く加工した部分に完全に収納され
るので、樹脂封止パッケージの厚さはリードフレームと
樹脂の厚さのみに依存されパッケージの薄膜化が図られ
る。素子固定用パッドをリードフレームの構成の一部に
することにより、素子の保持が可能になると共にこのパ
ッドからの放熱が可能になる。アウターリードの一部に
薄く加工した部分を設けることによりこの半導体装置が
回路基板に接合されたときに金属と樹脂の熱膨張係数の
差によって半導体装置と回路基板の接合部に作用する熱
ストレスを緩和する。また、ダムバーに薄く加工した部
分を形成することによってその切断を容易にする。半導
体素子を収納する凹所内において、インナーリードが半
導体素子のほぼ全面を被覆することにより半導体素子の
保持が可能になると共に放熱性が向上する。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１を参照して第１の実施例を説明する。
図は、樹脂封止型半導体装置の断面図である。集積回路
などが形成された半導体チップ１は、リードフレーム２
の中心部分に載置されている。リードフレーム２の中心
部分は、インナーリード２２から構成され、半導体チッ
プ１を搭載するための部分を有している。この部分は、
その板厚Ｔの３分の１程度の厚さに、例えば、プレスに
よって薄く圧縮加工されている。そして、圧縮加工され
た薄肉部２３（厚さｔ）とその周辺を囲む板厚部とで半
導体チップ１を搭載するための部分である凹部２４を構
成している。半導体チップ１は、この凹部２４に完全に
収納されている。即ち、半導体チップ１の厚さｄは、リ
ードフレーム２の厚さ内部に収まるようにリードフレー
ム２の３分の２以下の厚さに加工している（ｄ＜Ｔ−
ｔ）。この凹部２４内において、半導体チップ１は、Ａ
ｕなどからなるバンプ電極７を介してインナーリード２
２に接続されている。バンプ電極７は、半導体チップ１
のパッシベーション膜（図示せず）から露出しているＡ
ｌなどのパッド電極（図示せず）上に接着されている。
凹部２４内の半導体チップ１インナーリード２２は、エ
ポキシ樹脂などの樹脂封止体４で封止されている。
【００１１】樹脂封止工程は、トランスファ成形などに
よる射出成形で実施さる。この工程は、加工前の半導体
チップが搭載されたリードフレームに対して行われ、樹
脂封止体形成後にリードフレームのアウターリード２５
の部分（パッケージの外側の部分）をフォーミングして
樹脂封止型半導体装置ができあがる。リードフレームの
厚さは、通常１５０μｍ程度であり、１００μｍ程度ま
で薄くすることができる。リードフレームはＣｕ合金や
Ｆｅ−４２Ｎｉ合金などから構成されている。半導体チ
ップとくにシリコンチップは、１００μｍ程度以下まで
薄くすることが望ましい。半導体チップ表面は、通常Ｐ
ＳＧ、Ｓｉ3 Ｎ4 、ポリイミドなどのパッシベーション
膜で保護されている。樹脂封止体４の樹脂部分の厚さを
３５０μｍ程度とすると、リードフレーム２の板厚が１
５０μｍであるから、この実施例により形成された樹脂
封止体で被覆されている半導体装置の厚みは５００μｍ
程度に薄くなっている。この実施例において、半導体チ
ップはリードフレームの薄く加工した部分に完全に収納
されるので、樹脂封止パッケージの厚さはリードフレー
ムと樹脂の厚さのみに依存されパッケージの薄膜化が可
能になる。
【００１２】次に、図２及び図３を参照して第２の実施
例を説明する。図２は、樹脂封止型半導体装置の断面
図、図３はインナーリードとパッド電極の接続を説明す
る樹脂封止型半導体装置の部分断面図である。集積回路
などが形成された半導体チップ１は、リードフレーム２
の中心部分に載置されている。リードフレーム２の中心
部分は、インナーリード２２から構成され、半導体チッ
プ１を搭載するための部分を有している。この部分はエ
ッチングによって薄く加工されている。そして、この薄
肉部２３とその周辺を囲む板厚部とで半導体チップ１を
搭載するための部分である凹部２４を構成している。半
導体チップ１は、この凹部２４に完全に収納されてい
る。即ち、半導体チップ１の厚さは、リードフレーム２
の厚さ内部に収まるようにリードフレーム２の３分の２
以下の厚さに加工している。この凹部２４内において、
半導体チップ１は、パッド電極を介してインナーリード
２２に接続されている。
【００１３】図３に示すように、内部の集積回路などに
電気的に接続されたＡｌなどのパッド電極１１は、シリ
コンなどの半導体基板１に形成されている。半導体基板
１の表面は、通常パッシベーション膜１２で形成されて
いるが、パッド電極１１が形成されている部分は被覆さ
れていない。したがって、パッド電極１１の表面はパッ
シベーション膜１２から露出している。インナーリード
２２の先端部分はこの露出しているパッド電極１１の表
面に接触し、ボンディングツール１３によって熱圧着さ
れ電気的に接続されている。この場合インナーリード２
２は前の実施例のインナーリードの厚さ（５０μｍ程
度）より薄くエッチング加工を行い、ＴＡＢリードと同
じ３０μｍ程度にするのが望ましい。この様にＴＡＢテ
ープに匹敵する厚さにするとボンディング時にパッド電
極表面の酸化膜が取れ易くなる。この実施例の特徴は、
バンプ電極を用いないで半導体チップ１のパッド電極と
インナーリードとを直接接続していることにある。この
バンプ電極がない分樹脂封止型半導体装置の厚さは減少
する。例えば、バンプ電極の厚さが２０〜３０μｍの場
合、この半導体装置は、２０〜３０μｍも薄くなる。
【００１４】凹部２４内の半導体チップ１とインナーリ
ード２２は、エポキシ樹脂などの樹脂封止体４で封止さ
れている。樹脂封止工程は、トランスファ成形などによ
る射出成形で実施さる。この工程は、加工前の半導体チ
ップが搭載されたリードフレームに対して行われ、樹脂
封止体形成後にリードフレームのアウターリード２５の
部分（パッケージの外側の部分）をフォーミングして樹
脂封止型半導体装置ができあがる。リードフレームの厚
さは、通常１５０μｍ程度であり、１００μｍ程度まで
薄くすることができる。リードフレームは、Ｃｕ合金や
Ｆｅ−４２Ｎｉ合金などから構成されている。半導体チ
ップは、１００μｍ程度以下まで薄くすることが望まし
い。半導体チップ表面は、通常Ｓｉ3 Ｎ4 などのパッシ
ベーション膜で保護されている。樹脂封止体４の樹脂部
分の厚さを１００μｍ程度とすると、リードフレーム２
の板厚が１５０μｍであるから、この実施例により形成
された樹脂封止体で被覆されている半導体装置の厚みは
５００μｍ程度に薄くなっている。この実施例におい
て、半導体チップはリードフレームの薄く加工した部分
に完全に収納されるので、樹脂封止パッケージの厚さは
リードフレームと樹脂の厚さのみに依存されパッケージ
の薄膜化が可能になる。また、バンプ電極がないので、
前実施例より樹脂封止パッケージを薄くすることができ
る。
【００１５】次に、図４及び図５を参照して第３の実施
例を説明する。図４は、樹脂封止型半導体装置の断面
図、図５は、図４のＡ−Ａ′線に沿う部分の断面図であ
る。集積回路などが形成された半導体チップ１は、リー
ドフレーム２の中心部分に載置されている。リードフレ
ーム２の中心部分は、樹脂封止体４の外に露出するアウ
ターリード２５に連続的に接続するインナーリード２２
から構成され、半導体チップ１を搭載するための部分を
有している。この部分は、その板厚の３分の１程度の厚
さに、例えば、プレスによって薄く圧縮加工されてい
る。そして、圧縮加工された薄肉部２３とその周辺を囲
む板厚部とで半導体チップ１を搭載するための部分であ
る凹部２４を構成している。半導体チップ１は、この凹
部２４に完全に収納されている。すなわち、半導体チッ
プ１の厚さはリードフレーム２の厚さ内部に収まるよう
にリードフレーム２の３分の２以下の厚さに加工してい
る。この実施例は、この凹部２４の薄肉部２３を構成す
るインナーリード２２が半導体チップ１の上では互いに
接近していることに特徴がある。
【００１６】すなわち、この実施例のように半導体チッ
プ１の互いに向い合う辺の２方向からインナーリードが
その中央に延びている場合において、インナーリード２
２の半導体チップ１を覆う部分は、４方に延びて隣接す
る他のインナーリードに接近し、また、同一辺より延び
るインナーリード２２の先端部分は、直線状をなすよう
に配列され、且つ対向するインナーリードの先端に近接
配置している。したがって、半導体チップ１は、ほぼ全
面をこれらインナーリード２２によって被覆されている
（図４参照）。前実施例では、インナーリードは半導体
チップの周辺部分に配置されたパッド電極とその近傍を
覆うのみであった。この凹部２４内において、半導体チ
ップ１は、Ａｕなどからなるバンプ電極７を介してイン
ナーリード２２に接続されている。バンプ電極７は、半
導体チップ１のパッシベーション膜（図示せず）から露
出しているＡｌなどのパッド電極（図示せず）上に接着
されている。凹部２４内の半導体チップ１、インナーリ
ード２２は、エポキシ樹脂などの樹脂封止体４で封止さ
れている。樹脂封止工程は、トランスファ成形などによ
る射出成形で実施される。この工程は、加工前の半導体
チップが搭載されたリードフレームに対して行われ、樹
脂封止体形成後にリードフレームのアウターリード２５
の部分（パッケージの外側の部分））をフォーミングし
て樹脂封止型半導体装置ができあがる。
【００１７】リードフレームの厚さは、通常１５０μｍ
程度であり、１００μｍ程度まで薄くすることができ
る。リードフレームは、Ｃｕ合金などから構成されてい
る。半導体チップとくにシリコンチップは、１００μｍ
程度以下まで薄くすることが望ましい。半導体チップ表
面は、Ｓｉ3 Ｎ4 などのパッシベーション膜で保護され
ている。樹脂封止体４の樹脂部分の厚さを１００μｍ程
度とすると、リードフレーム２の板厚が１５０μｍであ
るから、この実施例の半導体装置の厚みは５００μｍ程
度に薄くなっている。この実施例において、半導体チッ
プはリードフレームの薄く加工した部分に完全に収納さ
れるので、樹脂封止パッケージの厚さはリードフレーム
と樹脂の厚さのみに依存されパッケージの薄膜化が可能
になる。また、前述のように半導体素子を収納する凹所
内において、インナーリードは、半導体素子のほぼ全面
を被覆する（半導体チップの被覆率はほぼ８０％以上）
ことにより従来より薄くなる傾向にある半導体素子の保
持が可能になると共に放熱性が向上する。
【００１８】次に、図６及び図７を参照して第４の実施
例を説明する。図６は、樹脂封止型半導体装置の断面
図、図７は、図６のＡ−Ａ′線に沿う部分の断面図であ
る。リードフレーム２の中心部分は、インナーリード２
２から構成され、半導体チップ１を搭載するための部分
を有している。この部分は、その板厚の３分の１程度の
厚さにエッチングなどによって薄く加工されている。そ
して、加工された薄肉部２３とその周辺を囲む板厚部と
で半導体チップ１を搭載するための部分である凹部２４
を構成している。半導体チップ１は、この凹部２４に完
全に収納されている。即ち、半導体チップ１の厚さはリ
ードフレーム２の厚さ内部に収まるようにリードフレー
ム２の３分の２以下の厚さに加工している。この実施例
は、第３の実施例と同じ様に、この凹部２４の薄肉部２
３を構成するインナーリード２２が半導体チップ１の上
では互いに接近していることに特徴がある。すなわち、
この実施例のように半導体チップ１の互いに向い合う辺
の２方向からインナーリードがその中央に延びている場
合において、インナーリード２２の半導体チップ１を覆
う部分は、４方に延びて隣接する他のインナーリードに
接近し、また、同一辺より延びるインナーリード２２の
先端部分は、直線状をなすように配列され、且つ対向す
るインナーリードの先端に近接配置している。
【００１９】したがって、半導体チップ１は、ほぼ全面
をこれらインナーリード２２によって被覆されている
（図６参照）。また、バンプ電極を用いないで半導体チ
ップ１のパッド電極とインナーリードとを直接接続して
いること特徴がある。この凹部２４内において、半導体
チップ１は、Ａｌなどのパッド電極（図示せず）を介し
てインナーリード２２に接続されている。凹部２４内の
半導体チップ１、インナーリード２２は、エポキシ樹脂
などの樹脂封止体４で封止されている。樹脂封止はトラ
ンスファ成形などによる。この工程は、加工前の半導体
チップが搭載されたリードフレームに対して行われ、樹
脂封止体形成後にリードフレームのアウターリード２５
の部分（パッケージの外側の部分））をフォーミングし
て樹脂封止型半導体装置ができあがる。リードフレーム
の厚さは、通常１５０μｍ程度であり、１００μｍ程度
まで薄くすることができる。リードフレームはＣｕ合金
などから構成されている。半導体チップは１００μｍ程
度以下まで薄くすることが望ましい。そして半導体チッ
プ表面はＳｉ3 Ｎ4 などのパッシベーション膜で保護さ
れている。樹脂封止体４の樹脂部分の厚さを１００μｍ
程度とすると、リードフレーム２の板厚が１５０μｍで
あるから、この実施例の半導体装置の厚みは５００μｍ
程度に薄くなっている。
【００２０】この実施例において、半導体チップはリー
ドフレームの薄く加工した部分に完全に収納されるの
で、樹脂封止パッケージの厚さはリードフレームと樹脂
の厚さのみに依存されパッケージの薄膜化が可能にな
る。また、前述のように半導体素子を収納する凹所内に
おいて、インナーリードは、半導体素子のほぼ全面を被
覆する（半導体チップの被覆率はほぼ８０％以上）こと
により従来より薄くなる傾向にある半導体素子の保持が
可能になると共に放熱性が向上する。さらに、バンプ電
極を用いないので樹脂封止型半導体装置の薄型化がさら
に進む。この場合において、第２の実施例のようにイン
ナーリード２２は、直接パッド電極１１に接触され、ボ
ンディングツール１３によって熱圧着される（図３参
照）。
【００２１】次に、図８を参照して第５の実施例を説明
する。図は樹脂封止型半導体装置に用いるリードフレー
ムの平面図及びこの平面図のＡ−Ａ′線に沿う部分の断
面図である。リードフレーム２は、インナーリード２２
とこのインナーリード２２に連続的に接続するアウター
リード２５とを有し、これらリードは、ダムバー１０に
よって支持されている。ダムバー１０は、外枠２６によ
って支持されている。リードフレーム２の中心部分は、
インナーリード２２から構成され、半導体チップ１を搭
載する部分を有している。この実施例では、チップ１を
搭載する部分にはインナーリード２２に加えてチップ固
定用パッド８を備えていることに特徴がある。この部分
は、その板厚の３分の１程度の厚さにプレスなどによっ
て薄く圧縮加工されている。そして、圧縮加工された薄
肉部２３とその周辺を囲む板厚部とで半導体チップ１を
搭載するための部分である凹部２４を構成している。半
導体チップ１はこの凹部２４に完全に収納される。前記
チップ固定用パッド８は、外枠２６に支持されている。
半導体チップはリードフレームの薄く加工した部分に完
全に収納されるので、樹脂封止パッケージの厚さはリー
ドフレームと樹脂の厚さのみに依存されパッケージの薄
膜化が可能になる。また、チップ固定用パッドを凹部２
４に導入したので素子の保持が可能になると共に放熱性
が向上する。
【００２２】次に、図９を参照して第６の実施例を説明
する。図は、回路基板に取り付けた樹脂封止型半導体装
置の断面図であり、樹脂封止体内の構造は、図１に示す
第１の実施例の樹脂封止型半導体装置と同じである。リ
ードフレーム２は、半導体チップ１を搭載する部分を薄
く加工し、半導体チップ１のバンプ電極７とインナーリ
ード２２とを接続して半導体チップ１を凹部２４内に収
納する。半導体チップ１とインナーリード２２はエポキ
シ樹脂などからなる樹脂封止体４に被覆されている。樹
脂封止体４は、トランスファ成形により射出成形して形
成される。リードフレーム２の樹脂封止体４から露出し
ている部分の不要部分を取り除き、露出しているアウタ
ーリード２５をフォーミングして回路基板３０に取り付
ける。アウターリード２５の先端ははんだ９により回路
基板３０に接合して樹脂封止型半導体装置は回路基板３
０に実装される。半導体チップ１を被覆する樹脂封止体
３０の厚みは約５００μｍと従来より薄くなっている。
半導体チップはリードフレームの薄く加工した部分に完
全に収納されるので、樹脂封止パッケージの厚さはリー
ドフレームと樹脂の厚さのみに依存されパッケージの薄
膜化が可能になる。
【００２３】次に、図１０を参照して第７の実施例を説
明する。図は、回路基板に取り付けた樹脂封止型半導体
装置の断面図であり、樹脂封止体内の構造は、図１に示
す第１の実施例の樹脂封止型半導体装置と同じである。
リードフレーム２は、半導体チップ１を搭載する部分を
薄く加工し、半導体チップ１のバンプ電極７とインナー
リード２２とを接続して半導体チップ１を凹部２４内に
収納する。半導体チップ１とインナーリード２２はエポ
キシ樹脂などからなる樹脂封止体４に被覆されている。
樹脂封止体４は、トランスファ成形により射出成形して
形成される。リードフレーム２の樹脂封止体４から露出
している部分の不要部分を取り除き、露出しているアウ
ターリード２５をフォーミングして回路基板３０に取り
付ける。この樹脂封止型半導体装置は、アウターリード
２５の先端のみ回路基板に半田付けなどにより接続し、
本体は回路基板から離して宙に浮くように取付けられ
る。したがって、アウターリード２５は、インナーリー
ド２２との接続部分及びその近傍は、このインナーリー
ドと同じ様に水平になっているが、この部分から先端部
分までは垂直方向もしくは斜め下方に折曲され、その先
端部分から先は、再び水平に折り曲げられている。
【００２４】この実施例の特徴はアウターリード２５の
形状にある。すなわち、このアウターリード２５のはん
だ付けされている先端と樹脂封止体４から突出する部分
との間の所定の箇所に薄く、例えば、３０μｍ程度に、
加工した部分２７を形成している。このアウターリード
２５の薄肉部分２７は、前記接続部分近傍から先端部分
までの垂直方向もしくは斜め下方に折曲されている部分
である。アウターリード２５の先端がはんだ９により回
路基板３０に接合して樹脂封止型半導体装置は回路基板
３０に実装される。半導体チップ１を被覆する樹脂封止
体３０の厚みは約３５０μｍと従来より薄くなってい
る。半導体チップはリードフレームの薄く加工した部分
に完全に収納されるので、樹脂封止パッケージの厚さは
リードフレームと樹脂の厚さのみに依存されパッケージ
の薄膜化が可能になる。また、アウターリードの一部に
薄く加工した部分を設けることによりこの半導体装置が
回路基板に接合されたときに金属と樹脂の熱膨張係数の
差によって半導体装置と回路基板の接合部に作用する熱
ストレスを緩和することができる。
【００２５】次に、図１１を参照して第８の実施例を説
明する。図は、回路基板に取り付けた樹脂封止型半導体
装置の断面図であり、樹脂封止体内の構造は、図１に示
す第１の実施例の樹脂封止型半導体装置と同じである。
リードフレーム２は、半導体チップ１を搭載する部分を
薄く加工し、半導体チップ１のバンプ電極７とインナー
リード２２とを接続して半導体チップ１を凹部２４内に
収納する。半導体チップ１とインナーリード２２はエポ
キシ樹脂などからなる樹脂封止体４に被覆されている。
樹脂封止体４は、トランスファ成形により射出成形して
形成される。リードフレーム２の樹脂封止体４から露出
している部分の不要部分を取り除き、露出しているアウ
ターリード２５をフォーミングして回路基板３０に取り
付ける。この実施例の特徴はアウターリード２５の形状
にある。すなわち、このアウターリード２５のはんだ付
けされている先端と樹脂封止体４から突出する部分との
間の所定の箇所に薄く加工した部分２７を形成してい
る。また、樹脂封止体の厚さはリードフレームの上側、
下側ともこのリードフレームの厚さよりも薄い樹脂厚と
することに特徴がある。
【００２６】アウターリード２５の先端ははんだ９によ
り回路基板３０に接合されて樹脂封止型半導体装置は回
路基板３０に実装される。例えば、リードフレーム２の
厚さを１５０μｍとし、樹脂封止体４の厚さをリードフ
レーム２の上下側の樹脂を合わせて１００μｍとする
と、この半導体チップ１を被覆する樹脂封止体３０の厚
みは約２５０μｍと前実施例よりさらに薄くなってい
る。半導体チップはリードフレームの薄く加工した部分
に完全に収納されるので、樹脂封止パッケージの厚さは
リードフレームと樹脂の厚さのみに依存されパッケージ
の薄膜化が可能になる。また、アウターリードの一部に
薄く加工した部分を設けることによりこの半導体装置が
回路基板に接合されたときに金属と樹脂の熱膨張係数の
差によって半導体装置と回路基板の接合部に作用する熱
ストレスを緩和することができる。
【００２７】次に、図１２を参照して第９の実施例を説
明する。図は、回路基板に取り付けた樹脂封止型半導体
装置の断面図であり、樹脂封止体内の構造は、図１に示
す第１の実施例の樹脂封止型半導体装置と同じである。
リードフレーム２は、半導体チップ１を搭載する部分を
薄く加工し、半導体チップ１のバンプ電極７とインナー
リード２２とを接続して半導体チップ１を凹部２４内に
収納する。半導体チップ１とインナーリード２２はエポ
キシ樹脂などからなる樹脂封止体４に被覆されている。
樹脂封止体４は、リードフレーム２の上側、下側には極
く薄く被覆し、主として凹部２４に充填する。そのため
の方法として、この実施例の樹脂封止はポッティング法
により行われる。ここで、樹脂の厚さはほぼリードフレ
ームの厚さとなる。即ち、樹脂はリードフレームの隙間
に充填される。ここでは樹脂封止体は、エポキシ樹脂の
代わりにポリイミドなどの他の樹脂を用いても良い。リ
ードフレーム２の樹脂封止体４から露出している部分の
不要部分を取り除き、露出しているアウターリード２５
をフォーミングして回路基板３０に取り付ける。
【００２８】この実施例の特徴はアウターリード２５の
形状にある。すなわち、このアウターリード２５のはん
だ付けされている先端と樹脂封止体４から突出する部分
との間の所定の箇所に薄く加工した部分２７を形成して
いる。また、樹脂封止体の厚さはリードフレームの上
側、下側ともこのリードフレームの厚さよりも極く薄い
樹脂厚とすることに特徴がある。アウターリード２５の
先端ははんだ９により回路基板３０に接合されて樹脂封
止型半導体装置は回路基板３０に実装される。例えば、
リードフレーム２の厚さを１５０μｍとし、樹脂封止体
４の厚さをリードフレーム２の上下側の樹脂を極く薄く
すると、この半導体チップ１を被覆する樹脂封止体３０
の厚みは約１５０μｍとリードフレームの厚さとほぼ等
しくなっている。半導体チップはリードフレームの薄く
加工した部分に完全に収納されるので、樹脂封止パッケ
ージの厚さはリードフレームと樹脂の厚さのみに依存さ
れパッケージの薄膜化が可能になる。また、アウターリ
ードの一部に薄く加工した部分を設けることによりこの
半導体装置が回路基板に接合されたときに金属と樹脂の
熱膨張係数の差によって半導体装置と回路基板の接合部
に作用する熱ストレスを緩和することができる。
【００２９】次に、図１３を参照して第１０の実施例を
説明する。図は、樹脂封止型半導体装置に用いるリード
フレームの平面図及びこの平面図のＡ−Ａ′線に沿う部
分の断面図である。このリードフレームは、図１０乃至
図１２の実施例の樹脂封止型半導体装置に適用される。
リードフレーム２は、インナーリード２２とこのインナ
ーリード２２に連続的に接続するアウターリード２５と
を有し、これらリードは、ダムバー１０によって支持さ
れている。ダムバー１０は、外枠２６によって支持され
ている。リードフレーム２の中心部分は、インナーリー
ド２２から構成され、半導体チップ１を搭載する部分を
有している。この部分は、その板厚の３分の１程度の厚
さにプレスなどによって薄く圧縮加工されている。そし
て、圧縮加工された薄肉部２３とその周辺を囲む板厚部
とで半導体チップ１を搭載するための部分である凹部２
４を構成している。半導体チップ１はこの凹部２４に完
全に収納される。また、アウタリード２５にも薄く加工
した部分２７を設ける。半導体チップはリードフレーム
の薄く加工した部分に完全に収納されるので、樹脂封止
パッケージの厚さはリードフレームと樹脂の厚さのみに
依存されパッケージの薄膜化が可能になる。また、アウ
ターリードの一部に薄く加工した部分を設けることによ
りこの半導体装置が回路基板に接合されたときに金属と
樹脂の熱膨張係数の差によって半導体装置と回路基板の
接合部に作用する熱ストレスを緩和することができる。
【００３０】次に、図１４を参照して第１１の実施例を
説明する。図は樹脂封止型半導体装置に用いるリードフ
レームの平面図及びこの平面図のＡ−Ａ′線に沿う部分
の断面図である。リードフレーム２は、インナーリード
２２とこのインナーリード２２に連続的に接続するアウ
ターリード２５とを有し、これらリードは、ダムバー１
０によって支持されている。ダムバー１０は、外枠２６
によって支持されている。リードフレーム２の中心部分
は、インナーリード２２から構成され、半導体チップ１
を搭載する部分を有している。この実施例ではチップ１
を搭載する部分にはインナーリード２２に加えてチップ
固定用パッド８を備えていることに特徴がある。また、
ダムバー１０にも薄く加工した部分２８を形成すること
に特徴がある。チップを搭載する部分は、その板厚の３
分の１程度の厚さにプレスなどによって薄く圧縮加工さ
れている。そして、圧縮加工された薄肉部２３とその周
辺を囲む板厚部とで半導体チップ１を搭載する部分であ
る凹部２４を構成している。半導体チップ１はこの凹部
２４に完全に収納される。前記チップ固定用パッド８
は、外枠２６に支持されている。
【００３１】また、半導体チップはリードフレームの薄
く加工した部分に完全に収納されるので、樹脂封止パッ
ケージの厚さはリードフレームと樹脂の厚さのみに依存
されパッケージの薄膜化が可能になる。また、チップ固
定用パッドを凹部２４に導入したので素子の保持が可能
になると共に放熱性が向上する。さらに、ダムバー１０
に薄く加工した部分を設けているので、その切り離し加
工が容易になる。以上、前記実施例では２方向からリー
ドが導出されたタイプの樹脂封止体について説明してい
るが、本発明は、このタイプに限定されず、例えば、４
方向からリードが導出されるタイプの樹脂封止体にも適
用することができる。
【００３２】
【発明の効果】本発明は、以上のような構成により、リ
ードフレームの全体的薄型化を行わないで、強度を低下
させないで超薄型の樹脂封止パッケージを実現できる。
また、エッチングによりリードフレームを薄く加工する
部分を設けることは強度的にはプレス形成よりは落ちる
が薄膜状に加工できるので、チップの電極部分にバンプ
などの突起物を設けなくても直接チップの電極と接続で
きる。リードフレームのチップを搭載する部分にインナ
ーリードの占める割合を大きくすること、すなわち、リ
ードフレームの薄く加工される部分はできるだけ多くチ
ップの下まで延びるようにすることにより、樹脂封止後
に外部より受ける衝撃をその延在したリードフレームが
受けるかたちとなって半導体チップに対する強度が増す
ようにするとともに放熱性も向上させる。また、リード
フレームの薄く加工される部分にはリードフレームのチ
ップ固定用パッドを設けて半導体チップに対する強度を
増すようにするとともに放熱性も向上させる。また、リ
ードフレームには、アウターリードにも薄く加工する部
分を設け、パッケージの温度変化に対する収縮と基板の
温度変化に対する収縮の違いにより生じる熱疲労の問題
に対し、この薄く加工した部分で収縮の違いを容易に吸
収し、はんだ部分の疲労強度を増すことができる。さら
に、リードフレームのダムバー部分にも薄く加工する部
分を設け、ダムバーの切り放しを容易にする。
【図面の簡単な説明】
【図１】本発明の第１の実施例の樹脂封止型半導体装置
の断面図。
【図２】第２の実施例の樹脂封止型半導体装置の断面
図。
【図３】インナーリードとパッド電極の接続を説明する
樹脂封止型半導体装置の図２の部分断面図。
【図４】第３の実施例のリードフレームの平面図。
【図５】図４のＡ−Ａ′線に沿う部分の断面図。
【図６】第４の実施例のリードフレームの平面図。
【図７】図６のＡ−Ａ′線に沿う部分の断面図。
【図８】第５の実施例のリードフレームの平面図及び断
面図。
【図９】第６の実施例の樹脂封止型半導体装置の断面
図。
【図１０】第７の実施例の樹脂封止型半導体装置の断面
図。
【図１１】第８の実施例の樹脂封止型半導体装置の断面
図。
【図１２】第９の実施例の樹脂封止型半導体装置の断面
図。
【図１３】第１０の実施例のリードフレームの平面図及
び断面図。
【図１４】第１１の実施例のリードフレームの平面図及
び断面図。
【図１５】従来の樹脂封止型半導体装置の断面図。
【図１６】従来の樹脂封止型半導体装置の断面図。
【図１７】従来の樹脂封止型半導体装置の断面図。
【符号の説明】
１ 半導体基板 ２ リードフレーム ３ ボンディングワイヤ ４ 樹脂封止体 ５ ＴＡＢリード ６ ポリイミド膜 ７ バンプ電極 ８ チップ固定用パッド ９ はんだ １０ ダムバー １１ パッド電極 １２ パッシベーション膜 １３ ボンディングツール ２１ ダイパッド ２２ インナーリード ２３ リードフレームの薄肉部 ２４ リードフレームの凹部 ２５ アウターリード ２６ 外枠 ２７ アウターリードの薄肉部 ２８ ダムバーの薄肉部 ３０ 回路基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 外枠と、 前記外枠の対向する部分より延長され、且つその先端部
    が対向配置された複数のリードとを備え、 前記リードの先端部は薄く加工されており、この薄く加
    工された部分とその周辺部分とで半導体素子を完全に収
    納する凹部を構成してなることを特徴とする樹脂封止型
    半導体装置に用いるリードフレーム。
  2. 【請求項２】 外枠と、 前記外枠に支持され、且つ外枠内の中央部に配置された
    半導体素子固定用ベッドと、 前記外枠の対向する部分より延長され、且つその先端部
    が前記半導体素子固定用ベッドに隣接配置された複数の
    リードとを備え、 前記半導体素子固定用ベッド及び前記リードの先端部は
    薄く加工されており、この薄く加工された部分とその周
    辺部分とで半導体素子を完全に収納する凹部を構成して
    なることを特徴とする樹脂封止型半導体装置に用いるリ
    ードフレーム。
  3. 【請求項３】 前記半導体素子の厚さは、前記凹部の深
    さより薄いことを特徴とする請求項１又は請求項２に記
    載のリードフレーム。
  4. 【請求項４】 前記リードは、前記樹脂封止型半導体装
    置の樹脂封止体に被覆されるインナーリードとこの樹脂
    封止体から露出しているアウターリードから構成され、
    前記アウターリードの一部は薄く加工されていることを
    特徴とする請求項１乃至請求項３のいづれかに記載のリ
    ードフレーム。
  5. 【請求項５】 前記リードは前記外枠に支持されている
    ダムバーによって支持されていることを特徴とする請求
    項１乃至請求項４のいづれかに記載のリードフレーム。
  6. 【請求項６】 複数の接続電極が形成された半導体素子
    と、 先端が前記半導体素子の接続電極に接続されたインナー
    リードと先端が外部と接続されるアウターリードとから
    構成され、かつリードフレームを成形して形成された複
    数のリードと、 前記半導体素子及び前記インナーリードと被覆する樹脂
    封止体とを備え、 前記複数のリードの前記インナーリードには、前記半導
    体素子を完全に収納する凹所が形成されており、この凹
    所は、前記インナーリードの薄く加工された部分とその
    凹所を囲む周辺部分とから構成されていることを特徴と
    する樹脂封止型半導体装置。
  7. 【請求項７】 前記半導体素子を収納する凹所内におい
    て、前記インナーリードは、前記半導体素子のほぼ全面
    を被覆していることを特徴とする請求項６に記載の樹脂
    封止型半導体装置。
  8. 【請求項８】 前記アウターリードの回路基板に取り付
    ける先端部分より内側の部分は、薄く加工されているこ
    とを特徴とする請求項６又は請求項７に記載の樹脂封止
    型半導体装置。
JP6275970A 1994-10-15 1994-10-15 リードフレーム及び半導体装置 Pending JPH08116016A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6275970A JPH08116016A (ja) 1994-10-15 1994-10-15 リードフレーム及び半導体装置
US08/542,027 US5648682A (en) 1994-10-15 1995-10-12 Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6275970A JPH08116016A (ja) 1994-10-15 1994-10-15 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JPH08116016A true JPH08116016A (ja) 1996-05-07

Family

ID=17562961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6275970A Pending JPH08116016A (ja) 1994-10-15 1994-10-15 リードフレーム及び半導体装置

Country Status (2)

Country Link
US (1) US5648682A (ja)
JP (1) JPH08116016A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6876087B2 (en) * 2002-08-23 2005-04-05 Via Technologies, Inc. Chip scale package with heat dissipating part
JP2007514557A (ja) * 2003-12-19 2007-06-07 コミサリア、ア、レネルジ、アトミク 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法
JP2012151163A (ja) * 2011-01-17 2012-08-09 Sanken Electric Co Ltd 半導体モジュール

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
KR100269219B1 (ko) * 1996-02-28 2000-10-16 이중구 반도체 리드프레임 및 패키지 방법
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US5993686A (en) * 1996-06-06 1999-11-30 Cabot Corporation Fluoride additive containing chemical mechanical polishing slurry and method for use of same
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
JP3347033B2 (ja) * 1997-09-30 2002-11-20 三菱電機株式会社 インサート導体及びブラシホルダの製造方法
JP3147071B2 (ja) * 1998-01-19 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
TW434760B (en) * 1998-02-20 2001-05-16 United Microelectronics Corp Interlaced grid type package structure and its manufacturing method
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
DE19836753B4 (de) * 1998-08-13 2004-04-15 Infineon Technologies Ag Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP2001077287A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置用リードフレーム
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
US6828220B2 (en) * 2000-03-10 2004-12-07 Chippac, Inc. Flip chip-in-leadframe package and process
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
TW525274B (en) 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
US6661087B2 (en) * 2001-10-09 2003-12-09 Siliconware Precision Industries Co., Ltd. Lead frame and flip chip semiconductor package with the same
US20030129121A1 (en) * 2002-01-04 2003-07-10 Conoco Inc. Integrated oxidative dehydrogenation/carbon filament production process and reactor therefor
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
JP3801121B2 (ja) * 2002-08-30 2006-07-26 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7217599B2 (en) * 2003-06-12 2007-05-15 St Assembly Test Services Ltd. Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor
KR100621555B1 (ko) * 2004-02-04 2006-09-14 삼성전자주식회사 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
DE102004042145A1 (de) * 2004-08-31 2006-03-02 Infineon Technologies Ag Chipmodul
US7635910B2 (en) * 2005-01-20 2009-12-22 Infineon Technologies Ag Semiconductor package and method
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US8283772B1 (en) * 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US7939372B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Semiconductor device packaging using etched leadfingers
US7939371B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using an interposer
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US8093670B2 (en) * 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20100052424A1 (en) * 2008-08-26 2010-03-04 Taylor William P Methods and apparatus for integrated circuit having integrated energy storage device
US8406004B2 (en) * 2008-12-09 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system and method of manufacture thereof
US20110133732A1 (en) * 2009-12-03 2011-06-09 Allegro Microsystems, Inc. Methods and apparatus for enhanced frequency response of magnetic sensors
CN102394232A (zh) * 2011-11-29 2012-03-28 杭州矽力杰半导体技术有限公司 一种引线框架及应用其的芯片倒装封装装置
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US20140306331A1 (en) * 2013-04-11 2014-10-16 Infineon Technologies Austria Ag Chip and chip arrangement
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
DE102015111838B4 (de) * 2015-07-21 2022-02-03 Infineon Technologies Austria Ag Halbleiterbauelement und Herstellungsverfahren dafür
US10504736B2 (en) * 2015-09-30 2019-12-10 Texas Instruments Incorporated Plating interconnect for silicon chip
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
KR102468765B1 (ko) * 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
JP7686365B2 (ja) 2018-11-20 2025-06-02 キヤノン株式会社 電子部品および機器
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231557A1 (de) * 1982-08-25 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Elektrisches bauelement mit mindestens einer anschlussfahne
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
JPH02278844A (ja) * 1989-04-20 1990-11-15 Seiko Epson Corp リードフレーム
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2003031736A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置およびその製造方法
US6876087B2 (en) * 2002-08-23 2005-04-05 Via Technologies, Inc. Chip scale package with heat dissipating part
JP2007514557A (ja) * 2003-12-19 2007-06-07 コミサリア、ア、レネルジ、アトミク 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法
JP2012151163A (ja) * 2011-01-17 2012-08-09 Sanken Electric Co Ltd 半導体モジュール

Also Published As

Publication number Publication date
US5648682A (en) 1997-07-15

Similar Documents

Publication Publication Date Title
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
CN100576524C (zh) 引线框架、半导体封装及其制造方法
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JPH06105721B2 (ja) 半導体装置
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09283660A (ja) 半導体装置
KR0157857B1 (ko) 반도체 패키지
JP2005311099A (ja) 半導体装置及びその製造方法
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP3702152B2 (ja) 半導体装置
JPH11354710A (ja) 半導体装置
JP3406147B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JPH08115941A (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
US12512393B2 (en) Leadframe
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
JP3203209B2 (ja) 半導体装置
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2681145B2 (ja) 樹脂封止半導体装置